KR101443153B1 - 유기전계 발광소자 - Google Patents

유기전계 발광소자 Download PDF

Info

Publication number
KR101443153B1
KR101443153B1 KR1020110069169A KR20110069169A KR101443153B1 KR 101443153 B1 KR101443153 B1 KR 101443153B1 KR 1020110069169 A KR1020110069169 A KR 1020110069169A KR 20110069169 A KR20110069169 A KR 20110069169A KR 101443153 B1 KR101443153 B1 KR 101443153B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
organic electroluminescent
driving thin
Prior art date
Application number
KR1020110069169A
Other languages
English (en)
Other versions
KR20130008428A (ko
Inventor
고삼민
김영주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110069169A priority Critical patent/KR101443153B1/ko
Priority to US13/333,548 priority patent/US8598590B2/en
Priority to CN201110455544.3A priority patent/CN102881709B/zh
Publication of KR20130008428A publication Critical patent/KR20130008428A/ko
Application granted granted Critical
Publication of KR101443153B1 publication Critical patent/KR101443153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 유기전계 발광 다이오드와 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함하는 유기전계 발광소자에 있어서, 상기 스위칭 및 구동 박막트랜지스터는 각각 순차측면고상법에 의해 결정화됨으로써 그레인 성장 방향을 갖는 폴리실리콘의 반도체층을 포함하며, 상기 스위칭 박막트랜지스터의 소스 전극 및 드레인 전극은 상기 그레인 성장 방향과 평행하도록 배치하고, 상기 구동 박막트랜지스터의 소스 전극 및 드레인 전극은 상기 그레인 성장 방향과 수직하도록 배치한 것이 특징인 유기전계 발광소자를 제공한다.

Description

유기전계 발광소자{Organic electro-luminescent Device}
본 발명은 유기전계 발광소자에 관한 것으로, 좀 더 상세하게는 화질 특성을 개선시킨 유기전계 발광소자에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
따라서, 전술한 바와 같은 장점을 갖는 유기전계 발광소자는 최근에는 TV, 모니터, 핸드폰 등 다양한 IT기기에 이용되고 있다.
도 1은 일반적인 유기전계 발광소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계 발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다.
또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계 발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 구동을 하는 일반적인 유기전계 발광소자에 구비되는 상기 스위칭 박막트랜지스터 및 구동 박막트랜지스터는 모두 폴리실리콘을 반도체층으로 이용하고 있다.
이러한 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 형성하기 위해서는 비정실 실리콘층을 형성한 후 이에 대해 결정화 공정을 진행해야 하는데, 이러한 결정화 공정은 열을 이용한 결정화, 레이저를 이용한 결정화 등 여러 가지 방법이 존재하고 있다.
이러한 여러 가지의 결정화 방법 중 최근 레이저를 이용하여 순차측면고상법(Sequential lateral Solidification : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 제안되었다.
상기 SLS 방법은 실리콘의 그레인이 실리콘 액상 영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저 빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면 성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있다.
하지만, 이러한 SLS 방법으로 성장된 그레인은 그 크기가 방향에 따라서 크게 다르기 때문에, SLS 방법으로 형성된 폴리실리콘을 반도체층으로 하여 박막트랜지스터를 형성하는 경우 박막트랜지스터의 특성 또한 그레인의 성장 방향에 따라 크게 달라진다.
즉, 메인 그레인 바운더리와 박막트랜지스터의 채널의 방향성에 따라 소자 특성 및 저항 차이가 발생하고 있다.
즉 그레인 성장 방향과 박막트랜지스터의 채널 방향(소스 전극과 드레인 전극의 배치 방향)과 평행한 경우 소자 특성이 우수하며, 그레인 성장 방향과 채널 방향이 서로 수직일 경우 소자 특성은 평행일 경우보다 저하되지만, 균일도가 향상되는 특징이 있다.
유기전계 발광소자의 각 화소영역에는 데이터 신호를 제어하는 스위칭 박막트랜지스터와 유기전계 발광 다이오드의 전류를 제어하는 구동 박막트랜지스터가 구비되고 있다.
즉, 유기전계 발광소자의 각 화소영역에는 최소 2개 이상의 박막트랜지스터와 박막트랜지스터의 홀딩(holding) 특성 확보를 위해 1개 이상의 스토리지 커패시터를 필요하며, 화질적으로 균일한 성능을 확보하기 위해서는 다수의 박막트랜지스터가 필요로 하고 있다.
하지만, 앞서 언급한 바와 같이 폴리실리콘의 그레인 성장 방향에 따라 박막트랜지스터의 성능 및 균일도가 차이가 발생하기 때문에 이러한 특성을 갖는 폴리실리콘의 그레인 성장 방향을 고려하지 않고 박막트랜지스터를 배치하는 경우, 소자간 특성 차이에 의해 플리커 등이 발생함으로서 표시 품위가 저하되고 있는 실정이다.
본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로, 하나의 화소영역 내에 폴리실리콘을 반도체층으로 이용하는 다수의 박막트랜지스터를 포함하는 유기전계 발광소자에 있어, 폴리실리콘의 그레인 성장 방향을 고려하여 스위칭 및 구동 박막트랜지터를 배치함으로써 안정적인 소자 특성을 가지며 플리커 등의 표시품질 저하를 억제할 수 있는 유기전계 발광소자를 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 유기전계 발광소자는, 유기전계 발광 다이오드와 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함하는 유기전계 발광소자에 있어서, 상기 스위칭 및 구동 박막트랜지스터는 각각 순차측면고상법에 의해 결정화됨으로써 일 방향으로 그레인 성장 방향을 갖는 폴리실리콘의 반도체층을 포함하며, 상기 스위칭 박막트랜지스터의 소스 전극 및 드레인 전극은 상기 그레인 성장 방향과 평행하도록 배치되어 상기 스위칭 박막트랜지스터의 폴리실리콘의 반도체층은 상기 그레인 성장 방향과 나란한 방향으로 채널이 형성되고, 상기 구동 박막트랜지스터의 소스 전극 및 드레인 전극은 상기 그레인 성장 방향과 수직하도록 배치되어 상기 구동 박막트랜지스터의 폴리실리콘의 반도체층은 상기 그레인 성장 방향과 수직한 방향으로 채널이 형성되는 것이 특징 특징이다.
상기 유기전계 발광소자는 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선을 포함하며, 상기 스위칭 박막트랜지스터는 각 화소영역내에 상기 게이트 배선과 데이터 배선과 연결되며 하나가 형성되며, 상기 구동 박막트랜지스터는 상기 유기전계 발광 다이오드와 연결되는 것을 포함하여 하나 또는 다수개가 형성된 것이 특징이다.
이때, 상기 데이터 배선과 나란하게 전원배선이 형성되며, 각 화소영역에는 스토리지 커패시터가 형성되며, 상기 폴리실리콘의 반도체층을 이루는 동일한 폴리실리콘으로 이루어진 반도체 패턴이 구비되며, 상기 반도체 패턴이 꺾인 구조를 이루며 상기 유기전계 발광소자를 이루는 구성요소를 연결시키는 수단으로 사용되는 경우, 상기 반도체 패턴은 꺾인 부분을 기준으로 이의 양측에 이를 노출시키는 콘택홀을 통해 금속패턴과 연결된 구성을 갖는 것이 특징이다.
또한, 다수의 화소영역을 갖는 표시영역이 정의된 제 1 기판과; 상기 제 1 기판 상의 상기 각 화소영역에 형성된 상기 스위칭 박막트랜지스터 및 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 전극과; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 형성된 뱅크와; 상기 뱅크 내측으로 상기 제 1 전극 상부에 형성된 유기 발광층과; 상기 유기 발광층 및 상기 뱅크 상부로 상기 표시영역 전면에 형성된 제 2 전극을 포함한다.
이때, 상기 유기전계 발광소자는 제 1 전극 측으로 빛이 나오는 하부발광 방식이거나, 또는 상기 제 2 전극측으로 빛이 나오는 상부 발광 방식인 것이 특징이다.
본 발명에 따른 유기전계 발광소자는, 소자 균일도가 상대적으로 우수한 메인 그레인 성장 방향과 채널이 수직하게 배치되는 박막트랜지스터는 구동 박막트랜지스터로 구성하고, 소자 특성치가 우수한 그레인 성장 방향과 채널이 수평하게 배치되는 박막트랜지스터는 스위칭 박막트랜지스터로 구성함으로써 안정적인 소자 특성을 갖는 동시에 그레인 바운더리에 기인한 표시품질 저하를 억제하는 효과가 있다.
도 1은 일반적인 유기전계 발광소자의 한 화소에 대한 회로도.
도 2a 내지 도 2c에는 SLS 결정화 방법에 의해 비정질 실리콘막을 결정화하는 과정을 도시한 도면.
도 3은 전술한 SLS 방법에 의해 성장된 그레인을 구비한 폴리실리콘층 표면을 확대 도시한 사진.
도 4는 SLS 방법에 의해 형성된 폴리실리콘을 구비한 박막트랜지스터의 전류-전압 특성 그래프.
도 5는 본 발명의 실시예에 따른 유기전계 발광소자에 있어 SLS 방법에 의해 형성된 폴리실리콘층 상에 소스 및 드레인 전극을 배치한 것을 일례로 나타낸 도면.
도 6은 본 발명의 실시예 따른 유기전계 발광소자에 있어 패터닝된 폴리실리콘의 반도체층에 대해 스위칭 박막트랜지스터와 구동 박막트랜지스터의 소스 및 드레인 전극의 실제 배치를 나타낸 도면.
도 7은 본 발명의 실시예에 따른 유기전계 발광소자의 표시영역 일부에 대한 단면도.
도 8은 본 발명의 실시예에 따른 하부발광 방식 유기전계 발광소자의 표시영역 일부를 도시한 단면도.
이하 본 발명의 바람직한 실시예를 도면을 통해 상세히 설명한다.
우선, 본 발명에 따른 유기전계 발광소자의 박막트랜지스터의 한 구성요소인 폴리실리콘의 반도체층 형성을 위한 SLS 결정화 방법에 대하여 첨부한 도면을 참조하여 설명한다.
도 2a 내지 도 2c에는 SLS 결정화 방법에 의해 비정질 실리콘막을 결정화하는 과정을 도시한 도면이다.
우선, 도 2a에 도시한 바와 같이, 비정질 실리콘막(120)의 A 영역에 레이저빔을 1차 조사하여 결정을 성장시킨다. 실리콘은 액상영역과 고상영역의 경계면에서부터 측면 성장을 하므로, 레이저빔이 조사된 영역(A)의 양끝에서부터 그레인(122)이 성장되어 결정이 만나는 부분(Ⅱa선)에서 성장을 멈춘다.
도 2b를 참조하면, 비정질 실리콘막(120)의 B영역에 레이저빔을 2차 조사하여 결정을 성장시킨다. 이때, B영역은 레이저빔이 1차 조사된 영역(도 2a의 122)이 결정화 핵으로 작용하여 성장이 이루어진다. 이러한 결정 성장은 Ⅱb선에서 멈추게 되며, 도시한 바와 같이 2차 레이저빔 조사 후에는 더욱 큰 그레인(123)이 생성된다.
도 2c를 참조하면, 비정질 실리콘막(120)의 C영역에 레이저빔을 3차 조사하여 결정을 성장시키는데, 이때의 C영역은 레이저빔이 2차 조사된 B영역의 일부를 포함한다.
따라서, C영역 중 B영역과 일부 중첩되는 영역(BC영역)에 형성되는 그레인을 레이저빔의 2차 조사 시 생성된 그레인(도 2b의 123)이 결정화 핵으로 작용하여 더욱 큰 그레인(24)이 성장된다.
이와 같은 방법으로 레이저빔 조사를 반복하여 비정질 실리콘막 전체를 주사(scanning)함으로써, 그레인의 크기가 큰 폴리실리콘을 이루게 되는 것이다.
도 3은 전술한 SLS 방법에 의해 성장된 그레인을 구비한 폴리실리콘층 표면을 확대 도시한 사진이다.
도시한 바와같이, SLS 방법에 의해 형성된 폴리실리콘층에는 다수의 그레인(GN)이 마치 불균일한 바(bar) 형태를 가지며 일 방향으로 배열되고 있으며, 상기 그레인(GN)의 길이 방향(성장 방향)과 수직한 방향으로는 메인 그레인 바운더리(MGB)가 형성되고 있음을 알 수 있다.
한편, 이러한 SLS 방법으로 성장된 그레인(GN)은 그 크기가 방향에 따라서 크게 다르기 때문에 SLS 방법으로 형성된 폴리실리콘을 반도체층으로 하여 박막트랜지스터를 형성하는 경우, 박막트랜지스터의 특성 또한 그레인의 성장 방향에 따라 크게 달라지게 된다.
도 4는 SLS 방법에 의해 형성된 폴리실리콘을 구비한 박막트랜지스터의 전류-전압 특성 그래프를 나타낸 것으로, 소스 전극과 드레인 전극의 배치 방향 즉, 채널의 방향과 그레인 성장 방향이 평행한 경우(parallel)와 채널의 방향과 그레인 성장 방향이 수직한 경우(perpendicular)에 대해, 각각 드레인 전압(Vds)이 -0.1V 일 때와 -10V 일 때 전류 특성을 도시하였다. 이때, 가로축은 게이트 전압(Vg)을, 세로축은 드레인 전류(Ids)를 나타낸다.
도시한 바와 같이, 채널 방향과 그레인의 성장 방향이 평행한 경우(parallel)가 수직한 경우(perpendicular)보다 동일한 전압 입력 시 더 큰 전류가 흐름을 알 수 있으며, 따라서 채널 방향과 그레인의 성장 방향이 평행한 경우(parallel)가 수직한 경우(perpendicular)보다 전류-전압 특성이 우수하다는 것을 알 수 있다.
따라서, 본 발명의 실시예에 따른 유기전계 발광소자는 이러한 SLS 방법에 의해 형성된 폴리실리콘의 특성을 고려하여 구동 박막트랜지스터의 소스 및 드레인 전극과 스위칭 박막트랜지스터의 소스 및 드레인 전극을 배치한 것이 특징이다.
도 5는 본 발명의 실시예에 따른 유기전계 발광소자에 있어 SLS 방법에 의해 형성된 폴리실리콘층 상에 소스 및 드레인 전극을 배치한 것을 일례로 나타낸 도면이며, 도 6은 본 발명의 실시예 따른 유기전계 발광소자에 있어 패터닝된 폴리실리콘의 반도체층에 대해 스위칭 박막트랜지스터와 구동 박막트랜지스터의 소스 및 드레인 전극의 실제 배치를 나타낸 도면이다. 이때, 도면에 있어서는 폴리실리콘의 반도체층 내에 그레인 성장 방향을 화살표로 나타내었다.
도시한 바와같이, 본 발명의 실시예에 따른 유기전계 발광소자는 게이트 배선 및 데이터 배선과 연결되는 스위칭 박막트랜지스터(STr)의 경우 소스 전극(SS) 및 드레인 전극(SD)은 소자 특성치가 우수한 그레인 성장 방향과 평행하도록 배치하고, 구동 박막트랜지스터(DTr)의 경우 그 소스 전극(DS) 및 드레인 전극(DD)을 소자 균일도가 상대적으로 우수한 그레인 성장 방향과 수직하도록 배치하는 것이 특징이다.
한편, 도 6을 살펴보면, 상기 폴리실리콘의 반도체층(SCT) 자체가 스위칭 박막트랜지스터(STr)와 구동 박막트랜지스터(DTr)를 전기적으로 연결시키는 구성요소가 됨을 알 수 있다.
이렇게 폴리실리콘의 반도체층(SCT) 자체를 도전성 배선으로 하여 전극과 전극 또는 전극과 배선을 연결시키는 요소로 사용하는 경우, 상기 폴리실리콘 반도체층(SCT)은 그레인 성장 방향에 의해 그레인 성장 방향과 이와 수직한 방향에서 전하가 느끼는 저항 성분의 차이가 발생되므로 도전 특성 차가 발생된다.
따라서 도 6에 도시한 바와같이, 폴리실리콘의 반도체층(SCT)이 수직하게 꺾이는 구성을 이룬 상태에서 상기 반도체층(SCT) 자체가 전기적으로 두 구성요소를 연결시키는 구조를 이룰 경우, 상기 반도체층(SCT)의 꺾임부를 기준으로 그레인 성장 방향에 수직한 부분과 그레인 성장 방향에 수평한 부분에 각각 콘택홀(ch)을 구비하여 금속물질로서 연결패턴(MP)을 형성하는 것이 저항 성분의 변화를 억제하여 안정적인 전기적 연결이 되도록 하는 것이 특징이다.
전술한 바와같이, SLS 방법에 의해 결정화된 것을 특징으로 하는 반도체층(SCT)에 대해서 그레인 성장 방향을 고려하여 스위칭 박막트랜지스터(STr)는 그 소스 전극(SS) 및 드레인 전극(SD)을 소자 특성치가 우수한 그레인 성장 방향과 평행하도록 배치하고, 구동 박막트랜지스터(DTr)는 그 소스 전극(DS) 및 드레인 전극(DD)을 소자 균일도가 상대적으로 우수한 그레인 성장 방향과 수직하도록 배치하게 되면, 스위칭 박막트랜지스터(STr)의 이동도 특성이 우수하여 스위칭 소자로서의 역할 수행 능력이 향상되며, 구동 박막트랜지스터(DTr)는 소자 균일도 측면이 향상됨으로써 위치에 따른 편차가 작아지게 됨으로써 플리커 등의 발생을 억제하게 됨으로써 표시품질을 향상시킬 수 있는 효과를 구현할 수 있다.
이후에는 이러한 구성을 본 발명의 실시예에 따른 유기전계 발광소자의 단면 구조에 대해 간단히 설명한다.
도 7은 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 표시영역 일부에 대한 단면도이다. 이때, 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 그리고 도면에는 나타내지 않았지만 각 화소영역(P) 내에 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역(미도시)이라 정의한다.
도시한 바와 같이, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오드(E)가 형성된 제 1 기판(110)과, 인캡슐레이션을 위한 제 2 기판(170)으로 구성되고 있다. 이때, 상기 제 2 기판(170)은 무기막과 유기막으로 이루어진 다중층 또는 점착층을 포함하는 필름 등으로 대체됨으로써 생략될 수 있다.
우선, 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오드(E) 등의 중요 구성요가 구비된 제 1 기판(110)의 구성에 대해 설명한다.
상기 제 1 기판(110) 상의 상기 구동영역(DA) 및 스위칭 영역에는 각각 SLS 방법에 의해 형성된 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널의 통로를 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다.
이때 도면에 나타나지 않았지만, 폴리실리콘으로 이루어진 상기 반도체층(113)은 SLS 방법에 의해 결정화된 것이므로 그 내부에 그레인의 성장 방향이 존재하는 것이 특징이다.
한편, 상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 구비될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 SLS 결정화 시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다.
또한, 상기 반도체층(113)을 덮으며 게이트 절연막(116)이 전면에 형성되어 있으며, 상기 게이트 절연막(116) 위로 상기 구동영역(DA) 및 스위칭 영역(미도시)에는 상기 각 반도체층(113)의 제 1 영역(113a)에 대응하여 각각 게이트 전극(120)이 형성되어 있다.
그리고, 상기 게이트 절연막(116) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.
다음, 상기 게이트 전극(120)과 게이트 배선(미도시) 위로 무기절연물질 예를들면, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)에는 상기 제 1 영역(113a) 양측면에 위치한 상기 제 2 영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)이 구비되고 있다.
다음, 상기 반도체층 콘택홀(125)이 구비된 상기 층간절연막(123) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 이와 이격하여 나란하게 전원배선(미도시)이 형성되고 있다.
또한, 상기 층간절연막(123) 위로 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 소스 및 드레인 전극(133, 136)이 형성되어 있다.
한편, 상기 구동영역(DA)에 순차 적층된 상기 반도체층(113)과 게이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 구동 박막트랜지스터(DTr)를 이룬다.
이때, 상기 스위칭 영역(미도시)에도 상기 구동영역(DA)에 형성된 상기 구동 박막트랜지스터(DTr)와 동일한 구조의 스위칭 박막트랜지스터(미도시)가 형성되고 있다.
도면에 나타나지 않았지만, 상기 스위칭 박막트랜지스터(STr)의 소스 전극(미도시) 및 드레인 전극(미도시)의 상기 반도체층(113) 상에서의 배치 방향은 소자 특성치가 우수한 그레인 성장 방향과 평행하도록 배치되고 있으며, 상기 구동 박막트랜지스터(DTr)의 소스 전극(133) 및 드레인 전극(136)의 배치 방향은 소자 균일도가 상대적으로 우수한 그레인 성장 방향과 수직하도록 배치되고 있는 것이 특징이다.
한편, 상기 스위칭 박막트랜지스터(미도시)는 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되고 있으며, 나아가 상기 구동 박막트랜지스터(DTr)와 도 연결되고 있다.
한편, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)는 상기 제 2 영역(113b)에 도핑되는 불순물에 따라 p타입 또는 n타입 박막트랜지스터를 이루게 된다. p타입 박막트랜지스터의 경우는 제 2 영역(113b)에 3족의 원소 예를들면 붕소(B)를 도핑함으로써 이루어지게 되며, n타입 박막트랜지스터의 경우는 상기 제 2 영역(113b)에 5족의 원소 예를들면, 인(P)을 도핑함으로써 이루어지게 된다. p타입의 박막트랜지스터는 캐리어로서 정공이 이용되며, n타입의 박막트랜지스터는 캐리어로서 전자가 이용된다.
따라서, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 연결되는 제 1 전극(147)은 상기 구동 박막트랜지스터(DTr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 하게 되는 것이다.
즉, 상기 구동 박막트랜지스터(DTr)가 p타입인 경우, 상기 제 1 전극(147)은 애노드 전극의 역할을 하며, n타입인 경우 상기 제 1 전극(147)은 캐소드 전극의 역할을 하게 된다.
본 발명의 실시예에 있어서는 상기 구동 박막트랜지스터(DTr)가 p타입을 이룸으로써 상기 제 1 전극(147)이 애노드 전극의 역할을 하는 것을 일례로 설명하고 있다.
다음, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되어 있다.
이때, 상기 보호층(140)은 하부 구성요소의 단차에 영향을 거의 받지 않고 평탄한 표면을 이룰 수 있도록 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)으로 이루어지는 것이 특징이다.
또한, 상기 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며, 각 화소영역(P) 별로 일함수 값이 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어진 제 1 전극(147)이 형성되어 있다.
이때, 상기 제 1 전극(147)은 전술한 투명 도전성 물질로만 이루어진 단일층 구조를 가질 수도 있고, 또는 유기전계 발광 다이오드(E)의 상부로의 발광효율 증대를 위해 반사율이 우수한 금속물질인 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag) 중 어느 하나로 이루어진 제 1 층(147a)과 상기 일함수 값이 높은 금속물질로 이루어진 제 2 층(147b)의 이중층 구조를 갖도록 이루어질 수도 있다.
다음, 전술한 바와 같이 단일층 또는 이중층 구조를 가지며 애노드 전극의 역할을 하는 상기 제 1 전극(147)의 가장자리와 중첩하며 상기 보호층(140) 위로 각 화소영역(P)의 경계에는 뱅크(150)가 형성되어 있다.
한편, 상기 뱅크(150)로 둘러싸인 각 화소영역(P) 내부에는 상기 제 1 전극(147) 위로 유기 발광층(155)이 형성되고 있다.
이때, 상기 유기 발광층(155)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 발광 효율을 향상시키기 위해 상기 애노드 전극의 역할을 하는 상기 제 1 전극(147) 상부로부터 순차적으로 정공주입층(hole injection layer)(155a), 정공수송층(hole transporting layer)(155b), 유기 발광 물질층(emitting material layer)(155c), 전자수송층(electron transporting layer)(155d) 및 전자주입층(electron injection layer)(155e)의 다중층으로 형성될 수도 있다. 도면에서는 상기 유기 발광층(155)이 5중층 구조를 이루는 것을 일례로 도시하였다.
다음, 상기 유기 발광층(155) 및 상기 뱅크(150)의 상부에는 표시영역 전면에 캐소드 전극의 역할을 하는 제 2 전극(158)이 형성되어 있다. 이때, 상기 제 1 및 제 2 전극(147, 158)과 그 사이에 형성된 유기 발광층(155)은 유기전계 발광 다이오드(E)를 이루게 된다.
이때, 상기 제 2 전극(158)은 단일층 구조로서 일함수 값이 낮은 금속물질 예를들면, 은(Ag), 마그네슘-은 합금(Mg:Ag), 금(Au), 마그네슘(Mg), 구리(Cu), 칼슘(Ca) 중 어느 하나로 이루어질 수 있으며, 또는 상기 일함수 값이 낮은 금속의 하부층(158a)과 이의 상부로 투명한 도전성 물질인 인듐-징크-옥사이드(ITO) 또는 인듐-틴-옥사이드(ITO) 중 어느 하나로 이루어진 상부층(158b)의 이중층 구조를 이룰 수도 있다. 도면에 있어서는 이중층 구조를 갖는 제 2 전극(158)을 형성한 것을 일례로 도시하였다.
이러한 구성을 갖는 제 1 기판(110)에 대응하여 인캡슐레이션을 위한 제 2 기판(170)이 패이스 씰(미도시) 또는 씰패턴(미도시)을 개재하여 합착됨으로써 본 발명의 실시예에 따른 유기전계 발광소자가 완성되고 있다. 이때, 상기 제 2 기판(170)은 무기막과 유기막으로 이루어진 다중층 또는 점착층을 포함하는 필름 등으로 대체됨으로써 생략될 수 있다.
도 8은 본 발명의 실시예에 따른 하부발광 방식 유기전계 발광소자의 표시영역 일부를 도시한 단면도이다. 이때, 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 그리고 도면에는 나타내지 않았지만 각 화소영역(P) 내에 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역(미도시)이라 정의한다.
도시한 바와 같이, 투명한 절연기판(200) 상에 절연물질로써 버퍼층(208)이 형성되어 있다.
또한, 상기 버퍼층(208) 상부로는 순수 폴리실리콘의 제 1 영역(215a)과 상기 제 1 영역(215a) 양측으로 불순물이 도핑된 폴리실리콘의 제 2 영역(215b, 215c) 으로 구성된 폴리실리콘의 반도체층(215)이 형성되어 있으며, 이와 이격하여 상기 폴리실리콘 반도체층과 동일한 물질로 이루어진 제 1 스토리지 전극(116)이 형성되어 있다.
이러한 폴리실리콘의 반도체층은(215) SLS 방법에 의해 결정화된 것이므로 그 내부에 그레인의 성장 방향이 존재하게 된다.
한편, 상기 반도체층(215) 상부로는 게이트 절연막(218)이 형성되어 있으며, 상기 게이트 절연막(218) 상부로 상기 제 1 영역(215a)에 대응하여 게이트 전극(225)이 형성되어 있으며, 상기 제 1 스토리지 전극(216)에 대응하여 제 2 스토리지 전극(226)이 형성되어 있다. 상기 제 1 스토리지 전극(216)과 게이트 절연막(218)과 제 2 스토리지 전극(226)은 스토리지 커패시터를 형성한다.
도면에는 나타나지 않았지만, 상기 게이트 절연막(218) 상부에는 일 방향으로 연장하며 게이트 배선(미도시)이 형성되고 있다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(225) 및 제 2 스토리지 전극(226) 위로 전면에 층간절연막(230)이 형성되어 있다. 이때, 상기 층간절연막(230)과 그 하부의 게이트 절연막(218)에는 상기 반도체층(215) 중 상기 제 1 영역(215a) 양측면에 위치한 상기 제 2 영역(215b, 215c)을 각각 노출시키는 제 1, 2 반도체층 콘택홀(233, 236)이 형성되어 있으며, 상기 층간절연막(230)에는 상기 제 2 스토리지 전극(226)을 노출시키는 스토리지 콘택홀(237)이 구비되고 있다.
다음, 상기 제 1, 2 반도체층 콘택홀(233, 236)과 스토리지 콘택홀(237)을 포함하는 층간절연막(230) 상부로 상기 구동영역(DA)에 대응하여 서로 이격하며, 상기 제 1, 2 반도체층 콘택홀(233, 236)을 통해 노출된 상기 제 2 영역(215b, 215c)과 각각 접촉하는 소스 및 드레인 전극(245, 247)이 형성됨으로써 구동 박막트랜지스터(DTr)를 구성하고 있다. 이때, 상기 구동 박막트랜지스터(DTr)의 소스 전극(245)은 상기 스토리지 콘택홀(237)을 통해 상기 제 2 스토리지 전극(226)과 접촉하고 있는 것이 특징이다.
이때, 상기 반도체층(215) 상에서 이러한 구동 박막트랜지스터(DTr)의 소스 전극(245) 및 드레인 전극(247)의 배치 방향은 소자 균일도가 상대적으로 우수한 상기 반도체층(215) 내의 그레인 성장 방향과 수직하도록 배치되고 있는 것이 특징이다.
또한, 상기 층간절연막(230) 상부로 상기 소스 및 드레인 전극(245, 247)을 형성한 동일한 금속물질로서 상기 게이트 배선(미도시)과 교차하는 전원배선(미도시)이 형성되어 있다.
한편, 도면에는 나타나지 않았지만, 상기 층간절연막(230) 상부에 있어서는 상기 전원배선(미도시)과 이격하여 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)이 더욱 형성되어 있다.
또한, 상기 스위칭 영역(미도시)에는 상기 데이터 배선(미도시)과 게이트 배선(미도시) 및 상기 구동 박막트랜지스터(DTr)와 각각 전기적으로 연결되며 상기 구동 박막트랜지스터(DTr)와 동일한 구조를 갖는 스위칭 박막트랜지스터(미도시)가 형성되어 있다.
이때, 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시) 및 드레인 전극(미도시)의 상기 반도체층(113) 상에서의 배치 방향은 소자 특성치가 우수한 그레인 성장 방향과 평행하도록 배치되고 있는 것이 특징이다.
또한, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 상부에는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(247)을 노출시키는 드레인 콘택홀(252)을 갖는 제 1 보호층(250)이 형성되고 있다.
그리고 상기 제 1 보호층(250) 상부에는 실질적으로 화상을 표시하는 영역 즉 발광영역(LA)에는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(247)과 상기 드레인 콘택홀(252)을 통해 연결되며 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로서 유기전계 발광 다이오드(E)를 구성하는 일 구성요소로써 애노드 전극의 역할을 하는 제 1 전극(255)이 형성되어 있다.
다음, 상기 제 1 전극 상부(255)에는 상기 발광영역 제외한 영역에 대응하여 뱅크의 역할을 하는 제 2 보호층(260)이 구비되고 있다.
또한, 상기 제 2 보호층(260) 외부로 드러난 상기 발광영역(LE)의 제 1 전극(255) 상부에는 유기 발광층(265)이 형성되어 있으며, 상기 유기 발광층(265) 및 제 2 보호층(260)의 상부로는 표시영역 전면에 캐소드 전극의 역할을 하는 일함수 값이 비교적 낮은 금속물질 예를들면 은(Ag), 마그네슘-은 합금(Mg:Ag), 금(Au), 마그네슘(Mg), 구리(Cu), 칼슘(Ca) 중 어느 하나로 이루어지며, 500Å 내지 2000Å 정도의 두께를 가져 상기 유기 발광층(265)으로부터 나온 빛이 반사되어 상기 제 1 전극(255) 쪽으로 향할 수 있는 구성을 갖는 제 2 전극(270)이 형성되어 있다. 이때, 상기 제 1, 2 전극(255, 270)과 그 사이에 형성된 유기 발광층(265)은 유기전계발광 다이오드(E)를 이루게 된다.
이때, 상기 유기 발광층(265)은 도면에 도시한 바와같이, 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emission layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
이러한 구성을 갖는 유기전계 발광소자용 기판(200)에 대응하여 인캡슐레이션을 위한 대향기판(290)이 구비됨으로써 유기전계 발광소자가 완성되고 있다. 이때 상기 대향기판(209)은 점착층을 개재한 필름 또는 유기막과 무기막으로 이루어진 다중층의 인캡슐레이선막으로 대체될 수 있다.
이러한 구성을 갖는 유기전계 발광소자는 제 1 전극(255)측으로 빛이 발광하는 하부 발광 방식의 유기전계 발광소자를 이룬다.
본 발명의 실시예는 하나의 구체적인 실시예에 지나지 않으며, 본 발명의 요지를 벗어나지 않는 범위 내에서 본 발명의 구성요소의 많은 변형 및 변경이 가능하다.
CA : 연결부분
ch : 콘택홀
DD : (구동 박막트랜지스터의) 드레인 전극
DS : (구동 박막트랜지스터의) 소스 전극
DTr : 구동 박막트랜지스터
MP : 금속패턴
SD :(스위칭 박막트랜지스터의) 드레인 전극
SS : (스위칭 박막트랜지스터의) 소스 전극
STr : 스위칭 박막트랜지스터

Claims (5)

  1. 유기전계 발광 다이오드와 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함하는 유기전계 발광소자에 있어서,
    상기 스위칭 및 구동 박막트랜지스터는 각각 순차측면고상법에 의해 결정화됨으로써 일 방향으로 그레인 성장 방향을 갖는 폴리실리콘의 반도체층을 포함하며, 상기 스위칭 박막트랜지스터의 소스 전극 및 드레인 전극은 상기 그레인 성장 방향과 평행하도록 배치되어 상기 스위칭 박막트랜지스터의 폴리실리콘의 반도체층은 상기 그레인 성장 방향과 나란한 방향으로 채널이 형성되고, 상기 구동 박막트랜지스터의 소스 전극 및 드레인 전극은 상기 그레인 성장 방향과 수직하도록 배치되어 상기 구동 박막트랜지스터의 폴리실리콘의 반도체층은 상기 그레인 성장 방향과 수직한 방향으로 채널이 형성되는 것이 특징인 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 유기전계 발광소자는 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선을 포함하며,
    상기 스위칭 박막트랜지스터는 각 화소영역내에 상기 게이트 배선과 데이터 배선과 연결되며 하나가 형성되며, 상기 구동 박막트랜지스터는 상기 유기전계 발광 다이오드와 연결되는 것을 포함하여 하나 또는 다수개가 형성된 것이 특징인 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 데이터 배선과 나란하게 전원배선이 형성되며, 각 화소영역에는 스토리지 커패시터가 형성되며, 상기 폴리실리콘의 반도체층을 이루는 동일한 폴리실리콘으로 이루어진 반도체 패턴이 구비되며,
    상기 반도체 패턴이 꺾인 구조를 이루며 상기 유기전계 발광소자를 이루는 구성요소를 연결시키는 수단으로 사용되는 경우, 상기 반도체 패턴은 꺾인 부분을 기준으로 이의 양측에 이를 노출시키는 콘택홀을 통해 금속패턴과 연결된 구성을 갖는 것이 특징인 유기전계 발광소자.
  4. 제 1 항에 있어서,
    다수의 화소영역을 갖는 표시영역이 정의된 제 1 기판과;
    상기 제 1 기판 상의 상기 각 화소영역에 형성된 상기 스위칭 박막트랜지스터 및 구동 박막트랜지스터와;
    상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과;
    상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 전극과;
    상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 형성된 뱅크와;
    상기 뱅크 내측으로 상기 제 1 전극 상부에 형성된 유기 발광층과;
    상기 유기 발광층 및 상기 뱅크 상부로 상기 표시영역 전면에 형성된 제 2 전극
    을 포함하는 유기전계 발광소자.
  5. 제 1 항에 있어서,
    상기 유기전계 발광소자는 제 1 전극 측으로 빛이 나오는 하부발광 방식이거나, 또는 상기 제 2 전극측으로 빛이 나오는 상부 발광 방식인 것이 특징인 유기전계 발광소자.
KR1020110069169A 2011-07-12 2011-07-12 유기전계 발광소자 KR101443153B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110069169A KR101443153B1 (ko) 2011-07-12 2011-07-12 유기전계 발광소자
US13/333,548 US8598590B2 (en) 2011-07-12 2011-12-21 Organic light emitting diode display device
CN201110455544.3A CN102881709B (zh) 2011-07-12 2011-12-30 有机发光二极管显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110069169A KR101443153B1 (ko) 2011-07-12 2011-07-12 유기전계 발광소자

Publications (2)

Publication Number Publication Date
KR20130008428A KR20130008428A (ko) 2013-01-22
KR101443153B1 true KR101443153B1 (ko) 2014-09-19

Family

ID=47482980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069169A KR101443153B1 (ko) 2011-07-12 2011-07-12 유기전계 발광소자

Country Status (3)

Country Link
US (1) US8598590B2 (ko)
KR (1) KR101443153B1 (ko)
CN (1) CN102881709B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927334B1 (ko) * 2012-09-10 2018-12-10 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102156780B1 (ko) * 2014-04-29 2020-09-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR102321380B1 (ko) * 2014-12-02 2021-11-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059593A (ko) * 2002-01-03 2003-07-10 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
KR20090042485A (ko) * 2007-10-26 2009-04-30 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544117B1 (ko) * 2003-05-01 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
KR100841372B1 (ko) * 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059593A (ko) * 2002-01-03 2003-07-10 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
KR20090042485A (ko) * 2007-10-26 2009-04-30 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
CN102881709A (zh) 2013-01-16
US8598590B2 (en) 2013-12-03
KR20130008428A (ko) 2013-01-22
CN102881709B (zh) 2015-03-04
US20130015458A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
US11430851B2 (en) Display device having stretchable substrate
US11195897B2 (en) OLED array substrate and OLED display device
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US9520455B2 (en) Organic light emitting display and method of fabricating the same
US10714561B2 (en) Display device
KR102211966B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US7948173B2 (en) Organic light emitting diode display and method of manufacturing the same
JP5595392B2 (ja) Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
US8441181B2 (en) Organic light emitting display and manufacturing method thereof
KR101306843B1 (ko) 유기전계발광표시장치
KR101073545B1 (ko) 유기 발광 표시 장치
US8823913B2 (en) Thin film transistor array panel and method for repairing the same
US20160163769A1 (en) Organic light emitting display device and method of manufacturing the same
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR20130135613A (ko) 유기 발광 표시 장치
US10916613B1 (en) Array substrate and OLED display device
US8791453B2 (en) Thin-film semiconductor device for display apparatus, method for manufacturing thin-film semiconductor device for display apparatus, EL display panel, and EL display apparatus
US11094767B2 (en) Flexible organic light emitting diode device and method of forming the same
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR102136584B1 (ko) 표시장치
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
US20190198819A1 (en) Display device
KR101443153B1 (ko) 유기전계 발광소자
KR20140046519A (ko) 유기 발광 표시 장치
KR20170080306A (ko) 유기전계발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5