JPH08328035A - 液晶表示装置およびその製法ならびに点欠陥の修復方法 - Google Patents
液晶表示装置およびその製法ならびに点欠陥の修復方法Info
- Publication number
- JPH08328035A JPH08328035A JP7131695A JP13169595A JPH08328035A JP H08328035 A JPH08328035 A JP H08328035A JP 7131695 A JP7131695 A JP 7131695A JP 13169595 A JP13169595 A JP 13169595A JP H08328035 A JPH08328035 A JP H08328035A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- pixel electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置におけるＴＦＴアレイ中の正常
に動作しない画素いわゆる点欠陥を確実に修復できる液
晶表示装置およびその製法ならびに点欠陥の修復方法を
提供する。 【構成】 液晶表示装置において隣接する画素電極にま
たがり、かつ、金属薄膜からなるブリッジと、ゲート絶
縁膜を介してブリッジの下層に対応する位置であって、
かつ、前記画素電極の上層または下層である位置に金属
薄膜からなるアイランドとを形成し、ある画素が点欠陥
を含むとき、前記ブリッジと前記アイランドとのあいだ
のゲート絶縁膜をレーザ光で熔融してブリッジとアイラ
ンドとを短絡することにより、点欠陥を含む画素を隣接
する画素と同電位にして修復する。
に動作しない画素いわゆる点欠陥を確実に修復できる液
晶表示装置およびその製法ならびに点欠陥の修復方法を
提供する。 【構成】 液晶表示装置において隣接する画素電極にま
たがり、かつ、金属薄膜からなるブリッジと、ゲート絶
縁膜を介してブリッジの下層に対応する位置であって、
かつ、前記画素電極の上層または下層である位置に金属
薄膜からなるアイランドとを形成し、ある画素が点欠陥
を含むとき、前記ブリッジと前記アイランドとのあいだ
のゲート絶縁膜をレーザ光で熔融してブリッジとアイラ
ンドとを短絡することにより、点欠陥を含む画素を隣接
する画素と同電位にして修復する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置において、
歩留まり低下要因の１つである点欠陥を確実に修復する
方法および確実に修復できる液晶表示装置とその製法を
提供するものである。
歩留まり低下要因の１つである点欠陥を確実に修復する
方法および確実に修復できる液晶表示装置とその製法を
提供するものである。
【０００２】
【従来の技術】従来この種の液晶表示装置に用いられる
ＴＦＴ（Thin Film Transistor薄膜トランジスタ、以下
単にＴＦＴという）アレイには図９および図１０に示す
ようなものがあった。図９は従来の液晶表示装置に用い
られるＴＦＴアレイの部分平面図で、図１０は図９のＢ
−Ｂ断面図である。これらの図にしたがって従来のＴＦ
Ｔアレイの製造プロセスおよび構造を説明する。
ＴＦＴ（Thin Film Transistor薄膜トランジスタ、以下
単にＴＦＴという）アレイには図９および図１０に示す
ようなものがあった。図９は従来の液晶表示装置に用い
られるＴＦＴアレイの部分平面図で、図１０は図９のＢ
−Ｂ断面図である。これらの図にしたがって従来のＴＦ
Ｔアレイの製造プロセスおよび構造を説明する。
【０００３】図９および図１０に示す方法では、まず洗
浄したガラス基板１にＣｒ、Ｔａ、Ｔｉなどの金属薄膜
をスパッタリング法などの方法で成膜し、これをフォト
エッチング法などの方法で必要なパターンに形成し、ゲ
ート電極（およびゲート配線）２を形成する。２番目に
ＩＴＯ（インジウムすず酸化物）などの透明導電膜をス
パッタリング法などの方法で成膜し、これをフォトエッ
チング法などの方法で必要なパターンに形成し、画素電
極３を形成する。３番目にゲート絶縁膜４となるたとえ
ばＳｉＯ2 、ＳｉＮ、金属酸化膜などからなる絶縁膜、
半導体層５となるｉ−ａ−Ｓｉやｐｏｌｙ−Ｓｉなど、
およびオーミックコンタクト層となるｎ−ａ−Ｓｉなど
６をプラズマＣＶＤ（化学的気相成長）法などで成膜す
る。４番目にフォトエッチング法などの方法でｎ−ａ−
Ｓｉおよびｉ−ａ−Ｓｉをアイランド状（図１に示す半
導体層５のような島状の部分）に、またはライン状（細
長い帯状の部分）にパターン形成する。５番目にフォト
エッチング法などの方法で必要なパターンに形成し、画
素電極上にコンタクトホール９（ドレイン電極８が画素
電極３と接する部分）を形成する。６番目にＡｌ、Ｃｒ
などの金属薄膜をスパッタリング法などの方法で成膜
し、これをフォトエッチング法などの方法でパターン形
成し、ソース電極（およびソース配線）７およびドレイ
ン電極８を形成する。７番目にソース電極とドレイン電
極とのあいだ（図３に示す半導体層５の上部においてソ
ース電極およびドレイン電極のいずれにも覆われていな
い部分）にあるｎ−ａ−Ｓｉをエッチオフする。最後に
必要に応じてＳｉＮなどで保護膜を形成する。
浄したガラス基板１にＣｒ、Ｔａ、Ｔｉなどの金属薄膜
をスパッタリング法などの方法で成膜し、これをフォト
エッチング法などの方法で必要なパターンに形成し、ゲ
ート電極（およびゲート配線）２を形成する。２番目に
ＩＴＯ（インジウムすず酸化物）などの透明導電膜をス
パッタリング法などの方法で成膜し、これをフォトエッ
チング法などの方法で必要なパターンに形成し、画素電
極３を形成する。３番目にゲート絶縁膜４となるたとえ
ばＳｉＯ2 、ＳｉＮ、金属酸化膜などからなる絶縁膜、
半導体層５となるｉ−ａ−Ｓｉやｐｏｌｙ−Ｓｉなど、
およびオーミックコンタクト層となるｎ−ａ−Ｓｉなど
６をプラズマＣＶＤ（化学的気相成長）法などで成膜す
る。４番目にフォトエッチング法などの方法でｎ−ａ−
Ｓｉおよびｉ−ａ−Ｓｉをアイランド状（図１に示す半
導体層５のような島状の部分）に、またはライン状（細
長い帯状の部分）にパターン形成する。５番目にフォト
エッチング法などの方法で必要なパターンに形成し、画
素電極上にコンタクトホール９（ドレイン電極８が画素
電極３と接する部分）を形成する。６番目にＡｌ、Ｃｒ
などの金属薄膜をスパッタリング法などの方法で成膜
し、これをフォトエッチング法などの方法でパターン形
成し、ソース電極（およびソース配線）７およびドレイ
ン電極８を形成する。７番目にソース電極とドレイン電
極とのあいだ（図３に示す半導体層５の上部においてソ
ース電極およびドレイン電極のいずれにも覆われていな
い部分）にあるｎ−ａ−Ｓｉをエッチオフする。最後に
必要に応じてＳｉＮなどで保護膜を形成する。
【０００４】
【発明が解決しようとする課題】前述のようにして作成
したＴＦＴアレイにおいては、異物の付着などによりゲ
ート電極とドレイン電極が短絡したり、オーミックコン
タクトが十分にとれなかったりして、正常に動作しない
画素いわゆる点欠陥が数ＰＰＭの確率で発生する。この
点欠陥が歩留まりを低下させるといった問題があった。
したＴＦＴアレイにおいては、異物の付着などによりゲ
ート電極とドレイン電極が短絡したり、オーミックコン
タクトが十分にとれなかったりして、正常に動作しない
画素いわゆる点欠陥が数ＰＰＭの確率で発生する。この
点欠陥が歩留まりを低下させるといった問題があった。
【０００５】本発明と類似する表示装置としては特開昭
５９−１０１６９３号公報明細書や特開平２−１３５３
２０号公報明細書に開示されるようなものがあるが、こ
れらは点欠陥を修復するためのパターンを有するが、そ
のパターンを利用して隣接する画素を接続する際、その
パターンと画素電極とをレーザ光を照射するなどにより
接続する必要があるにもかかわらず、画素電極側からレ
ーザ光を照射しても画素電極は透明であるのでレーザ光
は画素電極を透過してしまうため充分に修復パターンと
接続することが難しい。
５９−１０１６９３号公報明細書や特開平２−１３５３
２０号公報明細書に開示されるようなものがあるが、こ
れらは点欠陥を修復するためのパターンを有するが、そ
のパターンを利用して隣接する画素を接続する際、その
パターンと画素電極とをレーザ光を照射するなどにより
接続する必要があるにもかかわらず、画素電極側からレ
ーザ光を照射しても画素電極は透明であるのでレーザ光
は画素電極を透過してしまうため充分に修復パターンと
接続することが難しい。
【０００６】本発明は前述のような問題を解決するため
になされたもので、点欠陥を確実に修復できる液晶表示
装置およびその製法ならびに確実に修復する方法を提供
するものである。
になされたもので、点欠陥を確実に修復できる液晶表示
装置およびその製法ならびに確実に修復する方法を提供
するものである。
【０００７】
【課題を解決するための手段】前述の、点欠陥を修復す
るうえでの問題を解決するために、隣接する画素を接続
するパターンを形成し、そのパターンと画素電極がレー
ザ照射などにより確実に接続できるように画素電極の上
層もしくは下層に、画素電極に接した金属膜を形成した
構造を提案する。
るうえでの問題を解決するために、隣接する画素を接続
するパターンを形成し、そのパターンと画素電極がレー
ザ照射などにより確実に接続できるように画素電極の上
層もしくは下層に、画素電極に接した金属膜を形成した
構造を提案する。
【０００８】本発明の液晶表示装置は透明絶縁基板上
に、金属薄膜からなる、ゲート電極とゲート配線、ゲー
ト絶縁膜、半導体層、オーミックコンタクト層、ソース
電極とソース配線およびドレイン電極を有する薄膜トラ
ンジスタと透明導電膜からなる画素電極とが設けられた
薄膜トランジスタアレイ基板と、透明電極およびカラー
フィルタを有する対向電極基板とのあいだに液晶が挟持
されてなる液晶表示装置であって、隣接する画素電極に
またがり、かつ、金属薄膜からなるブリッジと、前記ゲ
ート絶縁膜を介して前記ブリッジの下層に対応する位置
であって、かつ、前記画素電極の上層または下層である
位置に金属薄膜からなるアイランドとを形成したことを
特徴とする。
に、金属薄膜からなる、ゲート電極とゲート配線、ゲー
ト絶縁膜、半導体層、オーミックコンタクト層、ソース
電極とソース配線およびドレイン電極を有する薄膜トラ
ンジスタと透明導電膜からなる画素電極とが設けられた
薄膜トランジスタアレイ基板と、透明電極およびカラー
フィルタを有する対向電極基板とのあいだに液晶が挟持
されてなる液晶表示装置であって、隣接する画素電極に
またがり、かつ、金属薄膜からなるブリッジと、前記ゲ
ート絶縁膜を介して前記ブリッジの下層に対応する位置
であって、かつ、前記画素電極の上層または下層である
位置に金属薄膜からなるアイランドとを形成したことを
特徴とする。
【０００９】前記金属薄膜のアイランドが高融点金属で
形成されてなることが好ましい。
形成されてなることが好ましい。
【００１０】前記高融点金属がＣｒ、Ｔａ、Ｔｉ、Ｗ、
ＭｏまたはＡｌのうちのいずれかであることが好まし
い。
ＭｏまたはＡｌのうちのいずれかであることが好まし
い。
【００１１】前記アイランドが前記画素電極と接してい
ることが好ましい。
ることが好ましい。
【００１２】また、本発明の液晶表示装置の製法は、前
記ゲート電極およびゲート配線を形成するときに同時に
同一の金属材料で前記アイランドを形成することを特徴
とする。
記ゲート電極およびゲート配線を形成するときに同時に
同一の金属材料で前記アイランドを形成することを特徴
とする。
【００１３】さらに、本発明の液晶表示装置の修復方法
は点欠陥を含む画素電極と、該画素電極に隣接する２個
の画素電極のうちのいずれか１個の画素電極とを同電位
にして前記点欠陥を含む画素電極を修復することを特徴
とする。
は点欠陥を含む画素電極と、該画素電極に隣接する２個
の画素電極のうちのいずれか１個の画素電極とを同電位
にして前記点欠陥を含む画素電極を修復することを特徴
とする。
【００１４】前記点欠陥を含む画素電極と該画素電極に
隣接する２個の画素電極のうちいずれか１個の画素電極
とにまたがるブリッジと該ブリッジに対応するアイラン
ドとを短絡して同電位にすることが好ましい。
隣接する２個の画素電極のうちいずれか１個の画素電極
とにまたがるブリッジと該ブリッジに対応するアイラン
ドとを短絡して同電位にすることが好ましい。
【００１５】前記ブリッジと該ブリッジに対応するアイ
ランドとのあいだのゲート絶縁膜をレーザ光を用いて熔
融して短絡することが好ましい。
ランドとのあいだのゲート絶縁膜をレーザ光を用いて熔
融して短絡することが好ましい。
【００１６】
【作用】本発明によれば絶縁膜を介した２つの金属薄膜
であるブリッジとアイランドとをレーザ光で絶縁膜を熔
融して短絡して接続することにより点欠陥を修復するの
で、より確実に修復が可能となる。とくに画素電極側か
らレーザ光を入射する際により効果的である。
であるブリッジとアイランドとをレーザ光で絶縁膜を熔
融して短絡して接続することにより点欠陥を修復するの
で、より確実に修復が可能となる。とくに画素電極側か
らレーザ光を入射する際により効果的である。
【００１７】
【実施例】以下、添付図面にもとづいて本発明の液晶表
示装置およびその製法ならびに点欠陥の修復方法を説明
する。
示装置およびその製法ならびに点欠陥の修復方法を説明
する。
【００１８】実施例１ 本発明の第１の例を図１から図３までに示す。図１は本
発明の表示装置に用いられるＴＦＴアレイの部分平面図
で、図２は図１のＡ−Ａ断面図である。図３は図１のＢ
−Ｂ断面図である。まず洗浄したガラス基板１にＣｒ、
Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの高融点金属の薄膜を
その膜厚が３００ｎｍ程度となるようにスパッタリング
法などの方法で成膜し、これをフォトエッチング法など
の方法でパターン化して、ゲート電極（およびゲート配
線）２を形成し、さらにあとで形成する点欠陥修復パタ
ーンであるブリッジと接続できる位置にアイランドとし
てパターン１２を形成する。２番目にＩＴＯ（インジウ
ムすず酸化物）などの透明導電膜をその膜厚が１００ｎ
ｍ程度となるようにスパッタリング法などの方法で成膜
する。これをフォトエッチング法などの方法でパターン
化して、画素電極３を形成する。３番目にゲート絶縁膜
４となるＳｉＮやＳｉＯ2 などの絶縁膜を膜厚３００ｎ
ｍ程度、半導体層５となるｉ−ａ−Ｓｉやｐｏｌｙ−Ｓ
ｉなどを膜厚１００ｎｍ程度、およびオーミックコンタ
クト層６となるｎ−ａ−Ｓｉなどを膜厚５００ｎｍ程
度、それぞれプラズマＣＶＤ（化学的気相成長）法など
で成膜する。４番目にフォトエッチング法などの方法で
ｎ−ａ−Ｓｉおよびｉ−ａ−Ｓｉをライン状に（もしく
はアイランド状に）パターン形成する。５番目にフォト
エッチング法などの方法でパターン形成し、画素電極上
にコンタクトホール９を形成する。６番目にＡｌ、Ｃｒ
などの金属薄膜を膜厚４００ｎｍ程度スパッタリング法
などの方法で成膜し、これをフォトエッチング法などの
方法でパターン化して、ソース電極（およびソース配
線）７、ドレイン電極８および点欠陥修復パターンとし
てブリッジ１３を形成する。７番目にソース電極とドレ
イン電極とのあいだにあるｎ−ａ−Ｓｉをエッチオフす
る。最後に必要に応じてＳｉＮなどで保護膜を形成す
る。
発明の表示装置に用いられるＴＦＴアレイの部分平面図
で、図２は図１のＡ−Ａ断面図である。図３は図１のＢ
−Ｂ断面図である。まず洗浄したガラス基板１にＣｒ、
Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの高融点金属の薄膜を
その膜厚が３００ｎｍ程度となるようにスパッタリング
法などの方法で成膜し、これをフォトエッチング法など
の方法でパターン化して、ゲート電極（およびゲート配
線）２を形成し、さらにあとで形成する点欠陥修復パタ
ーンであるブリッジと接続できる位置にアイランドとし
てパターン１２を形成する。２番目にＩＴＯ（インジウ
ムすず酸化物）などの透明導電膜をその膜厚が１００ｎ
ｍ程度となるようにスパッタリング法などの方法で成膜
する。これをフォトエッチング法などの方法でパターン
化して、画素電極３を形成する。３番目にゲート絶縁膜
４となるＳｉＮやＳｉＯ2 などの絶縁膜を膜厚３００ｎ
ｍ程度、半導体層５となるｉ−ａ−Ｓｉやｐｏｌｙ−Ｓ
ｉなどを膜厚１００ｎｍ程度、およびオーミックコンタ
クト層６となるｎ−ａ−Ｓｉなどを膜厚５００ｎｍ程
度、それぞれプラズマＣＶＤ（化学的気相成長）法など
で成膜する。４番目にフォトエッチング法などの方法で
ｎ−ａ−Ｓｉおよびｉ−ａ−Ｓｉをライン状に（もしく
はアイランド状に）パターン形成する。５番目にフォト
エッチング法などの方法でパターン形成し、画素電極上
にコンタクトホール９を形成する。６番目にＡｌ、Ｃｒ
などの金属薄膜を膜厚４００ｎｍ程度スパッタリング法
などの方法で成膜し、これをフォトエッチング法などの
方法でパターン化して、ソース電極（およびソース配
線）７、ドレイン電極８および点欠陥修復パターンとし
てブリッジ１３を形成する。７番目にソース電極とドレ
イン電極とのあいだにあるｎ−ａ−Ｓｉをエッチオフす
る。最後に必要に応じてＳｉＮなどで保護膜を形成す
る。
【００１９】このようにして作成したＴＦＴアレイおよ
びそれを用いた液晶表示装置において点欠陥として認識
される画素に対し、その画素に含まれるトランジスタを
レーザ光で図１のＣ−Ｃ線部で切断し、そののち画素電
極上のＤ部（ブリッジ１３の部分のうちブリッジの下層
にアイランド１２が配置されている部分）および隣接す
る画素の画素電極上の同様のＤ部にレーザ光を照射して
ゲート絶縁膜を熔融し、修復パターンであるブリッジを
介して前記点欠陥として認識される画素の画素電極と隣
接する画素の画素電極とを短絡させる。
びそれを用いた液晶表示装置において点欠陥として認識
される画素に対し、その画素に含まれるトランジスタを
レーザ光で図１のＣ−Ｃ線部で切断し、そののち画素電
極上のＤ部（ブリッジ１３の部分のうちブリッジの下層
にアイランド１２が配置されている部分）および隣接す
る画素の画素電極上の同様のＤ部にレーザ光を照射して
ゲート絶縁膜を熔融し、修復パターンであるブリッジを
介して前記点欠陥として認識される画素の画素電極と隣
接する画素の画素電極とを短絡させる。
【００２０】実施例２ 本発明の第２の例を図４に示す。図４の構造は第１の構
造において、１番目のゲート電極２と２番目の画素電極
３の順序を入れ換えた以外は第１の例と同じである。
造において、１番目のゲート電極２と２番目の画素電極
３の順序を入れ換えた以外は第１の例と同じである。
【００２１】実施例３ 本発明の第３の例を図５から図７までに示す。図５は本
発明の表示装置に用いられるＴＦＴアレイの部分平面図
で、図６は図１のＡ−Ａ断面図である。図７は図５のＢ
−Ｂ断面図である。まず洗浄したガラス基板１にＣｒ、
Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの高融点金属の薄膜を
その膜厚が３００ｎｍ程度となるようにスパッタリング
法などの方法で成膜し、これをフォトエッチング法など
の方法でパターン化して、ゲート電極（およびゲート配
線）２を形成し、さらにあとで形成する点欠陥修復パタ
ーンであるブリッジと接続できる位置にアイランドとし
てパターン１２を形成する。２番にＩＴＯ（インジウム
すず酸化物）などの透明導電膜をその膜厚が１００ｎｍ
程度となるようにスパッタリング法などの方法で成膜す
る。この膜厚は液晶表示装置として要求される輝度をう
るため最大１５０ｎｍ以下にする。これをフォトエッチ
ング法などの方法でパターン形成し、画素電極３を形成
する。３番目にゲート絶縁膜４となるＳｉＮやＳｉＯ2
などの絶縁膜を膜厚３００ｎｍ程度、半導体層５となる
ｉ−ａ−Ｓｉやｐｏｌｙ−Ｓｉなどを膜厚１００ｎｍ程
度、およびエッチングストッパ膜１０となるＳｉＮやＳ
ｉＯ2などの絶縁膜を膜厚２００ｎｍ程度、それぞれプ
ラズマＣＶＤ（化学的気相成長）法などで成膜する。４
番目にフォトエッチング法などの方法でエッチングスト
ッパ膜をパターン形成する。５番目にオーミックコンタ
クト層となるｎ−ａ−Ｓｉなどを膜厚５０ｎｍ程度プラ
ズマＣＶＤ法などで成膜し、フォトエッチング法などの
方法でパターン形成し、画素電極上にコンタクトホール
９を形成する。６番目にＡｌ、Ｃｒなどの金属薄膜を膜
厚４００ｎｍ程度スパッタリング法などの方法で成膜
し、これをフォトエッチング法などの方法でパターン化
して、ソース電極（およびソース配線）７、ドレイン電
極８および点欠陥修復パターンとしてブリッジ１３を形
成する。７番目にソース電極とドレイン電極とのあいだ
にあるｎ−ａ−Ｓｉおよび画素部にある不要なｎ−ａ−
Ｓｉやｉ−ａ−Ｓｉをエッチオフする。最後に必要に応
じてＳｉＮなどで保護膜を形成する。
発明の表示装置に用いられるＴＦＴアレイの部分平面図
で、図６は図１のＡ−Ａ断面図である。図７は図５のＢ
−Ｂ断面図である。まず洗浄したガラス基板１にＣｒ、
Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの高融点金属の薄膜を
その膜厚が３００ｎｍ程度となるようにスパッタリング
法などの方法で成膜し、これをフォトエッチング法など
の方法でパターン化して、ゲート電極（およびゲート配
線）２を形成し、さらにあとで形成する点欠陥修復パタ
ーンであるブリッジと接続できる位置にアイランドとし
てパターン１２を形成する。２番にＩＴＯ（インジウム
すず酸化物）などの透明導電膜をその膜厚が１００ｎｍ
程度となるようにスパッタリング法などの方法で成膜す
る。この膜厚は液晶表示装置として要求される輝度をう
るため最大１５０ｎｍ以下にする。これをフォトエッチ
ング法などの方法でパターン形成し、画素電極３を形成
する。３番目にゲート絶縁膜４となるＳｉＮやＳｉＯ2
などの絶縁膜を膜厚３００ｎｍ程度、半導体層５となる
ｉ−ａ−Ｓｉやｐｏｌｙ−Ｓｉなどを膜厚１００ｎｍ程
度、およびエッチングストッパ膜１０となるＳｉＮやＳ
ｉＯ2などの絶縁膜を膜厚２００ｎｍ程度、それぞれプ
ラズマＣＶＤ（化学的気相成長）法などで成膜する。４
番目にフォトエッチング法などの方法でエッチングスト
ッパ膜をパターン形成する。５番目にオーミックコンタ
クト層となるｎ−ａ−Ｓｉなどを膜厚５０ｎｍ程度プラ
ズマＣＶＤ法などで成膜し、フォトエッチング法などの
方法でパターン形成し、画素電極上にコンタクトホール
９を形成する。６番目にＡｌ、Ｃｒなどの金属薄膜を膜
厚４００ｎｍ程度スパッタリング法などの方法で成膜
し、これをフォトエッチング法などの方法でパターン化
して、ソース電極（およびソース配線）７、ドレイン電
極８および点欠陥修復パターンとしてブリッジ１３を形
成する。７番目にソース電極とドレイン電極とのあいだ
にあるｎ−ａ−Ｓｉおよび画素部にある不要なｎ−ａ−
Ｓｉやｉ−ａ−Ｓｉをエッチオフする。最後に必要に応
じてＳｉＮなどで保護膜を形成する。
【００２２】このようにして作成したＴＦＴアレイおよ
びそれを用いた液晶表示装置において点欠陥として認識
される画素に対し、その画素に含まれるトランジスタを
レーザ光で図５のＣ−Ｃ線部で切断し、そののち画素電
極上のＤ部（ブリッジ１３の部分のうちブリッジの下層
にアイランド１２が配置されている部分）および隣接す
る画素の画素電極上の同様のＤ部にレーザ光を照射して
ゲート絶縁膜を熔融し、修復パターンであるブリッジを
介して前記点欠陥として認識される画素の画素電極と隣
接する画素の画素電極とを短絡させる。
びそれを用いた液晶表示装置において点欠陥として認識
される画素に対し、その画素に含まれるトランジスタを
レーザ光で図５のＣ−Ｃ線部で切断し、そののち画素電
極上のＤ部（ブリッジ１３の部分のうちブリッジの下層
にアイランド１２が配置されている部分）および隣接す
る画素の画素電極上の同様のＤ部にレーザ光を照射して
ゲート絶縁膜を熔融し、修復パターンであるブリッジを
介して前記点欠陥として認識される画素の画素電極と隣
接する画素の画素電極とを短絡させる。
【００２３】実施例４ 本発明の第４の例を図８に示す。図８の構造は第３の構
造において、１番目のゲート電極２と２番目の画素電極
３の順序を入れ換えた以外は第３の例と同じである。
造において、１番目のゲート電極２と２番目の画素電極
３の順序を入れ換えた以外は第３の例と同じである。
【００２４】
【発明の効果】本発明によれば点欠陥を容易に修復でき
るので、ＴＦＴアレイおよびそれを用いた液晶表示装置
の製造歩留まりを改善できる。また本発明によれば、点
欠陥が、製造途中のＴＦＴアレイの段階で発見されたば
あいはいうにおよばず、液晶表示装置となったあとで発
見されたばあいでも、つまり修復の際レーザ光を画素電
極側から入射させなければならないばあいでも容易にし
かも確実に修復が可能となる。
るので、ＴＦＴアレイおよびそれを用いた液晶表示装置
の製造歩留まりを改善できる。また本発明によれば、点
欠陥が、製造途中のＴＦＴアレイの段階で発見されたば
あいはいうにおよばず、液晶表示装置となったあとで発
見されたばあいでも、つまり修復の際レーザ光を画素電
極側から入射させなければならないばあいでも容易にし
かも確実に修復が可能となる。
【００２５】また製造工程は従来の方法とまったく変わ
らず、パターンのみの変更であるので工程の追加もなく
コスト高になることもない。
らず、パターンのみの変更であるので工程の追加もなく
コスト高になることもない。
【図１】本発明の第１の実施例の表示装置に用いるＴＦ
Ｔアレイの部分平面図である。
Ｔアレイの部分平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】本発明の第２の実施例の表示装置に用いるＴＦ
Ｔアレイの断面図である。
Ｔアレイの断面図である。
【図５】本発明の第３の実施例の表示装置に用いるＴＦ
Ｔアレイの部分平面図である。
Ｔアレイの部分平面図である。
【図６】図５のＡ−Ａ断面図である。
【図７】図５のＢ−Ｂ断面図である。
【図８】本発明の第４の実施例の表示装置に用いるＴＦ
Ｔアレイの断面図である。
Ｔアレイの断面図である。
【図９】従来例の表示装置に用いるＴＦＴアレイの部分
平面図である。
平面図である。
【図１０】図９のＢ−Ｂ断面図である。
１ ガラス基板 ２ ゲート電極 ３ 画素電極 ４ ゲート絶縁膜 ５ 半導体層 ６ オーミックコンタクト層 ７ ソース電極 ８ ドレイン電極 ９ コンタクトホール １０ エッチングストッパ膜 １２ アイランド １３ ブリッジ
Claims (8)
- 【請求項１】 透明絶縁基板上に、金属薄膜からなるゲ
ート電極とゲート配線、ゲート絶縁膜、半導体層、オー
ミックコンタクト層、ソース電極とソース配線およびド
レイン電極を有する薄膜トランジスタと、透明導電膜か
らなる画素電極とが設けられた薄膜トランジスタアレイ
基板と、透明電極およびカラーフィルタを有する対向電
極基板とのあいだに液晶が挟持されてなる液晶表示装置
であって、隣接する画素電極にまたがり、かつ、金属薄
膜からなるブリッジと、前記ゲート絶縁膜を介して前記
ブリッジの下層に対応する位置であって、かつ、前記画
素電極の上層または下層である位置に金属薄膜からなる
アイランドとを形成したことを特徴とする液晶表示装
置。 - 【請求項２】 前記アイランドが高融点金属で形成され
てなる請求項１記載の液晶表示装置。 - 【請求項３】 前記高融点金属がＣｒ、Ｔａ、Ｔｉ、
Ｗ、ＭｏまたはＡｌのうちのいずれかである請求項２記
載の液晶表示装置。 - 【請求項４】 前記アイランドが前記画素電極と接して
いる請求項１、２または３記載の液晶表示装置。 - 【請求項５】 請求項１記載の液晶表示装置の製法であ
って、前記ゲート電極およびゲート配線を形成するとき
に同時に同一の金属材料で前記アイランドを形成するこ
とを特徴とする液晶表示装置の製法。 - 【請求項６】 請求項１記載の液晶表示装置において、
点欠陥を含む画素電極と、該画素電極に隣接する２個の
画素電極のうちいずれか１個の画素電極とを同電位にし
て前記点欠陥を含む画素電極を修復することを特徴とす
る液晶表示装置の修復方法。 - 【請求項７】 前記点欠陥を含む画素電極と、該画素電
極に隣接する２個の画素電極のうちいずれか１個の画素
電極とにまたがるブリッジと、該ブリッジに対応するア
イランドとを短絡して同電位にする請求項６記載の液晶
表示装置の修復方法。 - 【請求項８】 前記ブリッジと該ブリッジに対応するア
イランドとのあいだのゲート絶縁膜をレーザ光を用いて
熔融して短絡する請求項７記載の液晶表示装置の修復方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131695A JPH08328035A (ja) | 1995-05-30 | 1995-05-30 | 液晶表示装置およびその製法ならびに点欠陥の修復方法 |
| TW085105967A TW300341B (ja) | 1995-05-30 | 1996-05-21 | |
| KR1019960018811A KR100363140B1 (ko) | 1995-05-30 | 1996-05-30 | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 |
| CN96107917A CN1105324C (zh) | 1995-05-30 | 1996-05-30 | 薄膜晶体管阵列基板、液晶显示装置和该基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131695A JPH08328035A (ja) | 1995-05-30 | 1995-05-30 | 液晶表示装置およびその製法ならびに点欠陥の修復方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328035A true JPH08328035A (ja) | 1996-12-13 |
Family
ID=15064050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7131695A Pending JPH08328035A (ja) | 1995-05-30 | 1995-05-30 | 液晶表示装置およびその製法ならびに点欠陥の修復方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08328035A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052415A (ko) * | 1997-12-22 | 1999-07-05 | 김영환 | 액정표시소자 및 그의 리페어방법 |
| KR20020091697A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| US7304692B2 (en) | 2004-06-02 | 2007-12-04 | Chunghwa Picture Tubes, Ltd. | Liquid crystal display with defect reparability |
| US7375773B2 (en) | 2004-01-28 | 2008-05-20 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| JP2008165174A (ja) * | 2006-12-29 | 2008-07-17 | Lg Display Co Ltd | 横電界型の液晶表示装置用アレイ基板 |
| KR100867750B1 (ko) * | 2002-09-27 | 2008-11-10 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2010009047A (ja) * | 2008-06-25 | 2010-01-14 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及びアレイ基板の断線修復方法 |
| US7671932B2 (en) | 2005-03-18 | 2010-03-02 | Sharp Kabushiki Kaisha | Active matrix substrate and pixel defect correcting method therefor |
| CN101847642A (zh) * | 2009-03-27 | 2010-09-29 | 北京京东方光电科技有限公司 | 像素单元及阵列基板 |
| US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
| WO2011135758A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 液晶表示装置 |
| CN104991385A (zh) * | 2015-07-22 | 2015-10-21 | 合肥鑫晟光电科技有限公司 | Tft阵列基板、显示面板、制造方法及维修方法 |
-
1995
- 1995-05-30 JP JP7131695A patent/JPH08328035A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052415A (ko) * | 1997-12-22 | 1999-07-05 | 김영환 | 액정표시소자 및 그의 리페어방법 |
| KR20020091697A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| KR100867750B1 (ko) * | 2002-09-27 | 2008-11-10 | 삼성전자주식회사 | 액정 표시 장치 |
| US7375773B2 (en) | 2004-01-28 | 2008-05-20 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
| US7304692B2 (en) | 2004-06-02 | 2007-12-04 | Chunghwa Picture Tubes, Ltd. | Liquid crystal display with defect reparability |
| US7671932B2 (en) | 2005-03-18 | 2010-03-02 | Sharp Kabushiki Kaisha | Active matrix substrate and pixel defect correcting method therefor |
| JP2008165174A (ja) * | 2006-12-29 | 2008-07-17 | Lg Display Co Ltd | 横電界型の液晶表示装置用アレイ基板 |
| JP2010009047A (ja) * | 2008-06-25 | 2010-01-14 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及びアレイ基板の断線修復方法 |
| US8355091B2 (en) | 2008-06-25 | 2013-01-15 | Beijing Boe Optoelectroncis Technology Co., Ltd. | Array substrate and method for repairing broken line of liquid crystal display |
| CN101847642A (zh) * | 2009-03-27 | 2010-09-29 | 北京京东方光电科技有限公司 | 像素单元及阵列基板 |
| WO2011135758A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 液晶表示装置 |
| CN104991385A (zh) * | 2015-07-22 | 2015-10-21 | 合肥鑫晟光电科技有限公司 | Tft阵列基板、显示面板、制造方法及维修方法 |
| WO2017012320A1 (zh) * | 2015-07-22 | 2017-01-26 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法及维修方法、显示面板 |
| US10185192B2 (en) | 2015-07-22 | 2019-01-22 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same and method for maintaining the same, and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363140B1 (ko) | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6476882B1 (en) | Liquid-crystal display panel and repair method thereof | |
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100628680B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JP3413000B2 (ja) | アクティブマトリックス液晶パネル | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0740101B2 (ja) | 薄膜トランジスタ | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH095786A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| US7253851B2 (en) | Pixel and method for pixel repair | |
| JPH08328035A (ja) | 液晶表示装置およびその製法ならびに点欠陥の修復方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP4340459B2 (ja) | 表示装置の製造方法 | |
| JPH095785A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH08146462A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1062814A (ja) | Ｔｆｔ液晶表示装置 | |
| KR100660808B1 (ko) | 박막 트랜지스터 어레이 기판, 액정 표시장치 | |
| KR100333272B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| KR100885804B1 (ko) | 박막 트랜지스터 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |