JPH095785A - Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 - Google Patents
Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法Info
- Publication number
- JPH095785A JPH095785A JP15486395A JP15486395A JPH095785A JP H095785 A JPH095785 A JP H095785A JP 15486395 A JP15486395 A JP 15486395A JP 15486395 A JP15486395 A JP 15486395A JP H095785 A JPH095785 A JP H095785A
- Authority
- JP
- Japan
- Prior art keywords
- tft array
- pixel
- metal pattern
- electrode
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 点欠陥修復を確実に行えるＴＦＴアレイとそ
の製造方法を提供する。 【構成】 ゲート電極およびゲート配線２と同材料で同
時に形成され、隣接する２つの画素に重複する点欠陥修
復パターン９と、この点欠陥修復パターン９上にゲート
絶縁膜４を介して形成されたアイランド１０とを備え、
点欠陥として認識される画素に対し、その画素のトラン
ジスタ部をレーザ光で図１に示すＣ−Ｃ線部で切断し、
その後、画素電極３上のＤ部および隣接画素の画素電極
３上のＤ部にレーザ光を照射して、点欠陥修復パターン
９を介して隣接する画素の画素電極を短絡させる。この
場合、絶縁膜を介した２つの金属膜、すなわち点欠陥修
復パターン９およびアイランド１０をレーザで接続する
ため、容易且つ確実に修復が行える。
の製造方法を提供する。 【構成】 ゲート電極およびゲート配線２と同材料で同
時に形成され、隣接する２つの画素に重複する点欠陥修
復パターン９と、この点欠陥修復パターン９上にゲート
絶縁膜４を介して形成されたアイランド１０とを備え、
点欠陥として認識される画素に対し、その画素のトラン
ジスタ部をレーザ光で図１に示すＣ−Ｃ線部で切断し、
その後、画素電極３上のＤ部および隣接画素の画素電極
３上のＤ部にレーザ光を照射して、点欠陥修復パターン
９を介して隣接する画素の画素電極を短絡させる。この
場合、絶縁膜を介した２つの金属膜、すなわち点欠陥修
復パターン９およびアイランド１０をレーザで接続する
ため、容易且つ確実に修復が行える。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＴＦＴアレイ基板並
びにこれを用いた液晶表示装置およびＴＦＴアレイ基板
の製造方法、特に、歩留まり低下要因の１つである点欠
陥の修復方法を提供するものである。
びにこれを用いた液晶表示装置およびＴＦＴアレイ基板
の製造方法、特に、歩留まり低下要因の１つである点欠
陥の修復方法を提供するものである。
【０００２】
【０００３】図９は、従来の液晶表示装置に用いられる
ＴＦＴアレイの部分拡大図、図１０は図９中のＡ−Ａ断
面図である。図において、１はガラス基板、２はゲート
電極・配線、３は透明導電膜よりなる画素電極、４はゲ
ート絶縁膜、５は半導体層、６はオーミックコンタクト
層、７はソース電極・配線、８はドレイン電極をそれぞ
れ示す。
ＴＦＴアレイの部分拡大図、図１０は図９中のＡ−Ａ断
面図である。図において、１はガラス基板、２はゲート
電極・配線、３は透明導電膜よりなる画素電極、４はゲ
ート絶縁膜、５は半導体層、６はオーミックコンタクト
層、７はソース電極・配線、８はドレイン電極をそれぞ
れ示す。
【０００４】次に従来のＴＦＴアレイの製造プロセスお
よび構造を説明する。まず、洗浄したガラス基板１にＣ
ｒ、Ｔａ、Ｔｉ等の金属薄膜をスパッタリング法等の方
法で成膜し、これをフォトエッチング法等の方法でパタ
ーン形成し、ゲート電極・配線２を形成する。次に、ゲ
ート絶縁膜４となるＳｉＮやＳｉＯ2等の絶縁膜、半導
体層５となるｉ−ａ−Ｓｉや、ｐｏｌｙ−Ｓｉ等、およ
びオーミックコンタクト層６となるｎ−ａ−Ｓｉ等をプ
ラズマＣＶＤ（化学的気相成長）法等で成膜する。次
に、フォトエッチング法等の方法でｎ−ａ−Ｓｉおよび
ｉ−ａ−Ｓｉをアイランド状もしくはライン状にパター
ン形成する。次に、ＩＴＯ（インジウムすず酸化物）等
の透明導電膜をスパッタリング等の方法で成膜し、画素
電極３を形成する。さらに、Ａｌ、Ｃｒ等の金属薄膜を
スパッタリング法等で成膜し、これをフォトエッチング
法等でパターン形成し、ソース電極・配線７およびドレ
イン電極８を形成後、ソース・ドレイン間にあるオーミ
ックコンタクト層６となるｎ−ａ−Ｓｉをエッチオフす
る。最後に、必要に応じてＳｉＮ等で保護膜を形成す
る。
よび構造を説明する。まず、洗浄したガラス基板１にＣ
ｒ、Ｔａ、Ｔｉ等の金属薄膜をスパッタリング法等の方
法で成膜し、これをフォトエッチング法等の方法でパタ
ーン形成し、ゲート電極・配線２を形成する。次に、ゲ
ート絶縁膜４となるＳｉＮやＳｉＯ2等の絶縁膜、半導
体層５となるｉ−ａ−Ｓｉや、ｐｏｌｙ−Ｓｉ等、およ
びオーミックコンタクト層６となるｎ−ａ−Ｓｉ等をプ
ラズマＣＶＤ（化学的気相成長）法等で成膜する。次
に、フォトエッチング法等の方法でｎ−ａ−Ｓｉおよび
ｉ−ａ−Ｓｉをアイランド状もしくはライン状にパター
ン形成する。次に、ＩＴＯ（インジウムすず酸化物）等
の透明導電膜をスパッタリング等の方法で成膜し、画素
電極３を形成する。さらに、Ａｌ、Ｃｒ等の金属薄膜を
スパッタリング法等で成膜し、これをフォトエッチング
法等でパターン形成し、ソース電極・配線７およびドレ
イン電極８を形成後、ソース・ドレイン間にあるオーミ
ックコンタクト層６となるｎ−ａ−Ｓｉをエッチオフす
る。最後に、必要に応じてＳｉＮ等で保護膜を形成す
る。
【０００５】上記のように構成されたＴＦＴアレイで
は、異物などによりゲート電極２とドレイン電極８が短
絡したり、オーミックコンタクトが十分にとれない等の
理由により、正常に動作しない画素いわゆる点欠陥が数
ｐｐｍの確立で発生する。この欠陥を修復する方法とし
ては、特開昭５９−１０１６９３号公報や特開平２−１
３５３２０号公報に示されるように、互いに隣り合う駆
動電極間を接続するパターンを形成し、レーザ照射によ
り欠陥となった画素電極を隣り合った画素電極へ接続す
る方法がある。
は、異物などによりゲート電極２とドレイン電極８が短
絡したり、オーミックコンタクトが十分にとれない等の
理由により、正常に動作しない画素いわゆる点欠陥が数
ｐｐｍの確立で発生する。この欠陥を修復する方法とし
ては、特開昭５９−１０１６９３号公報や特開平２−１
３５３２０号公報に示されるように、互いに隣り合う駆
動電極間を接続するパターンを形成し、レーザ照射によ
り欠陥となった画素電極を隣り合った画素電極へ接続す
る方法がある。
【０００６】
【発明が解決しようとする課題】上記のように、従来の
ＴＦＴアレイにおいては、点欠陥の発生により歩留まり
が低下するという問題があった。また、従来の点欠陥修
復方法では、点欠陥を修復するためのパターンを備えて
いるが、このパターンと隣接する画素電極をレーザ照射
により接続する場合、画素電極側からの照射では、画素
電極が透明であるためレーザ光が透過してしまい、十分
に接続することが難しいという問題があった。さらに、
レーザ照射を行っても、確実に接続パターンを溶融でき
ていない場合等があり、修復が難しいという問題があっ
た。
ＴＦＴアレイにおいては、点欠陥の発生により歩留まり
が低下するという問題があった。また、従来の点欠陥修
復方法では、点欠陥を修復するためのパターンを備えて
いるが、このパターンと隣接する画素電極をレーザ照射
により接続する場合、画素電極側からの照射では、画素
電極が透明であるためレーザ光が透過してしまい、十分
に接続することが難しいという問題があった。さらに、
レーザ照射を行っても、確実に接続パターンを溶融でき
ていない場合等があり、修復が難しいという問題があっ
た。
【０００７】本発明は、上記のような問題を解決するた
めになされたもので、点欠陥修復を容易且つ確実に行え
る構造のＴＦＴアレイとその製造方法を提供するもので
ある。
めになされたもので、点欠陥修復を容易且つ確実に行え
る構造のＴＦＴアレイとその製造方法を提供するもので
ある。
【０００８】
【課題を解決するための手段】この発明に係わるＴＦＴ
アレイ基板は、透明絶縁基板上に形成され金属薄膜より
なるゲート電極を兼ね備えたゲート配線、このゲート配
線上にゲート絶縁膜を介して設けられた半導体層、この
半導体層と共に半導体素子を構成するソース電極を兼ね
備えたソース配線およびドレイン電極、半導体素子の近
傍に設けられた透明導電膜よりなる画素電極、ゲート配
線と同一の金属材料よりなり、隣接する２つの画素にま
たがって配置された第１の金属パターン、第１の金属パ
ターン上に上記ゲート絶縁膜を介して配置されたソース
配線およびドレイン電極と同一の金属材料よりなる第２
の金属パターンを備え、レーザ照射にて第１の金属パタ
ーンと第２の金属パターンを溶融して接続することによ
り隣接する２つの画素電極間を接続し、画素欠陥の修復
を行うようにしたものである。また、ゲート配線および
第１の金属パターンはＣｒ、ＴａまたはＴｉ等の金属よ
りなるものである。また、第２の金属パターンは、Ａ
ｌ、ＣｒまたはＭｏ等の金属よりなるものである。さら
に、第２の金属パターンは画素電極の上あるいは下に接
して形成されているものである。
アレイ基板は、透明絶縁基板上に形成され金属薄膜より
なるゲート電極を兼ね備えたゲート配線、このゲート配
線上にゲート絶縁膜を介して設けられた半導体層、この
半導体層と共に半導体素子を構成するソース電極を兼ね
備えたソース配線およびドレイン電極、半導体素子の近
傍に設けられた透明導電膜よりなる画素電極、ゲート配
線と同一の金属材料よりなり、隣接する２つの画素にま
たがって配置された第１の金属パターン、第１の金属パ
ターン上に上記ゲート絶縁膜を介して配置されたソース
配線およびドレイン電極と同一の金属材料よりなる第２
の金属パターンを備え、レーザ照射にて第１の金属パタ
ーンと第２の金属パターンを溶融して接続することによ
り隣接する２つの画素電極間を接続し、画素欠陥の修復
を行うようにしたものである。また、ゲート配線および
第１の金属パターンはＣｒ、ＴａまたはＴｉ等の金属よ
りなるものである。また、第２の金属パターンは、Ａ
ｌ、ＣｒまたはＭｏ等の金属よりなるものである。さら
に、第２の金属パターンは画素電極の上あるいは下に接
して形成されているものである。
【０００９】また、この発明に係るＴＦＴアレイ基板の
製造方法は、透明絶縁基板上にＣｒ、ＴａまたはＴｉ等
の金属薄膜をスパッタリング法等で成膜し、これをフォ
トエッチング法等の方法でパターン形成し、ゲート電極
・配線および隣接する２つの画素にまたがって第１の金
属パターンを形成する工程と、Ａｌ、ＣｒまたはＭｏ等
の金属薄膜をスパッタリング法等で成膜し、パターン形
成によりソース電極・配線、ドレイン電極、および第１
の金属パターン上に少なくともゲート絶縁膜を介して第
２の金属パターンを形成する工程と、画素欠陥が認めら
れた場合にレーザ照射にて該画素の信号回路を切り離
し、さらに第１の金属パターンと第２の金属パターンを
溶融し、隣接する２つの画素電極間を接続することによ
り、画素欠陥の修復を行う工程とを含むものである。
製造方法は、透明絶縁基板上にＣｒ、ＴａまたはＴｉ等
の金属薄膜をスパッタリング法等で成膜し、これをフォ
トエッチング法等の方法でパターン形成し、ゲート電極
・配線および隣接する２つの画素にまたがって第１の金
属パターンを形成する工程と、Ａｌ、ＣｒまたはＭｏ等
の金属薄膜をスパッタリング法等で成膜し、パターン形
成によりソース電極・配線、ドレイン電極、および第１
の金属パターン上に少なくともゲート絶縁膜を介して第
２の金属パターンを形成する工程と、画素欠陥が認めら
れた場合にレーザ照射にて該画素の信号回路を切り離
し、さらに第１の金属パターンと第２の金属パターンを
溶融し、隣接する２つの画素電極間を接続することによ
り、画素欠陥の修復を行う工程とを含むものである。
【００１０】
【作用】この発明におけるＴＦＴアレイ基板は、欠陥画
素が認められた場合に、レーザ照射にて欠陥画素の信号
レベルを切り離し、さらに欠陥画素とこれに隣接する画
素の第１の金属パターンと第２の金属パターンをそれぞ
れ溶融し、第１の金属パターンと画素電極とを接続する
ことにより、隣接する２つの画素電極が接続され、欠陥
画素とこれに隣接する画素の画素電極は同電位となり、
同一表示をするので、欠陥が視認し難くなり、容易且つ
確実に画素欠陥の修復が行える。また、第１の金属パタ
ーンはＣｒ、ＴａまたはＴｉ等の金属よりなるので、レ
ーザ照射による画素電極との接続が確実に行える。さら
に、第２の金属パターンは画素電極の上あるいは下に接
して形成されているので、第１の金属パターンと第２の
金属パターンを溶融することにより、第１の金属パター
ンと画素電極とを確実に接続することができ、特に画素
電極側からのレーザ照射に対して効果的である。
素が認められた場合に、レーザ照射にて欠陥画素の信号
レベルを切り離し、さらに欠陥画素とこれに隣接する画
素の第１の金属パターンと第２の金属パターンをそれぞ
れ溶融し、第１の金属パターンと画素電極とを接続する
ことにより、隣接する２つの画素電極が接続され、欠陥
画素とこれに隣接する画素の画素電極は同電位となり、
同一表示をするので、欠陥が視認し難くなり、容易且つ
確実に画素欠陥の修復が行える。また、第１の金属パタ
ーンはＣｒ、ＴａまたはＴｉ等の金属よりなるので、レ
ーザ照射による画素電極との接続が確実に行える。さら
に、第２の金属パターンは画素電極の上あるいは下に接
して形成されているので、第１の金属パターンと第２の
金属パターンを溶融することにより、第１の金属パター
ンと画素電極とを確実に接続することができ、特に画素
電極側からのレーザ照射に対して効果的である。
【００１１】また、この発明におけるＴＦＴアレイ基板
の製造方法では、第１の金属パターンをゲート配線と、
第２の金属パターンをソースおよびドレイン電極と、そ
れぞれ同じ金属材料で同時に形成するので、従来の工程
と同じ工程数で、マスクのみを変更すれば良く、コスト
高にならず容易に製造することができる。
の製造方法では、第１の金属パターンをゲート配線と、
第２の金属パターンをソースおよびドレイン電極と、そ
れぞれ同じ金属材料で同時に形成するので、従来の工程
と同じ工程数で、マスクのみを変更すれば良く、コスト
高にならず容易に製造することができる。
【００１２】
実施例１．本発明の実施例１を図について説明する。図
１は、本発明の液晶表示装置に用いられるＴＦＴアレイ
の部分平面図、図２は図１のＡ−Ａ断面図、図３は図１
のＢ−Ｂ断面図である。図において、９はゲート電極・
配線２と同材料で同時に形成された第１の金属パターン
である点欠陥修復パターン、１０はソース電極・配線７
およびドレイン電極８と同材料で同時に形成された第２
の金属パターンであるアイランドをそれぞれ示し、アイ
ランド１０は画素電極３上に接して形成されている。ま
た、図中Ｃ−Ｃ、およびＤは、点欠陥修復の際のレーザ
照射箇所を示している。なお、従来例と同一部分につい
ては同符号を付し、説明を省略する。
１は、本発明の液晶表示装置に用いられるＴＦＴアレイ
の部分平面図、図２は図１のＡ−Ａ断面図、図３は図１
のＢ−Ｂ断面図である。図において、９はゲート電極・
配線２と同材料で同時に形成された第１の金属パターン
である点欠陥修復パターン、１０はソース電極・配線７
およびドレイン電極８と同材料で同時に形成された第２
の金属パターンであるアイランドをそれぞれ示し、アイ
ランド１０は画素電極３上に接して形成されている。ま
た、図中Ｃ−Ｃ、およびＤは、点欠陥修復の際のレーザ
照射箇所を示している。なお、従来例と同一部分につい
ては同符号を付し、説明を省略する。
【００１３】本実施例におけるＴＦＴアレイの製造方法
について説明する。まず、洗浄したガラス基板１にＣ
ｒ、Ｔａ、Ｔｉ等の高融点金属薄膜を膜厚３００ｎｍ程
度スパッタリング法等の方法で成膜し、これをフォトエ
ッチング法等の方法でパターン形成し、ゲート電極・配
線２、さらに点欠陥修復パターン９を形成する。次に、
ゲート絶縁膜４となるＳｉＮやＳｉＯ2等の絶縁膜を膜
厚３００ｎｍ程度、半導体層５となるｉ−ａ−Ｓｉや、
ｐｏｌｙ−Ｓｉ等を膜厚２００ｎｍ程度、およびオーミ
ックコンタクト層６となるｎ−ａ−Ｓｉ等を５０ｎｍ程
度、プラズマＣＶＤ（化学的気相成長）法等で成膜す
る。次に、フォトエッチング法等の方法でｎ−ａ−Ｓｉ
およびｉ−ａ−Ｓｉをライン状もしくはアイランド状に
パターン形成する。
について説明する。まず、洗浄したガラス基板１にＣ
ｒ、Ｔａ、Ｔｉ等の高融点金属薄膜を膜厚３００ｎｍ程
度スパッタリング法等の方法で成膜し、これをフォトエ
ッチング法等の方法でパターン形成し、ゲート電極・配
線２、さらに点欠陥修復パターン９を形成する。次に、
ゲート絶縁膜４となるＳｉＮやＳｉＯ2等の絶縁膜を膜
厚３００ｎｍ程度、半導体層５となるｉ−ａ−Ｓｉや、
ｐｏｌｙ−Ｓｉ等を膜厚２００ｎｍ程度、およびオーミ
ックコンタクト層６となるｎ−ａ−Ｓｉ等を５０ｎｍ程
度、プラズマＣＶＤ（化学的気相成長）法等で成膜す
る。次に、フォトエッチング法等の方法でｎ−ａ−Ｓｉ
およびｉ−ａ−Ｓｉをライン状もしくはアイランド状に
パターン形成する。
【００１４】さらに、ＩＴＯ（インジウムすず酸化物）
等の透明導電膜をスパッタリング等の方法で膜厚１００
ｎｍ程度成膜し、これをフォトエッチング法等の方法で
パターン形成し、画素電極３を形成する。次に、Ａｌ、
ＣｒあるいはＭｏ等の金属薄膜をスパッタリング法等で
膜厚４００ｎｍ程度成膜し、これをフォトエッチング法
等でパターン形成し、ソース電極・配線７およびドレイ
ン電極８、さらに点欠陥修復パターン９との接続部分に
アイランド１０を形成する。すなわち、点欠陥を修復す
る場合のレーザ照射箇所Ｄには、点欠陥修復パターン９
上にゲート絶縁膜４および画素電極３を介してアイラン
ド１０が形成されている。その後、ソース・ドレイン間
にあるｎ−ａ−Ｓｉをエッチオフする。最後に、必要に
応じてＳｉＮ等で保護膜を形成する。
等の透明導電膜をスパッタリング等の方法で膜厚１００
ｎｍ程度成膜し、これをフォトエッチング法等の方法で
パターン形成し、画素電極３を形成する。次に、Ａｌ、
ＣｒあるいはＭｏ等の金属薄膜をスパッタリング法等で
膜厚４００ｎｍ程度成膜し、これをフォトエッチング法
等でパターン形成し、ソース電極・配線７およびドレイ
ン電極８、さらに点欠陥修復パターン９との接続部分に
アイランド１０を形成する。すなわち、点欠陥を修復す
る場合のレーザ照射箇所Ｄには、点欠陥修復パターン９
上にゲート絶縁膜４および画素電極３を介してアイラン
ド１０が形成されている。その後、ソース・ドレイン間
にあるｎ−ａ−Ｓｉをエッチオフする。最後に、必要に
応じてＳｉＮ等で保護膜を形成する。
【００１５】以上のようにして作成したＴＦＴアレイお
よびそれを用いた液晶表示装置において、点欠陥として
認識される画素に対し、その画素のトランジスタ部をレ
ーザ光で図１に示すＣ−Ｃ線部で切断し、その後、画素
電極３上のＤ部および隣接画素の画素電極３上のＤ部に
レーザ光を照射して、点欠陥修復パターン９を介して隣
接する画素の画素電極相互間を短絡させる。絶縁膜を介
した２つの金属膜、すなわち点欠陥修復パターン９およ
びアイランド１０をレーザで接続するため、容易且つ確
実に修復が行える。特に、画素電極３側からのレーザ照
射に対して効果的である。また、点欠陥修復パターン９
をＣｒ、ＴａまたはＴｉ等の金属で形成したので、シリ
コン薄膜等で形成した場合に比べてレーザ照射の際の溶
融、接続が容易である。なお、本実施例では左右の画素
電極を接続するよう構成したが、上下の画素電極を接続
することもできる。
よびそれを用いた液晶表示装置において、点欠陥として
認識される画素に対し、その画素のトランジスタ部をレ
ーザ光で図１に示すＣ−Ｃ線部で切断し、その後、画素
電極３上のＤ部および隣接画素の画素電極３上のＤ部に
レーザ光を照射して、点欠陥修復パターン９を介して隣
接する画素の画素電極相互間を短絡させる。絶縁膜を介
した２つの金属膜、すなわち点欠陥修復パターン９およ
びアイランド１０をレーザで接続するため、容易且つ確
実に修復が行える。特に、画素電極３側からのレーザ照
射に対して効果的である。また、点欠陥修復パターン９
をＣｒ、ＴａまたはＴｉ等の金属で形成したので、シリ
コン薄膜等で形成した場合に比べてレーザ照射の際の溶
融、接続が容易である。なお、本実施例では左右の画素
電極を接続するよう構成したが、上下の画素電極を接続
することもできる。
【００１６】本実施例によれば、点欠陥として認識され
た画素を、点欠陥修復パターンを利用して隣接する画素
と短絡させることにより、互いに隣接する画素電極が同
電位となり、同一の表示を行うので、点欠陥として視認
しにくくなり、ＴＦＴアレイの歩留まりが向上する。ま
た、本実施例では、従来と同様の製造方法でパターンの
みの変更であるので、工程数を増やすことなくコスト高
にならない利点がある。また、本発明によれば、ＴＦＴ
アレイ段階で発見された点欠陥は言うに及ばず、このＴ
ＦＴアレイ基板と透明電極およびカラーフィルタ等を有
する対向電極基板との間に液晶を挟持した液晶表示装置
となった後でも、すなわち画素電極側からレーザ光を入
射する場合でも、容易且つ確実に修復が可能である。
た画素を、点欠陥修復パターンを利用して隣接する画素
と短絡させることにより、互いに隣接する画素電極が同
電位となり、同一の表示を行うので、点欠陥として視認
しにくくなり、ＴＦＴアレイの歩留まりが向上する。ま
た、本実施例では、従来と同様の製造方法でパターンの
みの変更であるので、工程数を増やすことなくコスト高
にならない利点がある。また、本発明によれば、ＴＦＴ
アレイ段階で発見された点欠陥は言うに及ばず、このＴ
ＦＴアレイ基板と透明電極およびカラーフィルタ等を有
する対向電極基板との間に液晶を挟持した液晶表示装置
となった後でも、すなわち画素電極側からレーザ光を入
射する場合でも、容易且つ確実に修復が可能である。
【００１７】実施例２．図４は、本発明の実施例２であ
る表示装置に用いられるＴＦＴアレイを示す部分断面図
である。本実施例は、画素電極３とソース電極・配線７
およびドレイン電極８の製造工程の順序を入れ換えた以
外は、実施例１と同様の構造である。すなわち、点欠陥
修復パターン９上に、絶縁膜を挟んでアイランド１０が
形成され、その上に画素電極３が形成される。このよう
にアイランド１０は、画素電極３の上あるいは下のどち
らでも良く、どちらの構造であっても、点欠陥修復パタ
ーン９を利用して容易且つ確実に点欠陥を修復すること
が可能であり、実施例１と同様の効果が得られる。
る表示装置に用いられるＴＦＴアレイを示す部分断面図
である。本実施例は、画素電極３とソース電極・配線７
およびドレイン電極８の製造工程の順序を入れ換えた以
外は、実施例１と同様の構造である。すなわち、点欠陥
修復パターン９上に、絶縁膜を挟んでアイランド１０が
形成され、その上に画素電極３が形成される。このよう
にアイランド１０は、画素電極３の上あるいは下のどち
らでも良く、どちらの構造であっても、点欠陥修復パタ
ーン９を利用して容易且つ確実に点欠陥を修復すること
が可能であり、実施例１と同様の効果が得られる。
【００１８】実施例３．本発明の実施例３を図について
説明する。図５は、本発明の表示装置に用いられるＴＦ
Ｔアレイの部分平面図、図６は図５のＡ−Ａ断面図、図
７は図５のＢ−Ｂ断面図である。図において、１１はエ
ッチングストッパ膜である。
説明する。図５は、本発明の表示装置に用いられるＴＦ
Ｔアレイの部分平面図、図６は図５のＡ−Ａ断面図、図
７は図５のＢ−Ｂ断面図である。図において、１１はエ
ッチングストッパ膜である。
【００１９】本実施例におけるＴＦＴアレイの製造方法
について説明する。まず、洗浄したガラス基板１にＣ
ｒ、Ｔａ、Ｔｉ等の高融点金属薄膜を膜厚３００ｎｍ程
度スパッタリング法等の方法で成膜し、これをフォトエ
ッチング法等の方法でパターン形成し、ゲート電極・配
線２、さらに点欠陥修復パターン９を形成する。次に、
ゲート絶縁膜４となるＳｉＮやＳｉＯ2等の絶縁膜を膜
厚３００ｎｍ程度、半導体層５となるｉ−ａ−Ｓｉや、
ｐｏｌｙ−Ｓｉ等を膜厚１００ｎｍ程度、およびエッチ
ングストッパ膜１１となるＳｉＮやＳｉＯ2等の絶縁膜
を膜厚２００ｎｍ程度、プラズマＣＶＤ（化学的気相成
長）法等で成膜する。次に、フォトエッチング法等の方
法でエッチングストッパ膜をパターン形成する。続い
て、オーミックコンタクト層６となるｎ−ａ−Ｓｉをプ
ラズマＣＶＤ法等で成膜し、パターン形成する。
について説明する。まず、洗浄したガラス基板１にＣ
ｒ、Ｔａ、Ｔｉ等の高融点金属薄膜を膜厚３００ｎｍ程
度スパッタリング法等の方法で成膜し、これをフォトエ
ッチング法等の方法でパターン形成し、ゲート電極・配
線２、さらに点欠陥修復パターン９を形成する。次に、
ゲート絶縁膜４となるＳｉＮやＳｉＯ2等の絶縁膜を膜
厚３００ｎｍ程度、半導体層５となるｉ−ａ−Ｓｉや、
ｐｏｌｙ−Ｓｉ等を膜厚１００ｎｍ程度、およびエッチ
ングストッパ膜１１となるＳｉＮやＳｉＯ2等の絶縁膜
を膜厚２００ｎｍ程度、プラズマＣＶＤ（化学的気相成
長）法等で成膜する。次に、フォトエッチング法等の方
法でエッチングストッパ膜をパターン形成する。続い
て、オーミックコンタクト層６となるｎ−ａ−Ｓｉをプ
ラズマＣＶＤ法等で成膜し、パターン形成する。
【００２０】さらに、ＩＴＯ（インジウムすず酸化物）
等の透明導電膜をスパッタリング等の方法で膜厚１００
ｎｍ程度成膜する。この膜厚は、液晶表示装置として要
求される輝度を得るため、最大１５０ｎｍまでとする。
これをフォトエッチング法等の方法でパターン形成し、
画素電極３を形成する。次に、Ａｌ、ＣｒまたはＭｏ等
の金属薄膜をスパッタリング法等で膜厚４００ｎｍ程度
成膜し、これをフォトエッチング法等でパターン形成
し、ソース電極・配線７およびドレイン電極８、さらに
点欠陥修復パターン９との接続部分にアイランド１０を
形成する。最後に、必要に応じてＳｉＮ等で保護膜を形
成する。
等の透明導電膜をスパッタリング等の方法で膜厚１００
ｎｍ程度成膜する。この膜厚は、液晶表示装置として要
求される輝度を得るため、最大１５０ｎｍまでとする。
これをフォトエッチング法等の方法でパターン形成し、
画素電極３を形成する。次に、Ａｌ、ＣｒまたはＭｏ等
の金属薄膜をスパッタリング法等で膜厚４００ｎｍ程度
成膜し、これをフォトエッチング法等でパターン形成
し、ソース電極・配線７およびドレイン電極８、さらに
点欠陥修復パターン９との接続部分にアイランド１０を
形成する。最後に、必要に応じてＳｉＮ等で保護膜を形
成する。
【００２１】以上のようにして作成したＴＦＴアレイお
よびそれを用いた液晶表示装置において、点欠陥として
認識される画素に対し、その画素のトランジスタ部をレ
ーザ光で図５に示すＣ−Ｃ線部で切断し、その後、画素
電極３上のＤ部および隣接画素の画素電極３上のＤ部に
レーザ光を照射して、点欠陥修復パターン９を介して隣
接する画素の画素電極を短絡させる。上記のような構造
のＴＦＴアレイにおいても、実施例１および２と同様の
効果が得られる。
よびそれを用いた液晶表示装置において、点欠陥として
認識される画素に対し、その画素のトランジスタ部をレ
ーザ光で図５に示すＣ−Ｃ線部で切断し、その後、画素
電極３上のＤ部および隣接画素の画素電極３上のＤ部に
レーザ光を照射して、点欠陥修復パターン９を介して隣
接する画素の画素電極を短絡させる。上記のような構造
のＴＦＴアレイにおいても、実施例１および２と同様の
効果が得られる。
【００２２】実施例４．図８は、本発明の実施例４であ
る液晶表示装置に用いられるＴＦＴアレイを示す部分断
面図である。本実施例は、画素電極３とソース電極・配
線７およびドレイン電極８の製造工程の順序を入れ換え
た以外は、実施例３と同様の構造である。すなわち、点
欠陥修復パターン９上に、絶縁膜を挟んでアイランド１
０が形成され、その上に画素電極３が形成される。この
ような構造であっても、点欠陥修復パターン９を利用し
て容易且つ確実に点欠陥を修復することが可能であり、
実施例１〜３と同様の効果が得られる。なお、上記実施
例で示したＴＦＴアレイの構造はほんの一例にすぎず、
本発明はこれらの構造に限定されるものではない。
る液晶表示装置に用いられるＴＦＴアレイを示す部分断
面図である。本実施例は、画素電極３とソース電極・配
線７およびドレイン電極８の製造工程の順序を入れ換え
た以外は、実施例３と同様の構造である。すなわち、点
欠陥修復パターン９上に、絶縁膜を挟んでアイランド１
０が形成され、その上に画素電極３が形成される。この
ような構造であっても、点欠陥修復パターン９を利用し
て容易且つ確実に点欠陥を修復することが可能であり、
実施例１〜３と同様の効果が得られる。なお、上記実施
例で示したＴＦＴアレイの構造はほんの一例にすぎず、
本発明はこれらの構造に限定されるものではない。
【００２３】
【発明の効果】以上のように、この発明によれば、レー
ザ照射にて隣接する２つの画素に重複する第１の金属パ
ターンと、この第１の金属パターン上にゲート絶縁膜を
介して形成された第２の金属パターンを溶融することに
より、容易且つ確実に画素欠陥の修復が行えるＴＦＴア
レイ基板および該ＴＦＴアレイ基板を用いた液晶表示装
置が得られ、歩留まりが向上する効果がある。
ザ照射にて隣接する２つの画素に重複する第１の金属パ
ターンと、この第１の金属パターン上にゲート絶縁膜を
介して形成された第２の金属パターンを溶融することに
より、容易且つ確実に画素欠陥の修復が行えるＴＦＴア
レイ基板および該ＴＦＴアレイ基板を用いた液晶表示装
置が得られ、歩留まりが向上する効果がある。
【００２４】また、第１の金属パターンをゲート配線
と、第２の金属パターンをソースおよびドレイン電極
と、それぞれ同じ金属材料で同時に形成するので、従来
の工程と同じ工程数で、マスクのみを変更すれば良く、
コスト高にならず容易に製造することができる。
と、第２の金属パターンをソースおよびドレイン電極
と、それぞれ同じ金属材料で同時に形成するので、従来
の工程と同じ工程数で、マスクのみを変更すれば良く、
コスト高にならず容易に製造することができる。
【図１】 この発明の一実施例である液晶表示装置に用
いるＴＦＴアレイを示す部分平面図である。
いるＴＦＴアレイを示す部分平面図である。
【図２】 図１のＡ−Ａ断面図である。
【図３】 図１のＢ−Ｂ断面図である。
【図４】 本発明の第２の実施例である液晶表示装置に
用いるＴＦＴアレイを示す部分断面図である。
用いるＴＦＴアレイを示す部分断面図である。
【図５】 本発明の第３の実施例である液晶表示装置に
用いるＴＦＴアレイを示す部分平面図である。
用いるＴＦＴアレイを示す部分平面図である。
【図６】 図５のＡ−Ａ断面図である。
【図７】 図６のＢ−Ｂ断面図である。
【図８】 本発明の第４の実施例である液晶表示装置に
用いるＴＦＴアレイを示す部分断面図である。
用いるＴＦＴアレイを示す部分断面図である。
【図９】 従来の液晶表示装置に用いるＴＦＴアレイを
示す部分平面図である。
示す部分平面図である。
【図１０】 図９のＡ−Ａ断面図である。
１ ガラス基板、２ ゲート電極・配線、３ 画素電
極、４ ゲート絶縁膜、５ 半導体層、６ オーミック
コンタクト層、７ ソース電極・配線、８ ドレイン電
極、９ 点欠陥修復パターン、１０ アイランド。
極、４ ゲート絶縁膜、５ 半導体層、６ オーミック
コンタクト層、７ ソース電極・配線、８ ドレイン電
極、９ 点欠陥修復パターン、１０ アイランド。
Claims (6)
- 【請求項１】 透明絶縁基板上に形成され金属薄膜より
なるゲート電極を兼ね備えたゲート配線、このゲート配
線上にゲート絶縁膜を介して設けられた半導体層、この
半導体層と共に半導体素子を構成するソース電極を兼ね
備えたソース配線およびドレイン電極、上記半導体素子
の近傍に設けられた透明導電膜よりなる画素電極、上記
ゲート配線と同一の金属材料よりなり、隣接する２つの
画素にまたがって配置された第１の金属パターン、上記
第１の金属パターン上に上記ゲート絶縁膜を介して配置
されたソース配線およびドレイン電極と同一の金属材料
よりなる第２の金属パターンを備え、レーザ照射にて上
記第１の金属パターンと上記第２の金属パターンを溶融
して接続することにより隣接する２つの画素電極間を接
続し、画素欠陥の修復を行うことを特徴とするＴＦＴア
レイ基板。 - 【請求項２】 ゲート配線および第１の金属パターンは
Ｃｒ、ＴａまたはＴｉ等の金属よりなることを特徴とす
る請求項１記載のＴＦＴアレイ基板。 - 【請求項３】 第２の金属パターンは、Ａｌ、Ｃｒまた
はＭｏ等の金属よりなることを特徴とする請求項１記載
のＴＦＴアレイ基板。 - 【請求項４】 第２の金属パターンは画素電極の上ある
いは下に接して形成されていることを特徴とする請求項
１記載のＴＦＴアレイ基板。 - 【請求項５】 請求項１〜請求項４のいずれか一項記載
のＴＦＴアレイ基板と、透明電極およびカラーフィルタ
等を有する対向電極基板との間に液晶が配置されている
ことを特徴とする液晶表示装置。 - 【請求項６】 透明絶縁基板上にＣｒ、ＴａまたはＴｉ
等の金属薄膜をスパッタリング法等で成膜し、これをフ
ォトエッチング法等の方法でパターン形成して、ゲート
電極・配線および隣接する２つの画素にまたがって第１
の金属パターンを形成する工程、 ゲート絶縁膜、半導体層およびオーミックコンタクト層
をプラズマＣＶＤ（化学的気相成長）法等で順次成膜
し、これらをパターン形成する工程、 透明導電膜をスパッタリング等の方法で成膜し、パター
ン形成により画素電極を形成する工程、 Ａｌ、ＣｒまたはＭｏ等の金属薄膜をスパッタリング法
等で成膜し、パターン形成によりソース電極・配線、ド
レイン電極、および上記第１の金属パターン上に少なく
とも上記ゲート絶縁膜を介して第２の金属パターンを形
成する工程、 画素欠陥が認められた場合にレーザ照射にて該画素の信
号回路を切り離し、さらに上記第１の金属パターンと上
記第２の金属パターンを溶融し、隣接する２つの画素電
極間を接続することにより、画素欠陥の修復を行う工程
を含むことを特徴とするＴＦＴアレイ基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15486395A JPH095785A (ja) | 1995-06-21 | 1995-06-21 | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 |
| TW085105967A TW300341B (ja) | 1995-05-30 | 1996-05-21 | |
| KR1019960018811A KR100363140B1 (ko) | 1995-05-30 | 1996-05-30 | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 |
| CN96107917A CN1105324C (zh) | 1995-05-30 | 1996-05-30 | 薄膜晶体管阵列基板、液晶显示装置和该基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15486395A JPH095785A (ja) | 1995-06-21 | 1995-06-21 | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH095785A true JPH095785A (ja) | 1997-01-10 |
Family
ID=15593571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15486395A Pending JPH095785A (ja) | 1995-05-30 | 1995-06-21 | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH095785A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052415A (ko) * | 1997-12-22 | 1999-07-05 | 김영환 | 액정표시소자 및 그의 리페어방법 |
| KR100779013B1 (ko) * | 2002-12-30 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 게이트 라인 오픈 리페어 방법 |
| KR101236509B1 (ko) * | 2005-12-26 | 2013-02-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그의 리페어 방법 |
| US8704309B2 (en) | 2011-05-26 | 2014-04-22 | Panasonic Corporation | Display panel and method of manufacturing the same |
| CN107894682A (zh) * | 2017-11-03 | 2018-04-10 | 惠科股份有限公司 | 一种显示面板及制造方法 |
-
1995
- 1995-06-21 JP JP15486395A patent/JPH095785A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052415A (ko) * | 1997-12-22 | 1999-07-05 | 김영환 | 액정표시소자 및 그의 리페어방법 |
| KR100779013B1 (ko) * | 2002-12-30 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 게이트 라인 오픈 리페어 방법 |
| KR101236509B1 (ko) * | 2005-12-26 | 2013-02-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그의 리페어 방법 |
| US8704309B2 (en) | 2011-05-26 | 2014-04-22 | Panasonic Corporation | Display panel and method of manufacturing the same |
| CN107894682A (zh) * | 2017-11-03 | 2018-04-10 | 惠科股份有限公司 | 一种显示面板及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363140B1 (ko) | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 | |
| US6259494B1 (en) | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6476882B1 (en) | Liquid-crystal display panel and repair method thereof | |
| US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| KR100278547B1 (ko) | 액정표시패널, 액정표시장치 및 그 제조방법 | |
| US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
| KR100803475B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| KR20040010118A (ko) | 표시 장치 및 표시 장치의 단선 수복 방법 | |
| US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| US8013947B2 (en) | Display device and manufacturing method of the same | |
| KR20010081250A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JPH095786A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| KR100405236B1 (ko) | 매트릭스 어레이기판 | |
| JP2004271989A (ja) | 表示装置用基板及びその製造方法及びそれを備えた表示装置 | |
| JP2002278476A (ja) | 点欠陥を矯正したアレイ基板、及び、その製造方法 | |
| JPH08328035A (ja) | 液晶表示装置およびその製法ならびに点欠陥の修復方法 | |
| JPH10339888A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP4342969B2 (ja) | 表示装置とその製造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| JPH095785A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 |