KR20090038775A - 액정표시장치 및 이의 제조 방법 - Google Patents
액정표시장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20090038775A KR20090038775A KR1020070104256A KR20070104256A KR20090038775A KR 20090038775 A KR20090038775 A KR 20090038775A KR 1020070104256 A KR1020070104256 A KR 1020070104256A KR 20070104256 A KR20070104256 A KR 20070104256A KR 20090038775 A KR20090038775 A KR 20090038775A
- Authority
- KR
- South Korea
- Prior art keywords
- storage
- wiring
- pad
- electrically connected
- line
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 51
- 238000003860 storage Methods 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 46
- 239000010408 film Substances 0.000 description 26
- 230000002950 deficient Effects 0.000 description 10
- 125000001475 halogen functional group Chemical group 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- YVQSLGWKPOKHFJ-UHFFFAOYSA-N bicyclo[4.2.0]octa-1,3,5-trien-7-yne Chemical compound C1=CC=C2C#CC2=C1 YVQSLGWKPOKHFJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000090 poly(aryl ether) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920006350 polyacrylonitrile resin Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 다른 전압들이 인가되는 화소전극, 공통전극 및 스토리지 배선을 구비하고, 상기 스토리지 배선으로 외부 신호를 인가하는 스토리지 패드라인과 절연막을 사이에 두고 중첩된 더미전극부를 구비하여 화소 불량이 발생할 경우 암점 리페어를 수행할 수 있으며, 달무리 얼룩 불량을 방지할 수 있는 액정표시장치 및 이의 제조 방법을 제공한다.
암점, 리페어, 스토리지, 달무리 얼룩, 액정표시장치
Description
액정표시장치에 관한 것으로, 더욱 구체적으로 암점 리페어가 가능한 구조를 가지며, 달무리 불량을 방지할 수 있는 액정표시장치 및 이의 제조 방법에 관한 것이다.
표시장치는 정보통신의 발달과 더불어 큰 발전을 하고 있으며, 현대인에게 있어 필수품으로 자리잡고 있다. 표시장치 중 액정표시장치는 화질이 뛰어나고, 경량 박형이 가능하며, 구동 전압이 낮아 차세대 표시장치로 급부상하고 있다.
액정표시장치는 서로 마주하는 화소전극, 공통전극, 상기 두 전극사이에 개재된 액정을 포함한다. 상기 액정은 분극 성질과 광학적 이방성을 가진다. 이로써, 상기 액정표시장치는 상기 액정의 분자배열을 조절하여 상기 액정을 투과하는 광투과율을 조절하여 영상을 표시한다. 상기 액정의 분자배열은 상기 화소전극과 상기 공통전극에 의해 형성된 전계 방향에 따라 조절될 수 있다.
액정표시장치는 영상을 표시하기 위한 다수의 화소들을 구비한다. 액정표시장치를 제조하는 공정 중에 정전기 발생 또는 이물질에 의해 상기 다수의 화소 중 적어도 하나가 계속 휘점인 상태를 유지하거나 계속 암점인 상태를 유지하는 불량화소가 발생할 수 있다.
이에 따라, 종래 액정표시장치는 제조 공정 중에 불량화소가 발생하여 액정표시장치의 화질이 저하되는 문제점이 있었다.
본 발명의 하나의 과제는 불량 화소를 리페어하여 화질을 향상시킬 수 있는 액정표시장치를 제공함에 있다.
본 발명의 다른 하나의 과제는 상기 액정표시장치의 제조 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정표시장치를 제공한다. 상기 액정표시장치는 표시부와 상기 표시부의 주변에 배치된 비표시부를 포함하는 제 1 기판, 상기 표시부에 배치된 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 연결된 화소전극, 상기 화소전극과 전기적으로 연결된 스토리지 캐패시터, 상기 비표시부에 배치되며, 상기 스토리지 캐패시터와 전기적으로 연결된 스토리지 패드배선, 상기 스토리지 패드배선과 이격되며, 상기 비표시부에 배치된 공통전압 패드배선, 및 절연막을 사이에 두고 상기 스토리지 패드배선과 중첩되며 상기 공통전압 패드 배선과 전기적으로 연결된 더미전극부를 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정표시장치의 제조 방법을 제공한다. 상기 제조 방법은 표시부와 상기 표시부의 주변에 배치된 비표시부가 정의된 기판을 제공하는 단계, 상기 표시부에 배치되는 박막트랜지스터 및 스토리지 배선과 상기 비표시부에 배치되며 상기 스토리지 배선과 전기적으로 연결된 스토리지 패드배선, 상기 스토로지 패드배선과 이격된 공통전압 패드배선을 형성하는 단계, 상기 박막트랜지스터, 스토리지 배선, 스토리지 패드배선, 공통전압 패드배선을 포함하는 기판상에 보호막을 형성하는 단계, 및 상기 보호막상에 상기 박막트랜지스터와 전기적으로 연결되며 상기 스토리지 배선의 일부와 중첩되는 화소전극과 상기 스토리지 패드배선과 중첩되며 상기 공통전압 패드배선과 전기적으로 연결된 더미 전극부를 형성하는 단계를 포함한다.
본 발명의 액정표시장치는 절연막을 사이에 두고 화소전극과 스토리지 배선을 서로 중첩되도록 형성하고, 상기 스토리지 배선은 상기 화소전극 및 공통전극과 다른 전압을 인가하여, 상기 불량화소가 발생할 경우 상기 화소전극과 스토리지 배선을 도통시켜 상기 불량화소를 암점화시킴으로써, 화질 특성을 향상시킬 수 있다.
또한, 절연막을 사이에 두고 상기 스토리지 배선과 전기적으로 연결된 스토 리지 패드배선과 중첩된 더미 전극부를 구비하고, 상기 더미전극부는 상기 공통전압 패드배선과 도통시켜, 상기 비표시부의 두 기판사이에 동일한 전압을 인가하여 달무리 얼룩 불량을 방지할 수 있다.
또한, 상기 더미 전극부는 상기 화소전극을 형성하는 공정에서 형성함에 따라 별도의 마스크 공정을 추가하지 않고, 달무리 불량을 방지할 수 있다.
이하, 본 발명의 실시예들은 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1c들은 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다. 도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이고, 도 1b는 도 1a에 도시된 액정표시장치에 구비된 하나의 화소의 평면도이며, 도 1c는 도 1a에 도시된 I-I'선과 도 1b에 도시된 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 1a 내지 도 1c들을 참조하면, 액정표시장치는 영상을 표시하는 표시부(D)와 상기 표시부(D) 주변에 배치된 비표시부(ND)가 정의된 기판(100), 상기 기 판(100)과 대향하는 상부기판(200) 및 상기 기판(100)과 상기 상부기판(200)사이에 개재된 액정층을 포함한다. 상기 기판(100)의 내측면에는 화소전극(140)이 배치되어 있으며, 상기 상부기판(200)의 내측면에는 공통전극(240)이 배치되어 있다. 상기 액정층은 상기 화소전극(140)과 상기 공통전극(240)사이에 형성된 전계에 의해 구동하여, 상기 액정층의 광투과율을 조절하여 영상을 표시한다.
상기 표시부(D)는 외부 구동회로부로터 전기적 신호를 제공하는 다수의 배선들이 배치되어 있다. 상기 다수의 배선들은 게이트 배선(101), 데이터 배선(104) 및 스토리지 배선(107)을 포함할 수 있다.
상기 게이트 배선(101)과 상기 데이터 배선(104)은 그 사이에 게이트 절연막(110)을 사이에 두고 서로 교차하여, 화소(P)를 정의한다. 이에 따라, 상기 표시부(D)는 영상을 표시하기 위한 다수의 화소(P)들을 포함한다.
상기 스토리지 배선(107)은 상기 각 게이트 배선(101)과 평행하며, 상기 각 화소(P)를 가로지르며 배치되어 있다. 상기 스토리지 배선(107)은 상기 게이트 배선(101)과 동일한 재질로 이루어질 수 있다. 또한, 상기 스토리지 배선(107)은 상기 게이트 배선(101)과 동일한 층, 예컨대 상기 기판(100)상에 배치될 수 있다.
상기 각 화소(P)에 상기 게이트 배선(101)과 상기 데이터 배선(104)과 전기적으로 연결된 박막트랜지스터(Tr)가 배치되어 있다. 자세하게, 상기 박막트랜지스터(Tr)는 게이트 전극(111), 반도체 패턴(112), 게이트 절연막(110), 소스 전극(113) 및 드레인 전극(114)을 포함한다. 여기서, 상기 게이트 전극(111)은 상기 게이트 배선(101)과 전기적으로 연결되어 있다. 상기 소스 전극(113)은 상기 데이 터 배선(104)과 전기적으로 연결되어 있다. 또한, 상기 반도체 패턴(112)은 채널을 구비하는 활성패턴(112a), 상기 활성패턴(112a)과 소스 전극(113) 및 드레인 전극(114)사이에 각각 개재된 오믹콘택 패턴(112b)을 포함할 수 있다.
상기 박막트랜지스터(Tr)를 포함하는 기판(100)상에 보호막(120)이 배치되어 있다. 상기 보호막(120)은 절연물질로 이루어질 수 있다. 상기 보호막(120)은 상기 박막트랜지스터(Tr)의 일부, 예컨대 드레인 전극(114)의 일부를 노출하는 콘택홀을 구비한다.
상기 보호막(120)상에 상기 박막트랜지스터(Tr)와 전기적으로 연결된 화소전극(140)이 배치되어 있다. 상기 화소전극(140)은 각 화소별로 분리되어 있을 수 있다. 상기 화소전극(140)은 상기 화소를 가로지르는 상기 스토리지 배선(107)과 중첩된다. 이로써, 상기 각 화소에 상기 게이트 절연막(110)과 상기 보호막(120)을 사이에 두고 중첩된 상기 화소전극(140)의 일부와 상기 스토리지 배선(107)의 일부를 포함하는 스토리지 캐패시터가 형성된다. 상기 스토리지 캐패시터는 상기 화소전극(1400과 전기적으로 연결되어, 상기 스토리지 캐패시터는 상기 화소전극(140)에 다음 신호가 인가될 때까지 현재 인가된 화소전압을 유지하는 역할을 한다.
상기 다수의 화소들 중 어느 하나의 화소가 계속 휘점인 상태를 유지하거나 또는 계속 암점인 상태를 유지하는 불량이 발생할 수 있다. 이때, 사람 눈은 블랙 바탕에 흰색 점을 보는 것보다 흰색 바탕에 검은 점을 보는 것을 쉽게 인식하기 때문에, 상기 불량 화소는 암점 상태로 유지시킨다. 예를 들면, 상기 액정표시장치가 노말리 화이트 모드로 동작할 경우, 상기 화소전극(140)과 상기 공통전극에 각각 다른 전압을 인가하였을 때, 블랙 특성을 가지므로, 중첩된 상기 화소전극(140)과 상기 스토리지 배선(107)을 도통시킨다. 이로써, 상기 스토리지 배선(107)과 도통된 화소전극(140)에 상기 공통전극과 다른 전압이 계속 인가되므로, 상기 불량화소는 계속 암점 상태를 유지할 수 있다.
상기 비표시부(ND)는 외부 구동회로부와 전기적으로 연결되어, 상기 다수의 배선들에 전기적 신호를 제공하는 패드부, 상기 패드부와 상기 다수의 배선을 서로 전기적으로 연결시키는 패드배선이 배치되어 있다.
자세하게, 상기 비표시부(ND)에 상기 게이트 배선(101)과 전기적으로 연결된 게이트 패드배선(102)과, 상기 게이트 패드배선(102)과 전기적으로 연결된 게이트 패드부(103)가 배치되어 있다. 상기 게이트 배선(101), 상기 게이트 패드배선(102) 및 상기 게이트 패드부(103)는 일체로 이루어질 수 있다. 상기 게이트 패드부(103)는 상기 기판(100)의 일측에 배치될 수 있다.
그러나, 도면과 달리 상기 게이트 패드부(103) 및 상기 게이트 패드배선(102)은 서로 마주하는 양측에 각각 배치될 수 있다. 이때, 한측은 짝수번째 게이트 배선(101)과 전기적으로 연결된 게이트 패드부(103)가 배치될 수 있으며, 다른 측은 홀수번째 게이트 배선(101)과 전기적으로 연결된 게이트 패드부(103)가 배치될 수 있다.
상기 게이트 패드부(103)와 교차하는 일측에 데이터 패드부(106)와, 상기 데이터 패드부(106)와 상기 데이터 배선(104)을 서로 전기적으로 연결하는 데이터 패드배선(105)이 배치될 수 있다. 상기 데이터 패드부(106), 상기 데이터 패드배 선(105) 및 상기 데이터 배선(104)은 일체로 이루어질 수 있다.
상기 비표시부(ND)에 상기 스토리지 배선(107)들을 서로 전기적으로 연결하는 스토리지 패드배선(108a)과, 상기 스토리지 패드배선(108a)의 단부에 배치된 스토리지 패드부(108b)가 배치되어 있다. 상기 스토리지 패드배선(108a)은 상기 게이트 패드부(103)와 다른 측에 배치될 수 있다.
이와 달리, 상기 스토리지 패드배선(108a)은 상기 표시부(D)와 상기 게이트 패드부(103) 사이의 비표시부(ND)에 배치될 수도 있다. 여기서, 상기 스토리지 패드배선(108a)은 상기 게이트 패드배선(102)과 쇼트되는 것을 방지하기 위해, 상기 스토리지 패드배선(108a)은 상기 스토리지 배선(107)과 다른 층에 형성할 수 있다. 이때, 상기 스토리지 패드배선(108a)과 상기 스토리지 배선(107)을 서로 전기적으로 연결하는 연결배선(도면에는 미도시함.)을 더 구비한다. 상기 연결배선은 상기 보호막(120)상에 배치될 수 있다. 상기 연결배선은 상기 화소전극(140)과 동일한 재질로 이루어질 수 있다.
상기 비표시부(ND)에 상기 공통전극(240)에 공통전압을 인가하는 공통전압 패드배선(109a)과 상기 공통전압 패드배선(109a)의 단부에 배치된 공통전압 패드부(109b)가 배치되어 있다. 상기 공통전압 패드배선(109a)은 상기 스토리지 패드배선(108a)과 이격되어 배치될 수 있다.
상기 공통전압 패드배선(109a)은 상기 기판(100)의 에지부를 따라 배치될 수 있다. 서로 이격된 상기 공통전압 패드배선(109a)의 일부와 상기 공통전극(240)은 도전부재, 예컨대 은도트에 의해 서로 도통될 수 있다.
여기서, 상기 다수의 화소 중 불량 화소가 발생될 경우, 상기 불량 화소를 암점 리페어하기 위해, 상기 스토리지 패드배선(108a)과 상기 공통전극(140)은 서로 다른 전압이 인가된다. 이로써, 상기 스토리지 패드배선(108a)과 상기 공통전극(240)사이에 전경(Disclination)이 발생하고, 상기 스토리지 패드배선(108a)과 상기 공통전극(240)과 인접하는 즉, 상기 표시부(D)의 에지부에 배치된 액정(A)은 지속적으로 직류 스트레스(DC stress)를 받아 열화될 수 있다.
이로 인해, 상기 표시부(D)의 에지부에 배치된 액정(A)의 배열은 다른 영역에 배치된 액정, 예컨대 상기 표시부(D)의 중앙부에 배치된 액정의 배열과 달라지게 되어, 영역별로 휘도차가 발생하는 달무리 얼룩 불량을 일으킬 수 있다.
상기 달무리 얼룩 불량을 방지하기 위해, 상기 스토리지 패드배선(108a)과 상기 공통전극(240)에 동일한 전압을 인가할 수 있다. 그러나, 상기 스토리지 패드배선(108a)과 상기 공통전극(240)에 동일한 전압이 인가될 경우, 불량화소의 암점 리페어가 불가능해진다.
상기 표시부(D)의 암점 리페어가 가능하며, 상기 달무리 얼룩 불량을 방지하기 위해, 절연막을 사이에 두고 상기 스토리지 패드배선(108a)과 중첩된 더미전극부(150)를 구비한다. 상기 절연막은 상기 게이트 절연막(110)과 상기 보호막(120)의 적층막일 수 있다. 상기 더미전극부(150)는 상기 공통전압 패드배선(109a)과 전기적으로 연결되어 있다.
이로써, 상기 스토리지 패드배선(108a)상에 상기 더미전극부(150)가 배치됨에 따라, 상기 표시부(D)의 에지부에 배치된 액정은 실질적으로 상기 더미전극 부(150)와 상기 공통전극(240)사이에 형성되는 전계의 영향을 받는다. 이때, 상기 더미전극부(150)는 상기 공통전극(240)과 동일한 전압이 인가되므로, 상기 더미전극부(150)와 상기 공통전극(240)사이에 전계가 형성되지 않는다. 이로 인해, 표시부(D)의 에지부에 배치된 액정은 초기 배향된 상태를 유지할 수 있으며, 상기 화소전극(140)과 상기 공통전극(240)사이에 형성된 전계에 따라 배열될 수 있다.
이로써, 상기 표시부(D)에 배치된 액정은 상기 화소전극(140)과 상기 공통전극(240)사이의 전계에 의해 균일하게 배열될 수 있어, 균일한 휘도를 가진다.
상기 더미전극부(150)는 상기 화소전극(140)과 동일한 재질로 이루어질 수 있다. 또한, 상기 더미전극부(150)는 상기 화소전극(140)과 동일한 층, 예컨대 보호막(120)상에 배치될 수 있다. 이로써, 상기 더미전극부(150)는 상기 화소전극(140)을 형성하는 공정에서 형성할 수 있어, 공정 수를 절감할 수 있다.
본 발명의 실시예에서, 상기 스토리지 배선(107)과 스토리지 패드배선(108a)은 상기 게이트 배선(101)과 동일한 재질로 이루어진 것으로 설명하였으나, 상기 스토리지 배선(107)과 스토리지 패드배선(108a)은 데이터 배선(104)과 동일한 재질과 동일한 층에 형성할 수 있다. 이때, 상기 스토리지 패드배선(108a)과 상기 더미전극부(150)사이의 절연막은 보호막(120)일 수 있다.
따라서, 본 발명의 실시예에서 화소전극(140) 및 공통전극(240)과 다른 전압이 인가되는 스토리지 배선(107)을 구비하고, 상기 스토리지 배선(107)은 상기 화소전극(140)과 중첩되도록 형성하여, 불량화소의 암점 리페어가 가능하므로, 화질 특성을 향상시킬 수 있다.
또한, 상기 스토리지 배선(107)에 전기적 신호를 제공하는 상기 스토리지 패드배선(108a)상에 상기 공통전극(240)과 동일한 전압이 인가되는 상기 더미전극부(150)가 배치됨에 따라, 상기 표시부(D)의 에지부에서 전경(Disclination)의 발생과 직류 스트레스(DC stress)에 의한 액정 열화를 방지할 수 있어, 달무리 얼룩불량을 방지할 수 있다.
또한, 도면에는 도시된 참조번호 210은 블랙매트릭스이고, 220은 컬러필터 패턴이며, 230은 오버코트층을 지칭하며, 이에 대해서는 상세한 설명에서 생략하기로 한다.
도 2a 내지 도 2d들은 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 2a를 참조하면, 액정표시장치를 제조하기 위해, 표시부(D)와 상기 표시부(D)의 주변에 배치된 비표시부(ND)가 정의된 기판(100)을 제공한다.
상기 기판(100)은 투명한 기판일 수 있다. 예를 들어, 상기 기판(100)은 플락스틱 기판 또는 유리기판일 수 있다.
상기 표시부(D)의 기판(100)상에 게이트 배선(101), 게이트 전극(111) 및 스토리지 배선(107)을 형성한다. 상기 게이트 배선(101), 게이트 전극(111) 및 스토리지 배선(107)을 형성하기 위해, 상기 기판(100)상에 도전막을 형성한다. 상기 도전막은 증착법을 통해 형성할 수 있다. 상기 도전막상에 포토레지스트막을 형성한 후, 상기 포토레지스트 막에 노광 마스크를 이용한 노광공정과 현상공정을 수행하 여 일정한 패턴을 갖는 포토레지스트 패턴을 형성한다. 이후, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 상기 도전막의 식각 공정을 수행하여 상기 게이트 배선(101), 게이트 전극(111) 및 스토리지 배선(107)을 형성한다.
이와 동시에, 상기 비표시부(ND)의 기판(100)상에 상기 게이트 배선(101)과 전기적으로 연결된 게이트 패드배선(102) 및 게이트 패드부(103)를 형성한다. 또한, 상기 스토리지 배선(107)과 전기적으로 연결된 스토리지 패드배선(108a) 및 스토리지 패드부(108b)를 형성한다. 또한, 상기 스토리지 패드배선(108a)과 이격된 공통전압 패드배선(109a) 및 상기 공통전압 패드배선(109a)의 단부에 배치된 공통전압 패드부(109b)를 형성한다.
이에 따라, 동일한 마스크를 이용하여, 상기 게이트 배선(101), 게이트 전극(111), 스토리지 배선(107), 스토리지 패드배선(108a), 스토리지 패드부(108b), 공통전압 패드배선(109a) 및 공통전압 패드부(109b)를 형성할 수 있다. 이에 따라, 상기 게이트 배선(101), 스토리지 배선(107), 스토리지 패드배선(108a), 스토리지 패드부(108b), 공통전압 패드배선(109a) 및 공통전압 패드부(109b)은 동일한 재질로 이루어질 수 있다.
상기 게이트 배선(101), 게이트 전극(111) 및 스토리지 배선(107)을 포함하는 기판(100)상에 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110)은 산화 실리콘 또는 질화 실리콘으로 형성할 수 있다. 상기 게이트 절연막(110)은 화학기상증착법을 통해 형성할 수 있다.
도 2b를 참조하면, 상기 게이트 절연막(110)상에 반도체 패턴(112), 소스 전 극(113), 드레인 전극(114) 및 데이터 배선(104)을 형성한다.
상기 반도체 패턴(112), 소스 전극(113), 드레인 전극(114) 및 데이터 배선(104)을 형성하기 위해, 비정질 실리콘막, 불순물을 포함하는 비정질 실리콘막 및 도전막을 순차적으로 형성한다. 상기 도전막상에 회절 마스크를 이용하여 단차를 갖는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 비정질 실리콘막, 불순물을 포함하는 비정질 실리콘막 및 도전막을 식각하여, 활성패턴(112a), 불순물을 포함하는 비정질 실리콘 패턴 및 도전 패턴, 데이터 배선(104)을 형성한다. 상기 데이터 배선(104)은 상기 게이트 배선(101)과 교차하며 상기 게이트 절연막(110)상에 형성된다.
이후, 상기 포토레지트 패턴의 단차가 제거될 때까지, 상기 포토레지트 패턴을 에싱한다. 이후, 상기 에싱된 포토레지스트 패턴을 식각 마스크로 사용하여, 상기 활성패턴(112a)의 채널을 노출하도록, 불순물을 포함하는 비정질 실리콘 패턴 및 도전 패턴을 식각하여 오믹콘택 패턴(112b), 소스 전극(113) 및 드레인 전극(114), 상기 소스 전극(113)과 전기적으로 연결된 데이터 배선(104)을 형성한다.
본 발명의 실시예에서, 상기 반도체 패턴(112), 소스 전극(113) 및 드레인 전극(114)은 하나의 마스크를 이용하여 형성하였으나, 이와 달리 상기 반도체 패턴(112), 소스 전극(113) 및 드레인 전극(114)은 다른 마스크를 이용하여 형성할 수도 있다.
따라서, 기판(100)상에 박막트랜지스터(Tr)과, 다수의 배선, 예컨대 게이트 배선(101), 데이터 배선(104), 스토리지 배선(107), 게이트 패드배선(102), 데이터 패드배선(105), 스토리지 패드배선(108a), 공통전압 패드배선(109a)과, 다수의 패드부, 예컨대 게이트 패드부(103), 데이터 패드부(106), 스토리지 패드부(108b) 및 공통전압 패드부(109b)를 형성할 수 있다.
도 2c를 참조하면, 상기 박막트랜지스터(Tr), 다수의 배선 및 다수의 패드부를 포함하는 기판(100)상에 보호막(120)을 형성한다.
상기 보호막(120)은 유기막, 무기막 및 이들의 적층막으로 이루어질 수 있다. 상기 유기막의 예로서는 아크릴계 수지, 폴리스티렌 수지, 폴리아미드 수지, 폴리이미드 수지, 폴리아릴에테르 수지, 헤테로사이클릭 폴리머 수지, 파릴렌 수지, 벤조사이클로부틴계 수지, 폴리아크릴리니트릴 수지등일 수 있다. 상기 무기막의 예로서는 산화 실리콘, 질화 실리콘 및 이들의 적층막등일 수 있다.
여기서, 상기 보호막(120)이 유기막으로 형성될 경우, 상기 보호막(120)은 슬릿 코팅, 스프레이 코팅법, 스핀 코팅법 등을 통해 형성할 수 있다. 반면, 상기 보호막(120)이 무기막으로 형성될 경우, 상기 보호막(120)은 화학기상증착법을 통해 형성할 수 있다.
상기 보호막(120)에 상기 드레인 전극(114), 상기 공통전압 패드배선(109a)을 각각 노출하는 콘택홀들을 형성한다. 상기 공통전압 패드배선(109a)을 노출하는 콘택홀은 상기 게이트 절연막(110)까지 관통하도록 하여, 상기 공통전압 패드배선(109a)의 일부를 노출하도록 한다.
이에 더하여, 상기 보호막(120)은 상기 공통전압 패드배선(109a)의 일부를 노출하는 콘택홀이 하나 또는 복수개가 배치될 수 있다. 상기 콘택홀에 의해 노출 된 상기 공통전압 패드배선(109a)상에 은도트를 형성하고, 상기 은도트와 공통전극(240)과 전기적으로 접촉한다. 이로써, 상기 공통전압 패드배선(109a)와 상기 공통전극(240)은 전기적으로 연결될 수 있다.
상기 보호막(120)상에 상기 드레인 전극과 전기적으로 연결되는 화소전극(140)과 상기 공통전압 패드배선(109a)과 전기적으로 연결된 더미전극부(150)를 형성한다. 상기 화소전극(140)은 스토리지 캐패시터를 형성하기 위해 상기 스토리지 패드배선(108a)과 중첩되도록 형성한다. 또한, 상기 더미전극부(150)는 달무리 얼룩 불량이 발생하는 것을 방지하기 위해 상기 스토리지 패드배선(108a)과 중첩되도록 형성한다.
상기 화소전극(140)과 더미전극부(150)를 형성하기 위해, 상기 보호막(120)상에 투명 도전막을 형성한다. 상기 투명 도전막은 증착법으로 형성할 수 있다. 상기 투명 도전막의 재질의 예로서는 ITO 또는 IZO일 수 있다. 상기 투명 도전막을 식각하여, 상기 화소전극(140), 더미전극부(150)를 형성할 수 있다.
이에 따라, 상기 화소전극(140)과 더미전극부(150)는 동일한 마스크를 이용하여 형성할 수 있다. 또한 상기 화소전극(140)과 더미전극부(150)는 동일한 재질로 이루어질 수 있다.
이에 더하여, 상기 패드부, 예컨대 상기 게이트 패드부(103), 상기 데이터 패드부(106), 상기 스토리지 패드부(108a), 상기 공통전압 패드부(109a)는 외부 구동회로부와 전기적으로 접촉되기 위해 외부에 노출된다. 이때, 상기 게이트 패드부(103), 상기 데이터 패드부(106), 상기 스토리지 패드부(108a), 상기 공통전압 패드부(109a)는 외부의 산소 및 수분에 노출되어 산화될 수 있다. 이를 방지하기 위해, 상기 화소전극(140)을 형성하는 공정에서 외부에 노출된 상기 게이트 패드부(103), 상기 데이터 패드부(106), 상기 스토리지 패드부(108a), 상기 공통전압 패드부(109a)을 각각 덮는 패드 접촉부(도면에는 도시되지 않음)가 더 형성될 수 있다.
도 2d를 참조하면, 상기 화소전극(140)이 형성된 기판(100)상에 블랙매트릭스(210) 및 컬러필터 패턴(220)이 형성된 상부기판(200)을 제공한다. 상기 기판(100) 또는 상기 상부기판(200)의 에지부를 따라 밀봉부재를 형성한다. 이후, 상기 기판(100) 또는 상기 상부기판(200)상에 액정을 적하한 후, 상기 밀봉부재를 이용하여 상기 기판(100)과 상기 상부기판(200)을 서로 합착시킨다. 여기서, 상기 액정층은 액정 적하법에 의해 형성하는 것으로 설명하였으나, 이에 한정되지 아니하고 상기 액정층은 액정 주입법에 의해 형성할 수도 있다.
이에 더하여, 상기 공통전극(240)과 상기 공통전압 패드배선(109a)은 은 도팅에 의해 서로 전기적으로 연결될 수 있다.
이후, 합착된 기판(100)과 상부기판(200)에 백라이트 유닛을 조립하는 단계, 모듈 공정등을 수행하여 액정표시장치를 제조할 수 있다.
따라서, 본 발명의 실시예에서, 공통전압 패드배선(108a)상에 공통전극(240)과 동일한 전압이 인가되는 더미전극부(150)를 형성하여, 불량화소의 암점 리페어가 가능하며, 달무리 불량을 방지할 수 있는 액정표시장치를 제조할 수 있다.
또한, 상기 더미전극부(150)는 화소전극(140)의 형성공정에서 형성될 수 있 어, 별도의 공정을 추가하지 않아도 된다.
도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이다.
도 1b는 도 1a에 도시된 액정표시장치에 구비된 하나의 화소의 평면도이다.
도 1c는 도 1a에 도시된 I-I'선과 도 1b에 도시된 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 2a 내지 도 2d들은 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
100 : 기판 101 : 게이트 배선
104 : 데이터 배선 107 : 스토리지 배선
108a : 스토리지 패드배선 109a : 공통전압 패드배선
110 : 게이트 절연막 111 : 게이트 전극
112 : 반도체 패턴 113 : 소스 전극
114 : 드레인 전극 120 : 보호막
140 : 화소전극 150 : 더미전극부
200 : 상부기판 240 : 공통전극
Claims (8)
- 표시부와 상기 표시부의 주변에 배치된 비표시부를 포함하는 제 1 기판;상기 표시부에 배치된 박막트랜지스터;상기 박막트랜지스터와 전기적으로 연결된 화소전극;상기 화소전극과 전기적으로 연결된 스토리지 캐패시터;상기 비표시부에 배치되며, 상기 스토리지 캐패시터와 전기적으로 연결된 스토리지 패드배선;상기 스토리지 패드배선과 이격되며, 상기 비표시부에 배치된 공통전압 패드배선; 및절연막을 사이에 두고 상기 스토리지 패드배선과 중첩되며 상기 공통전압 패드 배선과 전기적으로 연결된 더미전극부를 포함하는 액정표시장치.
- 제 1 항에 있어서,상기 더미전극부는 상기 화소전극과 동일한 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 스토리지 패드 배선은 상기 박막트랜지스터의 게이트 전극과 동일한 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 스토리지 패드 배선, 상기 화소전극 및 상기 공통전압 패드부는 서로 다른 전압들이 인가되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 스토리지 캐패시터는절연막을 사이에 두고 중첩된 상기 스토리지 배선과 상기 화소전극을 포함하는 것을 특징으로 액정표시장치.
- 표시부와 상기 표시부의 주변에 배치된 비표시부가 정의된 기판을 제공하는 단계;상기 표시부에 배치되는 박막트랜지스터 및 스토리지 배선과, 상기 비표시부에 배치되며 상기 스토리지 배선과 전기적으로 연결된 스토리지 패드배선 및 상기 스토로지 패드배선과 이격된 공통전압 패드배선을 형성하는 단계;상기 박막트랜지스터, 스토리지 배선, 스토리지 패드배선, 공통전압 패드배선을 포함하는 기판상에 보호막을 형성하는 단계; 및상기 보호막상에 상기 박막트랜지스터와 전기적으로 연결되며 상기 스토리지 배선의 일부와 중첩되는 화소전극과 상기 스토리지 패드배선과 중첩되며 상기 공통전압 패드배선과 전기적으로 연결된 더미 전극부를 형성하는 단계를 포함하는 액정 표시장치의 제조 방법.
- 제 6 항에 있어서,상기 스토리지 배선과 상기 박막트랜지스터의 게이트 전극은 동일한 마스크를 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 6 항에 있어서,상기 화소전극과 상기 더미 전극부는 동일한 마스크를 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070104256A KR20090038775A (ko) | 2007-10-16 | 2007-10-16 | 액정표시장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070104256A KR20090038775A (ko) | 2007-10-16 | 2007-10-16 | 액정표시장치 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090038775A true KR20090038775A (ko) | 2009-04-21 |
Family
ID=40762869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070104256A KR20090038775A (ko) | 2007-10-16 | 2007-10-16 | 액정표시장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090038775A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102043295B (zh) * | 2009-12-25 | 2014-03-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| US8952878B2 (en) | 2011-10-14 | 2015-02-10 | Samsung Display Co., Ltd. | Display device |
| US9151998B2 (en) | 2013-01-30 | 2015-10-06 | Samsung Display Co., Ltd. | Liquid crystal display and method of manufacturing the same |
-
2007
- 2007-10-16 KR KR1020070104256A patent/KR20090038775A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102043295B (zh) * | 2009-12-25 | 2014-03-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| US8952878B2 (en) | 2011-10-14 | 2015-02-10 | Samsung Display Co., Ltd. | Display device |
| US9261749B2 (en) | 2011-10-14 | 2016-02-16 | Samsung Display Co., Ltd. | Display device |
| US9151998B2 (en) | 2013-01-30 | 2015-10-06 | Samsung Display Co., Ltd. | Liquid crystal display and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10718964B2 (en) | Array substrate for display device | |
| KR100947273B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| US6919931B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| KR101041618B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| CN101110443B (zh) | 显示基板、其制造方法和具有显示基板的显示设备 | |
| JP5084138B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR100654569B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| KR101254828B1 (ko) | 액정표시장치 | |
| KR102078807B1 (ko) | 액정 표시 장치 | |
| JP4497049B2 (ja) | 電気光学装置の製造方法 | |
| KR20090038775A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR20090072391A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100631369B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| KR20050026588A (ko) | 액정표시소자 및 그 제조방법 | |
| KR101030530B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101252480B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR20070108970A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR101380228B1 (ko) | 씨오지 타입 액정표시장치용 어레이 기판 | |
| KR20090035976A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR20030058107A (ko) | 액정표시소자의 불량테스트를 위한 하부기판의 구조 | |
| JP2004317885A (ja) | 表示パネル形成板及び表示パネル | |
| KR101232145B1 (ko) | 액정표시장치의 검사용 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |