KR101030530B1 - 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 오버 애싱(over ashing)에 의한 패드의 손상을 방지함으로써 MPS 검사시 조기에 불량을 검출하여 소자의 신뢰성을 향상시키도록 한 액정표시장치 및 그 제조방법에 관한 것으로서, 절연 기판상에 게이트 전극과 상기 게이트 전극과 연결되는 게이트 라인 및 게이트 패드, 상기 게이트 패드와 일정한 간격을 갖고 상기 게이트 패드와 동일층에 형성되는 데이터 패드와, 상기 게이트 패드 및 데이터 패드를 포함한 절연 기판의 전면에 형성되는 게이트 절연막과, 상기 게이트 절연막상에 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 드레인 전극을 포함한 절연 기판의 전면에 형성되는 보호막과, 상기 게이트 라인과 데이터 라인이 교차하는 화소영역의 보호막상에 상기 드레인 전극과 전기적으로 연결되게 형성되는 화소전극과, 상기 보호막 및 게이트 절연막을 관통하여 상기 데이터 라인과 데이터 패드를 전기적으로 연결하는 연결 라인을 포함하여 구성되는 것을 특징으로 한다.

데이터 라인, 게이트 라인, 게이트 패드, 데이터 패드, MPS

Description

액정표시장치 및 그 제조방법{liquid crystal display device and method for manufacturing the same}

도 1은 일반적인 액정표시장치를 나타낸 분해 사시도

도 2는 종래의 액정표시장치를 나타낸 평면도

도 3은 도 2의 액정표시장치에서 MPS 테스트를 위한 패드 위치를 설명하기 위한 평면도

도 4a 내지 도 4f는 도 2의 Ⅳ-Ⅳ'선에 따른 종래의 액정표시장치의 제조방법을 나타낸 공정단면도

도 5는 본 발명에 의한 액정표시장치를 나타낸 평면도

도 6은 도 5의 액정표시장치에서 MPS 테스트를 위한 패드 위치를 설명하기 위한 평면도

도 7a 내지 도 7f는 도 5의 Ⅵ-Ⅵ'선에 따른 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

100 : 절연 기판 101 : 게이트 전극

102 : 게이트 라인 103 : 게이트 패드

104 : 데이터 패드 105 : 게이트 절연막

106 : 액티브층 107 : 금속막

108 : 포토레지스트 패턴 109 : 소오스 전극

110 : 드레인 전극 111 : 데이터 라인

112 : 보호막 113 : 콘택홀

114 : 화소전극 115 : 연결라인

116 : 데이터 패드 단자 117 : 게이트 패드 단자

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 테스트(test)용 패드(pad)의 손상을 방지하는데 적당한 액정표시장치 및 그 제조방법에 관한 것이다.

일반적으로, 액정표시장치는 매트릭스 형태로 배열된 액정 셀들에 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 데이터신호에 해당하는 화상이 표시되는 표시장치이다.

따라서, 액정표시장치는 화소 단위를 이루는 액정 셀들이 액티브 매트릭스 형태로 배열되는 액정 패널과, 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)가 구비된다.

이때, 액정 패널은 상부 및 하부기판이 마주보는 각 내측의 한쪽 면에는 공통전극이 형성되고, 다른쪽 면에는 화소전극이 형성되어 서로 대향하도록 배열되 며, 그 공통전극과 화소전극을 통해 상부 및 하부기판의 이격 간격에 주입 형성된 액정층에 전계를 인가한다. 이와 같은 화소전극은 하부기판상에 액정 셀별로 형성되는 반면에 공통전극은 상부기판의 전면에 일체화되어 형성된다.

또한, 상기 액정 패널의 하부기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 다수의 데이터 라인들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하는 방향으로 형성되고, 상기 데이터 라인들과 게이트 라인들의 일단부에는 상기 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로로부터 공급되는 데이터 신호 및 주사신호가 각각 인가되는 입력패드가 구비되며, 그 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.

이때, 상기 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.

또한, 각각의 액정 셀에는 스위칭 소자로 사용되는 박막트랜지스터가 형성되며, 상기의 게이트 라인을 통하여 박막트랜지스터의 게이트 전극에 주사신호가 공급된 액정 셀들에서는 그 박막트랜지스터의 소오스/드레인 전극 사이에 도전채널이 형성되는데, 이때 상기 데이터 라인을 통해 박막트랜지스터의 소오스 전극에 공급된 데이터신호가 박막트랜지스터의 드레인 전극을 경유하여 화소전극에 공급됨에 따라 해당 액정 셀의 광투과율이 조절된다.

여기서, 액정 패널을 구성하는 상부 및 하부 기판은 대형의 유리 모 기판에 다수개의 단위 패널이 형성되며, 통상 4개 또는 6개를 동시에 형성한 다음 각각의 단위 패널로 절단하여 수율 향상을 도모하고 있다.

상기와 같은 액정표시장치에 있어서, 박막트랜지스터 어레이가 형성된 하부기판의 제작이 완료되면 칼라필터가 형성된 상부기판과 합착하기 전 박막트랜지스터의 어레이 기판의 검사단계를 거치게된다.

상기 박막트랜지스터 어레이의 검사 단계는 패턴 검사 단계와, 리뷰(review) 단계와, MPS 검사단계와, 리페어(repair) 단계를 순서대로 진행하게 된다.

먼저, 패턴 검사 단계에서는 제논 램프(xenon-lamp)를 TFT 어레이에 조사하여 TFT의 픽셀에 의해 반사된 광의 밝기 차이로 정상부분과 결함부분을 구분하게 된다. 결함이 있는 부분은 결함의 좌표를 설정하여 다음 단계에 이 결함 좌표에 대한 정보를 전달하게 된다.

이어, 상기 패턴 검사 단계 후에는 리뷰 스테이션(review station)으로 이동하게 된다. 리뷰 스테이션에서는 패턴 검사기에서 검출된 결함의 좌표를 토대로 하여 결함의 종류나, 결함의 정도가 리페어의 가능성이 있는지 없는지의 여부를 작업자들이 직접 판단하고, 리뷰 스테이션의 뒷면에 투과광이 설치되어 TFT 어레이의 내부에 생긴 결함까지도 체크하게 된다.

다음은, MPS(Mass Production System) 검사단계로서 MPS 검사기를 통하여 각각의 패널에 전압을 인가하여 실제로 박막트랜지스터의 구동시 불량이 되는 어레이를 식별함으로써, 패널의 전기적인 불량을 체크를 하게 된다.

마지막으로, 리뷰 단계와 MPS 검사기를 거쳐서 체크된 박막트랜지스터 어레이의 결함 중에서 리페어가 가능한 결함을 반사 광원으로 체크하여 리페어 공정 단계에서 리페어가 이루어지게 된다. MPS에서 사용되는 반사 광원은 헬로겐 램프이다.

도 1은 일반적인 액정표시장치를 나타낸 분해 사시도이다.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정(3)으로 구성되어 있다.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되어 있다.

또한, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에는 상기 각 게이트 라인(4)에 인가되는 신호에 따라 스위칭되어 상기 각 데이터 라인(5)의 데이터 신호를 각 화소 전극(6)에 인가하는 복수개의 박막트랜지스터(T)가 형성되어 있다.

그리고 상기 상부기판(2)은 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(8)과, 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.

여기서, 상기 박막트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게 이트 전극과, 전면에 형성된 게이트 절연막(도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층(도시되지 않음)과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극과 일정 간격 이격된 드레인 전극을 구비하여 구성된다.

또한, 상기 화소 전극(6)은 상기 드레인 전극과 콘택되어 상기 박막트랜지스터(T)의 구동에 의해 신호를 인가받아 온-오프된다. 여기서, 상기 화소전극(6)은 인듐 주석 산화물(ITO : Indium Tin Oxide)과 같이, 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 이용한다.

이하, 첨부된 도면을 참고하여 종래의 액정표시장치 및 그 제조방법을 설명하면 다음과 같다.

도 2는 종래의 액정표시장치를 나타낸 평면도이고, 도 3은 도 2의 액정표시장치에서 MPS 테스트를 위한 패드 위치를 설명하기 위한 평면도이다.

도 2 및 도 3에 도시한 바와 같이, 투명한 절연 기판(11)상에 박막트랜지스터 어레이 패널이 형성되어 있으며, 상기 박막트랜지스터 어레이 패널에는 게이트 라인(13)과 데이터 라인(22)이 매트릭스 형태로 형성되고, 상기 게이트 라인(13)과 데이터 라인(22)의 교차점 부근에는 스위칭 소자인 TFT가 형성되어 있다.

또한, 상기 게이트 라인(13)의 일측 끝단에는 게이트 라인(13)에 게이트 신호를 인가할 수 있도록 게이트 패드(14)가 형성되고, 상기 데이터 라인(22)의 일측 끝단에 데이터 신호를 인가할 수 있도록 데이터 패드(23)가 형성된다.

상기 각각의 데이터 패드(23)는 홀수 라인과 짝수 라인으로 구분하여 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 짝수 라인 테스트 패드(D/E)와, 홀수 라인 테스트 패드(D/O)가 형성되어 있으며, 이외에도 공통전극 테스트 패드(Vcom)가 형성되어 있다.

또한, 상기 데이터 패드(23)와 동일한 방법으로 상기 게이트 패드(14)도 홀수 라인과 짝수 라인으로 구분하여 짝수 라인 테스트 패드(G/E)와 홀수 라인 테스트 패드(G/O)가 형성되어 있다.

여기서, 미설명한 실선 부분은 숏팅 바(shorting bar) 부분이다.

따라서 상기와 같이 구성된 종래의 액정표시장치는 MPS 검사기를 통하여 박막트랜지스터 어레이 패널의 각 패드에 전압을 인가하여 실제로 박막트랜지스터의 구동시 불량이 되는 어레이를 식별함으로써, 패널의 전기적인 불량을 체크를 하게 된다.

도 4a 내지 도 4f는 도 2의 Ⅳ-Ⅳ'선에 따른 종래의 액정표시장치의 제조방법을 나타낸 공정단면도이다.

도 4a에 도시한 바와 같이, 투명한 절연 기판(11)위에 알루미늄 혹은 알루미늄 합금 등의 금속막을 약 2500Å의 두께로 증착하고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 게이트 전극(12)과 상기 게이트 전극(12)에 연결되면서 일 방향을 갖는 게이트 라인(13)을 형성한다.

그리고, 상기 게이트 라인(13)의 일측 끝단에는 게이트 패드(14)를 형성한다.

도 4b에 도시한 바와 같이, 상기 게이트 전극(12), 게이트 라인(13) 그리고 게이트 패드(14)를 포함한 유리 기판(11)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(15), 비정질 실리콘층(16a), 불순물이 도핑된 비정질 실리콘층(17a)을 차례로 형성한다.

여기서, 상기 게이트 절연막(15)은 약 2000Å의 두께를 갖고, 상기 비정질 실리콘층(16a)은 약 1900Å의 두께를 갖으며, 상기 불순물이 도핑된 비정질 실리콘층(17a)은 약 300Å의 두께를 갖고 형성된다.

그리고 상기 불순물이 도핑된 비정질 실리콘층(17a)상에 몰리브덴(Mo) 등의 금속막(18)을 CVD 또는 스퍼터링법으로 약 1800Å의 두께로 증착하고, 상기 금속막상에 포토레지스트를 도포한 후, 마스크(하프-톤 마스크)를 이용하여 회절 노광 및 현상 공정으로 포토레지스트 패턴(19)을 형성한다.

이때, 상기 마스크(하프-톤 마스크)는 빛을 완전히 차단하는 차단영역, 빛이 투과되는 투과영역 그리고 빛이 일정량만 조사되는 슬릿영역으로 구성되어 있다.

따라서, 상기 현상된 포토레지스트 패턴(19)은 서로 다른 두께를 갖고 형성된다.

도 4c에 도시한 바와 같이, 상기 포토레지스트 패턴(19)을 마스크로 이용하여 상기 금속막(18), 상기 불순물이 도핑된 비정질 실리콘층(17a), 비정질 실리콘층(16a)을 습식 또는 건식 식각으로 선택적으로 제거한다.

도 4d에 도시한 바와 같이, 상기 포토레지스트 패턴(19)을 O₂ 애싱(ashing)하여 상기 포토레지스트 패턴(19) 중 상대적으로 얇은 두께를 갖는 부분을 제거한 다.

이때, 상기 포토레지스트 패턴(19)은 전체적으로 두께가 얇아지게 된다.

이어, 상기 애싱된 포토레지스트 패턴(19)을 마스크로 이용하여 박막트랜지스터의 채널 영역에 해당되는 상기 금속막(18) 및 상기 불순물이 도핑된 비정질 실리콘층(17a)을 식각하여 소오스 전극(20) 및 드레인 전극(21), 데이터 라인(22) 그리고 데이터 패드(23)를 형성한다.

여기서, 상기 소오스 전극(20) 및 드레인 전극(21)을 형성할 때 그 하부의 상기 불순물이 도핑된 비정질 실리콘층(17a) 및 비정질 실리콘층(16a)도 함께 선택적으로 제거하여 오믹 콘택층(17) 및 반도체층(16)을 형성한다.

한편, 상기 소오스 전극(20)과 상기 드레인 전극(21)은 상기 게이트 전극(12)의 양쪽 변에 각각 중첩되도록 형성된다.

도 4e에 도시한 바와 같이, 상기 포토레지스트 패턴(19)을 제거하고, 상기 소오스 전극(20) 및 드레인 전극(21)을 포함한 유리 기판(11)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 보호막(24)을 약 1500Å의 두께로 증착한다.

이어, 포토 및 식각 공정을 통해 상기 드레인 전극(21) 및 게이트 패드(14) 그리고 상기 데이터 패드(23)의 소정부분 노출되도록 상기 보호막(24) 및 게이트 절연막(15)을 선택적으로 제거하여 제 1, 제 2, 제 3 콘택홀(25,26,27)을 형성한다.

도 4f에 도시한 바와 같이, 상기 제 1, 제 2, 제 3 콘택홀(25,26,27)을 포함 한 유리 기판(11)의 전면에 투명 도전 물질인 ITO(Indium Tin Oxide)를 약 400Å의 두께로 증착하고, 포토 및 식각 공정을 통해 선택적으로 패터닝하여 상기 제 2 콘택홀(26)을 통해 드레인 전극(21)과 연결되는 화소전극(28)을 형성한다.

여기서, 상기 화소전극(28)을 형성할 때 상기 제 1 콘택홀(25)을 통해 상기 게이트 패드(14)에 접촉하는 게이트 패드 단자(29)와 상기 제 3 콘택홀(27)을 통해 상기 데이터 패드(23)에 접촉하는 데이터 패드 단자(30)를 형성한다.

그러나 상기와 같은 종래의 액정표시장치 및 그 제조방법에 있어서 다음과 같은 문제점이 있었다.

즉, 4 마스크 공정 즉, 액티브층과 소오스 전극 및 드레인 전극을 하나의 마스크를 이용하여 형성하는 공정시 데이터 패드와 게이트 패드가 별도로 증착됨으로써 데이터 패드의 하부에 잔류하는 오믹 콘택층 및 반도체층에 의해 데이터 패드와 게이트 패드간에 단차가 발생한다.

따라서 각 패드 단자를 형성하기 위한 콘택홀 형성 공정시에 로딩 효과(loading effect)에 의한 비정상적인 애싱비(ashing rate)의 증가에 따라 오버 애싱(over ashing)이 발생하여 각 패드의 손상으로 인하여 MPS 검사가 제대로 이루어지지 않아 소자의 신뢰성이 악화된다.

뿐만 아니라 보호막에 콘택홀을 형성하기 위한 드라이 에칭(dry etching) 공정시 데이터 패드(몰리브덴(Mo)으로 형성됨)가 직접 노출되어 식각 가스에 의해 손상이 발생한다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 오버 애싱(over ashing)에 의한 패드의 손상을 방지함으로써 MPS 검사시 조기에 불량을 검출하여 소자의 신뢰성을 향상시키도록 한 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치는 절연 기판상에 게이트 전극과 상기 게이트 전극과 연결되는 게이트 라인 및 게이트 패드, 상기 게이트 패드와 일정한 간격을 갖고 상기 게이트 패드와 동일층에 형성되는 데이터 패드와, 상기 게이트 패드 및 데이터 패드를 포함한 절연 기판의 전면에 형성되는 게이트 절연막과, 상기 게이트 절연막상에 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 드레인 전극을 포함한 절연 기판의 전면에 형성되는 보호막과, 상기 게이트 라인과 데이터 라인이 교차하는 화소영역의 보호막상에 상기 드레인 전극과 전기적으로 연결되게 형성되는 화소전극과, 상기 보호막 및 게이트 절연막을 관통하여 상기 데이터 라인과 데이터 패드를 전기적으로 연결하는 연결 라인을 포함하여 구성되고, 상기 데이터 패드는 홀수 라인과 짝수 라인으로 구분하여 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드가 형성되고, 상기 게이트 패드는 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드가 형성되어 있는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 제조방법은 절연 기판상에 게이트 라인, 게이트 전극, 게이트 패드, 데이터 패드를 동시에 형성하는 단계, 상기 게이트 전극을 포함한 절연 기판의 전면에 게이트 절연막, 반도체층, 금속막을 차례로 형성하는 단계, 상기 금속막상에 포토레지스트를 도포하고 회절 노광 및 현상하여 서로 다른 두께를 갖는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 상기 금속막, 반도체층을 선택적으로 제거하는 단계, 상기 포토레지스트 패턴을 애싱하여 포토레지스트 패턴을 선택적으로 제거하는 단계, 상기 애싱된 포토레지스트 패턴을 마스크로 상기 금속막을 선택적으로 제거하여 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 소오스 전극, 드레인 전극을 형성하는 단계, 상기 절연 기판의 전면에 보호막을 형성하는 단계, 상기 드레인 전극 및 상기 게이트 패드 그리고 데이터 패드 및 데이터 라인의 표면이 노출되도록 상기 보호막을 선택적으로 제거하여 복수개의 콘택홀을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극 및 상기 데이터 라인과 데이터 패드를 연결하는 연결라인 및 상기 게이트 패드와 데이터 패드에 연결되는 게이트 패드 단자 및 데이터 패드 단자를 형성하는 단계를 포함하여 형성하고, 상기 데이터 패드는 홀수 라인과 짝수 라인으로 구분하여 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드를 형성하고, 상기 게이트 패드는 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드를 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그 제조방법을 설명하면 다음과 같다.

도 5는 본 발명에 의한 액정표시장치를 나타낸 평면도이고, 도 6은 도 5의 액정표시장치에서 MPS 테스트를 위한 패드 위치를 설명하기 위한 평면도이다.

도 5 및 도 6에 도시한 바와 같이, 절연 기판(100)상에 박막트랜지스터 어레이 패널이 형성되어 있으며, 상기 박막트랜지스터 어레이 패널에는 게이트 라인(102)과 데이터 라인(111)이 매트릭스 형태로 형성되고, 상기 게이트 라인(102)과 데이터 라인(111)의 교차점 부근에는 스위칭 소자인 TFT가 형성되어 있다.

또한, 상기 게이트 라인(102)의 일측 끝단에는 게이트 라인(102)에 신호를 인가할 수 있도록 게이트 패드(103)가 형성되고, 상기 데이터 라인(111)의 일측 끝 단과 일정한 간격을 갖고 단락되어 상기 게이트 패드(103)와 동일한 층에 동일한 재료로 데이터 패드(104)가 형성된다.

또한, 상기 데이터 라인(111)과 데이터 패드(104)는 연결 라인(115)을 통해 연결되어 있다.

상기 각각의 데이터 패드(104)는 홀수 라인과 짝수 라인으로 구분하여 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 짝수 라인 테스트 패드(D/E)와, 홀수 라인 테스트 패드(D/O)가 형성되어 있으며, 이외에도 공통전극 테스트 패드(Vcom)가 형성되어 있다.

또한, 상기 데이터 패드(104)와 동일한 방법으로 상기 게이트 패드(103)도 홀수 라인과 짝수 라인으로 구분하여 짝수 라인 테스트 패드(G/E)와 홀수 라인 테스트 패드(G/O)가 형성되어 있다.

여기서, 미설명한 실선 부분은 숏팅 바(shorting bar) 부분이고, 미설명한 A 부분은 데이터 패드(104)와 데이터 라인(111)이 연결되는 부분이다.

따라서 상기와 같이 구성된 본 발명에 의한 액정표시장치는 MPS 검사기를 통하여 박막트랜지스터 어레이 패널의 각 패드에 전압을 인가하여 실제로 박막트랜지스터의 구동시 불량이 되는 어레이를 식별함으로써, 패널의 전기적인 불량을 체크를 하게 된다.

도 7a 내지 도 7f는 도 5의 Ⅵ-Ⅵ선에 따른 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정단면도이다.

도 7a에 도시한 바와 같이, 투명한 절연 기판(100) 상에 금속과 같은 물질을 스퍼터링과 같은 방법으로 증착한 다음, 포토 및 식각공정을 통해 선택적으로 제거하여 게이트 전극(101)을 형성한다. 이때 상기 게이트 전극(101)과 연결되고 제 1 방향을 갖는 게이트 라인(102)과, 상기 게이트 라인(102)의 일측 끝단에 게이트 패드(103)룰 형성함과 동시에 상기 게이트 패드(103)와 일정한 간격을 갖는 데이터 패드(104)를 함께 형성한다.

여기서, 상기 금속과 같은 물질은 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al-Nd 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다.

한편, 본 발명의 실시예에서는 상기 금속 중 Al-Nd를 약 2500Å의 두께로 형성하고 있다.

도 7b에 도시한 바와 같이, 상기 게이트 전극(101) 및 게이트 패드(103) 그리고 상기 데이터 패드(104)를 포함한 절연 기판(100)의 전면에 게이트 절연막(105), 비정질 실리콘층(106a), 그리고 불순물이 도핑된 비정질 실리콘층(106b)을 차례로 증착한다.

여기서, 상기 게이트 절연막(105)은 2000 ~ 4000Å의 두께로 형성하고 있고, 상기 비정질 실리콘층(106a)은 약 1900Å의 두께로 형성하며, 상기 불순물이 도핑된 비정질 실리콘층(106b)은 약 300Å의 두께로 형성한다.

그리고 상기 불순물이 도핑된 비정질 실리콘층(106b)상에 금속막(107)을 CVD 또는 스퍼터링법으로 증착하고, 상기 금속막(107)상에 포토레지스트를 도포한 후, 마스크(하프-톤 마스크)를 이용하여 회절 노광 및 현상 공정으로 포토레지스트 패 턴(108)을 형성한다.

이때, 상기 마스크(하프-톤 마스크)는 빛을 완전히 차단하는 차단영역, 빛이 투과되는 투과영역 그리고 빛이 일정량만 조사되는 슬릿영역으로 구성되어 있다.

따라서, 상기 현상된 포토레지스트 패턴(108)은 서로 다른 두께를 갖고 형성된다.

여기서, 상기 금속막(107)은 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti)등을 포함하는 도전성 금속그룹 중 선택된 하나를 사용한다.

한편, 본 발명에서는 상기 도전성 금속 중 몰리브덴(Mo)을 한 예로 들어 설명하고 있다.

도 7c에 도시한 바와 같이, 상기 포토레지스트 패턴(108)을 마스크로 이용하여 상기 금속막(107), 상기 불순물이 도핑된 비정질 실리콘층(106b), 비정질 실리콘층(106a)을 습식 또는 건식 식각으로 선택적으로 제거한다.

여기서, 상기 게이트 패드(103) 및 상기 데이터 패드 링크(104)의 상부에는 게이트 절연막(105)을 제외하고 상기 습식 또는 건식 식각 공정시 함께 제거된다.

도 7d에 도시한 바와 같이, 상기 포토레지스트 패턴(108)을 O₂ 애싱(ashing)하여 상기 포토레지스트 패턴(108) 중 상대적으로 얇은 두께를 갖는 부분을 제거한다.

이때, 상기 포토레지스트 패턴(108)은 전체적으로 두께가 얇아지게 된다.

이어, 상기 애싱된 포토레지스트 패턴(108)을 마스크로 이용하여 박막트랜지 스터의 채널 영역에 해당되는 상기 금속막(107) 및 상기 불순물이 도핑된 비정질 실리콘층(106b) 및 비정질 실리콘층(106a)을 식각하여 소오스 전극(109) 및 드레인 전극(110) 그리고 액티브층(106)을 형성한다.

이때 상기 소오스 전극(109)과 연결되고 제 2 방향으로 연장되어 상기 게이트 라인(102)과 교차하여 화소영역을 정의하는 데이터 라인(111)을 형성한다.

도 7e에 도시한 바와 같이, 상기 포토레지스트 패턴(108)을 박리하고, 상기 소오스 전극(109) 및 드레인 전극(110)을 포함한 절연 기판(100)의 전면에 보호막(112)을 약 1500Å의 두께로 형성한다.

이어, 포토 및 식각 공정을 통해 상기 드레인 전극(110) 및 상기 데이터 패드(104) 그리고 데이터 라인(111) 및 게이트 패드(103)의 표면이 소정부분 노출되도록 상기 보호막(112)을 선택적으로 제거하여 복수개의 콘택홀(113)을 형성한다.

도 7f에 도시한 바와 같이, 상기 콘택홀(113)을 포함한 절연 기판(100)의 전면에 인듐-틴-옥사이드(ITO : indium-tin-oxide)나 인듐-징크-옥사이드(IZO : indium-zinc-oxide)와 같은 투명 도전 물질을 약 400Å의 두께로 증착하고 패터닝하여 상기 콘택홀(113)을 통해 드레인 전극(110)과 연결되는 화소전극(114)을 형성함과 동시에 상기 데이터 라인(112)과 상기 데이터 패드(104)를 전기적으로 연결하는 연결 라인(115) 및 데이터 패드 단자(116)를 형성하며, 상기 게이트 패드(103)에 연결되는 게이트 패드 단자(117)를 형성한다.

따라서 본 발명은 데이터 패드(104)를 상기 데이터 라인(111)과 함께 형성하지 않고 게이트 라인(102)을 형성할 때 게이트 패드(103)와 동시에 형성함으로써 종래와 같이 그 하부에 액티브층의 잔류물이 남지않고, 셀 내부에서 콘택홀로 데이터 패드(104)와 데이터 라인(111)을 연결함으로써 게이트 패드(103)와 데이터 패드(104)간의 단차를 제거할 수 있다.

한편, 본 발명과 종래의 기술에 기재된 실시예에서 게이트 전극은 AlNd 금속을 사용하고 있고, 소오스 전극 및 드레인 전극은 Mo 금속을 사용하고 있다.

즉, 일반적으로 게이트 전극 및 게이트 패드로 사용되는 AlNd는 드라이 애칭(dry etching) 공정시 식각 가스에 대해 영향을 받지 않지만, 소오스/드레인 전극 및 데이터 패드로 사용되는 Mo는 드라이 애칭시 식각 가스에 대한 영향이 많이 받는다.

따라서 본 발명의 액정표시장치에서는 드라이 에칭시에 식각 가스에 영향을 받지않는 AlNd를 게이트 패드와 데이터 패드로 사용함으로써 드라이 에칭에 의한 콘택홀 형성시 패드의 손상을 방지할 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

이상에서 설명한 바와 같이 본 발명에 의한 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.

즉, 데이터 패드와 게이트 패드를 동일층상에 동일한 금속으로 형성함으로써 두 층간의 단차를 최소화시키어 오버 애싱에 의한 패드부의 손상을 방지할 수 있기 때문에 MPS 검사시 불량에 조기에 검출할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

또한, 상기 데이터 패드를 드라이 에칭시에 식각 가스에 영향을 받지 않는 게이트 패드와 동일한 금속으로 형성함으로써 콘택홀 형성 공정시 식각 가스에 의한 패드부의 손상을 방지할 수 있다.

Claims (7)

1. 절연 기판상에 게이트 전극과 상기 게이트 전극과 연결되는 게이트 라인 및 게이트 패드, 상기 게이트 패드와 일정한 간격을 갖고 상기 게이트 패드와 동일층에 형성되는 데이터 패드와,

   상기 게이트 패드 및 데이터 패드를 포함한 절연 기판의 전면에 형성되는 게이트 절연막과,

   상기 게이트 절연막상에 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 소오스 전극 및 드레인 전극과,

   상기 소오스 전극 및 드레인 전극을 포함한 절연 기판의 전면에 형성되는 보호막과,

   상기 게이트 라인과 데이터 라인이 교차하는 화소영역의 보호막상에 상기 드레인 전극과 전기적으로 연결되게 형성되는 화소전극과,

   상기 보호막 및 게이트 절연막을 관통하여 상기 데이터 라인과 데이터 패드를 전기적으로 연결하는 연결 라인을 포함하여 구성되고,

   상기 데이터 패드는 홀수 라인과 짝수 라인으로 구분하여 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드가 형성되고, 상기 게이트 패드는 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드가 형성되어 있는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서, 상기 게이트 패드와 데이터 패드는 상기 게이트 라인과 동일한 금속인 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서, 상기 연결 라인과 상기 화소전극은 동일한 금속인 것을 특징으로 하는 액정표시장치.
4. 절연 기판상에 게이트 라인, 게이트 전극, 게이트 패드, 데이터 패드를 동시에 형성하는 단계;

   상기 게이트 전극을 포함한 절연 기판의 전면에 게이트 절연막, 반도체층, 금속막을 차례로 형성하는 단계;

   상기 금속막상에 포토레지스트를 도포하고 회절 노광 및 현상하여 서로 다른 두께를 갖는 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 마스크로 상기 금속막, 반도체층을 선택적으로 제거하는 단계;

   상기 포토레지스트 패턴을 애싱하여 포토레지스트 패턴을 선택적으로 제거하는 단계;

   상기 애싱된 포토레지스트 패턴을 마스크로 상기 금속막을 선택적으로 제거하여 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 소오스 전극, 드레인 전극을 형성하는 단계;

   상기 절연 기판의 전면에 보호막을 형성하는 단계;

   상기 드레인 전극 및 상기 게이트 패드 그리고 데이터 패드 및 데이터 라인의 표면이 노출되도록 상기 보호막을 선택적으로 제거하여 복수개의 콘택홀을 형성하는 단계;

   상기 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극 및 상기 데이터 라인과 데이터 패드를 연결하는 연결라인 및 상기 게이트 패드와 데이터 패드에 연결되는 게이트 패드 단자 및 데이터 패드 단자를 형성하는 단계를 포함하여 형성하고,

   상기 데이터 패드는 홀수 라인과 짝수 라인으로 구분하여 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드를 형성하고, 상기 게이트 패드는 홀수 라인은 홀수 라인끼리 그리고 짝수 라인은 짝수 라인끼리 연결하는 홀수 라인 테스트 패드와 짝수 라인 테스트 패드를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
5. 삭제
6. 삭제
7. 삭제

Images