KR101188638B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR101188638B1
KR101188638B1 KR1020050058905A KR20050058905A KR101188638B1 KR 101188638 B1 KR101188638 B1 KR 101188638B1 KR 1020050058905 A KR1020050058905 A KR 1020050058905A KR 20050058905 A KR20050058905 A KR 20050058905A KR 101188638 B1 KR101188638 B1 KR 101188638B1
Authority
KR
South Korea
Prior art keywords
pad
data
gate
line
substrate
Prior art date
Application number
KR1020050058905A
Other languages
English (en)
Other versions
KR20070003154A (ko
Inventor
박광섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050058905A priority Critical patent/KR101188638B1/ko
Publication of KR20070003154A publication Critical patent/KR20070003154A/ko
Application granted granted Critical
Publication of KR101188638B1 publication Critical patent/KR101188638B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로 특히, 3마스크를 이용한 액정표시소자 제조방법에 관한 것이다. 본 발명은 게이트 전극 형성시 제 1 마스크를 사용하고, 소스 및 드레인 전극과 액티브층을 형성함에 있어 제 2 마스크를 사용하고, 컨택홀과 화소전극을 형성함에 있어 제 3 마스크를 적용하여 공정을 단축한다. 또한 본 발명은 게이트 패드 및 데이터 패드를 베어 글래스 상에 형성하고 데이터 패드와 데이터 라인을 이격시켜 형성함으로써 단선발생을 방지한다.
3 마스크, 단선, 횡전계, 데이터 패드

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}
도 1은 일반적인 횡전계 모드 액정표시소자의 단위화소의 평면도.
도 2는 도 1의 단면도.
도 3a~3e는 도 1의 액정표시소자의 제조공정을 나타내는 수순도.
도 4는 본 발명의 액정표시소자의 어레이 기판의 구성을 나타내는 평면도.
도 5는 본 발명의 액정표시소자의 단위화소와 데이터 패드부를 도시한 확대도.
도 6a는 도 5의 절단선 Ⅰ-Ⅰ의 단면도.
도 6b는 도 5의 절단선 Ⅱ-Ⅱ의 단면도.
도 7a~7f는 본 발명의 액정표시소자의 제조공정을 나타내는 수순도.
***********도면의 주요부분에 대한 부호의 설명************
401:게이트 라인 402:데이터 라인
404;게이트 패드 405:데이터 패드
404a:제 1 게이트 패드 404b: 제 2 게이트 패드
405a:제 1 데이터 패드 405b:제 2 데이터 패드
410:화면 표시영역 420:화면 비표시영역
403:박막트랜지스터 406:도전 패드
501:화소전극 502:공통전극
503;공통전극 라인
본 발명은 액정표시소자의 데이터 패드부의 구조 및 그 제조방법에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소형의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점 때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압 의 인가시 시야각이 좁아진다는 문제가 있었다.
이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 횡전계모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.
도 1 및 도 2는 일반적인 횡전계모드 액정표시소자의 구조를 나타낸 것으로, 도 1은 평면도이고 도 2는 도 1의 I-I'선 단면도이다. 도 1을 참조하면, 액정표시패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다.
상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.
화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극 (5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 상부영역에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.
상기와 같이 구성된 횡전계모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.
상기한 구조의 종래 횡전계모드 액정표시소자를 도 2의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.
도 2에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.
또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계(E)가 발생한다.
제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.
상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.
상기한 바와 같이, 횡전계모드 액정표시소자에서는 기판(20)과 게이트절연층(22)에 각각 형성된 공통전극(5)과 화소전극(7)에 의해 액정층(40) 내부에 횡전계(E)가 발생하여 액정층(40) 내부의 액정분자를 구동한다.
도 3(a)～도 3(e)는 상기 구조의 종래 횡전계모드 액정표시소자를 제조하는 방법을 나타내는 도면이다. 이때, 횡전계모드 액정표시소자의 제조방법을 구체적으로 설명하기 위해, 기판을 화소가 형성되어 실제 화상이 구현되는 표시영역과 패드 및 구동소자가 형성되어 표시영역에 신호를 인가하는 패드영역으로 분할하였다.
우선, 도 3(a)에 도시된 바와 같이, 제1기판(20)위에 금속을 적층한 후 제1마스크를 이용하여 표시영역에 게이트전극(11)과 공통전극(5)을 형성하고 패드영역에 게이트패드(52)를 형성한다.
이어서, 도 3(b)에 도시된 바와 같이, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)을 형성한 후, 반도체층을 형성하고 제2마스크를 이용하여 상기 반도체층를 패터닝하여 상기 게이트절연층(22) 위에 액티브층(12)을 형성한다. 이때, 도면에는 도시하지 않았지만, 상기 액티브층(12)위에는 오믹컨택층(ohmic contact layer)이 더 형성된다.
그 후, 도 3(c)에 도시된 바와 같이, 금속을 적층하고 제3마스크를 이용해 금속을 식각하여 반도체층(12) 위에 소스전극(13) 및 드레인전극(14)을 형성하고 게이트절연층(22) 위에 화소전극(7)을 형성한다.
이어서, 도 3(d)에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)을 형성한 후 제4마스크를 이용하여 패드영역의 보호층(24) 및 게이트절연층(22)을 식각하여 게이트패드(52)를 노출시킨다. 그리고, 상기 보호층(24) 위에 ITO(Indium Tin Oxide)와 같은 투명한 도전물질을 적층한 후 제5마스크를 이용하여 식각하여 상기 게이트패드(52) 위에 투명도전층(54)을 형성한다. 상기 투명도전층(54)을 형성하는 이유는 공정시 게이트패드(52)가 산소중에 노출되어 산화되는 것을 방지하기 위한 것이다.
이어서, 도 3(e)에 도시된 바와 같이, 상기 제2기판(30)에 화상비표시영역으로 투과되는 광을 차단하기 위한 블랙매트릭스(32)와 실제 컬러를 구현하기 위한 컬러필터층(34)을 형성한 후, 상기 제1기판(20) 및 제2기판(30)을 합착하고 제1기판(20) 및 제 2기판(30) 사이에 액정층(40)을 형성하여 횡전계모드 액정표시소자를 완성한다.
상술한 바와 같이, 종래 횡전계모드 액정표시소자 제조방법에서는 게이트전극 및 공통전극 형성용 마스크, 반도체층 형성용 마스크, 소스/드레인전극 및 화소 전극 형성용 마스크, 보호층 식각용 마스크, 투명도전층 형성용 마스크 등 총 5개의 마스크가 필요하게 된다. 따라서, 종래 횡전계모드 액정표시소자 제조공정에서는 공정이 복잡하게 되고 제조비용이 증가할 뿐만 아니라 대규모의 설치비용을 필요로 하는 문제가 있었다.
그러므로 본 발명은 횡전계모드의 액정표시소자를 제조함에 있어서 사용되는 마스크 수를 줄여 공정을 단순화하는 것을 목적으로 한다. 특히 본 발명은 3 마스크를 사용하여 액정표시소자를 형성하는 것을 목적으로 한다. 또한 3마스크 사용하여 액정표시소자를 형성함에 있어 배선들간의 단선이 발생하는 것을 방지하는 액정표시소자 구조 및 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 위해 본 발명은 화면 표시영역과 화면 비표시영역을 구비하는 어레이기판과; 상기 화면 표시영역에 형성되는 복수의 게이트 라인 및 상기 게이트 라인과 수직 교차하는 복수의 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 일단과 연결되며 상기 화면 비표시영역의 기판 상에 형성되는 게이트 패드 및 데이터 패드와; 상기 데이터 라인의 일단과 상기 데이터 패드의 일단을 노출시키고, 상기 데이터 패드와 데이터 라인을 서로 연결시키는 점핑 홀과; 상기 점핑 홀에 형성되어 상기 데이터 라인 및 데이터 패드를 전기적으로 연결시키는 도전 패드를 구비하며, 상기 점핑 홀이 형성되는 영역의 데이터 라인과 상기 데이터 패드는 서로 분리되어 있고 상기 도전 패드에 의해 서로 연결되는 것을 특징으로 하는 액정표시소자를 제공한다.
상기 게이트 패드와 상기 데이터 패드는 동일 층상에 형성되는 것을 특징으로 한다.
삭제
상기 데이터 패드와 상기 데이터 라인은 절연층을 개재한 채 서로 분리되며 상기 점핑 홀이 형성된 영역에서 상기 도전 패드에 의해 서로 연결되는 것을 특징으로 한다.
상기 도전 패드는 투명전극으로 구성되는 것을 특징으로 한다.
상기 액정표시소자는 상기 게이트 라인 및 데이터 라인에 의해 정의되는 단위화소들과; 상기 단위화소들 마다 형성되는 스위칭 소자와; 상기 스위칭 소자와 연결되며 상기 어레이 기판상에 형성되는 화소전극과; 상기 화소전극과 서로 평행한 공통전극을 더 구비하는 것을 특징으로 한다.
한편, 상기 본 발명은 화면 표시영역과 화면 비표시영역을 구비하는 기판의 상기 화면 표시영역에 게이트 라인, 상기 게이트 라인에 평행한 공통전극 라인, 상기 공통전극 라인으로 부터 분기하는 공통전극을 형성하고, 상기 화면 비표시영역에 제 1 게이트 패드 및 제 1 데이터 패드를 형성하는 단계와; 상기 게이트 라인 상에 게이트 절연층을 형성하는 단계와; 상기 게이트 절연층상에 반도체층 및 도전층을 차례로 형성하는 단계와; 상기 도전층 및 반도체층을 패터닝하여 액티브층, 소스 및 드레인 전극 및 데이터 라인을 형성하는 단계와; 상기 소스/드레인 전극 및 데이터 라인을 덮는 패시베이션층을 형성하는 단계와; 상기 패시베이션 층상에 상기 제 1 데이터 패드의 일단 및 상기 데이터 라인의 일단을 노출시키는 제 1 컨택홀과, 상기 드레인 전극을 노출시키는 제 2 컨택홀을 포함하는 다수의 컨택홀을 형성하는 단계와; 상기 패시베이션 층상에 상기 제 2 컨택홀을 통해 상기 드레인 전극과 연결되는 화소전극과 상기 제 1 컨택홀을 통해 상기 데이터 패드 및 상기 데이터 라인을 연결하는 도전 패드를 형성하는 단계를 포함하며, 상기 제1 컨택홀이 형성되는 영역의 데이터 라인과 상기 데이터 패드는 서로 분리되어 있고 상기 도전 패드에 의해 서로 연결되는 것을 특징으로 하는 액정표시소자 제조방법을 제공한다.
상기 액정표시소자 제조방법은 상기 컨택홀들을 형성하는 단계에서 상기 제 1 게이트 패드 및 상기 제 1 데이터 패드를 노출시키는 컨택홀들과 상기 화소전극이 형성되는 음각패턴이 더 형성되는 것을 특징으로 한다.
또한, 상기 화소전극 및 도전 패드가 형성되는 단계에서 상기 제 1 게이트 패드와 연결되는 제 2 게이트 패드와 상기 제 2 데이터 패드와 연결되는 제 2 데이터 패드가 형성되는 것을 특징으로 한다.
또한, 상기 컨택홀들을 형성하는 단계에서 상기 패시베이션층과 상기 패시베이션층 아래의 반도체층과 게이트 절연층을 포함하는 다수의 박막이 제거되어 기판이 노출되는 것을 특징으로 한다.
본 발명은 3 마스크를 사용하여 액정표시소자를 제조하는 것을 특징으로 한다. 또한 상기 공정 중에서 발생되는 단선의 문제를 해결하는 배선 구조 및 그 제조 방법을 제공한다.
구체적으로 본 발명은 게이트 라인 및 공통 전극 라인을 형성하는 단계에서 제 1 마스크가 사용되며, 액티브층 및 소스/드레인 전극이 형성되는 단계에서 회절마스크인 제 2 마스크가 사용되며, 패시베이션층상에 컨택홀을 형성하고 화소전극을 형성하는 단계에서 리프트 오프공정과 함께 제 3 마스크를 사용하여 액정표소자 를 형성한다.
또한 본 발명은 제 3 마스크를 사용하여 컨택홀을 형성하는 단계에서 데이터 패드 및 데이터 라인 간에 단선이 발생하는 문제를 해결하기 위해 데이터 라인과 데이터 패드가 서로 분리되는 구조를 가지도록 한다. 또한 컨택홀을 형성하는 단계에서 상기 서로 분리된 데이터 라인과 데이터 패드를 도전 패드를 통해 서로 연결시켜 준다.
이하 본 발명의 어레이 기판의 상세한 구조를 도 4 및 5를 참조하여 살펴본다. 본 발명은 화소전극과 공통전극이 어레이 기판상에 형성되는 횡전계 모드의 액정표시소자를 예시한다.
도 4를 참조하면, 본 발명의 어레이 기판은 단위화소들이 배열되는 화면 표시영역(410)과 상기 화면 표시영역의 외곽에 형성되는 화면 비표시영역(420)이 형성된다.
상기 화면 표시영역(410)에는 복수의 게이트 라인(401)과 상기 게이트 라인(402)과 수직 교차하는 복수의 데이터 라인(402)이 형성되어 있다. 상기 게이트 라인(401) 및 데이터 라인(402)에 의해 단위화소(420)들이 정의된다.
그러므로 상기 단위화소(420)들은 어레이 기판상에 매트릭스 형태로 배열된다.
상기 단위화소(420) 내에는 단위화소를 구동시키는 스위칭 소자인 박막트랜지스터(403)와 상기 박막트랜지스터(403)와 연결되는 화소전극(미도시)이 형성된다. 또한 상기 화소전극과 서로 평행한 공통전극이 더 형성되어 화소전극과 공통전 극 사이에서 횡전계가 형성된다.
한편, 상기 화면 비표시영역(420)에는 게이트 라인(401) 및 데이터 라인(402)에 신호를 제공하는 패드(pad)들이 형성된다. 상기 패드들은 게이트 라인(401)과 각각 연결되는 게이트 패드(404)와 상기 데이터 라인(402)과 연결되는 데이터 패드(405)를 포함한다.
상기 게이트 패드(404)는 게이트 라인(401)의 일 단에서 게이트 라인(401)과 일체로 형성된다.
또한, 상기 데이터 패드(405)는 상기 데이터 라인(402)과 분리되어 형성된다. 상기 분리된 데이터 라인(402) 및 데이터 패드(405)는 도전 패드(406)에 의해 전기적으로 연결되어 있다. 상기 데이터 라인(402) 및 상기 데이터 패드(405)가 서로 분리되어 형성되므로써 패시베이션 층에 컨택홀을 형성할 때 데이터 패드에 언더 컷(under cut)이 발생하더라도 언더 컷은 단지 한 방향에서만 발생하므로 단선을 방지할 수 있다.
한편, 상기 게이트 패드(404)는 베어 글래스 위에 형성되는 제 1 게이트 패드(404a)와 상기 제 1게이트 패드(404a)상에 형성되는 다수의 절연층을 뚫고 상기 제 1 게이트 패드(404a)에 연결되는 제 2 게이트 패드(404b)로 구성된다.
또한, 상기 데이터 패드(405)는 베어 글래스 위에 형성되는 제 1 데이터 패드(404a)와 상기 제 1 데이터 패드(405a)상에 형성되는 다수의 절연층을 뚫고 상기 제 1 데이터 패드(405a)에 연결되는 제 2 데이터 패드(405b)로 구성된다.
상기 제 1 게이트 패드(404a) 및 제 1 데이터 패드(405a)는 동일한 물질로 구성될 수 있다. 상기 물질은 몰리브덴, 알루미늄합금 일 수 있다.
이하, 도 5를 참조하여 본 발명의 단위화소와 패드부의 구조를 더 자세히 살펴본다.
본 발명은 화소전극과 공통전극이 동일 기판상에 형성되는 횡전계 모드의 액정표시소자를 예시하고 있다.
도 5를 참조하면, 화면 표시영역에 형성되는 게이트 라인(401)과 상기 게이트 라인(401)과 수직한 데이터 라인(402)의해 단위화소가 정의된다.
상기 단위화소내의 일측에는 박막트랜지스터(403)이 형성된다. 상기 박막트랜지스터(403)은 화소내에 형성되는 화소전극(501)과 연결된다. 상기 화소전극(501)의 데이터 라인과 평행한 복수의 서브 화소전극을 구비할 수 있다.
또한, 상기 단위화소내에는 상기 게이트 라인(401)과 평행한 공통전극 라인(503)이 더 형성된다. 또한 상기 공통전극 라인(503)으로 부터 분기하는 적어도 하나의 공통전극(502)이 단위화소내에 형성된다. 상기 공통전극(502)과 상기 화소전극(501)은 서로 평행하며 상기 공통전극(502)과 화소전극(501)사이에 횡전계가 형성된다.
상기 화소전극(501)은 단위화소상에 형성되는 패시베이션층이 절개되어 형성되는 음각 패턴내에 형성되므로서 실질적으로는 베어 글래스 상에 형성되게 된다.
상기 패시베이션층을 절개하여 형성되는 음각 패턴은 드레인 전극을 노출시키는 컨택홀이 형성되는 단계에서 이루어 질 수 있다.
상기 음각 패턴의 형성공정은 이후 설명되는 제조 방법에서 더욱 자세히 설 명될 것이다.
한편, 상기 화면 비표시영역에 형성되는 패드, 특히 데이터 패드(405)는 상기 게이트 라인과 동일층상에 형성되는 제 1 데이터 패드(405a)와 상기 화소전극이 형성되는 단계에서 형성되는 제 2 데이터 패드(405b)를 포함하여 구성될 수 있다. 상기 제 1 데이터 패드(405a) 및 제 2 데이터 패드(405b)는 상기 제 1 데이터 패드(405a) 상에 형성되는 컨택홀을 통해 서로 연결된다.
특히, 상기 데이터 패드(405)는 데이터 라인(402)과 서로 분리되어 형성된다. 분리되어 형성되는 상기 데이터 라인(402) 및 데이터 패드(405)는 도전 패드(406)에 의해 서로 연결된다. 또한 상기 데이터 라인(402)은 게이트 절연층상에 형성되고 상기 데이터 패드의 제 1 데이터 패드(405a)는 베어 글래스 기판상에 형성되기 때문에, 즉 서로 다른 층상에 형성되기 때문에 서로 연결하기 위해서는 상기 데이터 라인(402)의 일 단과 상기 제 1 데이터 패드(405a)의 일 단을 노출시키는 컨택홀이 더 형성된다. 상기 컨택홀을 통해 상기 데이터 라인(402)와 제 1 데이터 패드(405a)는 서로 연결된다.
상기 구조에서 상기 데이터 라인(402)은 건식각되지않는 알루미늄 합금으로 구성될 수 있고, 상기 데이터 패드(405)는 건식각될 수 있는 몰리브덴일 수 있다.
그러므로 상기 패시베이션층 및 절연층에 건식각에 의해 컨택홀이 형성될 때 상기 데이터 패드에 언더 컷이 발생하더라도 언더 컷은 단지 데이터 패드 영역에서만 발생하므로 언더 컷에 의한 단선을 방지할 수 있다.
이하, 도 6a 및 6b를 참조하여 본 발명의 단위화소의 단면구조를 살펴본다.
도 6a는 도 5의 절단선Ⅰ-Ⅰ에 의한 단위화소의 단면도이며, 도 6b는 도 5의 절단선 Ⅱ-Ⅱ에 의한 데이터 패드의 단면도이다.
도 6a를 참조하면, 단위화소 내에는 박막트랜지스터가 형성되어 있다. 상기 박막트랜지스터는 게이트 라인으로 부터 분기하는 게이트 전극(602)와 반도체로 구성되는 액티브층(605)와 데이터 라인과 연결되는 소스 전극(606a)와 상기 소스 전극과 대응며 상기 액티브층(605)와 연결되는 드레인 전극(606b)포함하여 구성된다.
단위화소 내에는 상기 게이트 전극(602)과 동시에 형성되는 공통전극(502)이 더 형성되어 있다.
한편, 상기 박막트랜지스터는 패시베이션층(604)에 의해 보호되는데, 상기 단위화소내의 패시베이션층(604)에는 음각의 패턴이 형성되고 그 음각의 패턴내에 화소전극(501)이 형성되어 있다. 상기 화소전극(501)은 단위화소내에서 적어도 하나이상 형성되는며 상기 공통전극(502)와 서로 평행하게 형성된다.
상기 음각의 패턴은 베어 글래스인 기판(601)이 노출되도록 식각되어 있으며 그 결과, 상기 화소전극(501)은 기판(601)상에 형성된다.
상기 음각의 패턴 및 화소전극은 리프트 오프 공정을 통해 하나의 마스크로 형성된다.
한편, 도 6b를 참조하면, 데이터 패드(405)는 데이터 라인(402)과 서로 분리되어 형성되어 있다. 또한, 상기 데이터 패드(405)는 기판(601) 상에 형성되는 제 1 데이터 패드(405a)와 상기 패시베이션층(604)에 형성된 컨택홀을 통해 상기 제 1 데이터 패드(405a)에 연결되는 제 2 데이터 패드(405b)를 포함한다.
상기 제 1 데이터 패드(405)는 기판(601)상에 형성되고 상기 데이터 라인(402)은 게이트 절연층(603)상에 형성되며 또한 서로 분리되어 있기 때문에 전기적으로 절연되어 있다. 그러므로 상기 데이터 라인(402) 및 데이터 패드(405)를 서로 연결시키기 위해 도전 패드(406)가 형성된다. 상기 도전 패드(406)은 화소전극 물질과 동일한 투명전극 물질로 구성될 수 있다.
상기 도전 패드(406)은 컨택홀(610)내에 노출되는 데이터 라인(402)와 제 1 데이터 패드(405a)를 서로 연결하여 데이터 패드로부터 인가되는 데이터 신호를 데이터 라인으로 인가한다.
한편, 상기 데이터 라인(402)의 일 단과 데이터 패드(405)의 일 단을 노출시키는 컨택홀(610)과, 상기 제 1 데이터 패드(405a)를 노출시키는 컨택홀(620)은 상기 화소전극이 형성될 음각 패턴 및 드레인 전극을 노출시키는 컨택홀이 형성되는 단계에서 동시에 형성될 수 있다.
이하, 도 7a~7f를 참조하여 본 발명의 액정표시소자 제조방법을 살펴본다. 설명의 편의상 단위화소와 데이터 패드의 형성공정만 도시한다.
도 7a를 참조하면, 유리와 같은 투명한 기판(601)상에 게이트 라인 및 상기 게이트 라인으로부터 분기하는 게이트 전극(602)과, 상기 게이트 라인과 평행하게 형성되는 공통전극 라인 및 상기 공통전극 라인으로 부터 분기하는 적어도 하나의 공통전극(502)와 화면 비표시영역에 형성되는 제 1 게이트 패드 및 제 1 데이터 패드(405a)를 형성한다.
상기 패턴들은 기판상에 금속과 같은 메탈층을 형성한 다음, 제 1 마스크를 이용한 사진식각 공정을 통해 이루어 질 수 있다. 본 발명은 상기 패턴들을 형성하는 물질로 몰리브덴을 사용한다. 몰리브덴은 패드부를 형성함에 있어 상기 몰리브덴과 접촉하는 제 2 패드와 오믹 컨택 특성이 우수하다.
상기 금속 패턴들을 형성한 다음, 상기 기판상에 게이트 절연층(603)을 형성한다. 상기 게이트 절연층(603)은 실리콘 질화층 또는 실리콘 산화층일 수 있다.
이어서, 도 7b를 참조하면, 상기 게이트 절연층(603) 상에 화학기상증착 방법등에 의해 반도체층(701)과 오믹 컨택층(702)과, 스퍼터링 방법에 의해 도전층(703)을 차례로 형성한다.
상기 도전층(703)은 몰리브덴 또는 알루미늄 합금일 수 있으며, 도전성의 가지는 임의의 금속층일 수 있다. 상기 도전층은 가능한 건식식각에 견디는 도전층인 것이 바람직하다.
이어서, 도 7c를 참조하면, 상기 도전층(703)층 상에 포토레지스트를 도포하고 회절마스크인 제 2 마스크를 적용하여 액티브층(605)와 소스(606a) 및 드레인 전극(606b)을 형성한다. 상기 공정은 상기 도전층상에 포토레지스트를 도포하는 것과, 상기 포토레지스트에 회절마스크인 제 2 마스크를 적용하여 회절노광하는 것과, 상기 회절노광된 포토레지스트를 패터닝하는 것과, 상기 포토레지스트 패턴을 마스크로 적용하여 상기 도전층과 반도체층을 패터닝하여 액티브층을 정의하는 것과, 상기 포토레지스트 패턴을 에싱하는 것과, 상기 에싱된 포토레지스 패턴을 마스크로 적용하여 소스 및 드레인 전극을 형성하는 것을 포함하여 이루어 질 수 있다.
상기 소스 및 드레인 전극이 형성되는 공정에서 상기 소스 전극과 연결되는 데이터 라인(402)가 형성된다.
이어서, 도 7d를 참조하면, 상기 소스 및 드레인 전극이 형성된 기판상에 패시베이션층(604)을 형성한다. 상기 패시베이션층은 투명한 절연성의 유기막 또는 무기막일 수 있다.
이어서, 상기 패시베이션층 상에 포토레지스트를 도포하고 제 3 마스크를 적용하여 컨택홀을 형성한다.
상기 컨택홀은 드레인 전극을 노출시키는 컨택홀과, 화소전극이 형성되는 음각패턴과, 제 1 게이트 패드 및 제 1 데이터 패드를 노출시는 컨택홀과, 상기 제 1 데이터 패드의 일 단과, 데이터 라인의 일 단을 노출시키는 컨택홀을 포함한다.
상기 제 3 마스크를 적용한 포토 공정을 통해 컨택홀들의 패턴이 결정되고, 상기 포토레지스트 패턴(704)을 마스크로 적용하여 보호층(604)과, 게이트 절연층(603)을 제거하여 기판을 노출시킨다.
상기 공정에서 드레인 전극은 내 건식각 특성을 가지므로 남고 몰리브덴층을 건식각에 의해 제거된다.
이어서, 도 7e를 참조하면, 상기 포토레지스트 패턴(704)을 그대로 남긴 채, 상기 포토레지스트 패턴 및 컨택홀내에 ITO등의 투명전극층(708)을 형성한다. 상기 공정에서 제 1 데이터 패드(405a)에는 투명전극층이 접촉된다.
이어서, 상기 포토레지스트 패턴(704)와 그 상부에 형성되는 투명전극층(708)을 리프트 오프 공정을 통해 동시에 제거한다. 리프트 오프 공정은 포토레지 스트 패턴을 스트립 공정을 통해 제거하면서 그 상부의 도전층을 동시에 제거하는 공정이다. 상기 공정은 스트립되는 유기막과 그 상부에 형성되는 박막을 제거하는데 유리한 공정이다.
리프트 오프 공정의 결과, 도 7f를 참조하면, 상기 기판상에는 음각패턴내 형성되는 화소전극(501)과 제 2 게이트 패드 및 제 2 데이터 패드들이 남게 된다.
그러므로 상기 화소전극(501)은 상기 공통전극과 동일한 층상에 형성된다.
상기에서 살핀 바와 같이, 제 3 마스크를 적용하여 컨택홀을 형성하는 단계에서 내 건식 특성을 가지는 소스 및 드레인 전극과 데이터 전극은 컨택홀 내에 남게 되고 몰리브덴은 일부 식각이 이루어지지만, 건식각 시간이 짧아 언더 컷이 없거나 적게 발생한다. 비록 언더 컷이 발생하더라도 언더 컷은 단지 데이터 패드부에서만 발생하므로 도전패드가 상기 데이터 패드부와 데이터라인을 연결하는데 단선의 문제는 종래에 비해 줄어든다.
그러므로 상기 컨택홀 내에 투명전극을 스퍼터링하면 단선없이 양호한 배선을 형성할 수 있다.
본 발명은 상기에서 살핀 바와 같이, 3개의 마스크만을 사용하여 액정표시소자의 제조공정을 단축하였으며, 데이터 라인과 데이터 패드를 분리하여 구성함으로써 컨택홀 형성공정에서 단선이 발생하는 것을 방지할 수 있다.
상기 마스크 공정을 줄임으로써 노광,현상 및 스트립 공정등의 부수적 공정을 줄일 수 있어 생산성을 향상시키고 친 환경적인 액정표시소자 제조공정을 이룰 수 있다.

Claims (10)

  1. 화면 표시영역과 화면 비표시영역을 구비하는 어레이기판과;
    상기 화면 표시영역에 서로 수직으로 교차하도록 형성되어 복수의 단위 화소를 정의하는 복수의 게이트 라인 및 데이터 라인과;
    각각의 단위화소에 형성된 스위칭 소자와;
    어레이기판상에 형성된 패시베이션층과;
    상기 패시베이션층에 형성되어 어레이기판을 외부로 노출시키는 복수의 컨택홀과;
    상기 어레이 기판의 단위화소에 형성되는 화소전극과;
    상기 어레이기판의 단위화소에 형성되어 화소전극과 서로 평행한 공통전극과;
    상기 게이트 라인 및 데이터 라인의 일단과 연결되며 상기 화면 비표시영역의 기판 상에 형성되는 게이트 패드 및 데이터 패드와;
    상기 데이터 라인의 일단과 상기 데이터 패드의 일단을 노출시키고, 상기 데이터 패드와 데이터 라인을 서로 연결시키는 점핑 홀과;
    상기 점핑 홀의 내부 벽면 및 어레이기판 위에 형성되어 점핑홀의 내부 측면을 통해 노출되는 상기 데이터 라인의 단면과 점핑홀에 의해 노출되는 데이터 패드의 상면을 전기적으로 연결시키는 도전 패드를 구비하며,
    상기 화소전극은 컨택홀 내부 벽면 및 어레이기판 위에 형성되는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서, 상기 게이트 패드와 상기 데이터 패드는 동일 층상에 형성되는 것을 특징으로 하는 액정표시소자.
  3. 삭제
  4. 제 1 항에 있어서, 상기 데이터 패드와 상기 데이터 라인은 절연층을 개재한 채 서로 분리되며 상기 점핑 홀이 형성된 영역에서 상기 도전 패드에 의해 서로 연결되는 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서, 상기 도전 패드는 투명전극으로 구성되는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서, 상기 게이트 라인 및 데이터 라인에 의해 정의되는 단위화소들과;
    상기 단위화소들 마다 형성되는 스위칭 소자와;
    상기 스위칭 소자와 연결되며 상기 어레이 기판상에 형성되는 화소전극과;
    상기 화소전극과 서로 평행한 공통전극을 더 구비하는 것을 특징으로 하는 액정표시소자.
  7. 화면 표시영역과 화면 비표시영역을 구비하는 기판의 상기 화면 표시영역에 게이트 라인, 상기 게이트 라인에 평행한 공통전극 라인, 상기 공통전극 라인으로 부터 분기하는 공통전극을 형성하고, 상기 화면 비표시영역에 제 1 게이트 패드 및 제 1 데이터 패드를 형성하는 단계와;
    상기 게이트 라인 상에 게이트 절연층을 형성하는 단계와;
    상기 게이트 절연층상에 반도체층 및 도전층을 차례로 형성하는 단계와;
    상기 도전층 및 반도체층을 패터닝하여 액티브층, 소스 및 드레인 전극 및 데이터 라인을 형성하는 단계와;
    상기 소스/드레인 전극 및 데이터 라인을 덮는 패시베이션층을 형성하는 단계와;
    상기 패시베이션 층상에 포토레지스트패턴을 형성하고 이를 이용하여 상기 제 1 데이터 패드의 일단 및 상기 데이터 라인의 일단을 노출시키는 제 1 컨택홀과, 상기 드레인 전극을 노출시키는 제 2 컨택홀 및 기판을 노출시키는 음각패턴을 포함하는 다수의 컨택홀을 형성하는 단계와;
    상기 포토레지스트패턴이 형성된 기판에 투명도전물질을 적층하여 포토레지스트패턴 상부 및 컨택홀 내부에 투명도전층을 형성하는 단계와;
    상기 포토레지스트패턴 및 그 상부의 투명도전층을 리프트오프에 의해 제거하여, 상기 패시베이션 층의 음각패턴 벽면 및 기판 위에 상기 제 2 컨택홀을 통해 상기 드레인 전극과 연결되는 화소전극을 형성하고 상기 제 1 컨택홀을 통해 상기 데이터 패드 및 상기 데이터 라인을 연결하는 도전 패드를 형성하는 단계를 포함하며,
    상기 제1 컨택홀이 형성되는 영역의 데이터 라인과 상기 데이터 패드는 서로 분리되어 있고 상기 도전 패드에 의해 서로 연결되는 것을 특징으로 하는 액정표시소자 제조방법.
  8. 삭제
  9. 제 7 항에 있어서, 상기 화소전극 및 도전 패드가 형성되는 단계에서
    상기 제 1 게이트 패드와 연결되는 제 2 게이트 패드와 상기 제 2 데이터 패드와 연결되는 제 2 데이터 패드가 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
  10. 제 7 항에 있어서, 상기 컨택홀들을 형성하는 단계에서
    상기 패시베이션층과 상기 패시베이션층 아래의 반도체층과 게이트 절연층을 포함하는 다수의 박막이 제거되어 기판이 노출되는 것을 특징으로 하는 액정표시소자 제조방법.
KR1020050058905A 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법 KR101188638B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058905A KR101188638B1 (ko) 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058905A KR101188638B1 (ko) 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070003154A KR20070003154A (ko) 2007-01-05
KR101188638B1 true KR101188638B1 (ko) 2012-10-09

Family

ID=37870049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058905A KR101188638B1 (ko) 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101188638B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013255A (ko) * 2000-08-14 2002-02-20 구본준, 론 위라하디락사 액정표시장치용 어레이패널 및 그의 제조방법
KR20040084597A (ko) * 2003-03-29 2004-10-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050035686A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조 방법
KR20050060293A (ko) * 2003-12-16 2005-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013255A (ko) * 2000-08-14 2002-02-20 구본준, 론 위라하디락사 액정표시장치용 어레이패널 및 그의 제조방법
KR20040084597A (ko) * 2003-03-29 2004-10-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050035686A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조 방법
KR20050060293A (ko) * 2003-12-16 2005-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20070003154A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
KR101049001B1 (ko) 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5627179B2 (ja) 最小面積の液晶表示素子
KR100978265B1 (ko) 액정표시장치 및 그 제조방법
KR100922272B1 (ko) 액정 표시 패널의 제조 방법 및 액정 표시 패널
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
US10790320B2 (en) Manufacturing method of array substrate
US10712594B2 (en) Flat display panel and method of manufacturing the same
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR101832270B1 (ko) 액정표시소자 및 그 제조방법
JP2011227294A (ja) 表示装置及びその製造方法
JP6943361B2 (ja) Ｃｏａ型液晶パネルの製造方法及びｃｏａ型液晶パネル
KR101208972B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR101188638B1 (ko) 액정표시소자 및 그 제조방법
KR20080003085A (ko) 횡전계모드 액정표시소자 및 그 제조방법
US20130102115A1 (en) Method for manufacturing active matrix substrate
KR101166369B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR101067937B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20130020067A (ko) 표시장치 및 그 제조방법
KR20070075819A (ko) 표시 장치 및 그 제조 방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR100848553B1 (ko) 게이트패드의 파손이 방지된 액정표시소자 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7