KR101166369B1

KR101166369B1 - 횡전계모드 액정표시소자 및 그 제조방법

Info

Publication number: KR101166369B1
Application number: KR1020040041468A
Authority: KR
Inventors: 조흥렬; 남승희
Original assignee: 엘지디스플레이 주식회사
Priority date: 2004-06-07
Filing date: 2004-06-07
Publication date: 2012-07-23
Also published as: KR20050116307A

Abstract

본 발명에 따른 횡전계모드 액정표시소자 제조방법은 제1기판상에 게이트전극 및 복수의 금속층을 형성하는 단계와, 제1기판상에 게이트절연층을 형성하는 단계와, 상기 게이트절연층 위에 반도체층, 소스전극 및 드레인전극을 형성하는 단계와, 제1기판상에 보호층을 형성하는 단계와, 상기 금속층 위에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 투명한 공통전극 및 화소전극을 형성하는 단계로 구성된다. 금속층은 공통전극 및 화소전극 보다 작은 폭으로 형성되어 공통전극 및 화소전극을 통해 빛이 새는 것을 방지한다.

횡전계모드, 3마스크, 리프트오프, 빛샘, 개구율

Description

횡전계모드 액정표시소자 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}

도 1(a)는 종래 횡전계모드 액정표시소자의 평면도.

도 1(b)는 도 1(a)의 I-I'선 단면도.

도 2(a)～도 2(e)는 종래 IPS모드 액정표시소자의 제조방법을 나타내는 도면.

도 3(a)～도 3(g)는 본 발명에 따른 IPS모드 액정표시소자의 제조방법을 나타내는 도면.

도 4(a)는 공통전극 및 화소전극 사이에 형성된 횡전계를 나타내는 도면.

도 4(b)는 도 3(g)의 A영역 확대도.

도 5는 본 발명에 따른 IPS모드 액정표시소자의 구조를 나타내는 평면도.

도 6은 본 발명에 따른 IPS모드 액정표시소자의 다른 구조를 나타내는 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

103 : 게이트라인 104 : 데이터라인

105 : 공통전극 107 : 화소전극

110 : 박막트랜지스터 111 : 게이트전극

112 : 반도체층 113 : 소스전극

114 : 드레인전극 120,130 : 기판

122 : 게이트절연층 124 : 보호층

170 : 금속층

본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 공정이 단순화되고 제조비용을 절감할 수 있으며, 빛샘현상에 의한 화질불량을 방지할 수 있는 횡전계모드 액정표시소자 및 그 제조방법에 관한 것이다.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점 때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에 서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.

도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1(a)는 평면도이고 도 1(b)는 도 1(a)의 I-I'선 단면도이다. 도 1(a)에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다.

상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데 이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 상부영역에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.

상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.

상기한 구조의 종래 IPS모드 액정표시소자를 도 1(b)의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.

도 1(b)에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계(E)가 발생한다.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.

상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.

상기한 바와 같이, IPS모드 액정표시소자에서는 기판(20)과 게이트절연층(22)에 각각 형성된 공통전극(5)과 화소전극(7)에 의해 액정층(40) 내부에 횡전계(E)가 발생하여 액정층(40) 내부의 액정분자를 구동한다.

도 2(a)～도 2(e)는 상기 구조의 종래 IPS모드 액정표시소자를 제조하는 방법을 나타내는 도면이다. 이때, IPS모드 액정표시소자의 제조방법을 구체적으로 설명하기 위해, 기판을 화소가 형성되어 실제 화상이 구현되는 표시영역과 패드 및 구동소자가 형성되어 표시영역에 신호를 인가하는 패드영역으로 분할하였다.

우선, 도 2(a)에 도시된 바와 같이, 제1기판(20)위에 금속을 적층한 후 제1마스크를 이용하여 표시영역에 게이트전극(11)과 공통전극(5)을 형성하고 패드영역 에 게이트패드(52)를 형성한다. 이어서, 도 2(b)에 도시된 바와 같이, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)을 형성한 후, 반도체를 적층하고 제2마스크를 이용하여 상기 반도체를 패터닝하여 상기 게이트절연층(22) 위에 반도체층(12)을 형성한다. 이때, 도면에는 도시하지 않았지만, 상기 반도체층(12)위에는 오믹컨택층(ohmic contact layer)이 형성된다.

그 후, 도 2(c)에 도시된 바와 같이, 금속을 적층하고 제3마스크를 이용해 금속을 식각하여 반도체층(12) 위에 소스전극(13) 및 드레인전극(14)을 형성하고 게이트절연층(22) 위에 화소전극(7)을 형성한다. 이어서, 도 2(d)에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)을 형성한 후 제4마스크를 이용하여 패드영역의 보호층(24) 및 게이트절연층(22)을 식각하여 게이트패드(52)를 노출시킨다. 그리고, 상기 보호층(24) 위에 ITO(Indium Tin Oxide)와 같은 투명한 도전물질을 적층한 후 제5마스크를 이용하여 식각하여 상기 게이트패드(52) 위에 투명도전층(54)을 형성한다. 상기 투명도전층(54)을 형성하는 이유는 공정시 게이트패드(52)가 산소중에 노출되어 산화되는 것을 방지하기 위한 것이다.

이어서, 도 2(e)에 도시된 바와 같이, 상기 제2기판(30)에 화상비표시영역으로 투과되는 광을 차단하기 위한 블랙매트릭스(32)와 실제 컬러를 구현하기 위한 컬러필터층(34)을 형성한 후, 상기 제1기판(20) 및 제2기판(30)을 합착하고 제1기판(20) 및 제2기판(30) 사이에 액정층(40)을 형성하여 IPS모드 액정표시소자를 완성한다.

상술한 바와 같이, 종래 IPS모드 액정표시소자 제조방법에서는 게이트전극 및 공통전극 형성용 마스크, 반도체층 형성용 마스크, 소스/드레인전극 및 화소전극 형성용 마스크, 보호층 식각용 마스크, 투명도전층 형성용 마스크 등 총 5개의 마스크가 필요하게 된다. 따라서, 종래 IPS모드 액정표시소자 제조공정에서는 공정이 복잡하게 되고 제조비용이 증가할 뿐만 아니라 대규모의 설치비용을 필요로 하는 문제가 있었다.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 공정이 단순화되고 제조비용이 절감된 횡전계모드 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 투명한 공통전극 및 화소전극의 하부에 불투명한 금속층을 형성하여 빛샘현상을 방지할 수 있는 횡전계모드 액정표시소자를 제공하는 것이다.

상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각각의 화소내에 배치된 박막트랜지스터와, 상기 화소내에 배치되어 횡전계를 형성하며 적어도 한쌍의 투명한 공통전극 및 화소전극과, 상기 데이터라인과 공통전극을 따라 배열되어 상기 공통전극 및 화소전극을 투과하는 빛을 차단하는 금속층으로 구성된다.

또한, 본 발명에 따른 횡전계모드 액정표시소자 제조방법은 제1기판상에 게이트전극 및 복수의 금속층을 형성하는 단계와, 제1기판상에 게이트절연층을 형성 하는 단계와, 상기 게이트절연층 위에 반도체층, 소스전극 및 드레인전극을 형성하는 단계와, 제1기판상에 보호층을 형성하는 단계와, 상기 금속층 위에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 투명한 공통전극 및 화소전극을 형성하는 단계로 구성된다.

본 발명에서는 IPS모드 액정표시소자의 제조시 사용되는 마스크의 숫자를 최소화함으로서 제조공정을 단순화하고 제조비용을 절감한다. 종래 IPS모드 액정표시소자를 제작하기 위해 5개의 마스크가 필요하던 반면에 본 발명에서는 3개의 마스크만을 필요로하며, 그에 따라 사진식각공정이 감소되고 제조비용을 대폭 절감할 수 있게 된다.

한편, 본 발명에서는 공통전극 및 화소전극이 투명한 도전물질로 이루어지므로, IPS모드 액정표시소자의 휘도가 향상될 뿐만 아니라 개구율이 향상된다. 또한, 상기 공통전극과 화소전극의 하부에는 불투명한 금속층이 형성되어 상기 투명한 공통전극 및 화소전극으로 새는 광을 차단하게 되므로, 화질을 효과적으로 향상시킬 수 있게 된다. 이때, 상기 금속층은 공통전극 및 화소전극의 폭 보다는 작은 폭으로 형성되어, 횡전계가 형성되지 않는 영역으로 빛이 새는 것을 방지한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자를 상세히 설명한다.

도 3(a)～도 3(g)는 본 발명에 따른 IPS모드 액정표시소자의 제조방법을 나타내는 도면이다. 이때, 이 도면들은 도 1에 도시된 I-I'선 단면도이다.

우선, 도 3(a)에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어지고 표시영역과 패드영역을 포함하는 제1기판(120)에 금속층을 적층한 후 제1마스크를 이용해 상기 금속층을 식각하여 표시영역에 게이트전극(111) 및 복수의 금속층(170)을 형성하고 패드영역에 게이트패드(152)를 형성한다. 상기 금속층(170)은 공통전극 및 화소전극이 형성될 영역에 배치되어 이 영역으로 빛이 투과되는 것을 차단한다. 상기 게이트전극(111)과 금속층(170) 및 게이트패드(152)는 Cu, Cu합금, Al, Al합금, Cr, Mo, Ag, Ta, Ti, MoW 등을 증착(evaporation)이나 스퍼터링(sputtering)에 의해 적층하고 식각함으로써 이루어진다.

이후, 도 3(b)에 도시된 바와 같이, CVD(Chemical Vapor Deposition)법에 의해 제1기판(120) 전체에 걸쳐 SiNx나 SiOx와 같은 게이트절연층(122)과 실리콘(Si) 등으로 이루어진 반도체층(112a)을 연속 적층한 후, Ti, Mo, Ta, Cr, Ag, MoW, Al, Al합금, Cu, Cu합금 등을 증착이나 스퍼터링에 의해 상기 반도체층(112a) 위에 적층하여 금속층(113a)을 형성한다. 이때, 도면에는 도시하지 않았지만, 상기 반도체층(112) 위에는 불순물이 도핑된 불순물반도체층이 형성된다. 그후, 상기 금속층(113a)위에 포토레지스트를 도포하고 제2마스크에 의해 현상하여 제1포토레지스트패턴(162)을 형성한다.

이때, 상기 제2마스크는 회절마스크이다. 즉, 포토레지스트층으로 입사되는 광(예를 들면, 자외선)을 투과시키는 투과영역과, 광을 차단하는 차단영역과, 일부의 광만을 투과시키는 회절영역(또는 반투과영역)으로 이루어진 회절마스크이다. 따라서, 포토레지스트층의 현상시, 게이트전극(111) 상부의 포토레지스트층의 일부 가 제거된다(이 영역이 박막트랜지스터의 채널층이 형성되는 영역이다).

이어서, 도 3(c)에 도시된 바와 같이, 상기 제1포토레지스트패턴(162a,162b)을 이용하여 금속층(113a)과 반도체층(112)을 식각하여 게이트절연층(122) 위에 반도체층(112)과 금속층(114a) 및 데이터라인(104)을 형성한다. 또한, 도면에는 도시하지 않았지만, 상기 금속층(114a)의 형성과 동시에 화소전극라인을 형성한다. 그리고, 상기 제1포토레지스트패턴(162a)을 에싱(ashing)하여 상기 금속층(114a)의 일부 영역(즉, 박막트랜지스터의 채널영역에 대응하는 영역)을 외부로 노출시킨다.

에이싱된 제1포토레지스트패턴(162)을 이용하여 노출된 금속층(114a)을 식각하면, 도 3(d)에 도시된 바와 같이, 상기 반도체층(112) 위에 소스전극(113) 및 드레인전극(114)이 형성된다. 이때, 상기 반도체층(112) 위에 형성된 불순물반도체층이 일부도 식각되어 오믹컨택층(ohmic contact layer)이 형성된다.

그 후, 제1기판(120) 전체에 걸쳐 SiNx나 SiOx 등과 같은 무기물이나 BCB(Benzo Cyclo Butene)나 포토아크릴과 같은 유기물을 적층하여 보호층(124)을 형성한 후, 상기 보호층(124) 위에 포토레지스트를 도포하고 제3마스크를 이용해서 현상하여 제2포토레지스트패턴(164)을 형성한다.

그 후, 도 3(e)에 도시된 바와 같이, 제2포토레지스트패턴(164)을 이용하여 상기 보호층(124)과 게이트절연층(122)을 식각하여 홀(172)을 형성한다. 이때, 상기 보호층(124)은 오버식각(over etching)되어 제2포토레지스트패턴(164)의 일부가 언더컷(undercut)된다. 또한, 상기 식각에 의해 금속층(170)은 외부로 노출되는데, 홀(172)의 폭은 상기 금속층(170) 보다 크게 형성되어 금속층(170)이 완전히 외부로 노출된다. 이때, 박막트랜지스터의 드레인전극(114) 상부에서는 보호층(124)이 제거되어 드레인전극(114)의 일부도 상기 홀(172)에 의해 노출되는데, 이 영역에서의 홀(172)은 드레인전극(114)에서 금속층(170)으로 연속적으로 형성되어 하나의 홀(172)에 의해 드레인전극(114)의 일부와 금속층(170)이 동시에 노출된다. 마찬가지로, 제2포토레지스트패턴(164)을 이용하여 상기 보호층(124)과 게이트절연층(122)을 식각하여 홀(172)을 형성할 때 화소전극라인 상부의 보호층(124)이 제거되어 상기 화소전그라인의 일부가 노출된다. 즉, 이 영역에서도 하나의 홀(172)에 의해 화소전극라인의 일부와 이 화소전극라인에 인접하는 금속층(170)이 함께 노출된다.
이어서, 상기 제2포토레지스트패턴(164)의 상부와 홀(172)내부에 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 또는 TO(Tin Oxide)와 같은 투명한 도전물질로 이루어진 투명도전층(174)을 적층한다. 이때, 상기 보호층(124)이 언더컷되어 있기 때문에, 상기 투명도전층(174)은 제2포토레지스트패턴(164)의 상부 및 홀(172) 내부의 일부 영역에만 형성된다.

이어서, 도 3(f)에 도시된 바와 같이, 상기 제2포토레지스트패턴(164)을 제거(develop)시켜 상기 투명도전층(174)을 리프트오프(lift-off)시킴으로써, 표시영역의 홀(172) 내부에 투명한 공통전극(105) 및 화소전극(107)을 형성하고 패드영역의 홀내부에 도전층(176)을 형성한다. 상기와 같이, 패드(152) 위에 투명한 도전층(176)이 형성되므로, 공정시 패드가 외부로 노출되어 산화되는 것을 방지할 수 있게 된다. 다시 말해서, 패드의 산화방지용 도전층을 별도의 공정에 의해 형성할 필요가 없게 되는 것이다.
또한, 드레인전극(114)의 일부는 동일한 홀(172)에서 인접하는 금속층(170)과 함께 노출되므로, 투명한 도전물질이 드레인전극(114) 일부의 상부와 금속층(170) 위에 동시에 형성되어, 결국 드레인전극(114)이 화소전극(107)과 전기적으로 연결된다. 마찬가지로, 도면에는 도시되지 않았지만, 화소전극라인의 일부 역시 동일한 홀(172)에서 인접하는 금속층(170)과 함께 노출되므로, 투명한 도전물질이 화소전극라인 일부의 상부와 금속층(170) 위에 동시에 형성되어, 결국 화소전극라인과 이 화소전극(107)과 전기적으로 연결된다.

그후, 도 3(g)에 도시된 바와 같이, 상기 제2포토레지스트패턴(164)을 제거한 후, 제2기판(130)에 Cr/CrOx나 블랙수지(black resin) 등으로 이루어진 블랙매트릭스(132)를 형성한다. 그리고, 컬러필터층(134)을 형성한 후 상기 제1기판(120) 및 제2기판(130)을 합착하고 제1기판(120) 및 제2기판(130) 사이에 액정층(140)을 형성하여 IPS모드 액정표시소자를 완성한다. 이때, 도면에는 도시하지 않았지만, 상기 컬러필터층(134) 위에는 컬러필터층(134)을 보호하고 제2기판(130)을 평탄화하기 위한 오버코트층(overcoat layer)이 형성될 수도 있다.

상기 액정층(140)은 통상적으로 제1기판(120)과 제2기판(130)을 합착한 후 그 사이에 액정을 진공주입함으로써 형성되지만, 이러한 액정층(140)을 액정적하방 법(liquid crystal dispensing process)에 의해 형성할 수도 있을 것이다. 즉, 제1기판(120) 또는 제2기판(130) 상에 액정을 직접 적하(dropping)한 후 제1기판(120) 및 제2기판(130)을 합착하여 압력에 의해 액정을 기판(120,130) 전체에 균일하게 분포시킴으로써 액정층(140)을 형성할 수도 있는 것이다.

도면에는 도시하지 않았지만, 패드영역에는 게이트라인(103)으로 신호를 인가하는 게이트패드(152a)만이 아니라 데이터라인(104a)으로 신호를 인가하는 데이터패드도 형성되어 있을 것이다. 이때, 데이터패드는 데이터라인(104a)과 동일한 층에 동일한 공정에 의해 형성되며, 리프트오프에 의해 그 위에 투명도전층이 형성될 것이다.

상기한 바와 같이, 본 발명에 따른 IPS모드 액정표시소자 제조방법에서는 게이트전극 및 금속층 형성용 제1마스크와, 소스전극 및 드레인전극 형성용 제2마스크와, 공통전극 및 화소전극 형성용(리프트오프용) 제3마스크가 필요하게 된다. 즉, 종래 IPS모드 액정표시소자를 제조하기 위해서는 총 5개의 마스크가 필요한 반면에, 본 발명에서는 총 3개의 마스크가 필요한 것이다. 따라서, 종래 IPS모드 액정표시소자의 제조방법에 비해, 본 발명에 따른 IPS모드 액정표시소자의 제조방법이 대폭 단순화됨을 알 수 있게 되며, 그 결과 IPS모드 액정표시소자의 제조비용을 대폭 감소시킬수 있게 된다.

한편, 도 3(g)를 참조하여 본 발명에 따른 IPS모드 액정표시소자의 구조를 살펴보면 다음과 같다.

도 3(g)에 도시된 바와 같이, 본 발명에 따른 IPS모드 액정표시소자에서는 공통전극(105) 및 화소전극(107)이 제1기판(120) 위에 ITO나 IZO 또는 TO와 같은 투명한 도전물질로 이루어져 있다. 이와 같이, 공통전극(105) 및 화소전극(107)이 제1기판(120), 동일한 층(layer)에 형성되므로, 액정층(140)에는 균일한 횡전계가 인가된다. 또한, 상기 공통전극(105) 및 화소전극(107)이 ITO와 IZO 또는 TO와 같은 투명도전층으로 이루어지기 때문에, 불투명한 금속으로 공통전극 및 화소전극이 형성되던 종래의 IPS모드 액정표시소자에 비해, 휘도(화이트휘도) 및 개구율이 향상된다.

한편, 상기 공통전극(105) 및 화소전극(107)의 하부에는 불투명한 금속으로 이루어진 금속층(170)이 형성된다. 상기 금속층(170)은 투명한 도전물질로 이루어진 공통전극(105)과 화소전극(107)을 통해 광이 투과하는 것을 차단하기 위한 것으로, 상기 공통전극(105) 및 화소전극(107) 보다 작은 폭으로 형성된다.

평행하게 배열된 공통전극(105)과 화소전극(107) 사이의 횡전계(E)는 단지 공통전극(105)과 화소전극(107) 사이에만 형성되는 것이 아니다. 도 4(a)에 도시된 바와 같이, 횡전계(E)는 공통전극(105) 및 화소전극(107)의 일부 영역(S1) 위에도 형성되는데, 이 영역은 신호의 인가에 의해 액정분자가 횡전계(E)에 따라 배열되는 영역으로서 화상이 표시되는 영역이다. 반면에, 상기 영역(S1)을 제외한 공통전극(105) 및 화소전극(107)의 중앙영역(S2)은 횡전계(E)가 형성되지 않는 영역으로 신호의 인가에 따라 액정분자가 구동하지 않는 영역으로 화상이 표시되지 않는 비표시영역이다.

빛샘현상이 발생하는 영역은 중앙영역(S2)이고 그 양측면의 영역(S2)은 빛샘 현상이 발생하지 않는 영역이다. 따라서, 도 4(b)에 도시된 바와 같이, 금속층(170)의 폭(b)을 상기 중앙영역(S2)과 동일한 폭을 형성하여 해당 영역만을 차단하고 측면의 영역(S2)은 차단하지 않는 것이, 개구율을 최대화하면서 빛샘현상을 효과적으로 방지하는 것이다. 이때, 금속층(170)의 폭(b)은 공통전극(105)의 폭(a)의 약 65～75%로 형성하는 것이 바람직하다. 예를 들어, 공통전극(105)의 폭(a)이 7㎛인 경우 금속층(170)의 폭(b)은 약 5㎛로 설정할 수 있다(즉, 중앙영역(S2)의 양측면 영역(S1)을 약 1㎛로 설정할 수 있는 것이다).

상기와 같이 구성된 IPS모드 액정표시소자(101)의 구조를 도 4에 도시된 평면도를 참조하여 좀더 상세히 설명한다.

도 5에 도시된 바와 같이, 화소를 정의하는 게이트라인(103)과 데이터라인(104)의 교차영역에는 박막트랜지스터(110)과 형성되어 있고, 투명한 도전물질로 이루어진 공통전극(105)과 화소전극(107)은 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성한다.

금속층(170)은 공통전극(105)과 화소전극(107)을 따라 그 하부에 배치되어 상기 공통전극(105) 및 화소전극(107)을 통해 광이 새는 것을 차단한다. 화소의 상부영역(또는 중앙영역에 형성될 수도 있을 것이다)에는 공통라인(116)과 화소전극라인(118)이 배치되어 있다. 상기 공통라인(116)은 박막트랜지스터(110)의 게이트전극(111) 및 금속층(170)과 동일한 금속으로 형성되고 화소전극라인(118)은 박막트랜지스터(110)의 소스전극(113) 및 드레인전극(114)과 동일한 금속으로 형성되어, 상기 공통라인(116)과 화소전극라인(118)은 게이트절연층(122)을 사이에 두고 배치되어 축적용량을 형성한다. 이때, 상기 금속층(170)은 공통라인(116)과 동일한 층에 형성된다. 또한, 상기 화소전극은 투명도전층을 형성하고 리프트오프함으로써 홀을 통해 일부 노출되는 화소전극라인(118)과 접속된다.

또한, 상기 공통라인(116) 또는 화소전극라인(118)은 ITO나 IZO 또는 TO와 같은 투명도전층으로 형성될 수도 있다. 즉, 공통전극(105) 및 화소전극(107)의 형성시 형성될 수도 있을 것이다.

한편, 상기한 도면에서는 특정한 구조의 IPS모드 액정표시소자가 개시되어 있지만, 본 발명이 이러한 구조의 IPS모드 액정표시소자에만 한정되는 것은 아니다. 예를 들어, 도면에서는 화소내에 특정 갯수의 공통전극(105) 및 화소전극(107)이 배치되어 있지만, 상기 공통전극(105) 및 화소전극(107)의 갯수가 한정될 필요는 없을 것이다. 또한, 화소내에 배치되는 공통전극(105) 및 화소전극(107)의 구조 역시 한정될 필요는 없을 것이다.

도 6는 본 발명에 따른 IPS모드 액정표시소자의 다른 구조를 나타내는 평면도이다. 도 6에 도시된 구조의 IPS모드 액정표시소자(201)는 도 3(g) 및 도 4에 도시된 구조의 IPS모드 액정표시소자와는 그 구조가 유사하고 단지 공통전극(205) 및 화소전극(207)의 구조만이 다르다. 즉, 이 구조의 IPS모드 액정표시소자에서도 공통전극(205) 및 화소전극(207)이 투명도전층으로 기판상에 형성되며, 상기 공통전극(205)과 화소전극(207)의 하부에는 빛샘현상을 방지하기 위한 금속층(270)이 형성되어 있다.

한편, 이 구조의 IPS모드 액정표시소자에서는 공통전극(205)과 화소전극(207)이 화소내에서 절곡되어 있다(상기 공통전극(205)과 화소전극(207)을 따라 배치되는 금속층(270)도 물론 절곡되어 있다). 이러한 절곡은 화소를 복수개의 도메인(domain)으로 분할하기 위한 것이다. 즉, 각 도메인의 액정분자를 인접하는 도메인과 서로 대칭으로 배열시켜 주시야각을 보상함으로써 시야각특성을 향상시키기 위한 것이다. 도면에서는 화소내에서 공통전극(205)과 화소전극(207)이 1회 절곡되어 2개의 도메인을 형성하지만, 상기 공통전극(205)과 화소전극(207)이 복수회 절곡되어 3개 이상의 도메인을 형성할 수도 있을 것이다.

또한, 도 6에서는 공통전극(205)과 화소전극(207)외에 데이터라인(204)도 절곡되어 복수의 도메인을 형성하고 있지만, 공통전극(205)과 화소전극(207)만이 절곡되고 데이터라인(204)은 절곡되지 않은 구조도 가능할 것이다.

상술한 바와 같이, 본 발명에서는 3개의 마스크를 이용하여 IPS모드 액정표시소자를 제조한다. 따라서, 종래 제조방법에 의해 사용되는 마스크의 갯수가 감소되며, 그 결과 제조공정이 단순화되고 제조비용이 대폭 절감된다. 또한, 본 발명에서는 투명도전층으로 이루어진 공통전극과 화소전극 하부에 광차단용 금속층이 배치되어 공통전극과 화소전극을 통해 빛샘이 일어나는 것을 방지하게 되므로, 액정표시소자의 화질이 저하되는 것을 효과적으로 방지할 수 있게 된다.

Claims

제1기판;

상기 제1기판에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;

상기 제1기판상의 각각의 화소내에 배치되며, 제1기판 위에 형성된 게이트전극과, 상기 게이트전극을 덮도록 제1기판에 형성된 게이트절연층과, 상기 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;

상기 제1기판 전체에 걸쳐 형성된 보호층;

상기 화소내의 게이트절연층 및 보호층에 형성되어 제1기판이 외부로 노출되는 복수의 홀 내부에 배치되어 횡전계를 형성하며 적어도 한쌍의 투명한 공통전극 및 화소전극; 및

상기 화소전극과 공통전극 하부에 상기 화소전극과 공통전극과 직접 접촉하도록 형성되어 상기 공통전극 및 화소전극을 투과하는 빛을 차단하는 금속층으로 구성된 횡전계모드 액정표시소자.
제1항에 있어서, 상기 금속층은 공통전극 및 화소전극 보다 작은 폭으로 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.
제2항에 있어서, 상기 금속층의 폭은 공통전극 및 화소전극의 폭의 65～75%인 것을 특징으로 하는 횡전계모드 액정표시소자.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서, 상기 공통전극 및 화소전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 TO(Tin Oxide)로 구성된 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.
삭제
청구항 6은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 화소내에 배치되어 공통전극과 전기적으로 접속된 공통라인; 및

게이트절연층 위에 형성되고 상기 홀을 통해 외부로 일부가 노출되어 화소전극과 전기적으로 접속되며, 상기 공통라인과 게이트절연층을 사이에 두고 배치되어 축적용량을 형성하는 화소전극라인을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
청구항 7은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

제2기판;

상기 제2기판에 형성되어 화상비표시영역으로 광이 투과되는 것을 차단하는 블랙매트릭스; 및

컬러를 구현하는 컬러필터층을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
제1항에 있어서, 상기 공통전극 및 화소전극은 화소내에서 적어도 1회 절곡 되어 화소를 복수의 영역으로 분할하는 것을 특징으로 하는 횡전계모드 액정표시소자.
제1마스크를 이용하여 제1기판상에 게이트전극 및 복수의 금속층을 형성하는 단계;

제1기판상에 게이트절연층을 형성하는 단계;

제2마스크를 이용하여 상기 게이트절연층 위에 반도체층, 소스전극 및 드레인전극을 형성하는 단계;

제1기판상에 보호층을 형성하는 단계; 및

제3마스크를 이용하여 보호층 위에 제2포토레지스트패턴을 형성하는 단계;

상기 제2포토레지스트패턴을 이용하여 보호층 및 게이트절연층을 식각하여 금속층이 배치된 영역에 홀을 형성하는 단계;

상기 제2포토레지스트패턴의 상부 및 홀내부에 투명도전층을 형성하는 단계; 및

상기 투명도전층을 리프트오프하여 상기 금속층 상면에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 투명한 공통전극 및 화소전극을 형성하는 단계로 구성된 횡전계모드 액정표시소자 제조방법.
제9항에 있어서, 상기 게이트전극 및 금속층을 형성하는 단계는,

제1기판 전체에 걸쳐 금속을 적층하는 단계; 및

상기 금속을 식각하여 게이트전극 및 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.
제9항에 있어서, 반도체층과 소스전극 및 드레인전극을 형성하는 단계는,

게이트절연층 위에 반도체를 적층하는 단계;

상기 반도체 위에 금속을 적층하는 단계; 및

상기 반도체와 금속을 식각하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.
제11항에 있어서, 상기 반도체와 금속을 식각하는 단계는,

상기 금속 위에 포토레지스트를 도포하는 단계;

회절마스크를 이용하여 포토레지스트를 현상하여 제1포토레지스트패턴을 형성하는 단계;

상기 제1포토레지스트패턴을 이용하여 금속 및 반도체를 식각하여 반도체층을 형성하는 단계;

제1포토레지스트패턴을 에싱하여 식각된 금속의 일부를 노출시키는 단계; 및

노출된 금속을 식각하여 소스전극 및 드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.
삭제
청구항 14은(는) 설정등록료 납부시 포기되었습니다.

제9항에 있어서, 상기 투명도전층은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.
제9항에 있어서, 상기 홀은 금속층의 폭보다 넓게 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.
제15항에 있어서, 상기 공통전극 및 화소전극은 금속층 보다 넓은 폭으로 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.
청구항 17은(는) 설정등록료 납부시 포기되었습니다.

제9항에 있어서,

제2기판상에 블랙매트릭스와 컬러필터층을 형성하는 단계;

제1기판 및 제2기판상에 액정층을 형성하는 단계; 및

제1기판 및 제2기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.