CN104992946B - 一种显示基板及其制备方法、显示面板及显示装置 - Google Patents
一种显示基板及其制备方法、显示面板及显示装置 Download PDFInfo
- Publication number
- CN104992946B CN104992946B CN201510290361.9A CN201510290361A CN104992946B CN 104992946 B CN104992946 B CN 104992946B CN 201510290361 A CN201510290361 A CN 201510290361A CN 104992946 B CN104992946 B CN 104992946B
- Authority
- CN
- China
- Prior art keywords
- electrode
- film transistor
- tft
- thin film
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示基板及其制备方法、显示面板及显示装置。所述显示基板包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板及其制备方法、显示面板及显示装置。
背景技术
图1为现有技术中显示基板的结构示意图。如图1所示,所述显示基板包括衬底基板,所述衬底基板上设置有多个栅线101和多个数据线102,所述栅线101和所述数据线102交叉限定出像素单元,所述像素单元包括公共电极103、像素电极104和薄膜晶体管,所述数据线102与所述薄膜晶体管的源极连接,所述像素电极与所述薄膜晶体管的漏极连接。
图2为现有技术中像素结构的结构示意图。如图2所示,所述像素结构包括由数据线D1~Dn、栅线G1~Gm交叉限定出的像素单元105。所述薄膜晶体管为N型晶体管。图3为图2所示像素结构的工作时序图。如图3所示,栅线G1输出高电平时,薄膜晶体管导通,G1行像素D1~Dn充电。栅线G1输出低电平时,薄膜晶体管断开,G1行像素D1~Dn保持。栅线G1输出低电平的同时,栅线G2输出高电平,如此可以类推G2~Gm行的工作模式。然而,当G1行像素D1~Dn充电时,数据线D1~Dn上的数据信号将贯穿G1~Gm行的像素D1~Dn。虽然薄膜晶体管不导通,但是数据线与像素电极之间的电容耦合作用也会影响到G2~Gm行的像素D1~Dn的保持状态,从而引起显示画面的垂直串扰。而且,当分辨率更高时,上述问题会更为严重。
发明内容
为解决上述问题,本发明提供一种显示基板及其制备方法、显示面板及显示装置,用于解决现有技术中数据线与像素电极之间的电容耦合作用影响到其它行的像素单元的保持状态,从而引起显示画面的垂直串扰问题。
为此,本发明提供一种显示基板,包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。
可选的,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置。
可选的,所述第一薄膜晶体管的源极与所述第二薄膜晶体管的第一电极为同一电极。
可选的,所述第二薄膜晶体管设置在所述数据线上沿数据信号的传输方向的1/3和2/3的位置。
可选的,所述第二薄膜晶体管设置在所述数据线上沿数据信号的传输方向的2/3的位置。
可选的,所述第二薄膜晶体管的宽长比的范围包括10/3至30/3。
可选的,所述第一薄膜晶体管为N型晶体管,所述第二薄膜晶体管为P型晶体管;或者
所述第一薄膜晶体管为P型晶体管,所述第二薄膜晶体管为N型晶体管。
本实施例还提供一种显示面板,包括上述任一显示基板。
本实施例还提供一种显示装置,包括上述任一显示面板。
本实施例还提供一种显示基板的制备方法,包括:
在衬底基板上形成多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段;
在相邻的数据线段之间形成第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。
可选的,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置。
可选的,所述第一薄膜晶体管的源极与所述第二薄膜晶体管的第一电极为同一电极。
本发明具有下述有益效果:
本发明提供的显示基板及其制备方法、显示面板及显示装置中,所述显示基板包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。另外,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置,以改善数据线与栅线交叉处的平坦度,从而有效防止显示面板内的隔垫物滑动。
附图说明
图1为现有技术中显示基板的结构示意图;
图2为现有技术中像素结构的结构示意图;
图3为图2所示像素结构的工作时序图;
图4为本发明实施例一提供的一种显示基板的结构示意图;
图5为图4所示显示基板的一种A-A剖面图;
图6为图4所示显示基板的另一种A-A剖面图;
图7为实施例一提供的一种像素结构的结构示意图;
图8为图7所示像素结构的工作时序图;
图9为实施例一提供的另一种像素结构的结构示意图;
图10为本发明实施例三提供的一种显示基板的制备方法的流程图;
图11-13为形成图4所示显示基板的中间结构的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的显示基板及其制备方法、显示面板进行详细描述。
实施例一
图4为本发明实施例一提供的一种显示基板的结构示意图。可以理解本实施例中的显示基板可以是低温多晶硅显示基板、氧化物显示基板、a-Si显示基板等。如图4所示,所述显示基板包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线101以及多个数据线102。所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。本实施例提供的数据线使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。
优选的,所述数据线102与所述栅线101同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置。所述第一薄膜晶体管的源极与所述第二薄膜晶体管的第一电极为同一电极。所述第一薄膜晶体管为N型晶体管,所述第二薄膜晶体管为P型晶体管,或者所述第一薄膜晶体管为P型晶体管,所述第二薄膜晶体管为N型晶体管。本实施例提供的数据线与栅线同层设置,从而能够改善数据线与栅线交叉处的平坦度,可以有效防止显示面板内的隔垫物滑动。
图5为图4所示显示基板的一种A-A剖面图。如图5所示,所述数据线与所述栅线不同层设置。具体来说,衬底基板201上设置有缓冲层202,所述缓冲层202上设置有有源层203,所述有源层203包括括多晶硅有源区301和重掺杂区302,所述重掺杂区302通过离子注入工艺形成。所述重掺杂区302包括两部分,其中一部分重掺杂区设置在所述有源层203的一端,另一部分重掺杂区设置在所述有源层203的另一端。所述多晶硅有源区301设置在两部分重掺杂区之间。所述重掺杂区302能够提高所述显示面板的接触性能。
参见图5,所述有源层上设置有栅绝缘层204,所述栅绝缘层204上设置有栅极205,所述栅极205上设置有层间介电层206。所述层间介电层206和所述栅绝缘层204上设置有第一过孔和第二过孔,所述第一过孔贯穿所述层间介电层206和所述栅绝缘层204,与所述有源层一端的重掺杂区302对应设置。所述第二过孔贯穿所述层间介电层206和所述栅绝缘层204,与所述有源层另一端的重掺杂区302对应设置。所述层间介电层206上设置有第一电极207和第二电极208,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。所述第一电极207通过所述第一过孔与所述有源层203连接,所述第二电极208通过所述第二过孔与所述有源层203连接。所述第一电极207和所述第二电极208上设置有平坦层209,所述平坦层209上设置有钝化层210。
图6为图4所示显示基板的另一种A-A剖面图。如图6所示,所述数据线与所述栅线同层设置。具体来说,衬底基板201上设置有缓冲层202,所述缓冲层202上设置有有源层203,所述有源层203包括括多晶硅有源区301和重掺杂区302,所述重掺杂区302通过离子注入工艺形成。所述重掺杂区302包括两部分,其中一部分重掺杂区设置在所述有源层203的一端,另一部分重掺杂区设置在所述有源层203的另一端。所述多晶硅有源区301设置在两部分重掺杂区之间。所述重掺杂区302能够提高所述显示面板的接触性能。
参见图6,所述有源层上设置有栅绝缘层204,所述栅绝缘层204上设置有第一过孔和第二过孔,所述第一过孔贯穿所述栅绝缘层204,与所述有源层一端的重掺杂区302对应设置。所述第二过孔贯穿所述栅绝缘层204,与所述有源层另一端的重掺杂区302对应设置。所述栅绝缘层204上设置有栅极205、第一电极207和第二电极208,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。所述第一电极207通过所述第一过孔与所述有源层203连接,所述第二电极208通过所述第二过孔与所述有源层203连接。所述栅极205、第一电极207和第二电极208上设置有层间介电层206,所述层间介电层206上设置有平坦层209,所述平坦层209上设置有钝化层210。
图7为实施例一提供的一种像素结构的结构示意图。如图7所示,所述像素结构包括由数据线D1~Dn、栅线G1~Gm交叉限定出的像素单元105。所述第一薄膜晶体管为N型晶体管,所述第二薄膜晶体管为P型晶体管。图8为图7所示像素结构的工作时序图。如图8所示,栅线G1输出高电平时,第一薄膜晶体管导通,G1行像素充电。栅线G1输出低电平时,第一薄膜晶体管断开,G1行像素保持。此时,栅线G1与数据线D1~Dn交叉位置的第二薄膜晶体管导通,数据信号向G2行的数据线传导。在此之前,数据信号无法影响到G2~Gm的像素单元。此时,数据信号传导至G2行的数据线,栅线G2输出高电平,G2行像素充电。G2行像素充电后,数据信号才向G3行像素传导。如此类推,使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。
图9为实施例一提供的另一种像素结构的结构示意图。如图9所示,所述第二薄膜晶体管设置在所述数据线上沿数据信号的传输方向的1/3和2/3的位置。也就是说,就所述显示基板上其中一条数据线而言,其上只设置有两个第二薄膜晶体管。以数据线的一端为起点,沿数据信号的传输方向开始计算,一个第二薄膜晶体管设置在所述数据线的1/3位置,另一个第二薄膜晶体管设置在所述数据线的2/3位置。可选的,所述第二薄膜晶体管设置在所述数据线上沿数据信号的传输方向的2/3的位置。也就是说,就所述显示基板上其中一条数据线而言,其上只设置有一个第二薄膜晶体管。以数据线的一端为起点,沿数据信号的传输方向开始计算,所述第二薄膜晶体管设置在所述数据线的2/3位置。在典型的列翻转驱动下,常规的垂直串扰画面主要发生在显示面板的中心位置。具体来说,当扫描进行到显示面板的中心位置时,显示面板的扫描前端与扫描末端处于极性相反的状态,因此显示面板的扫描前端与扫描末端将形成相反的串扰,而且扫描末端的串扰更严重。本实施例将第二薄膜晶体管设置在所述数据线上沿数据信号的传输方向的1/3和2/3的位置即可解决上述问题。如果显示面板中心位置的垂直串扰情况比较轻微,也可以只在数据线上沿数据信号的传输方向的2/3的位置设置第二薄膜晶体管。
在实际应用中,可以将所述第二薄膜晶体管的宽长比的范围设置为10/3至30/3,从而将所述第二薄膜晶体管的开关电阻降低一个数量级。在实际应用中,只要第二薄膜晶体管的宽度小于像素宽度即可。另外,如果对所述第二薄膜晶体管的性能要求不高,也可以适当增加重掺杂区302的掺杂浓度,从而减小所述第二薄膜晶体管的开关电阻的开关电阻。
本实施例提供的显示基板包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。另外,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置,以改善数据线与栅线交叉处的平坦度,从而有效防止显示面板内的隔垫物滑动。
实施例二
本实施例提供一种显示面板,包括上述实施例一提供的显示基板,具体内容可参照上述实施例一的描述,此处不再赘述。
本实施例提供的显示面板中,所述显示基板包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。另外,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置,以改善数据线与栅线交叉处的平坦度,从而有效防止显示面板内的隔垫物滑动。
实施例三
本实施例提供一种显示装置,包括上述实施例一提供的显示面板,具体内容可参照上述实施例的描述,此处不再赘述。
本实施例提供的显示装置中,所述显示基板包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。另外,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置,以改善数据线与栅线交叉处的平坦度,从而有效防止显示面板内的隔垫物滑动。
实施例四
图10为本发明实施例三提供的一种显示基板的制备方法的流程图。如图10所示,所述显示基板的制备方法包括:
步骤1001、在衬底基板上形成多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段。
步骤1002、在相邻的数据线段之间形成第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。
需要说明的是,本实施例提供的第二薄膜晶体管可以是独立形成的,也可以与所述第一薄膜晶体管同时形成,这样可以节省工艺成本。优选的,所述数据线102与所述栅线101同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置。所述第一薄膜晶体管的源极与所述第二薄膜晶体管的第一电极为同一电极。所述第一薄膜晶体管为N型晶体管,所述第二薄膜晶体管为P型晶体管,或者所述第一薄膜晶体管为P型晶体管,所述第二薄膜晶体管为N型晶体管。本实施例提供的数据线与栅线同层设置,从而能够改善数据线与栅线交叉处的平坦度,可以有效防止显示面板内的隔垫物滑动。
图11-13为形成图4所示显示基板的中间结构的示意图。参见图11,在衬底基板上形成缓冲层,在所述缓冲层上形成非晶硅薄膜,对所述非晶硅薄膜进行多晶硅工艺处理以形成多晶硅薄膜,再通过构图工艺形成有源层203。参见图12和图6,对所述有源层203进行离子注入工艺处理以形成多晶硅有源区301和重掺杂区302,所述重掺杂区302包括两部分,其中一部分重掺杂区设置在所述有源层203的一端,另一部分重掺杂区设置在所述有源层203的另一端。所述多晶硅有源区301设置在两部分重掺杂区之间。所述重掺杂区302能够提高所述显示面板的接触性能。
参见图13和图6,在所述有源层203上形成栅绝缘层204,通过构图工艺在所述栅绝缘层204上形成第一过孔和第二过孔,所述第一过孔贯穿所述栅绝缘层204,与所述有源层一端的重掺杂区302对应设置。所述第二过孔贯穿所述栅绝缘层204,与所述有源层另一端的重掺杂区302对应设置。通过构图工艺在所述栅绝缘层204上形成栅极205、栅线101、第一电极207、第二电极208以及数据线102,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。所述第一电极207通过所述第一过孔与所述有源层203连接,所述第二电极208通过所述第二过孔与所述有源层203连接。参见图4,通过构图工艺形成像素电极104和公共电极103。
本实施例提供的显示基板的制备方法中,所述显示基板包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,使得数据信号在所述第二薄膜晶体管的控制下一级级的向下传导,从而避免数据线与像素电极之间的电容耦合作用,彻底消除垂直串扰,改善扫描起始端与末端的亮度不均现象。另外,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置,以改善数据线与栅线交叉处的平坦度,从而有效防止显示面板内的隔垫物滑动。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种显示基板,其特征在于,包括衬底基板,所述衬底基板上设置有多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段,相邻的数据线段之间设置有第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。
2.根据权利要求1所述的显示基板,其特征在于,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置。
3.根据权利要求2所述的显示基板,其特征在于,所述第一薄膜晶体管的源极与所述第二薄膜晶体管的第一电极为同一电极。
4.根据权利要求1所述的显示基板,其特征在于,所述第二薄膜晶体管设置在所述数据线上沿数据信号的传输方向的1/3和2/3的位置。
5.根据权利要求1所述的显示基板,其特征在于,所述第二薄膜晶体管设置在所述数据线上沿数据信号的传输方向的2/3的位置。
6.根据权利要求1所述的显示基板,其特征在于,所述第二薄膜晶体管的宽长比的范围包括10/3至30/3。
7.根据权利要求1所述的显示基板,其特征在于,所述第一薄膜晶体管为N型晶体管,所述第二薄膜晶体管为P型晶体管;或者所述第一薄膜晶体管为P型晶体管,所述第二薄膜晶体管为N型晶体管。
8.一种显示面板,其特征在于,包括权利要求1-7任一所述的显示基板。
9.一种显示装置,其特征在于,包括权利要求8任一所述的显示面板。
10.一种显示基板的制备方法,其特征在于,包括:
在衬底基板上形成多个第一薄膜晶体管、多个栅线以及多个数据线,所述数据线包括至少两个数据线段;
在相邻的数据线段之间形成第二薄膜晶体管,所述第二薄膜晶体管的第一电极与一个数据线段连接,所述第二薄膜晶体管的第二电极与另一个数据线段连接,所述第一电极为源极,所述第二电极为漏极,或者所述第一电极为漏极,所述第二电极为源极。
11.根据权利要求10所述的显示基板的制备方法,其特征在于,所述数据线与所述栅线同层设置,所述第二薄膜晶体管设置在所述数据线与所述栅线的交叉位置。
12.根据权利要求11所述的显示基板的制备方法,其特征在于,所述第一薄膜晶体管的源极与所述第二薄膜晶体管的第一电极为同一电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510290361.9A CN104992946B (zh) | 2015-05-29 | 2015-05-29 | 一种显示基板及其制备方法、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510290361.9A CN104992946B (zh) | 2015-05-29 | 2015-05-29 | 一种显示基板及其制备方法、显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104992946A CN104992946A (zh) | 2015-10-21 |
CN104992946B true CN104992946B (zh) | 2018-03-16 |
Family
ID=54304735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510290361.9A Active CN104992946B (zh) | 2015-05-29 | 2015-05-29 | 一种显示基板及其制备方法、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104992946B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106251817B (zh) | 2016-08-31 | 2019-01-18 | 深圳市华星光电技术有限公司 | 一种goa驱动电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030530B1 (ko) * | 2003-12-16 | 2011-04-21 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN101216643B (zh) * | 2007-12-26 | 2010-12-08 | 昆山龙腾光电有限公司 | 液晶显示装置阵列基板、其修补方法及液晶显示装置 |
KR101943069B1 (ko) * | 2011-12-01 | 2019-04-18 | 삼성디스플레이 주식회사 | 배선 및 역다중화부의 불량 검출 방법, 불량 검출 장치 및 불량 검출 장치를 포함하는 표시 패널 |
CN104090442A (zh) * | 2014-07-15 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示装置和阵列基板的制作方法 |
-
2015
- 2015-05-29 CN CN201510290361.9A patent/CN104992946B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104992946A (zh) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015109758A1 (zh) | 阵列基板、其制备方法及显示装置 | |
CN102981335A (zh) | 像素单元结构、阵列基板和显示装置 | |
CN105467644A (zh) | In Cell触控显示面板 | |
CN103353695B (zh) | 一种阵列基板及显示装置 | |
CN102405527A (zh) | 显示装置用薄膜半导体器件及其制造方法 | |
CN104505391B (zh) | 一种阵列基板及其制造方法和显示面板 | |
CN203521413U (zh) | 一种阵列基板及显示装置 | |
CN104240633A (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法 | |
CN104952885A (zh) | 一种显示基板及其制备方法、显示装置 | |
WO2021073253A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN108400168A (zh) | Ldmos器件及其制造方法 | |
CN103236245B (zh) | 移位寄存器单元、移位寄存器和显示装置 | |
CN107527925A (zh) | 显示基板及其制造方法、显示面板、显示装置 | |
CN104992946B (zh) | 一种显示基板及其制备方法、显示面板及显示装置 | |
US8653531B2 (en) | Thin film transistor and display device | |
CN104851894B (zh) | 阵列基板及其制备方法、显示装置 | |
CN108538861A (zh) | 阵列基板及其制造方法、显示面板 | |
CN206292758U (zh) | 一种触控显示面板和触控显示装置 | |
CN106653695B (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
CN108767002A (zh) | 一种用于半导体功率器件的终端 | |
CN103325685A (zh) | 深沟槽功率半导体场效应晶体管及其制作方法 | |
CN106783734A (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
CN104362091B (zh) | 双沟槽场效应管的制造方法 | |
CN105702622A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
CN107808905B (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |