CN203521413U - 一种阵列基板及显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板及显示装置，该阵列基板包括衬底基板，位于衬底基板上的薄膜晶体管和公共电极线，薄膜晶体管包括依次设置在衬底基板上的有源层、栅电极和源漏电极；公共电极线与栅电极同层设置，且公共电极线具有第一过孔；源漏电极中的漏电极贯穿第一过孔与有源层电性连接，且漏电极与公共电极线相互绝缘；公共电极线在衬底基板的正投影与漏电极在衬底基板的正投影至少部分重叠。与现有的阵列基板相比，该阵列基板可以在公共电极线与漏电极之间形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率、以及降低显示装置的闪烁等不良现象的效果。

Description

一种阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

随着TFT（Thin Film Transistor，薄膜晶体管）液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的基于LTPS（LowTemperature Poly-silicon，低温多晶硅）技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数码相机等数字电子设备中。

但是，在基于LTPS技术的TFT显示装置等高分辨率产品中，随着对产品分辨率以及开口率的要求越来越高，会导致LTPS TFT显示装置的阵列基板的像素间距（pixel pitch）越来越小，进而导致阵列基板的存储电容越来越小。由于对于LTPS TFT阵列基板来说，在同样大小漏电流情况下，存储电容越小会导致像素电压的保持率越低，进而会导致闪烁（Flicker）等不良现象的产生，极大地降低了阵列基板或TFT显示装置等高分辨率产品的品质。

因此，如何在不影响阵列基板开口率的同时提高阵列基板的存储电容，已成为业界亟需解决的问题。

实用新型内容

本实用新型实施例提供的一种阵列基板及显示装置，用以解决现有技术中存在的阵列基板的存储电容较小，导致阵列基板的显示品质较低的问题。

本实用新型实施例提供的一种阵列基板，包括衬底基板，位于所述衬底基板上的薄膜晶体管和公共电极线，所述薄膜晶体管包括依次设置在衬底基板上的有源层、栅电极和源漏电极；

所述公共电极线与所述栅电极同层设置，且所述公共电极线具有第一过孔；

所述源漏电极中的漏电极贯穿所述第一过孔与所述有源层电性连接，且所述漏电极与所述公共电极线相互绝缘；

所述公共电极线在所述衬底基板的正投影与所述漏电极在所述衬底基板的正投影至少部分重叠。

本实用新型实施例提供的上述阵列基板，由于公共电极线在衬底基板的正投影与漏电极在衬底基板的正投影至少部分重叠，因此，与现有的阵列基板相比，可以在公共电极线与漏电极之间形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率、以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板的品质。

较佳地，为了便于实施，在本实用新型实施例提供的上述阵列基板中，还包括：

位于所述公共电极线与所述有源层之间的栅极绝缘层；

位于所述公共电极线与所述源漏电极之间的层间介电层；

所述源漏电极中的漏电极通过贯穿所述栅极绝缘层、所述公共电极线和所述层间介电层的第二过孔与所述有源层电性连接；

所述源漏电极中的源电极通过贯穿所述栅极绝缘层和所述层间介电层的第三过孔与所述有源层电性连接。

较佳地，为了进一步地增大阵列基板的存储电容，在本实用新型实施例提供的上述阵列基板中，所述公共电极线在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影至少部分重叠。

较佳地，在本实用新型实施例提供的上述阵列基板中，还包括：位于所述源漏电极上方的像素电极，所述像素电极与所述源漏电极中的漏电极电性连接。

较佳地，在本实用新型实施例提供的上述阵列基板中，还包括：位于所述像素电极上方的公共电极，以及位于所述公共电极与所述像素电极之间的钝化层，设置钝化层可以使像素电极与公共电极相互绝缘。

较佳地，为了便于实施，在本实用新型实施例提供的上述阵列基板中，还包括：位于所述像素电极与所述源漏电极之间的平坦化层，所述像素电极通过贯穿所述平坦化层的第四过孔与所述源漏电极中的漏电极电性连接，通过设置第四过孔，使漏电极可以将电信号传输到像素电极上。

较佳地，在本实用新型实施例提供的上述阵列基板中，还包括：位于所述像素电极与所述源漏电极之间的公共电极，以及位于所述像素电极与所述公共电极之间的钝化层，设置钝化层使像素电极与公共电极相互绝缘。

较佳地，在本实用新型实施例提供的上述阵列基板中，还包括：位于所述公共电极与所述源漏电极之间的平坦化层，所述像素电极通过贯穿所述平坦化层的第五过孔和贯穿所述钝化层的第六过孔与所述源漏电极中的漏电极电性连接，通过设置第五过孔和第六过孔，使漏电极可以将电信号传输到像素电极上。

较佳地，为了便于实施，在本实用新型实施例提供的上述阵列基板中，还包括：位于所述有源层与所述衬底基板之间的缓冲层。缓冲层能够阻挡后续工艺中衬底基板中所含的杂质扩散进入薄膜晶体管的有源层，防止对薄膜晶体管的阈值电压和漏电流等特性产生影响。

本实用新型实施例还提供了一种显示装置，所述显示装置包括本实用新型实施例提供的上述阵列基板。

附图说明

图1a和图1b分别为本实用新型实施例提供的阵列基板的剖面示意图；

图2为本实用新型实施例提供的阵列基板的制备方法的流程图；

图3a至图3k分别为本实用新型实例一提供的一种阵列基板的制备方法流程图；

图4a至图4d分别为本实用新型实例二提供的一种阵列基板的制备方法流程图；

图5为图1b所示的阵列基板的俯视示意图。

具体实施方式

下面结合附图，对本实用新型实施例提供的阵列基板及显示装置的具体实施方式进行详细地说明。

附图中各部件的大小和形状不反映阵列基板的真实比例，目的只是示意说明本实用新型内容。

本实用新型实施例提供了一种阵列基板，如图1a和图1b示，包括衬底基板01，位于衬底基板01上的薄膜晶体管和公共电极线02，薄膜晶体管包括依次设置在衬底基板01上的有源层03、栅电极04和源漏电极；

公共电极线02与栅电极04同层设置，且公共电极线02具有第一过孔001；

源漏电极中的漏电极06贯穿第一过孔001与有源层03电性连接，且漏电极06与公共电极线02相互绝缘；

公共电极线02在衬底基板01的正投影与漏电极06在衬底基板01的正投影至少部分重叠。

需要说明的是，本实用新型实施例所述的漏电极是指源漏电极中与像素电极电性连接的电极，在有些薄膜晶体管中，其也可以称为源电极或者源漏pad等。

本实用新型实施例提供的上述阵列基板，由于公共电极线在衬底基板的正投影与漏电极在衬底基板的正投影至少部分重叠，因此，与现有的阵列基板相比，可以在公共电极线与漏电极之间形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率、以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板的品质。

进一步地，在本实用新型实施例提供的上述阵列基板中，公共电极线与栅电极可以是同层同材质，也可以是同层不同材质，在此不做限定。较佳地，公共电极线与栅电极为同层同材质，这样在制备时，公共电极线与栅电极可以通过一次构图工艺形成，可以节省制作成本。

较佳地，在本实用新型实施例提供的上述阵列基板中，如图1a和图1b示，还可以包括：

位于公共电极线02与有源层03之间的栅极绝缘层07；

位于公共电极线02与漏电极06之间的层间介电层08；

源漏电极中的漏电极06通过贯穿栅极绝缘层07、公共电极线02和层间介电层08的第二过孔002与有源层03电性连接；

源漏电极中的源电极05通过贯穿栅极绝缘层07和层间介电层08的第三过孔003与有源层03电性连接。

具体地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，有源层可以采用低温多晶硅材料，也可以采用氧化物材料，在此不做限定。

进一步地，在本实用新型实施例提供的上述阵列基板中，如图1a和图1b所示，栅电极至少为一个。在具体实施时，设置两个栅电极04，栅电极04设置为两个目的是为了起到减少薄膜晶体管的漏电流的作用。

较佳地，在本实用新型实施例提供的上述阵列基板中，如图1a和图1b所示，公共电极线02在衬底基板01的正投影与有源层03在衬底基板01的正投影至少部分重叠。这样，在本实用新型实施例提供的上述阵列基板中，公共电极线02不仅与漏电极06形成存储电容，公共电极线02还与有源层03形成存储电容，从而进一步地增大了阵列基板整体的存储电容。

进一步地，在本实用新型实施例提供的上述阵列基板中，如图1a和图1b所示，在有源层03中还可以设置重掺杂区09和轻掺杂区10，重掺杂区09分别位于有源层03与源电极05对应的区域，以及有源层03与漏电极06对应的区域，用于减少源电极05和漏电极06与有源层03之间的接触电阻。轻掺杂区10位于重掺杂区09之间，且分布在两个栅电极04对应的区域的两侧。设置轻掺杂区10能够起到降低薄膜晶体管的漏电流的作用。图中所示重掺杂区09和轻掺杂区10的设置位置仅为一种示例，在实际应用时，对于有些薄膜晶体管，也可以不设置重掺杂区或轻掺杂区，也可以根据需要在不同位置设置多个重掺杂区或轻掺杂区，不限于图中所示。

进一步地，在本实用新型实施例提供的上述阵列基板中，如图1a和图1b所示，还可以包括：位于源漏电极上方的像素电极11，像素电极11与源漏电极中的漏电极06电性连接。

较佳地，在本实用新型实施例提供的上述阵列基板中，如图1a所示，还可以包括：位于像素电极11上方的公共电极12，以及位于公共电极12与像素电极11之间的钝化层13。设置钝化层13可以使像素电极11和公共电极12相互绝缘。

进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，当公共电极位于像素电极的上方时，公共电极可以为狭缝状，公共电极的材料可以为氧化铟锡等透明导电材料；像素电极可以为板状或狭缝状，像素电极的材料可以为氧化铟锡等透明导电材料。

较佳地，在本实用新型实施例提供的上述阵列基板中，如图1a所示，还可以包括：位于像素电极11与源漏电极之间的平坦化层14，像素电极11通过贯穿平坦化层14的第四过孔004与源漏电极中的漏电极06电性连接，这样便于通过第四过孔004由源漏电极中的漏电极06向像素电极11传输电信号。

或者，较佳地，在本实用新型实施例提供的上述阵列基板中，如图1b所示，还可以包括：位于像素电极11与源漏电极之间的公共电极12，以及位于像素电极11与公共电极12之间的钝化层13。设置钝化层13可以使像素电极11和公共电极12相互绝缘。

进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，当像素电极位于公共电极的上方时，像素电极可以为狭缝状，像素电极的材料可以为氧化铟锡等透明导电材料；公共电极可以为板状或狭缝状，公共电极的材料可以为氧化铟锡等透明导电材料。

较佳地，为了便于实施，在本实用新型实施例提供的上述阵列基板中，如图1b所示，还可以包括：位于公共电极12与源漏电极之间的平坦化层14，像素电极11通过贯穿平坦化层14的第五过孔005和贯穿钝化层13的第六过孔006与源漏电极中的漏电极06电性连接。

具体地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图1b所示，还可以设置与公共电极12同层同材质的连接电极15，连接电极15通过第五过孔005与源漏电极中的漏电极06电性连接，像素电极11通过第六过孔006与连接电极15电性连接，这样，通过第五过孔005由漏电极06向连接电极15传输电信号，然后该电信号再通过第六过孔006由连接电极15传输到像素电极03，从而实现像素电极11与漏电极06的电性连接。

较佳地，为了便于实施，在本实用新型实施例提供的上述阵列基板中，如图1a和图1b所示，还包括：位于有源层03与衬底基板01之间的缓冲层16。

缓冲层能够阻挡后续工艺中衬底基板中所含的杂质扩散进入薄膜晶体管的有源层，防止对薄膜晶体管的阈值电压和漏电流等特性产生影响，同时，对于有源层采用低温多晶硅材料的薄膜晶体管，由于低温多晶硅通常是用准分子激光退火的方法形成，因此，设置该缓冲层还能够在后续制作有源层的工艺中起到防止准分子激光退火造成的杂质的扩散，提高低温多晶硅形成薄膜晶体管的质量。

需要说明的是，本实用新型实施例提供的上述阵列基板均以有源层为多晶硅层的顶栅型TFT为例进行说明，对于有源层为非晶硅层等的TFT，本实用新型实施例同样适用。

基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括本实用新型实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本实用新型的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

需要说明的是，本实用新型实施例中所述的显示装置可以为TN（TwistedNematic，扭曲向列）模式、IPS（In-Plane Switching，平面转换技术）模式或ADS（Advanced Super Dimension Switch，高级超维场转换技术）模式，本实用新型实施例对此不作任何限定；较优地，本实用新型实施例中所述的显示装置尤其适用于IPS模式和ADS模式。

基于同一实用新型构思，本实用新型实施例还提供了一种阵列基板的制备方法，如图2所示，具体包括：

S201、在衬底基板上形成有源层的图形；

S202、通过一次构图工艺在有源层的上方形成分别与有源层相互绝缘的栅电极和公共电极线的图形，公共电极线具有第一过孔；

S203、在公共电极线的上方形成与公共电极线相互绝缘的源漏电极的图形，源漏电极中的漏电极通过贯穿第一过孔与有源层电性连接，漏电极在衬底基板的正投影与公共电极线在衬底基板的正投影至少部分重叠。

在本实用新型实施例提供的上述阵列基板的制备方法中，由于公共电极线在衬底基板的正投影与漏电极在衬底基板的正投影至少部分重叠，因此，与现有的阵列基板的制备方法相比，上述方法所制备的阵列基板可以在公共电极线与漏电极之间形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率、以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板的品质。

需要说明的是，在本实用新型实施例提供的上述阵列基板的制备方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本实用新型中所形成的结构选择相应的构图工艺。

具体地，在具体实施时，有源层可以采用低温多晶硅材料，当然有源层也可以采用实现本实用新型方法的其他的材料，在此不做限定。

进一步地，在具体实施时，可以采用离子注入的方式对有源层的相对两侧进行重掺杂形成重掺杂区，并对位于重掺杂区之间的部分有源层区域进行轻掺杂，形成轻掺杂区，该轻掺杂区分布在栅电极对应的区域的两侧。

较佳地，在具体实施时，在本实用新型实施例提供的上述制备方法中，在步骤S201在衬底基板上形成有源层的图形之后，在步骤S202在有源层的上方形成分别与有源层相互绝缘的栅电极和公共电极线的图形之前，还可以包括：

在有源层的上方形成栅极绝缘层。

在具体实施时，栅极绝缘层的材料可以为氧化硅或氮化硅材料，也可以为实现本实用新型方案的其它材料，在此不做限定。

较佳地，在具体实施时，在本实用新型实施例提供的上述制备方法中，公共电极线在衬底基板的正投影与有源层在衬底基板的正投影至少部分重叠。这样，公共电极线不仅与漏电极形成存储电容，公共电极线还与有源层形成存储电容，从而进一步地增大了阵列基板整体的存储电容。

较佳地，在具体实施时，在本实用新型实施例提供的上述制备方法中，在步骤S202在有源层的上方形成分别与有源层相互绝缘的栅电极和公共电极线的图形之后，在步骤S203在公共电极线的上方形成与公共电极线相互绝缘的源漏电极的图形之前，还可以包括：

在公共电极线的上方形成层间介电层。

进一步地，在具体实施时，在本实用新型实施例提供的上述制备方法中，在公共电极线的上方形成层间介电层之后，在公共电极线的上方形成与公共电极线相互绝缘的源漏电极的图形之前，还可以包括：

通过一次构图工艺形成贯穿栅极绝缘层、公共电极线和层间介电层的第二过孔和贯穿栅极绝缘层和层间介电层的第三过孔的图形，源漏电极中的漏电极通过该第二过孔与有源层电性连接，源漏电极中的源电极通过该第三过孔与有源层电性连接。

较佳地，为了便于实施，在本实用新型实施例提供的上述制备方法中，在步骤203在公共电极线的上方形成与公共电极线相互绝缘的源漏电极的图形之后，还可以包括：

在源漏电极的上方形成像素电极的图形，像素电极与源漏电极中的漏电极电性连接。

较佳地，为了便于实施，在本实用新型实施例提供的上述制备方法中，在源漏电极的上方形成像素电极的图形之后，还可以包括：

在像素电极的上方形成与像素电极相互绝缘的公共电极的图形。

较佳地，在具体实施时，为了便于实施，在本实用新型实施例提供的上述制备方法中，在公共电极线的上方形成与公共电极线相互绝缘的源漏电极的图形之后，在源漏电极的上方形成像素电极的图形之前，还可以包括：

在源漏电极的上方形成平坦化层的图形，平坦化层具有第四过孔，像素电极通过第四过孔与源漏电极中的漏电极电性连接。

进一步地，在具体实施时，为了便于实施，在本实用新型实施例提供的上述制备方法中，在源漏电极的上方形成像素电极的图形之后，在像素电极的上方形成与像素电极相互绝缘的公共电极的图形之前，还可以包括：

在像素电极的上方形成覆盖像素电极的钝化层。

或者，较佳地，为了便于实施，在本实用新型实施例提供的上述制备方法中，在公共电极线的上方形成与公共电极线相互绝缘的源漏电极的图形之后，在源漏电极的上方形成像素电极的图形之前，还可以包括：

在源漏电极的上方形成与将要形成的像素电极相互绝缘的公共电极的图形。

较佳地，为了使像素电极与源漏电极中的漏电极电性连接，在本实用新型实施例提供的上述制备方法中，在源漏电极的上方形成与像素电极相互绝缘的公共电极的图形，可以具体包括：

在源漏电极的上方形成公共电极的薄膜；

通过一次构图工艺在公共电极的薄膜中形成公共电极和连接电极的图形，连接电极与源漏电极中的漏电极电性连接，像素电极通过连接电极与漏电极电性连接。

较佳地，在具体实施时，为了便于实施，在本实用新型实施例提供的上述制备方法中，在公共电极线的上方形成与公共电极线相互绝缘的源漏电极的图形之后，在源漏电极的上方形成与将要形成的像素电极相互绝缘的公共电极的图形之前，还可以包括：

在源漏电极的上方形成平坦化层的图形，平坦化层具有第五过孔，连接电极通过第五过孔与源漏电极中的漏电极电性连接。

进一步地，在具体实施时，在本实用新型实施例提供的上述制备方法中，在源漏电极的上方形成像素电极的图形之前，在源漏电极的上方形成与将要形成的像素电极相互绝缘的公共电极的图形之后，还可以包括：

在公共电极的上方形成钝化层的图形，钝化层具有第六过孔，将要形成的像素电极通过第六过孔与连接电极电性连接。

较佳地，为了便于实施，在本实用新型实施例提供的上述制备方法中，在步骤S201在衬底基板上形成有源层的图形之前，还可以包括：

在衬底基板上形成缓冲层。

在具体实施时，可以采用等离子体增强化学气相沉积法形成缓冲层，当然也可以通过其它方法形成，在此不做限定。具体地，缓冲层可以采用二氧化硅或氮化硅材料，当然也可以采用其它可以实现本实用新型方案的材料，在此不做限定。

下面通过具体实施例对本实用新型实施例提供的上述阵列基板的制备方法进行详细的介绍。需要说明的是，以上实施例均是以双栅顶栅型低温多晶硅（LTPS）TFT为例进行说明，可以理解的是，还可以适用于单栅型TFT，底栅型TFT，非晶硅TFT，氧化物TFT等任何结构的TFT，只要通过增加漏电极与公共电极线的正对面积可以实现增大阵列基板存储电容的方案，都是本实用新型的保护范围。

实例一：

阵列基板中公共电极12位于像素电极11的上方，如图1a所示，阵列基板的制作过程包括以下几个步骤：

（1）、在衬底基板01上形成缓冲层16，如图3a所示；

在具体实施时，可以采用等离子体增强化学气相沉积方法在衬底基板上沉积缓冲层，缓冲层具体可以采用二氧化硅或氮化硅材料。

（2）、在缓冲层16上形成有源层03的图形，如图3b所示；

在具体实施时，通过等离子体增强化学气相沉积法或其他类似方法，在缓冲层的上方形成非晶硅薄膜层，然后通过激光退火工艺或固相结晶工艺等工艺过程，使得非晶硅结晶化，形成多晶硅薄膜层，并通过构图工艺形成包含低温多晶硅有源层的图形。

（3）、在有源层03上形成栅极绝缘层07，如图3c所示；

在具体实施时，栅极绝缘层可以采用氧化硅或氮化硅材料。

（4）、在栅极绝缘层07上形成栅电极04和公共电极线02的图形，公共电极线02具有第一过孔001，如图3d所示；

在具体实施时，可以在栅极绝缘层上形成栅电极薄膜，通过一次构图工艺在该栅电极薄膜中形成栅电极和公共电极线的图形，具体地，栅电极和公共电极线的材料可以为钼（Mo）、铝（Al）或镉（Cr）等金属。

（5）、在有源层04中形成重掺杂区09和轻掺杂区10，如图3e所示；

在具体实施时，采用离子注入方式对有源层的相对两侧进行重掺杂，形成重掺杂区，并对位于重掺杂区之间的部分有源层区域进行轻掺杂，形成轻掺杂区，该轻掺杂区分布在栅电极对应的区域的两侧。其中，在离子注入时，可以通过设置掩膜板实现在指定区域进行不同浓度的离子注入，也可以通过栅电极或公共电极线的图形进行遮挡进行离子注入，或者通过在构图工艺中使用的光刻胶进行遮挡进行离子注入，与现有技术类似，此处不再赘述。

（6）、在栅电极04和公共电极线02上形成层间介电层08，并通过一次构图工艺形成贯穿栅极绝缘层07、公共电极线02和层间介电层08的第二过孔002和贯穿栅极绝缘层07和层间介电层08的第三过孔003的图形，如图3f所示；

在具体实施时，层间介电层可以采用氧化硅或氮化硅材料。

（7）、在层间介电层08的上方形成源电极05和漏电极06的图形，如图3g所示；

在具体实施时，可以在层间介电层上形成漏电极薄膜，通过一次构图工艺在该漏电极薄膜中形成漏电极和源电极的图形，且漏电极贯穿第一过孔，漏电极通过第二过孔与有源层电性连接，源电极通过第三过孔与有源层电性连接。

（8）、在漏电极06和源电极05上形成平坦化层14的图形，平坦化层14具有第四过孔004，如图3h所示；

（9）、在平坦化层14上形成像素电极11的图形，如图3i所示；

在具体实施时，像素电极可以为板状或狭缝状，像素电极的材料可以为氧化铟锡等透明导电材料，像素电极通过第四过孔与漏电极电性连接。

（10）、在像素电极11上形成钝化层13，如图3j所示；

（11）、在钝化层13上形成公共电极12的图形，如图3k所示。

在具体实施时，公共电极可以为狭缝状，公共电极的材料可以为氧化铟锡等透明导电材料。

具体地，经过上述步骤（1）至（11）之后，得到本实用新型实施例所提供的阵列基板，具体地，所得到的阵列基板的结构示意图如图1a所示。

实例二：

阵列基板中像素电极11位于公共电极12的上方，如图1b所示，阵列基板的制作过程除了包括上述步骤（1）至（7）之外，包括以下几个步骤：

（8）、在漏电极06和源电极05上形成平坦化层14的图形，平坦化层14具有第五过孔005，如图4a所示；

（9）、在平坦化层14上形成公共电极12和连接电极15的图形，如图4b所示；

在具体实施时，在平坦化层上形成公共电极的薄膜，通过一次构图工艺形成公共电极和连接电极的图形，连接电极通过第五过孔与漏电极电性连接。具体地，公共电极可以为狭缝状，公共电极和连接电极的材料可以为氧化铟锡等透明导电材料。

（10）、在公共电极12和连接电极15上形成钝化层13的图形，钝化层13

具有第六过孔006，如图4c所示；

（11）、在钝化层13上形成像素电极03的图形，如图4d所示；

在具体实施时，像素电极可以为板状或狭缝状，公共电极的材料可以为氧化铟锡等透明导电材料，像素电极通过第六过孔与连接电极电性连接。

具体地，经过上述步骤（1）至（11）之后，得到本实用新型实施例所提供的阵列基板，具体地，所得到的阵列基板的俯视示意图如图5所示，图1b为图5所示阵列基板沿A-A1方向的剖面示意图。

本实用新型实施例提供了一种阵列基板及显示装置，该阵列基板包括衬底基板，位于衬底基板上的薄膜晶体管和公共电极线，薄膜晶体管包括依次设置在衬底基板上的有源层、栅电极和源漏电极；公共电极线与栅电极同层设置，且公共电极线具有第一过孔；源漏电极中的漏电极贯穿第一过孔与有源层电性连接，且漏电极与公共电极线相互绝缘；公共电极线在衬底基板的正投影与漏电极在衬底基板的正投影至少部分重叠。本实用新型实施例提供的阵列基板，由于公共电极线在衬底基板的正投影与漏电极在衬底基板的正投影至少部分重叠，因此，与现有的阵列基板相比，在公共电极线与漏电极之间形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率、以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板的品质。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括衬底基板，位于所述衬底基板上的薄膜晶体管和公共电极线，所述薄膜晶体管包括依次设置在衬底基板上的有源层、栅电极和源漏电极，其特征在于；

所述公共电极线与所述栅电极同层设置，且所述公共电极线具有第一过孔；

所述源漏电极中的漏电极贯穿所述第一过孔与所述有源层电性连接，且所述漏电极与所述公共电极线相互绝缘；

所述公共电极线在所述衬底基板的正投影与所述漏电极在所述衬底基板的正投影至少部分重叠。

2.如权利要求1所述的阵列基板，其特征在于，还包括：

位于所述公共电极线与所述有源层之间的栅极绝缘层；

位于所述公共电极线与所述源漏电极之间的层间介电层；

所述源漏电极中的漏电极通过贯穿所述栅极绝缘层、所述公共电极线和所述层间介电层的第二过孔与所述有源层电性连接；

所述源漏电极中的源电极通过贯穿所述栅极绝缘层和所述层间介电层的第三过孔与所述有源层电性连接。

3.如权利要求1所述的阵列基板，其特征在于，所述公共电极线在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影至少部分重叠。

4.如权利要求1-3任一项所述的阵列基板，其特征在于，还包括：位于所述源漏电极上方的像素电极，所述像素电极与所述源漏电极中的漏电极电性连接。

5.如权利要求4所述的阵列基板，其特征在于，还包括：位于所述像素电极上方的公共电极，以及位于所述公共电极与所述像素电极之间的钝化层。

6.如权利要求5所述的阵列基板，其特征在于，还包括：位于所述像素电极与所述源漏电极之间的平坦化层，所述像素电极通过贯穿所述平坦化层的第四过孔与所述源漏电极中的漏电极电性连接。

7.如权利要求4所述的阵列基板，其特征在于，还包括：位于所述像素电极与所述源漏电极之间的公共电极，以及位于所述像素电极与所述公共电极之间的钝化层。

8.如权利要求7所述的阵列基板，其特征在于，还包括：位于所述公共电极与所述源漏电极之间的平坦化层，所述像素电极通过贯穿所述平坦化层的第五过孔和贯穿所述钝化层的第六过孔与所述源漏电极中的漏电极电性连接。

9.如权利要求1-3任一项所述的阵列基板，其特征在于，还包括：位于所述有源层与所述衬底基板之间的缓冲层。

10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-9任一项所述的阵列基板。

Images