CN114236924A - 显示面板及移动终端 - Google Patents
显示面板及移动终端 Download PDFInfo
- Publication number
- CN114236924A CN114236924A CN202111527342.5A CN202111527342A CN114236924A CN 114236924 A CN114236924 A CN 114236924A CN 202111527342 A CN202111527342 A CN 202111527342A CN 114236924 A CN114236924 A CN 114236924A
- Authority
- CN
- China
- Prior art keywords
- sub
- electrode
- electrode plate
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
Abstract
本申请实施例提供一种显示面板及移动终端;该显示面板包括多个子像素,每一个子像素包括薄膜晶体管及存储电容,存储电容包括第一电极板及第二电极板,其中,子像素还包括至少一扩展电容,扩展电容包括第一子电极板及第二子电极板,第一子电极板与第一电极板电连接,第二子电极板与第二电极板电连接;上述显示面板通过在每个子像素中的至少一个存储电容上电连接一个扩展电容,且扩展电容设置于子像素对应的像素电极区,增设的扩展电容能够在不影响子像素的开口率的同时,增大与其电连接的存储电容的最大存储电容量,有效防止了显示面板在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种显示面板及移动终端。
背景技术
近年来电竞市场的火热让不少硬件厂商看到了商机,从而在显示器的选择上也越来越多样化,其中Freesync(可变刷新率技术)已逐渐成为目前主流电竞显示领域的一项关键功能技术指标。Freesync技术最早是由AMD厂商提出的一项技术,可解决图像撕裂和波动,从而提高画面流畅的游戏体验,官方也称为可变刷新率技术(DynamicRefreshRate,DRR),其是通过改变显示面板的帧周期中的场消隐(VerticalBlanking,VBlank)阶段的时长来动态调节显示面板的刷新率,以使显示面板的刷新率与显卡的刷新率匹配,从而解决显示面板显示的画面撕裂和波动的问题,提高画面的流畅性。
然而,由于场消隐阶段的时长不同会导致显示面板产生不同大小的漏电流,而不同大小的漏电流会导致显示面板显示的画面的亮度不同。因此,当显示面板在过低的刷新率的模式下运行时,像素会由于每一帧的场消隐阶段过长而产生较大的漏电,使得像素电位下降而画面显示失真。
因此,亟需一种显示面板及移动终端以解决上述技术问题。
发明内容
本申请实施例提供一种显示装置及其显示方法,以改进当前技术的显示装置在刷新率变化时出现闪烁现象的问题。
本申请实施例提供一种显示面板,所述显示面板包括多个子像素,每一个所述子像素包括薄膜晶体管区和像素电极区,所述子像素包括设置于所述薄膜晶体管区内的至少一个薄膜晶体管以及至少一个存储电容,所述存储电容包括第一电极板及与所述第一电极板相对设置的第二电极板;
其中,所述子像素还包括设置于所述像素电极区的至少一扩展电容,所述扩展电容包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第一电极板电连接,所述第二子电极板与所述第二电极板电连接。
可选的,在本申请的一些实施例中,所述第一子电极板靠近所述薄膜晶体管区的一端与所述第一电极板搭接,所述第二子电极板靠近所述薄膜晶体管区的一端与所述第二电极板搭接。
可选的,在本申请的一些实施例中,所述像素电极区包括位于所述薄膜晶体管区一侧的第一子像素电极区以及位于所述薄膜晶体管区另一侧的第二子像素电极区;其中,所述扩展电容设置于所述第一子像素电极区和/或者所述第二子像素电极区。
可选的,在本申请的一些实施例中,每一个所述子像素还包括:衬底、设置于所述衬底上的所述第一子电极板、设置于所述衬底上且与部分所述第一子电极板相接触的第一金属层、设置于所述第一金属层上的栅极绝缘层、设置于所述栅极绝缘层上的有源层、设置于所述栅极绝缘层上并覆盖部分所述有源层的第二金属层、设置于所述栅极绝缘层上且与部分所述第二金属层相接触的所述第二子电极板、设置于所述第二金属层上并覆盖所述第二电极的钝化层、以及设置于所述钝化层上的像素电极;
其中,所述像素电极包括位于所述第一子像素电极区内的第一像素电极和位于所述第二子像素电极区内的第二像素电极,所述第一金属层包括公共电极、所述薄膜晶体管的栅极以及扫描线,所述第二金属层包括所述薄膜晶体管的源漏极、数据线以及共享放电棒。
可选的,在本申请的一些实施例中,所述第一子电极板与所述公共电极电连接,所述第二子电极板与所述薄膜晶体管的源漏极电连接。
可选的,在本申请的一些实施例中,所述薄膜晶体管区设置有第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第一存储电容、第二存储电容、第一液晶电容、第二液晶电容以及所述共享放电棒;
其中,所述第一薄膜晶体管的源极与所述数据线电连接,栅极与所述扫描线电连接,漏极与所述第一存储电容以及所述第一液晶电容电连接;
所述第二薄膜晶体管的源极与所述数据线电连接,栅极与所述扫描线电连接,漏极与所述第二存储电容以及所述第二液晶电容电连接;
所述第三薄膜晶体管的源极与所述第二存储电容以及所述第二液晶电容电连接,栅极与所述扫描线电连接,漏极与所述共享放电棒电连接。
可选的,在本申请的一些实施例中,当所述扩展电容设置于所述第一子像素电极区时,所述第一存储电容的最大存储电容量大于所述第二存储电容的最大存储电容量;当所述扩展电容设置于所述第二子像素电极区时,所述第一存储电容的最大存储电容量小于所述第二存储电容的最大存储电容量。
可选的,在本申请的一些实施例中,所述第一子像素电极区和所述第二子像素电极区各自对应四个畴的液晶分子。
可选的,在本申请的一些实施例中,所述第一子电极板以及所述第二子电极板均为透明氧化铟锡膜。
相应的,本申请实施例还提供一种移动终端,包括终端主体以及如上任一项所述的显示面板,所述终端主体与所述显示面板组合为一体。
本申请实施例提供一种显示面板及移动终端;该显示面板包括多个子像素,每一个所述子像素包括薄膜晶体管区和像素电极区,所述子像素包括设置于所述薄膜晶体管区内的至少一个薄膜晶体管以及至少一个存储电容,所述存储电容包括第一电极板及与所述第一电极板相对设置的第二电极板,其中,所述子像素还包括设置于所述像素电极区的至少一扩展电容,所述扩展电容包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第一电极板电连接,所述第二子电极板与所述第二电极板电连接;上述显示面板通过在每个所述子像素中的至少一个存储电容上电连接一个所述扩展电容,且所述扩展电容设置于所述子像素对应的所述像素电极区,增设的所述扩展电容能够在不影响所述子像素的开口率的同时,增大与其电连接的所述存储电容的最大存储电容量,有效防止了所述显示面板在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象,从而防止了所述显示面板的显示画面失真,进一步提升所述显示面板的显示效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请第一实施例提供的显示面板的像素结构示意图;
图2为本申请第一实施例提供的显示面板中像素结构的等效电路示意图;
图3为本申请第一实施例提供的显示面板的制备方法流程图;
图4A为本申请第一实施例提供的显示面板中第一子电极板与第一金属层之间的重叠部分的平面示意图;
图4B为本申请第一实施例提供的显示面板中第二子电极板与第二金属层之间的重叠部分的平面示意图;
图5为本申请第一实施例中提供的显示面板中的第一存储电容在未增加扩展电容时与增加扩展电容后的像素光学仿真结果对比图;
图6为本申请第二实施例提供的显示面板的像素结构示意图;
图7为本申请第二实施例提供的显示面板的像素结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例针对当前技术的显示装置在刷新率变化时出现闪烁现象的技术问题,本申请实施例能够解决上述技术问题。
请参阅图1至图7,本申请实施例提供一种显示面板100,该显示面板100包括多个子像素,每一个所述子像素包括薄膜晶体管区11和像素电极区12,所述子像素包括设置于所述薄膜晶体管区11内的至少一个薄膜晶体管以及至少一个存储电容,所述存储电容包括第一电极板及与所述第一电极板相对设置的第二电极板,其中,所述子像素还包括设置于所述像素电极区12的至少一扩展电容105,所述扩展电容105包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第一电极板电连接,所述第二子电极板与所述第二电极板电连接。
上述显示面板100通过在每个所述子像素中的至少一个存储电容上电连接一个所述扩展电容105,且所述扩展电容105设置于所述子像素对应的所述像素电极区12,增设的所述扩展电容105能够在不影响所述子像素的开口率的同时,增大与其电连接的所述存储电容的最大存储电容量,有效防止了所述显示面板100在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象,从而防止了所述显示面板100的显示画面失真,进一步提升所述显示面板100的显示效果。
现结合具体实施例对本申请的技术方案进行描述。
如图1所示,为本申请第一实施例提供的显示面板100的像素结构示意图;其中,所述显示面板100包括多个呈阵列式排布的子像素,每一个子像素为八畴像素结构。
如图2所示,为本申请第一实施例提供的显示面板100中像素结构的等效电路示意图;结合图1以及图2可知,每一个所述子像素包括薄膜晶体管区11和像素电极区12,所述像素电极区12包括位于所述薄膜晶体管区11一侧的第一子像素电极区121以及位于所述薄膜晶体管区11另一侧的第二子像素电极区122。
进一步地,在本申请实施例中,所述薄膜晶体管区11包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第一存储电容Cst1、第二存储电容Cst2、第一液晶电容Clc1、第二液晶电容Clc2以及共享电路棒103。
其中,第一薄膜晶体管T1的源极与数据线102电连接,栅极与扫描线101电连接,漏极与所述第一存储电容Cst1以及所述第一液晶电容Clc1电连接;
所述第二薄膜晶体管T2的源极与所述数据线102电连接,栅极与所述扫描线101电连接,漏极与所述第二存储电容Cst2以及所述第二液晶电容Clc2电连接;
所述第三薄膜晶体管T3的源极与所述第二存储电容Cst2以及所述第二液晶电容Clc2电连接,栅极与所述扫描线101电连接,漏极与所述共享电路棒103电连接。
所述第一存储电容Cst1包括第一电极板以及与所述第一电极板相对设置的第二电极板,所述第一存储电容Cst1的所述第一电极板与阵列基板侧的公共电极电连接,所述第一存储电容Cst1的所述第二电极板与所述第一薄膜晶体管T1的漏极电连接。
所述第二存储电容Cst2的所述第一电极板与阵列基板侧的公共电极电连接,所述第二存储电容Cst2的所述第二电极板与所述第二薄膜晶体管T2的漏极电连接。
所述第一液晶电容Clc1包括第三电极板以及与所述第三电极板相对设置的第四电极板,所述第一液晶电容Clc1的所述第三电极板与所述公共电极电连接,所述第一液晶电容Clc1的所述第四电极板与所述第一薄膜晶体管T1的漏极电连接。
第二液晶电容Clc2的所述第三电极板与所述公共电极电连接,所述第二液晶电容Clc2的所述第四电极板与所述第二薄膜晶体管T2的漏极电连接。
在本申请实施例中,所述第一子像素电极区121和所述第二子像素电极区122分别对应四个畴的液晶分子。制程中,所述第一子像素电极区121内的公共电极可以经由过孔与第一子像素电极1041相连接,所述第二子像素电极区122内的公共电极可以经由过孔与第二子像素电极1042相连接。
在本申请实施例中,所述子像素中的公共电极、所述第一薄膜晶体管T1的栅极、所述第二薄膜晶体管T2的栅极、所述第三薄膜晶体管T3的栅极、以及所述扫描线101通过第一金属层M1制作;所述第一薄膜晶体管T1的源漏极、所述第二薄膜晶体管T2的源漏极、所述第三薄膜晶体管T3的源漏极、以及所述数据线102、所述共享电路棒103通过第二金属层M2制作。
进一步地,在本申请实施例中,所述第一子像素电极区121设置有扩展电容105,所述扩展电容105由靠近所述薄膜晶体管区11的一端延伸至所述子像素的开口区域。
其中,所述扩展电容105包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第一存储电容Cst1的所述第一电极板电连接,所述第二子电极板与所述第一存储电容Cst1的所述第二电极板电连接。优选地,所述第一子电极板以及所述第二子电极板均为透明的氧化铟锡薄膜制成。
由于所述扩展电容105的材料为透明的氧化铟锡薄膜,所以设置于所述子像素开口区域的所述扩展电容105并不影响所述子像素的开口率。
结合图1以及图2所示,本申请提供的像素结构的驱动原理具体如下:
当所述扫描线101分别打开所述子像素内的3个薄膜晶体管时,所述数据线102的信号通过所述第一薄膜晶体管T1和所述第二薄膜晶体管T2进入相应的所述第一子像素电极区121和所述第二子像素电极区122,并通过所述第三薄膜晶体管T3将所述第二子像素电极区122的部分电压释放到所述共享电路棒103上,避免了所述子像素内的水平串扰等问题。
在本申请实施例中,每一个所述子像素还包括:
衬底;
所述第一子电极板,设置于所述衬底上;
第一金属层M1,设置于所述衬底上且与部分所述第一子电极板相接触;
栅极绝缘层,设置于所述第一金属层M1上;
有源层,设置于所述栅极绝缘层上;
第二金属层,设置于所述栅极绝缘层上,并覆盖部分所述有源层;
所述第二子电极板,设置于所述栅极绝缘层上,且与部分所述第二金属层相接触;
钝化层,设置于所述第二金属层上并覆盖所述第二子电极板;
像素电极,设置于所述钝化层上,包括位于所述第一子像素电极区121内的第一像素电极和位于所述第二子像素电极区122内的第二像素电极;
其中,所述第一金属层M1包括公共电极以及所述第一薄膜晶体管T1的栅极,所述第二金属层包括所述一薄膜晶体管的源漏极。
进一步地,所述公共电极构成所述第一存储电容Cst1的第一电极板,所述第一薄膜晶体管T1的源漏极构成所述第一存储电容Cst1的第二电极板;所述第一子电极板直接与所述第一电极板搭接,所述第二子电极板直接与所述第二电极板搭接。由于所述第一存储电容Cst1上搭接有所述扩展电容105,从而有效增加了所述第一存储电容Cst1的最大存储电量。
在本申请实施例中,所述衬底可以为玻璃衬底;所述有源层包括沟道区和掺杂区,掺杂区位于沟道区的两侧。所述有源层可以是氧化物有源层或低温多晶硅有源层。例如,在一些实施例中,所述有源层的材料为氧化铟锡,也可以采用Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。掺杂区可以是P型掺杂区或N型掺杂区,当掺杂区为P型掺杂区时,掺杂区的掺杂元素为硼、铟中的一种或两种的混合。当掺杂区为N型掺杂区时,掺杂区的掺杂元素为磷、砷和锑中的一种或几种的混合。
进一步地,所述栅极绝缘层的材料可以是氮化硅、氧化硅、氮氧化硅或三氧化二铝中的一种或其任意组合。
其中,所述第一金属层M1包括所述第一薄膜晶体管T1的栅极以及公共电极,所述公共电极与所述第一子电极板搭接;所述第一金属层M1可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,由多层金属组成的栅金属层也能满足需要。
所述钝化层覆盖栅极绝缘层及栅极,其中,所述钝化层可以选用氧化物或者氧氮化合物。
所述第二金属层M2包括所述第一薄膜晶体管T1的源极和漏极,所述源极和所述漏极分别与位于沟道区两侧的所述掺杂区电性连接。所述第二金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,由多层金属组成的栅金属层也能满足需要。所述第二子电极板设置于所述栅极绝缘层上,且与所述第一薄膜晶体管T1的源极和漏极相接触。
所述钝化层的材质可以为SiOx、SiOx/SiNx叠层或SiOx/SiNx/Al2O3叠层的无机非金属膜层材料。
所述第一子像素电极1041以及所述第二子像素电极1042可以由氧化铟锡(ITO)制成。
如图3所示,为本申请第一实施例提供的显示面板100的制备方法流程图;其中,制备所述显示面板100的步骤包括:
S10,在一衬底上制备第一子电极板。
具体地,所述S10还包括:
首先提供一衬底,所述衬底为玻璃衬底;之后,采用一道光罩工艺在所述衬底上制备所述第一子电极板,所述第一子电极板为一透明氧化铟锡薄膜。
S20,在所述衬底上形成图案化的第一金属层M1。
具体地,所述S20还包括:
首先,采用沉积工艺在所述衬底上形成所述第一金属层M1,所述第一金属层M1经黄光工艺图案化后形成栅极108、扫描线101以及公共电极107;其中,所述公共电极107和第一子电极板1051有重合的部分,如图4A所示。
S30,在所述衬底上形成栅极绝缘层以及有源层。
S40,在所述栅极绝缘层上形成图案化的第二金属层。
具体地,所述S40还包括:
首先,采用沉积工艺在所述栅极绝缘层上形成所述第二金属层,所述第二金属层经黄光工艺图案化后形成源漏极106、数据线102以及共享电路棒103。
S50,在所述栅极绝缘层上形成第二子电极板1052。
具体地,所述S50还包括:
采用一道光罩工艺在所述栅极绝缘层上形成所述第二子电极板1052,所述第二子电极板1052与所述源漏极106有重合的部分,所述第二子电极板为一透明氧化铟锡薄膜,如图4B所示。
S60,在所述栅极绝缘层上依次制备钝化层、彩膜层、有机平坦层以及像素电极。
具体地,所述S60还包括:
在所述栅极绝缘层上依次制备钝化层、彩膜层、有机平坦层以及像素电极,得到所述显示面板100;其中,所述显示面板100为COA型显示面板100(彩膜层制备于阵列基板上),所述有机平坦层的材料为PFA塑料(少量全氟丙基全氟乙烯基醚与聚四氟乙烯的共聚物)。
本申请实施例提供的所述显示面板100的制备方法中,通过在所述第一存储电容Cst1中增加所述扩展电容105,仅需要在原有的制程基础上增加两次光刻过程。
如下表1所示,为本申请实施例提供的所述显示面板100中的电容在增加所述扩展电容105前和增加所述扩展电容105后之间的最大存储电荷量的对比。
其中,所述第一存储电容Cst1在增加所述扩展电容105前的最大存储电荷量为59.722fF,在增加所述扩展电容105后的最大存储电荷量为386.165fF,其增加的电荷量为326.443fF;
所述第一液晶电容Clc1在增加所述扩展电容105前的最大存储电荷量为241.212fF,在增加所述扩展电容105后的最大存储电荷量为242.613fF,其增加的电荷量为1.401fF;
所述第一存储电容Cst1在增加所述扩展电容105前,存储电容的存储电荷量占液晶电容的存储电荷量(Cst/Clc)的百分比为0.41%,存储电容与液晶电容的总存储电荷量(Ctotal)为327.56fF;
所述第一存储电容Cst1在增加所述扩展电容105后,存储电容的存储电荷量与占液晶电容的存储电荷量(Cst/Clc)的百分比为1.59%,存储电容与液晶电容的总存储电荷量(Ctotal)为654.673fF。
表1
增加扩展电容前 | 增加扩展电容后 | |
Cst1[fF] | 59.722 | 386.165 |
Clc1[fF] | 241.212 | 242.613 |
Cst/Clc | 0.41% | 1.59% |
Ctotal[fF] | 327.560 | 654.673 |
由表1可知,所述第一存储电容Cst1的存储电荷量的增大倍数远远超过所述第一液晶电容Clc1的存储电荷量的增大倍数,通过在所述第一存储电容Cst1上增加所述扩展电容105具有提升所述显示面板100的存储电荷量的极大潜力。
进一步地,若是充分增大所述扩展电容105中所述第一子电极板以及所述第二子电极板的面积,存储电容的存储电荷量与占液晶电容的存储电荷量的百分比(Cst/Clc)将更大。
如图5所示,为本申请第一实施例中提供的显示面板100中的第一存储电容Cst1在未增加扩展电容105时与增加扩展电容105后的像素光学仿真结果对比图;其中,图5中5-a为本申请第一实施例中提供的显示面板100中的第一存储电容Cst1未增加扩展电容105时的像素光学仿真结果图;图5中5-b为本申请第一实施例中提供的显示面板100中的第一存储电容Cst1增加扩展电容105后的像素光学仿真结果图。其中,由图5中5-a以及图5中5-b的仿真结果可知,所述第一存储电容Cst1在增加所述扩展电容105之后,液晶的倒向仍然按照原有的所述子像素中所述公共电极与所述像素电极之间形成的电场倾倒,暗纹稳定,和改动前的暗纹无明显差别。
针对当前技术的显示装置在刷新率变化时出现闪烁现象的技术问题,本申请实施例提供一种显示面板100;该显示面板100包括多个子像素,每一个所述子像素包括薄膜晶体管区11和像素电极区12,所述子像素包括设置于所述薄膜晶体管区11内的至少一个薄膜晶体管以及至少一个存储电容,所述存储电容包括第一电极板及与所述第一电极板相对设置的第二电极板,其中,所述子像素还包括设置于所述第一子像素电极区121的扩展电容105,所述扩展电容105包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第一存储电容Cst1的所述第一电极板电连接,所述第二子电极板与所述第一存储电容Cst1的所述第二电极板电连接;上述显示面板100通过在所述第一存储电容Cst1靠近所述子像素开口区域的一端电连接一个所述扩展电容105,增设的所述扩展电容105能够在不影响所述第一子像素电极区121的开口率的同时,增大所述第一存储电容Cst1的最大存储电容量,有效防止了所述显示面板100在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象,从而防止了所述显示面板100的显示画面失真,进一步提升所述显示面板100的显示效果。
如图6所示,为本申请第二实施例提供的显示面板100的像素结构示意图;其中,本申请实施例二中的显示面板100的结构与本申请实施例一中的显示面板100的结构相同或相似,不同之处仅在于,所述扩展电容105设置于所述第二子像素电极区122,所述第二存储电容Cst2与所述扩展电容105电连接。
针对当前技术的显示装置在刷新率变化时出现闪烁现象的技术问题,本申请实施例提供一种显示面板100;该显示面板100包括多个子像素,每一个所述子像素包括薄膜晶体管区11和像素电极区12,所述子像素包括设置于所述薄膜晶体管区11内的至少一个薄膜晶体管以及至少一个存储电容,所述存储电容包括第一电极板及与所述第一电极板相对设置的第二电极板,其中,所述子像素还包括设置于所述第二子像素电极区122的扩展电容105,所述扩展电容105包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第二存储电容Cst2的所述第一电极板电连接,所述第二子电极板与所述第二存储电容Cst2的所述第二电极板电连接;上述显示面板100通过在所述第二存储电容Cst2靠近所述子像素开口区域的一端电连接一个所述扩展电容105,增设的所述扩展电容105能够在不影响所述第二子像素电极区122的开口率的同时,增大所述第二存储电容Cst2的最大存储电容量,有效防止了所述显示面板100在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象,从而防止了所述显示面板100的显示画面失真,进一步提升所述显示面板100的显示效果。
如图7所示,为本申请第三实施例提供的显示面板100的像素结构示意图;其中,本申请实施例三中的显示面板100的结构与本申请实施例一中的显示面板100的结构相同或相似,不同之处仅在于,所述显示面板100包括第一扩展电容2051以及所述第二扩展电容2052,所述第一扩展电容2051设置于所述第一子像素电极区121,所述第一存储电容Cst1与所述第一扩展电容2051电连接;所述第二扩展电容2052设置于所述第二子像素电极区122,所述第二存储电容Cst2与所述第二扩展电容2052电连接。
针对当前技术的显示装置在刷新率变化时出现闪烁现象的技术问题,本申请实施例提供一种显示面板100;该显示面板100包括多个子像素,每一个所述子像素包括薄膜晶体管区11和像素电极区12,所述子像素包括设置于所述薄膜晶体管区11内的至少一个薄膜晶体管、第一存储电容Cst1以及第二存储电容Cst2,所述第一存储电容Cst1以及所述第二存储电容Cst2均包括第一电极板及与所述第一电极板相对设置的第二电极板,其中,所述子像素还包括设置于第一子像素电极区121的第一扩展电容2051,以及设置于第二子像素电极区122的第二扩展电容2052,所述第一存储电容Cst1与所述第一扩展电容2051电连接,所述第二存储电容Cst2与所述第二扩展电容2052电连接;上述显示面板100通过在所述第一存储电容Cst1靠近所述子像素开口区域的一端电连接一个所述第一扩展电容2051,同时在所述第二存储电容Cst2靠近所述子像素开口区域的一端电连接一个所述第二扩展电容2052,增设的所述扩展电容105能够在不影响所述像素电极区12的开口率的同时,增大所述第一存储电容Cst1以及所述第二存储电容Cst2的最大存储电容量,有效防止了所述显示面板100在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象,从而防止了所述显示面板100的显示画面失真,进一步提升所述显示面板100的显示效果。
另外,本申请实施例三对比本申请实施例一或者本申请实施例二,能够更进一步地增大所述显示面板100中存储电容的最大存储电容量,有效防止了所述显示面板100在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象。
相应地,本申请实施例还提供一种移动终端,包括如上任一项所述的显示面板100。所述移动终端主要应用于有源矩阵有机电致发光显示面板100,在车载、手机、平板、电脑及电视产品上具有广阔的应用空间。
本申请实施例提供一种显示面板100及移动终端;该显示面板100包括多个子像素,每一个所述子像素包括薄膜晶体管区11和像素电极区12,所述子像素包括设置于所述薄膜晶体管区11内的至少一个薄膜晶体管以及至少一个存储电容,所述存储电容包括第一电极板及与所述第一电极板相对设置的第二电极板,其中,所述子像素还包括设置于所述像素电极区12的至少一扩展电容105,所述扩展电容105包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第一电极板电连接,所述第二子电极板与所述第二电极板电连接;上述显示面板100通过在每个所述子像素中的至少一个存储电容上电连接一个所述扩展电容105,且所述扩展电容105设置于所述子像素对应的所述像素电极区12,增设的所述扩展电容105能够在不影响所述子像素的开口率的同时,增大与其电连接的所述存储电容的最大存储电容量,有效防止了所述显示面板100在切换刷新频率过程中因场消隐阶段的时长不同而导致像素电位下降的现象,从而防止了所述显示面板100的显示画面失真,进一步提升所述显示面板100的显示效果。
以上对本申请实施例所提供的一种显示面板100及移动终端进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示面板,其特征在于,所述显示面板包括多个子像素,每一个所述子像素包括薄膜晶体管区和像素电极区;
所述子像素包括设置于所述薄膜晶体管区内的至少一个薄膜晶体管以及至少一个存储电容,所述存储电容包括第一电极板及与所述第一电极板相对设置的第二电极板;
其中,所述子像素还包括设置于所述像素电极区的至少一扩展电容,所述扩展电容包括第一子电极板及与所述第一子电极板相对设置的第二子电极板,所述第一子电极板与所述第一电极板电连接,所述第二子电极板与所述第二电极板电连接。
2.根据权利要求1所述的显示面板,其特征在于,所述第一子电极板靠近所述薄膜晶体管区的一端与所述第一电极板搭接,所述第二子电极板靠近所述薄膜晶体管区的一端与所述第二电极板搭接。
3.根据权利要求1所述的显示面板,其特征在于,所述像素电极区包括位于所述薄膜晶体管区一侧的第一子像素电极区以及位于所述薄膜晶体管区另一侧的第二子像素电极区;其中,所述扩展电容设置于所述第一子像素电极区和/或者所述第二子像素电极区。
4.根据权利要求3所述的显示面板,其特征在于,每一个所述子像素还包括:
衬底;
所述第一子电极板,设置于所述衬底上;
第一金属层,设置于所述衬底上且与部分所述第一子电极板相接触;
栅极绝缘层,设置于所述第一金属层上;
有源层,设置于所述栅极绝缘层上;
第二金属层,设置于所述栅极绝缘层上,并覆盖部分所述有源层;
所述第二子电极板,设置于所述栅极绝缘层上,且与部分所述第二金属层相接触;
钝化层,设置于所述第二金属层上并覆盖所述第二电极;
像素电极,设置于所述钝化层上,包括位于所述第一子像素电极区内的第一像素电极和位于所述第二子像素电极区内的第二像素电极;
其中,所述第一金属层包括公共电极、所述薄膜晶体管的栅极以及扫描线,所述第二金属层包括所述薄膜晶体管的源漏极、数据线以及共享放电棒。
5.根据权利要求4所述的显示面板,其特征在于,所述第一子电极板与所述公共电极电连接,所述第二子电极板与所述薄膜晶体管的源漏极电连接。
6.根据权利要求4所述的显示面板,其特征在于,所述薄膜晶体管区设置有第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第一存储电容、第二存储电容、第一液晶电容、第二液晶电容以及所述共享放电棒;
其中,所述第一薄膜晶体管的源极与所述数据线电连接,栅极与所述扫描线电连接,漏极与所述第一存储电容以及所述第一液晶电容电连接;
所述第二薄膜晶体管的源极与所述数据线电连接,栅极与所述扫描线电连接,漏极与所述第二存储电容以及所述第二液晶电容电连接;
所述第三薄膜晶体管的源极与所述第二存储电容以及所述第二液晶电容电连接,栅极与所述扫描线电连接,漏极与所述共享放电棒电连接。
7.根据权利要求6所述的显示面板,其特征在于,当所述扩展电容设置于所述第一子像素电极区时,所述第一存储电容的最大存储电容量大于所述第二存储电容的最大存储电容量;当所述扩展电容设置于所述第二子像素电极区时,所述第一存储电容的最大存储电容量小于所述第二存储电容的最大存储电容量。
8.根据权利要求3所述的显示面板,其特征在于,所述第一子像素电极区和所述第二子像素电极区各自对应四个畴的液晶分子。
9.根据权利要求1所述的显示面板,其特征在于,所述第一子电极板以及所述第二子电极板均为透明氧化铟锡膜。
10.一种移动终端,其特征在于,包括终端主体以及如权利要求1至9任一项所述的显示面板,所述终端主体与所述显示面板组合为一体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111527342.5A CN114236924A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及移动终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111527342.5A CN114236924A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及移动终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114236924A true CN114236924A (zh) | 2022-03-25 |
Family
ID=80755798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111527342.5A Pending CN114236924A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及移动终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114236924A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115377127A (zh) * | 2022-10-25 | 2022-11-22 | 惠科股份有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203521413U (zh) * | 2013-10-15 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
US20140125906A1 (en) * | 2012-11-08 | 2014-05-08 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array Substrate, Display Device and Method for Controlling Refresh Rate |
CN105487315A (zh) * | 2016-01-19 | 2016-04-13 | 武汉华星光电技术有限公司 | Tft阵列基板 |
CN105977261A (zh) * | 2016-05-27 | 2016-09-28 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
CN109448635A (zh) * | 2018-12-06 | 2019-03-08 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板 |
CN111338142A (zh) * | 2020-04-10 | 2020-06-26 | 成都京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
CN112363353A (zh) * | 2020-11-18 | 2021-02-12 | 信利(仁寿)高端显示科技有限公司 | 一种低频低功耗阵列基板及其制作方法 |
CN112596306A (zh) * | 2021-01-06 | 2021-04-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
CN113311624A (zh) * | 2021-04-06 | 2021-08-27 | Tcl华星光电技术有限公司 | 一种阵列基板及显示面板 |
-
2021
- 2021-12-14 CN CN202111527342.5A patent/CN114236924A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140125906A1 (en) * | 2012-11-08 | 2014-05-08 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array Substrate, Display Device and Method for Controlling Refresh Rate |
CN203521413U (zh) * | 2013-10-15 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
CN105487315A (zh) * | 2016-01-19 | 2016-04-13 | 武汉华星光电技术有限公司 | Tft阵列基板 |
CN105977261A (zh) * | 2016-05-27 | 2016-09-28 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
CN109448635A (zh) * | 2018-12-06 | 2019-03-08 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板 |
CN111338142A (zh) * | 2020-04-10 | 2020-06-26 | 成都京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
CN112363353A (zh) * | 2020-11-18 | 2021-02-12 | 信利(仁寿)高端显示科技有限公司 | 一种低频低功耗阵列基板及其制作方法 |
CN112596306A (zh) * | 2021-01-06 | 2021-04-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
CN113311624A (zh) * | 2021-04-06 | 2021-08-27 | Tcl华星光电技术有限公司 | 一种阵列基板及显示面板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115377127A (zh) * | 2022-10-25 | 2022-11-22 | 惠科股份有限公司 | 阵列基板及其制备方法、显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10217434B2 (en) | Display device and driving method thereof | |
US10120249B2 (en) | Array substrate, liquid crystal display panel and liquid crystal display device | |
US8188479B2 (en) | Pixel electrode structure having via holes disposed on common line with high display quality | |
CN102681276B (zh) | 阵列基板及其制造方法以及包括该阵列基板的显示装置 | |
KR101469028B1 (ko) | 표시 장치 | |
KR101888422B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US11448929B2 (en) | Array substrate with light shielding metal portions and manufacturing method thereof, display device | |
KR20090092415A (ko) | 표시 기판 및 이를 갖는 표시 장치 | |
KR101777323B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
CN105116582A (zh) | 液晶显示装置及其制作方法 | |
US6791631B2 (en) | Pixel structure of thin-film transistor liquid crystal display including storage capacitor formed under signal line | |
CN101217131B (zh) | 像素结构及其制造方法 | |
CN215895193U (zh) | 显示面板和显示装置 | |
CN114236924A (zh) | 显示面板及移动终端 | |
US20080073686A1 (en) | Thin-Film Transistor Array and Method for Manufacturing the Same | |
US20150009446A1 (en) | Lcd panel and a method of manufacturing the same | |
CN103792745A (zh) | 液晶显示面板 | |
JP2019040026A (ja) | 表示装置 | |
CN105572981B (zh) | 阵列基板、显示面板以及液晶显示装置 | |
TW201838159A (zh) | 顯示裝置及其製造方法 | |
CN103996657B (zh) | 一种薄膜晶体管基板及其制作方法和液晶显示器 | |
US7929095B2 (en) | Liquid crystal display panel | |
KR102059787B1 (ko) | 액정표시장치용 어레이 기판 | |
TWI385805B (zh) | 畫素結構及其製造方法 | |
CN216528890U (zh) | 一种高像素电容的电子纸面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |