TWI385805B - 畫素結構及其製造方法 - Google Patents

Description

畫素結構及其製造方法

本發明是有關於一種畫素結構及其製造方法，且特別是有關於一種增加儲存電容的畫素結構及其製造方法。

在3C時代的生活中，市面上有許多啉瑯滿目的資訊設備，例如行動電話、數位相機、數位攝影機、筆記型電腦以及桌上型電腦等數位化工具，無不朝向更便利、多功能且美觀的方向發展。在大部分的資訊設備中，都是以平面顯示器作為主要的溝通介面，透過平面顯示器的顯示功能，使得使用者在產品的操作上更為便利。其中，液晶顯示器因具有省電、高畫質、空間利用效率佳、低消耗功率以及無輻射等優點，已成為市場之主流。

一般而言，液晶顯示器之畫素結構包括主動元件與畫素電極。其中，主動元件用來作為液晶顯示單元的開關元件。而為了控制個別的畫素單元，通常會經由對應之掃描線與資料線來選取特定之畫素，並藉由提供適當的操作電壓，以顯示對應此畫素之顯示資料。另外，畫素結構中還包括儲存電容(storage capacitor)，使得畫素單元具有記憶及保持的功能。也就是，儲存電容能夠儲存上述所施加的操作電壓，以維持畫素結構顯示畫面的穩定性，因此，儲存電容越大，顯示器之畫面閃爍(flicker)或殘影(Image sticking)的現象就越不容易產生。換言之，顯示器的顯示品質也就越好。因此，如何增加畫素結構的儲存電容，為目前業界十分重視且亟需發展的技術。

本發明提供一種畫素結構的製造方法，以提升畫素顯示的穩定性。

本發明另提供一種畫素結構，其具有穩定的顯示品質。

本發明提出一種畫素結構的製造方法。首先，於基板上形成第一圖案化導體層，其包括閘極、電容電極以及資料線。接著，於基板上形成閘極絕緣層，以覆蓋第一圖案化導體層，並於閘極上方之閘極絕緣層上形成半導體通道層。然後，於閘極絕緣層以及半導體通道層上形成第二圖案化導體層，其包括掃描線、共通電極線以及源極與汲極。掃描線與閘極電性連接，共通電極線與電容電極部分重疊以構成第一儲存電容，源極與汲極位於半導體通道層上，而源極電性連接資料線，且汲極與電容電極電性連接。隨之，於基板上形成保護層，以覆蓋第二圖案化導體層，然後，於保護層上形成畫素電極，且畫素電極與汲極電性連接。

在本發明之一實施例中，上述之畫素電極與共通電極線部分重疊，以構成第二儲存電容。

在本發明之一實施例中，上述之形成半導體通道層的方法包括以下步驟。首先，於閘極絕緣層上形成半導體材料層，並進行沉積或摻雜製程，以於半導體材料層之上表面形成歐姆接觸層。然後，圖案化半導體材料層，以形成半導體通道層。

在本發明之一實施例中，上述之形成閘極絕緣層的方法例如是先於基板上形成第一介電層，並接著於第一介電層中形成第一接觸窗、第二接觸窗以及第三接觸窗，以分別暴露出閘極、資料線以及電容電極之部分區域。

在本發明之一實施例中，上述之掃描線藉由第一接觸窗與閘極電性連接。

在本發明之一實施例中，上述之源極藉由第二接觸窗與資料線電性連接。

在本發明之一實施例中，上述之電容電極藉由第三接觸窗與汲極電性連接。

在本發明之一實施例中，上述之形成保護層之方法包括先於基板上形成第二介電層，並覆蓋第二圖案化導體層，接著於第二介電層中形成第四接觸窗，以暴露出汲極之部分區域。

在本發明之一實施例中，上述之畫素電極藉由第四接觸窗與汲極電性連接。

在本發明之一實施例中，上述之形成保護層之方法包括先於基板上形成第二介電層，並覆蓋第二圖案化導體層，接著於第二介電層與閘極絕緣層中形成第四接觸窗，以暴露出電容電極之部分區域。

在本發明之一實施例中，上述之畫素電極藉由第四接觸窗與電容電極電性連接。

本發明另提出一種畫素結構，其適於配置於基板上。此畫素結構包括第一圖案化導體層、閘極絕緣層、半導體通道層、第二圖案化導體層、保護層以及畫素電極。第一圖案化導體層包括閘極、電容電極以及資料線，而閘極絕緣層覆蓋第一圖案化導體層。半導體通道層配置於閘極上方之閘極絕緣層上，而第二圖案化導體層配置於閘極絕緣層以及半導體通道層上。第二圖案化導體層包括掃描線、共通電極線以及源極與汲極，其中掃描線與閘極電性連接，共通電極線與電容電極部分重疊以構成第一儲存電容，源極與汲極位於半導體通道層上，而源極電性連接資料線，且汲極與電容電極電性連接。此外，保護層覆蓋第二圖案化導體層，而畫素電極配置於保護層上，且畫素電極與汲極電性連接。

在本發明之一實施例中，上述之畫素電極與共通電極線部分重疊，以構成第二儲存電容。

在本發明之一實施例中，上述之半導體通道層之上表面更包括一歐姆接觸層。

在本發明之一實施例中，上述之閘極絕緣層具有一第一接觸窗、一第二接觸窗以及一第三接觸窗，分別位於閘極、資料線以及電容電極之部分區域上方。

在本發明之一實施例中，上述之掃描線藉由第一接觸窗與閘極電性連接。

在本發明之一實施例中，上述之源極藉由第二接觸窗與資料線電性連接。

在本發明之一實施例中，上述之電容電極藉由第三接觸窗與汲極電性連接。

在本發明之一實施例中，上述之保護層具有第四接觸窗，位於汲極上方。

在本發明之一實施例中，上述之畫素電極藉由第四接觸窗與汲極電性連接。

在本發明之一實施例中，上述之保護層與閘極絕緣層具有第四接觸窗，位於電容電極上方。

在本發明之一實施例中，上述之畫素電極藉由第四接觸窗與電容電極電性連接。

在本發明之一實施例中，上述之掃描線與電容電極的部分區域重疊，以構成第三儲存電容。

在本發明之一實施例中，上述之掃描線與畫素電極的部分區域重疊，以構成第四儲存電容。

由於本發明之畫素結構具有能夠與共通電極線耦合成儲存電容的電容電極，因此畫素結構中儲存電容的電容值可獲得有效地提昇。換言之，本發明之畫素結構能夠改善畫面閃爍或殘影的現象，進而提升顯示器的顯示品質。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

圖1A~圖1F是依照本發明實施例之畫素結構的製造流程之上視示意圖，而圖2A~圖2F分別為圖1A~圖1F中對應於a－b剖面線、c－d剖面線以及e－f剖面線之剖面示意圖。

請同時參照圖1A與圖2A，首先，於基板100上形成第一圖案化導體層110，第一圖案化導體層110包括閘極112、電容電極114以及資料線116。基板100例如是玻璃基板、石英基板或是其他的基板。形成第一圖案化導體層110的方法例如是先於基板100上形成第一導體層(未繪示)，而後，例如是進行微影與蝕刻製程以將其圖案化。第一導體層的材質例如是鋁、鉻、鉭或其他金屬材料，其形成方法視材料的不同而可採用物理氣相沈積法(蒸鍍、濺鍍)或化學氣相沉積法等方法。

然後，請參照圖1B以及圖2B，於基板100上形成第一介電層118，以覆蓋第一圖案化導體層110。第一介電層118的材質例如是二氧化矽、氮化矽或是氮氧化矽等介電材料，其形成方法例如是化學氣相沉積法。

接著，於閘極112上方之第一介電層118上形成半導體通道層120。形成半導體通道層120的方法例如是先於第一介電層118上形成半導體材料層(未繪示)，並進行摻雜製程，以於半導體材料層之上表面形成摻雜半導體材料層(未繪示)，例如是N型摻雜半導體材料層(N＋ doped semiconductor layer)。然後，圖案化半導體材料層，以形成半導體通道層120及其上表面之圖案化的摻雜半導體材料層122。

接著，請參照圖1C與圖2C，於第一介電層118中形成第一接觸窗124、第二接觸窗126以及第三接觸窗128，以形成閘極絕緣層118a。第一接觸窗124會暴露出閘極112的部分區域，第二接觸窗126會暴露出資料線116之部分區域，而第三接觸窗128會暴露出電容電極114之部分區域。在本實施例中，形成第一接觸窗124、第二接觸窗126以及第三接觸窗128的方法例如是藉由微影蝕刻製程所形成。

然後，請參照圖1D與圖2D，於閘極絕緣層118a、半導體通道層120以及圖案化摻雜半導體材料層122上形成第二圖案化導體層130。第二圖案化導體層130包括掃描線132、共通電極線134、源極136與汲極138。形成第二圖案化導體層130的方法例如是於閘極絕緣層118a以及半導體通道層120上形成第二導體層(未繪示)，而後，例如是進行微影與蝕刻製程以將其圖案化。值得注意的是，在第二導體層進行圖案化的同時，部分的圖案化摻雜半導體材料層122會一併地被移除，因此，未被源極136以及汲極138所覆蓋住的圖案化摻雜半導體材料層122會被移除，直到部分的半導體通道層120被暴露出來為止，留下的圖案化摻雜半導體材料層122形成歐姆接觸層122a。

由圖1D與2D可知，掃描線132藉由第一接觸窗124與閘極112電性連接，源極136藉由第二接觸窗126與資料線116電性連接，而電容電極114藉由第三接觸窗128與汲極138電性連接。此外，共通電極線134與電容電極114部分重疊，以構成第一儲存電容Cst1。掃描線132例如是與電容電極114部分重疊，而構成第三儲存電容Cst3。

然後，請參照圖1E與圖2E，於基板100上形成保護層140，以覆蓋第二圖案化導體層130。形成保護層140之方法例如是先於基板100上第二介電層(未繪示)，接著於第二介電層中形成第四接觸窗142，以暴露出汲極138之部分區域。在另一實施例中，第四接觸窗可直接配置在第三接觸窗上方，以暴露出第三接觸窗上方之汲極的部分區域，換句話說，也就是將第四接觸窗配置成在電容電極上方且與第三接觸窗重疊，如此一來，可以在小面積中形成第三接觸窗與第四接觸窗，能增加畫素結構設計上的彈性。第二介電層的材質例如是二氧化矽、氮化矽或是氮氧化矽等介電材料，其形成方法例如是化學氣相沉積法。形成第四接觸窗142的方法例如是藉由微影蝕刻製程所形成。

隨之，請參照圖1F與圖2F，於保護層140上形成畫素電極144，即完成畫素結構150的製作。於本實施例中，畫素電極144藉由第四接觸窗142與汲極138電性連接，再經由第三接觸窗128跟電容電極114電性連接。值得一提的是，在又一實施例中，第四接觸窗可直接形成在保護層與閘極絕緣層中，以暴露出電容電極之部分區域，此時，畫素電極直接藉由第四接觸窗與電容電極電性連接。畫素電極144的形成方法例如是於保護層140上形成導電層(未繪示)，並圖案化導電層以形成之。前述導電層的材質例如是銦錫氧化物、銦鋅氧化物或是其他透明材質。再者，畫素電極144例如是與共通電極線134部分重疊，而構成第二儲存電容Cst2。此外，畫素電極144例如是與掃描線132部分重疊，而構成第四儲存電容Cst4。

由圖1F與圖2F可知，畫素結構150是配置於基板100上，其包括第一圖案化導體層110、閘極絕緣層118a、半導體通道層120、第二圖案化導體層130、保護層140以及畫素電極144。詳言之，閘極絕緣層118a覆蓋第一圖案化導體層110。半導體通道層120配置於閘極絕緣層118a上，而第二圖案化導體層130配置於閘極絕緣層118a以及半導體通道層120上。此外，保護層140覆蓋第二圖案化導體層130，而畫素電極144配置於保護層140上。

第一圖案化導體層110包括閘極112、電容電極114以及資料線116，而第二圖案化導體層130包括掃描線132、共通電極線134、源極136與汲極138。另外，閘極絕緣層118a具有位於閘極112上方的第一接觸窗124、位於資料線116上方的第二接觸窗126以及位於電容電極114上方的第三接觸窗128。因此，掃描線132藉由第一接觸窗124與閘極112電性連接，源極136藉由第二接觸窗126與資料線116電性連接，而汲極138藉由第三接觸窗128與電容電極114電性連接。此外，保護層140例如具有第四接觸窗142，以使畫素電極144藉由第四接觸窗142與汲極138電性連接，再經由第三接觸窗128跟電容電極114電性連接。其中，閘極112、半導體通道層120、源極136與汲極138構成薄膜電晶體146，而薄膜電晶體146與資料線116以及掃描線132連接。換句話說，也就是第一圖案化導體層110、半導體通道層120與第二圖案化導體層130共同構成薄膜電晶體146以及與薄膜電晶體146電性連接之資料線116以及掃描線132。

請參照圖2F，一般來說，儲存電容越大，有助於維持畫素顯示的穩定。於本實施例中，畫素結構150除了具有由畫素電極144分別與共通電極線134以及掃描線132所構成的第二儲存電容Cst2與第四儲存電容Cst4外，還具有由電容電極114分別與共通電極線134以及掃描線132所構成的第一儲存電容Cst1與第三儲存電容Cst3，也就是此畫素結構150具有多個儲存電容，故有助於提昇其內部儲存電容的整體電容值。

綜上所述，本發明之畫素結構設計有助於提昇其內部儲存電容的整體電容值，換句話說，本發明之畫素結構在顯示上十分穩定，能夠改善畫面閃爍或殘影的現象，進而提升顯示器的顯示品質。此外，由於電容電極與閘極是藉由同一道製程形成，故本發明之畫素電極的製造方法與現有在製程相容，不會造成生產成本的大幅增加。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基板

110．．．第一圖案化導體層

112．．．閘極

114．．．電容電極

116．．．資料線

118．．．第一介電層

118a．．．閘極絕緣層

120．．．半導體通道層

122．．．圖案化摻雜半導體材料層

122a．．．歐姆接觸層

124．．．第一接觸窗

126．．．第二接觸窗

128．．．第三接觸窗

130．．．第二圖案化導體層

132．．．掃描線

134．．．共通電極線

136．．．源極

138．．．汲極

140．．．保護層

142．．．第四接觸窗

144．．．畫素電極

146．．．薄膜電晶體

150．．．畫素結構

Cst1~Cst4．．．儲存電容

圖1A~圖1F是依照本發明實施例之畫素結構的製造流程之上視示意圖。

圖2A~圖2F分別為圖1A~圖1F中對應於a－b剖面線、c－d剖面線以及e－f剖面線之剖面示意圖。

110．．．第一圖案化導體層

112．．．閘極

114．．．電容電極

116．．．資料線

120．．．半導體通道層

122a．．．歐姆接觸層

124．．．第一接觸窗

126．．．第二接觸窗

128．．．第三接觸窗

130．．．第二圖案化導體層

132．．．掃描線

134．．．共通電極線

136．．．源極

138．．．汲極

142．．．第四接觸窗

144．．．畫素電極

146．．．薄膜電晶體

150．．．畫素結構

Claims (24)

1. 一種畫素結構的製造方法，包括：形成一第一圖案化導體層於一基板上，該第一圖案化導體層包括一閘極、一電容電極以及一資料線；形成一閘極絕緣層於該基板上，以覆蓋該第一圖案化導體層；形成一半導體通道層於該閘極上方之該閘極絕緣層上；形成一第二圖案化導體層於該閘極絕緣層以及該半導體通道層上，該第二圖案化導體層包括一掃描線、一共通電極線、一源極與一汲極，其中該掃描線與該閘極電性連接，該共通電極線與該電容電極部分重疊以構成一第一儲存電容，該源極與該汲極位於該半導體通道層上，而該源極電性連接該資料線，且該汲極與該電容電極電性連接；形成一保護層於該基板上，以覆蓋該第二圖案化導體層；以及形成一畫素電極於該保護層上，且該畫素電極與該汲極電性連接。
2. 如申請專利範圍第1項所述之畫素結構的製造方法，其中該畫素電極與該共通電極線部分重疊，以構成一第二儲存電容。
3. 如申請專利範圍第1項所述之畫素結構的製造方法，其中形成該半導體通道層的方法包括：形成一半導體材料層於該閘極絕緣上； 進行一摻雜製程，以於該半導體材料層之上表面形成一歐姆接觸層；以及圖案化該半導體材料層，以形成該半導體通道層。
4. 如申請專利範圍第1項所述之畫素結構的製造方法，其中形成該閘極絕緣層的方法包括：形成一第一介電層於該基板上；以及形成一第一接觸窗、一第二接觸窗以及一第三接觸窗於該第一介電層中，以分別暴露出該閘極、該資料線以及該電容電極之部分區域。
5. 如申請專利範圍第4項所述之畫素結構的製造方法，其中該掃描線藉由該第一接觸窗與該閘極電性連接。
6. 如申請專利範圍第4項所述之畫素結構的製造方法，其中該源極藉由該第二接觸窗與該資料線電性連接。
7. 如申請專利範圍第4項所述之畫素結構的製造方法，其中該電容電極藉由該第三接觸窗與該汲極電性連接。
8. 如申請專利範圍第1項所述之畫素結構的製造方法，其中形成該保護層之方法包括：形成一第二介電層於該基板上，並覆蓋該第二圖案化導體層；以及形成一第四接觸窗於該第二介電層中，以暴露出該汲極之部分區域。
9. 如申請專利範圍第8項所述之畫素結構的製造方法，其中該畫素電極藉由該第四接觸窗與該汲極電性連接。
10. 如申請專利範圍第1項所述之畫素結構的製造方 法，其中形成該保護層之方法包括：形成一第二介電層於該基板上，並覆蓋該第二圖案化導體層；以及形成一第四接觸窗於該第二介電層與該閘極絕緣層中，以暴露出該電容電極之部分區域。
11. 如申請專利範圍第10項所述之畫素結構的製造方法，其中該畫素電極藉由該第四接觸窗與該電容電極電性連接。
12. 一種畫素結構，適於配置於一基板上，該畫素結構包括：一第一圖案化導體層，配置於該基板上，該第一圖案化導體層包括一閘極、一電容電極以及一資料線；一閘極絕緣層，覆蓋該第一圖案化導體層；一半導體通道層，配置於該閘極上方之該閘極絕緣層上；一第二圖案化導體層，配置於該閘極絕緣層以及該半導體通道層上，該第二圖案化導體層包括一掃描線、一共通電極線、一源極與一汲極，其中該掃描線與該閘極電性連接，該共通電極線與該電容電極部分重疊以構成一第一儲存電容，該源極與該汲極位於該半導體通道層上，而該源極電性連接該資料線，且該汲極與該電容電極電性連接；一保護層，覆蓋該第二圖案化導體層；以及一畫素電極，配置於該保護層上，且該畫素電極與該汲極電性連接。
13. 如申請專利範圍第12項所述之畫素結構，其中該畫素電極與該共通電極線部分重疊，以構成一第二儲存電容。
14. 如申請專利範圍第12項所述之畫素結構，其中該半導體通道層之上表面更包括一歐姆接觸層。
15. 如申請專利範圍第12項所述之畫素結構，其中該閘極絕緣層具有一第一接觸窗、一第二接觸窗以及一第三接觸窗，分別位於該閘極、該資料線以及該電容電極之部分區域上方。
16. 如申請專利範圍第15項所述之畫素結構，其中該掃描線藉由該第一接觸窗與該閘極電性連接。
17. 如申請專利範圍第15項所述之畫素結構，其中該源極藉由該第二接觸窗與該資料線電性連接。
18. 如申請專利範圍第15項所述之畫素結構，其中該電容電極藉由該第三接觸窗與該汲極電性連接。
19. 如申請專利範圍第12項所述之畫素結構，其中該保護層具有一第四接觸窗，位於該汲極上方。
20. 如申請專利範圍第19項所述之畫素結構，其中該畫素電極藉由該第四接觸窗與該汲極電性連接。
21. 如申請專利範圍第12項所述之畫素結構，其中該保護層與該閘極絕緣層具有一第四接觸窗，位於該電容電極上方。
22. 如申請專利範圍第21項所述之畫素結構，其中該畫素電極藉由該第四接觸窗與該電容電極電性連接。
23. 如申請專利範圍第12項所述之畫素結構，其中該掃描線與該電容電極的部分區域重疊，以構成一第三儲存電容。
24. 如申請專利範圍第12項所述之畫素結構，其中該掃描線與該畫素電極的部分區域重疊，以構成一第四儲存電容。