CN115377127A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN115377127A
CN115377127A CN202211306342.7A CN202211306342A CN115377127A CN 115377127 A CN115377127 A CN 115377127A CN 202211306342 A CN202211306342 A CN 202211306342A CN 115377127 A CN115377127 A CN 115377127A
Authority
CN
China
Prior art keywords
electrode
thin film
film transistor
pixel electrode
sharing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211306342.7A
Other languages
English (en)
Other versions
CN115377127B (zh
Inventor
李莎莎
李荣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202211306342.7A priority Critical patent/CN115377127B/zh
Publication of CN115377127A publication Critical patent/CN115377127A/zh
Application granted granted Critical
Publication of CN115377127B publication Critical patent/CN115377127B/zh
Priority to US18/343,205 priority patent/US20240234436A9/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供了一种阵列基板及其制备方法、显示面板，阵列基板包括衬底基板、栅极线、数据线以及若干个像素单元。像素单元包括像素电极、驱动电路和分享电极；像素电极与驱动电路电连接；驱动电路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；第三薄膜晶体管的源极与第二薄膜晶体管的漏极连接；分享电极与第三薄膜晶体管的漏极连接，分享电极包括第一分享电极和第二分享电极；第一分享电极与第二分享电极电连接，第一分享电极在衬底基板的投影至少部分穿过像素电极在衬底基板的投影设置。本申请实施例提供的技术方案可以简化叠层的布局结构，提高阵列基板的透光率，从而改善显示效果。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，尤其是涉及一种阵列基板及其制备方法、显示面板。
背景技术
显示技术一直以来都是电子设备中重要的研究方向之一。对于液晶显示屏等具有背光光源的显示面板来说，光线由背光光源出射至显示面板表面，其亮度最终仅剩余4%-6%左右，因此，显示亮度是液晶显示屏的重要规格之一。目前的显示面板中的像素设计中，透光区域较小，背光光源发出的光线的穿透率也随之较低。
发明内容
本申请公开了一种阵列基板，能够解决透光区域较小的技术问题。
第一方面，本申请提供了一种阵列基板，所述阵列基板包括多条沿第一方向延伸的栅极线、多条沿第二方向延伸的数据线、由所述栅极线与所述数据线交叉限定的若干个像素单元；所述像素单元包括像素电极、驱动电路和分享电极，所述像素电极包括第一像素电极和第二像素电极；所述驱动电路与所述像素电极电连接；其中，所述驱动电路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第一薄膜晶体管的漏极与所述第一像素电极电连接；所述第二薄膜晶体管的漏极与所述第二像素电极电连接；所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接；所述分享电极与所述第三薄膜晶体管的漏极连接；所述分享电极包括第一分享电极以及与所述第一分享电极电连接的第二分享电极；
所述阵列基板还包括衬底基板、位于所述衬底基板一侧的第一金属层，以及位于所述第一金属层远离所述衬底基板一侧的第二金属层；所述第一金属层包括所述栅极线和所述第一分享电极，所述第二金属层包括所述数据线和所述第二分享电极；所述第一分享电极在所述衬底基板的投影至少部分穿过所述像素电极在所述衬底基板的投影设置。
可选的，所述阵列基板包括至少部分覆盖所述第一分享电极的第一绝缘层，所述第一绝缘层上开设有转接孔；所述第二分享电极通过所述转接孔与所述第一分享电极电连接。
可选的，所述第一像素电极位于所述栅极线的一侧，所述第二像素电极位于同一所述栅极线的另一侧。
可选的，所述阵列基板还包括围设于所述像素电极四周的公共电极以及覆盖所述第二分享电极的第二绝缘层；所述第二绝缘层开设有过孔；所述像素电极通过所述过孔与所述驱动电路电连接。
可选的，所述过孔包括第一过孔和第二过孔；所述第一像素电极通过所述第一过孔与所述第一薄膜晶体管电连接，所述第二像素电极通过所述第二过孔与所述第二薄膜晶体管电连接；所述第一过孔靠近所述数据线设置，所述第二过孔远离同一所述数据线设置；所述转接孔相对于同一所述数据线远离所述过孔设置。
可选的，所述第一分享电极包括设于所述衬底基板与所述像素电极之间的所述第一分享电极的第一段以及设于所述像素电极与所述栅极线之间的所述第一分享电极的第二段；位于所述第一像素电极一侧的所述第一分享电极的第二段与所述第二分享电极的一端电连接；位于所述第二像素电极一侧的所述第一分享电极的第二段与所述分享电极的另一端电连接。
可选的，所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管沿所述第一方向上排列设置。
可选的，所述第一分享电极的第二段的宽度大于所述第一分享电极的第一段的宽度。
第二方面，本申请还提供了一种阵列基板制备方法，所述阵列基板制备方法包括：
提供衬底基板；
在所述衬底基板上形成第一金属层，图案化所述第一金属层，形成栅极线、公共电极以及第一分享电极；
在所述第一金属层上形成第一绝缘层；
在所述绝缘层上开设转接孔；
在所述绝缘层上形成第二金属层，图案化所述第二金属层，形成数据线、驱动电路的源极、漏极以及通过所述转接孔与所述第一分享电极电连接的第二分享电极；
在所述第二金属层上形成第二绝缘层；
在所述第二绝缘层开设过孔；
在所述第二绝缘层上制备透明电极层，图形化所述透明电极层形成像素电极。
第三方面，本申请还提供了一种显示面板，所述显示面板包括彩膜基板、液晶层及如第一方面所述的阵列基板，所述阵列基板与所述彩膜基板相对且间隔设置以形成收容空间，所述液晶层设置于所述收容空间内。
本申请的技术效果在于，提供一种阵列基板及其制备方法、显示面板，一方面，所述第一分享电极设置于所述第一金属层，所述第一分享电极在所述衬底基板的投影至少部分穿过所述像素电极在所述衬底基板的投影设置，简化了所述第二金属层的布局结构；另一方面，所述第二分享电极设置于所述第二金属层；所述第一分享电极与所述第二分享电极电连接，避免了所述分享电极生成锯齿边缘，从而改善显示效果。
附图说明
为了更清楚的说明本申请实施方式中的技术方案，下面将对实施方式中所需要使用的附图作简单的介绍，显而易见的，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施方式提供的阵列基板俯视示意图；
图2为图1中沿I-I线的剖视示意图；
图3为图1中沿II-II线的剖视示意图；
图4为本申请一实施方式提供的阵列基板制备方法流程示意图；
图5为本申请一实施方式提供的阵列基板制备俯视示意图；
图6为图5中沿I-I线的剖视示意图；
图7为本申请另一实施方式提供的阵列基板制备俯视示意图；
图8为图7中沿I-I线的剖视示意图；
图9为图7中沿II-II线的剖视示意图；
图10为本申请一实施方式提供的显示面板剖视示意图。
附图标号说明：第一方向-D1、第二方向-D2、阵列基板-1、像素单元-11、像素电极-111、第一像素电极-1111、第二像素电极-1112、驱动电路-112、第一薄膜晶体管-1121、第一薄膜晶体管的漏极-1121b、第二薄膜晶体管-1122、第二薄膜晶体管的漏极-1122b、第三薄膜晶体管-113、第三薄膜晶体管的源极113a、第三薄膜晶体管的漏极-113b、分享电极-114、第一分享电极-1141、第一分享电极的第一段-1141a、第一分享电极的第二段-1141b、第二分享电极-1142、公共电极-115、衬底基板-12、第一金属层-13、第一绝缘层-14、转接孔-15、第二金属层-16、第二绝缘层-17、过孔-18、第一过孔-181、第二过孔-182、透明电极层-19、栅极线-1a、数据线-1b、显示面板-2、彩膜基板-21、液晶层-22、背光光源-23。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整的描述，显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
本申请提供了一种阵列基板1，请一并参阅图1及图2，图1为本申请一实施方式提供的阵列基板俯视示意图，图2为图1中沿I-I线的剖视示意图。所述阵列基板1包括多条沿第一方向D1延伸的栅极线1a、多条沿第二方向D2延伸的数据线1b以及多个像素单元11。所述像素单元11包括所述像素电极111、驱动电路112和分享电极114，所述像素电极111包括所述第一像素电极1111和所述第二像素电极1112；所述驱动电路112与所述像素电极111电连接；所述驱动电路112包括所述第一薄膜晶体管1121、所述第二薄膜晶体管1122和第三薄膜晶体管113；所述第一薄膜晶体管的漏极1121b与所述第一像素电极1111电连接，所述第二薄膜晶体管的漏极1122b与所述第二像素电极1112电连接；所述第三薄膜晶体管的源极113a与所述第二薄膜晶体管的漏极1122b电连接；所述分享电极114包括所述第一分享电极1141和所述第二分享电极1142，所述第一分享电极1141与所述第二分享电极1142电连接；所述分享电极114与所述第三薄膜晶体管的漏极113b连接。
所述阵列基板1还包括所述衬底基板12、所述第一金属层13以及所述第二金属层16；所述栅极线1a和所述第一分享电极1141形成于所述第一金属层13，所述第一金属层13位于所述衬底基板12的一侧；所述数据线1b和所述第二分享电极1142形成于所述第二金属层16，所述第二金属层16位于所述第一金属层13远离所述衬底基板12的一侧；所述第一分享电极1141在所述衬底基板12的投影至少部分穿过所述像素电极111在所述衬底基板12的投影设置。
具体的，所述像素单元11包括所述像素电极111、所述驱动电路112以及所述分享电极114。经过所述像素电极111的光线可以透过，经过所述驱动电路112、所述第三薄膜晶体管113以及分享电极114的光线无法透过或极少能够透过。可以理解的，由于显示亮度是检验显示器的规格之一，为了达到更好的显示效果，所述像素电极111的面积所占比例应尽可能较大。
具体的，所述第三薄膜晶体管的源极113a与所述第二薄膜晶体管的漏极1122b连接，所述第三薄膜晶体管的漏极113b与所述第二分享电极1142连接；通过所述第三薄膜晶体管113将分享电极电压传入所述第二分享电极1142；所述第二分享电极1142与所述第一分享电极1141电连接，从而将分享电极电压通过所述第二分享电极1142传入所述第一分享电极1141，实现信号的传递。
具体的，所述第一分享电极1141在所述衬底基板12的投影至少部分穿过所述像素电极111在所述衬底基板12的投影即所述第一分享电极的第一段1141a；所述第一分享电极的第一段1141a沿所述第二方向D2穿过所述像素电极111。
具体的，所述第一分享电极1141位于所述第一金属层13，所述第二分享电极1142位于所述第二金属层16，所述第二分享电极1142设于所述第一分享电极1141上。
需要说明的是，在现有技术中，所述分享电极114和所述第二金属层16在同一工序中蚀刻形成，容易导致分享电极114的边缘蚀刻不均匀，从而在边缘处形成锯齿边，出现该锯齿边光线暗场的现象。因此，在相关技术中，通常会在所述第一金属层13增设垫层，且垫层的线宽大于所述分享电极114的宽度，实现对所述分享电极114的遮掩，使得阵列基板1的像素电极111面积所占比例减少，从而导致经过所述像素电极111的光线减少，光线透过率降低。
可以理解的，在本实施方式中，如图2所示，电性连接的所述第一分享电极1141与所述第二分享电极1142分别设置于不同的金属层；其中位于所述像素电极111下方的第一分享电极1141为第一金属层13，从而可以避免因与半导体层同一工序蚀刻导致的锯齿边缘，进而可以避免额外增添现有技术中的宽度大于第一分享电极1141的垫层结构，从而减少了不可透光区域的面积，增加了可透光区域的面积，提高了光线的穿透率，改善显示效果。
需要说明的是，图1中的各个相同填充图案分别代表相同的层级结构，且部分层级结构透视显示于图1，具体的层级关系请参阅本申请接下来提供的剖视示意图。在本实施方式中，所述阵列基板1应用于液晶显示器，也就是说，在所述阵列基板1的一侧还设置有背光光源，且背光光源发出的光线透过所述阵列基板1，由液晶显示器的一侧表面出射，所述阵列基板1起到对背光光源发出的光线进行调光的作用，从而实现画面的显示功能。
在本实施方式中，请再次参阅图1，需要说明的是，液晶显示器还包括液晶层，其工作原理在于，在液晶层的上下两侧施加一定电压，从而改变液晶的旋转角度，从而调整光线透过液晶层的透过率。在本实施方式中，所述第一分享电极1141用于为液晶层提供一侧的电压信号。
可以理解的，由于电流/电压在线路的传输过程中，必定存在损耗，在本实施方式中，所述第一分享电极的第一段1141a沿所述第二方向D2穿过所述像素电极111，增加了所述第一分享电极1141的线路，从而使得所述像素电极111的同侧电压更加均匀，能够实现显示均匀的效果。
在一种可能的实施方式中，请再次参阅图1，所述阵列基板1包括至少部分覆盖所述第一分享电极1141的第一绝缘层14以及在所述第一绝缘层14上开设有转接孔15；所述第二分享电极1142通过所述转接孔15与所述第一分享电极1141电连接。
具体的，所述第一分享电极1141设置于所述第一金属层13，所述第二分享电极1142设置于所述第二金属层16；所述第一金属层13与所述第二金属层16之间设置开设有所述转接孔15的所述第一绝缘层14。换句话说，由于所述第一绝缘层14开设有所述转接孔15，从而将原本所处所述第二金属层16的所述第二分享电极线1142与处于所述第一金属层13的所述第一分享电极1141连接起来。
可以理解的，所述第一分享电极1141与所述第二分享电极1142通过转接孔15实现电连接，避免了所述分享电极114生成锯齿边缘以及额外增添现有技术的垫层结构，减少了绝缘层的占用空间，并实现了分享电极电压在第一像素电极与第二像素电极间的传输，从而提高阵列基板的透过率，改善显示效果。
在一种可能的实施方式中，请再次参阅图1，所述第一像素电极1111位于所述栅极线1a的一侧，所述第二像素电极1112位于同一所述栅极线1a的另一侧。
具体的，所述第一像素电极1111通过所述第一薄膜晶体管1121与所述栅极线1a相连，所述第二像素电极1112通过所述第二薄膜晶体管1122与同一所述栅极线1a相连。
需要说明的是，所述第一薄膜晶体管1121与所述第二薄膜晶体管1122形成共栅极及共源极结构。所述栅极线1a作为第一薄膜晶体管1121和所述第二薄膜晶体管1122的公共栅极，所述第一薄膜晶体管1121和所述第二薄膜晶体管1122的公共源极为一体结构，与所述数据线1b相连接。
可以理解的，在本实施方式中，所述第一像素电极1111通过所述第一薄膜晶体管1121与所述栅极线1a相连，且位于所述栅极线1a的一侧；所述第二像素电极1112通过所述第二薄膜晶体管1122与所述栅极线1a连接，且位于所述栅极线1a的另一侧。同时，所述第一薄膜晶体管1121与所述第二薄膜晶体管1122形成共栅极及共源极结构，可以减少布线数量，优化层叠结构，简化阵列基板的布局和相应的制作工艺流程，从而提高光线的透过率，改善显示效果。
在一种可能的实施方式中，请一并参阅图1和图3，图3为图1中沿II-II线的剖视示意图。所述阵列基板1还包括围设于所述像素电极111四周的所述公共电极115以及覆盖所述第二分享电极1142的第二绝缘层17；所述第二绝缘层17开设有所述过孔18；所述像素电极111通过所述过孔18与所述驱动电路112电连接。
具体的，所述公共电极115位于所述第一金属层13，围绕所述像素单元11四侧均设置有所述公共电极115。
可以理解的，围绕所述像素单元11四侧均设置有所述公共电极115，用于提供导电通路以及传递电压信号；所述第二绝缘层17开设有所述过孔18；所述像素电极111通过所述过孔18与所述驱动电路112电连接，减少了布线数量，优化层叠结构，进一步提高光线的透过率，改善显示效果。
在本实施方式中，如图3所示，所述数据线1b形成于所述第二金属层16，所述第二绝缘层17形成于所述第二金属层16上，所述第一分享电极1141及所述第一绝缘层14形成于所述第一金属层13。所述第二绝缘层17用于实现与所述透明电极层19一侧接触的表面平坦化，从而提高显示效果，并且，所述第二绝缘层17还用于使所述第二金属层16与所述第一绝缘层14之间形成电气绝缘。具体的，所述第二绝缘层17还开设有过孔18，从而使得所述透明电极层19与所述驱动电路112桥接。
可以理解的，由于所述不可透光区域占用的面积较小，使得透过所述透明电极层19的面积能够增加，从而提高了光线的穿透率，改善显示质量。
在一种可能的实施方式中，请再次参考图1，所述过孔18包括所述第一过孔181和所述第二过孔182；所述第一像素电极1111通过所述第一过孔181与所述第一薄膜晶体管1121电连接，所述第二像素电极1112通过所述第二过孔182与所述第二薄膜晶体管1122电连接；所述第一过孔181靠近所述数据线1b设置，所述第二过孔182远离同一所述数据线1b设置；所述转接孔15相对于同一所述数据线1b远离所述过孔18设置。
具体的，所述第一过孔181靠近所述数据线1b设置，所述第二过孔182远离同一所述数据线1b设置，所述第一过孔181与所述第二过孔182于第一对角线方向对位设置；相对于同一的所述数据线1b，所述转接孔15远离与其同侧的所述过孔18的一侧设置，所述转接孔15于第二对角线方向对位设置；所述第一对角线方向与所述第二对角线方向相互交叉。
可以理解的，所述第一像素电极1111通过所述第一过孔181与所述第一薄膜晶体管1121电连接，所述第二像素电极1112通过所述第二过孔182与所述第二薄膜晶体管1122电连接；所述第一过孔181靠近所述数据线1b设置，所述第二过孔182远离同一所述数据线1b设置，所述第一过孔181与所述第二过孔182于第一对角线方向对位设置；相对于同一的所述数据线1b，所述转接孔15远离与其同侧的所述过孔18的一侧设置，所述转接孔15于第二对角线方向对位设置；所述第一对角线方向与所述第二对角线方向相互交叉，减少所述转接孔15与所述过孔18间的电信号干扰，并通过所述过孔18实现了所述像素电极111与所述驱动电路112的连接，通过转接孔15实现了分享电极信号在所述第一像素电极1111与所述第二像素电极1112间的传输，从而提高光线的透过率，改善显示效果。
在一种可能的实施方式中，请再次参阅图1，所述第一分享电极1141包括设于所述衬底基板12与所述像素电极111之间的所述第一分享电极的第一段1141a以及设于所述像素电极111与所述栅极线1a之间的所述第一分享电极的第二段1141b；位于所述第一像素电极1111一侧的所述第一分享电极的第二段1141b与所述第二分享电极1142的一端电连接；位于所述第二像素电极1112一侧的所述第一分享电极的第二段1141b与所述第二分享电极1142的另一端电连接。
具体的，所述第一分享电极1141在所述衬底基板12的投影至少部分穿过所述像素电极111在所述衬底基板12的投影即所述第一分享电极的第一段1141a；所述第一分享电极的第一段1141a沿所述第二方向D2穿过所述像素电极111；所述第一分享电极的第二段1141b围设于远离与其同侧过孔18的一侧。所述第一分享电极的第一段1141a与所述第一分享电极的第二段1141b为一体结构。
可以理解的，所述第一分享电极1141包括设于所述衬底基板12与所述像素电极111之间的所述第一分享电极的第一段1141a以及设于所述像素电极111与所述栅极线1a之间的所述第一分享电极的第二段1141b；位于所述第一像素电极1111一侧的所述第一分享电极的第二段1141b通过转接孔15与所述第二分享电极1142的一端电连接；位于所述第二像素电极1112一侧的所述第一分享电极的第二段1141b通过转接孔15与所述第二分享电极1142的另一端电连接，优化了叠层结构，去除了现有技术中的所述第一金属层13的垫层，减少了绝缘层的占用空间，并实现了分享电极信号在第一像素电极与第二像素电极间的传输，从而提高阵列基板的透过率，改善显示效果。
在一种可能的实施方式中，请再次参阅图1，所述第一薄膜晶体管1121、所述第二薄膜晶体管1122和所述第三薄膜晶体管113沿所述第一方向D1上排列设置。
具体的，所述第一薄膜晶体管1121、所述第二薄膜晶体管1122和所述第三薄膜晶体管113沿所述栅极线1a的所述第一方向D1排列设置；所述第一薄膜晶体管1121与所述第二薄膜晶体管1122形成所述共栅极和共源极器件结构；所述共栅极和共源极结构与所述第三薄膜晶体管113在所述第一方向D1上间隔分布；所述第一薄膜晶体管1121用于驱动所述第一像素电极1111，所述第二薄膜晶体管1122用于驱动所述第二像素电极1112。
需要说明的是，在其他可能的实施方式中，所述驱动电路112以及所述第三薄膜晶体管113还可以是其他数量，本申请对此不加以限制。
可以理解的，所述第一薄膜晶体管1121与所述第二薄膜晶体管1122形成所述共栅极和共源极器件结构；所述共栅极和共源极结构与所述第三薄膜晶体管113在所述第一方向D1上间隔分布；所述第一薄膜晶体管1121用于驱动所述第一像素电极1111，所述第二薄膜晶体管1122用于驱动所述第二像素电极1112，减少了器件空间占用率以及绝缘层的占用空间，优化了叠层结构，并实现了分享电极信号在第一像素电极与第二像素电极间的传输，从而提高阵列基板的透过率，改善显示效果。
在一种可能的实施方式中，请再次参阅图1，所述第一分享电极的第二段1141b的宽度大于所述第一分享电极的第一段1141a的宽度。
具体的，所述第一分享电极的第二段1141b的宽度大于所述第一分享电极的第一段1141a的宽度；所述第一分享电极的第二段1141b的长度小于所述第一分享电极的第一段1141a的长度。
可以理解的，所述第一分享电极的第二段1141b的宽度大于所述第一分享电极的第一段1141a的宽度，便于在所述第一分享电极的第二段1141b上的所述第一绝缘层14开设所述转接孔15。同时，在保证第一分享电极的第一段1141a功能的前提下，第一分享电极的第一段1141a的宽度尽可能减小，其面积也相应地减小，使得所述像素电极111的空间占用面积尽可能增大，从而优化器件布局结构，提高阵列基板的透过率，改善显示效果。
本申请还提供了一种阵列基板制备方法，请一并参阅图4，图4为本申请一实施方式提供的阵列基板制备方法流程示意图。所述阵列基板制备方法包括步骤S401、S402、S403、S404、S405、S406、S407、S408，其中，步骤S401、S402、S403、S404、S405、S406、S407、S408的详细介绍如下。
S401，提供衬底基板12；
S402，在所述衬底基板12上形成第一金属层13，图案化所述第一金属层13，形成栅极线1a、公共电极115以及第一分享电极1141；
具体的，请一并参阅图5及图6，图5为本申请一实施方式提供的阵列基板制备俯视示意图；图6为图5中沿I-I线的剖视示意图。在本实施方式中，通过掩膜板在所述第一金属层13蚀刻形成所述公共电极115以及所述第一分享电极1141。所述第一金属层13、所述栅极线1a、所述公共电极115以及所述第一分享电极1141请参阅上文描述，在此不再赘述。
S403，在所述第一金属层13上形成第一绝缘层14；
具体的，所述第一绝缘层14至少部分覆盖所述第一分享电极1141；
S404，在所述第一绝缘层14上开设转接孔15；
S405，在所述第一绝缘层14上形成第二金属层16，图案化所述第二金属层16，形成数据线1b、驱动电路112的源极和漏极、第三薄膜晶体管的源极113a、第三薄膜晶体管的漏极113b以及通过所述转接孔15与所述第一分享电极1141电连接的第二分享电极1142；
具体的，请一并参阅图7、图8及图9，图7为本申请另一实施方式提供的阵列基板制备俯视示意图；图8为图7中沿I-I线的剖视示意图；图9为图7中沿II-II线的剖视示意图。在本实施方式中，通过掩膜板在所述第二金属层16蚀刻形成所述驱动电路112的源极和漏极以及所述第二分享电极1142，从而避免额外增添现有技术中的所述垫层，提高了阵列基板1的透光面积，从而提高了光线的穿透率。所述第一绝缘层14、所述转接孔15、所述第二金属层16、数据线1b、驱动电路112的源极和漏极、第三薄膜晶体管的源极113a、第三薄膜晶体管的漏极113b以及所述第二分享电极1142请参阅上文描述，在此不再赘述。
S406，在所述第二金属层16上形成第二绝缘层17。
S407，在所述第二绝缘层17有机层上开设过孔18；
S408，在所述第二绝缘层17上制备透明电极层19，图形化所述透明电极层19，形成像素电极111。
具体的，请再次参阅图1，所述第二绝缘层17覆盖所述第二分享电极1142，所述第二绝缘层17起到保护所述第二分享电极1142的作用的同时，所述第二绝缘层17还用于实现与所述透明电极层19一侧接触的表面平坦化，从而提高显示效果，并且，所述第二绝缘层17还用于使所述第二金属层16与所述第一绝缘层14之间电气绝缘。所述过孔18用于实现所述像素电极111与所述驱动电路112的电连接。所述第二金属层16、所述第二绝缘层17、所述过孔18、所述透明电极层19以及像素电极111请参阅上文描述，在此不再赘述。
可以理解的，在本实施方式中，所述第一分享电极1141与所述第二分享电极1142通过所述转接孔15电连接，从而减少所述第一绝缘层14的占用空间；同时，所述第二分享电极线1142直接设置于所述第一绝缘层14背离所述第一分享电极1141的一侧表面，使得所述阵列基板1在所述层叠方向上的厚度减小，从而减小了所述不可透光区域的面积，增加了所述阵列基板1的透光面积，提高了光线的穿透率，改善显示效果。
需要说明的是，本申请仅仅是以掩膜板蚀刻金属层形成所述第一分享电极1141、所述第二分享电极1142、所述第三薄膜晶体管的源极113a以及所述第三薄膜晶体管的漏极113b等为例进行说明，并不代表本申请限制了所涉及到的线路的形成方式，只要不影响本申请中所述第二分享电极1142通过所述转接孔15与所述第一分享电极1141电连接，本申请对此不加以限制。
本申请还提供了一种显示面板2，请一并参阅图10，图10为本申请一实施方式提供的显示面板剖视示意图。所述显示面板2包括彩膜基板21、液晶层22、背光光源23及如上文所述的阵列基板1，所述阵列基板1与所述彩膜基板21相对且间隔设置以形成收容空间，所述液晶层22设置于所述收容空间内。具体的，所述阵列基板1请参阅上文描述，在此不再赘述。
可以理解的，在本实施方式中，所述阵列基板1具有较高的透光率，使得所述背光光源23发出的光线，经过所述阵列基板1、所述液晶层22及所述彩膜基板21出射后，相对于现有技术，使得所述显示面板2能够增加显示亮度约3%左右。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括多条沿第一方向延伸的栅极线、多条沿第二方向延伸的数据线、由所述栅极线与所述数据线交叉限定的若干个像素单元；其特征在于，所述像素单元包括像素电极、驱动电路和分享电极，所述像素电极包括第一像素电极和第二像素电极；所述驱动电路与所述像素电极电连接；其中，所述驱动电路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第一薄膜晶体管的漏极与所述第一像素电极电连接；所述第二薄膜晶体管的漏极与所述第二像素电极电连接；所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接；所述分享电极与所述第三薄膜晶体管的漏极连接；所述分享电极包括第一分享电极以及与所述第一分享电极电连接的第二分享电极；
所述阵列基板还包括衬底基板、位于所述衬底基板一侧的第一金属层、以及位于所述第一金属层远离所述衬底基板一侧的第二金属层；所述栅极线和所述第一分享电极形成于所述第一金属层，所述数据线和所述第二分享电极形成于所述第二金属层；所述第一分享电极在所述衬底基板的投影至少部分穿过所述像素电极在所述衬底基板的投影设置。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括至少部分覆盖所述第一分享电极的第一绝缘层，所述第一绝缘层上开设有转接孔；所述第二分享电极通过所述转接孔与所述第一分享电极电连接。
3.如权利要求2所述的阵列基板，其特征在于，所述第一像素电极位于所述栅极线的一侧，所述第二像素电极位于同一所述栅极线的另一侧。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括围设于所述像素电极四周的公共电极以及覆盖所述第二分享电极的第二绝缘层；所述第二绝缘层开设有过孔；所述像素电极通过所述过孔与所述驱动电路电连接。
5.如权利要求4所述的阵列基板，其特征在于，所述过孔包括第一过孔和第二过孔；所述第一像素电极通过所述第一过孔与所述第一薄膜晶体管电连接，所述第二像素电极通过所述第二过孔与所述第二薄膜晶体管电连接；所述第一过孔靠近所述数据线设置，所述第二过孔远离同一所述数据线设置；所述转接孔相对于同一所述数据线远离所述过孔设置。
6.如权利要求5所述的阵列基板，其特征在于，所述第一分享电极包括设于所述衬底基板与所述像素电极之间的所述第一分享电极的第一段以及设于所述像素电极与所述栅极线之间的所述第一分享电极的第二段；位于所述第一像素电极一侧的所述第一分享电极的第二段与所述第二分享电极的一端电连接；位于所述第二像素电极一侧的所述第一分享电极的第二段与所述第二分享电极的另一端电连接。
7.如权利要求6所述的阵列基板，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管沿所述第一方向上排列设置。
8.如权利要求7所述的阵列基板，其特征在于，所述第一分享电极的第二段的宽度大于所述第一分享电极的第一段的宽度。
9.一种阵列基板制备方法，其特征在于，所述阵列基板制备方法包括：
提供衬底基板；
在所述衬底基板上形成第一金属层，图案化所述第一金属层，形成栅极线、公共电极以及第一分享电极；
在所述第一金属层上形成第一绝缘层；
在所述绝缘层上开设转接孔；
在所述绝缘层上形成第二金属层，图案化所述第二金属层，形成数据线、驱动电路的源极、漏极以及通过所述转接孔与所述第一分享电极电连接的第二分享电极；
在所述第二金属层上形成第二绝缘层；
在所述第二绝缘层开设过孔；
在所述第二绝缘层上制备透明电极层，图形化所述透明电极层形成像素电极。
10.一种显示面板，其特征在于，所述显示面板包括彩膜基板、液晶层及如权利要求1-8任意一项所述的阵列基板，所述阵列基板与所述彩膜基板相对且间隔设置以形成收容空间，所述液晶层设置于所述收容空间内。
CN202211306342.7A 2022-10-25 2022-10-25 阵列基板及其制备方法、显示面板 Active CN115377127B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211306342.7A CN115377127B (zh) 2022-10-25 2022-10-25 阵列基板及其制备方法、显示面板
US18/343,205 US20240234436A9 (en) 2022-10-25 2023-06-28 Array substrate and method for manufacturing the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211306342.7A CN115377127B (zh) 2022-10-25 2022-10-25 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN115377127A true CN115377127A (zh) 2022-11-22
CN115377127B CN115377127B (zh) 2023-01-31

Family

ID=84074110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211306342.7A Active CN115377127B (zh) 2022-10-25 2022-10-25 阵列基板及其制备方法、显示面板

Country Status (2)

Country Link
US (1) US20240234436A9 (zh)
CN (1) CN115377127B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096260A (zh) * 2006-08-11 2011-06-15 Nec液晶技术株式会社 有源矩阵液晶显示器
CN107817631A (zh) * 2017-10-26 2018-03-20 深圳市华星光电技术有限公司 一种液晶面板
CN109298574A (zh) * 2018-11-20 2019-02-01 深圳市华星光电技术有限公司 一种阵列基板和显示面板
CN110931512A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN112068371A (zh) * 2020-09-10 2020-12-11 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板
US20200411557A1 (en) * 2019-06-21 2020-12-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co.,Ltd Array substrate and manufaturing method thereof
CN113594180A (zh) * 2021-07-22 2021-11-02 Tcl华星光电技术有限公司 阵列基板及其制备方法以及显示面板
CN215526310U (zh) * 2021-09-30 2022-01-14 惠科股份有限公司 阵列基板及显示面板
CN114236924A (zh) * 2021-12-14 2022-03-25 Tcl华星光电技术有限公司 显示面板及移动终端
CN114415434A (zh) * 2022-02-16 2022-04-29 滁州惠科光电科技有限公司 阵列基板及显示面板
CN114967261A (zh) * 2022-05-31 2022-08-30 长沙惠科光电有限公司 阵列基板的修复方法、阵列基板及显示面板
CN115145082A (zh) * 2022-07-18 2022-10-04 滁州惠科光电科技有限公司 像素结构、阵列基板及显示面板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096260A (zh) * 2006-08-11 2011-06-15 Nec液晶技术株式会社 有源矩阵液晶显示器
CN107817631A (zh) * 2017-10-26 2018-03-20 深圳市华星光电技术有限公司 一种液晶面板
CN109298574A (zh) * 2018-11-20 2019-02-01 深圳市华星光电技术有限公司 一种阵列基板和显示面板
US20200411557A1 (en) * 2019-06-21 2020-12-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co.,Ltd Array substrate and manufaturing method thereof
CN110931512A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN112068371A (zh) * 2020-09-10 2020-12-11 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板
CN113594180A (zh) * 2021-07-22 2021-11-02 Tcl华星光电技术有限公司 阵列基板及其制备方法以及显示面板
CN215526310U (zh) * 2021-09-30 2022-01-14 惠科股份有限公司 阵列基板及显示面板
CN114236924A (zh) * 2021-12-14 2022-03-25 Tcl华星光电技术有限公司 显示面板及移动终端
CN114415434A (zh) * 2022-02-16 2022-04-29 滁州惠科光电科技有限公司 阵列基板及显示面板
CN114967261A (zh) * 2022-05-31 2022-08-30 长沙惠科光电有限公司 阵列基板的修复方法、阵列基板及显示面板
CN115145082A (zh) * 2022-07-18 2022-10-04 滁州惠科光电科技有限公司 像素结构、阵列基板及显示面板

Also Published As

Publication number Publication date
CN115377127B (zh) 2023-01-31
US20240136364A1 (en) 2024-04-25
US20240234436A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN103474435A (zh) 阵列基板及其制作方法
WO2021248563A1 (zh) 显示面板及其制备方法、显示装置
KR20040012153A (ko) 박막 트랜지스터 기판
CN101488479B (zh) 薄膜晶体管阵列基板及其制造方法
KR20100018473A (ko) 표시 장치
JP7525120B2 (ja) 表示基板及びその製作方法、表示装置
JP2010008444A (ja) 液晶表示装置
CN115377127B (zh) 阵列基板及其制备方法、显示面板
CN114464656B (zh) 显示面板、制作方法及显示装置
CN100492653C (zh) 有机发光显示设备
CN113467142B (zh) 一种显示面板及显示终端
KR100247273B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100229610B1 (ko) 액정표시장치 및 그 제조방법
US7960731B2 (en) Multi-layered complementary conductive line structure
JP2005234514A (ja) ディスプレイ装置
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN216288456U (zh) 显示面板
US20240329468A1 (en) Display panel and display terminal
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
CN118553742A (zh) 阵列基板及其制造方法、显示面板、显示装置
KR100516053B1 (ko) 평면 구동 액정 표시 장치 및 그 제조 방법
KR100291268B1 (ko) 액정표시장치
CN117835742A (zh) 一种显示面板及显示装置
KR101814598B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant