CN117835742A - 一种显示面板及显示装置 - Google Patents

Abstract

本申请提供一种显示面板及显示装置，第一平坦层设置在第一源漏极金属层背离基板的一侧的表面上，第二源漏极金属层设置在第一平坦层背离基板的一侧的表面上，第一源漏极金属层设置在显示区的部分包括多条第一连接线，第二源漏极金属层设置在显示区的部分中，第二连接线和数据线分别通过贯穿第一平坦层的过孔与第一连接线电性连接，显示区的显示面板包括相邻且对称设置的两个像素驱动电路，每个像素驱动电路与一条数据线电性连接，且两个像素驱动电路对应的两条数据线之间设置有两条第一电源信号线，两条第一电源信号线之间设置有第二连接线，本申请能够在消除第二连接线与第一电源信号线的干涉问题的同时，降低第一连接线和第二连接线的搭接难度。

Description

一种显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，简称OLED)显示面板，相比于液晶显示而言，具有更加轻薄、显示效果好、分辨率高、色域广、更低功耗以及可以实现柔性显示等优势，使其在最近几年急速发展，已经成为移动终端的首选显示面板类型。

目前，为了改善边缘显示效果，研发人员开发出扇出走线在显示区(英文全称：Fanout in AA，简称：FIAA)的架构，以通过显示区的扇出走线连接边缘显示区的数据线和非显示区的扇出走线。显示区的扇出走线通常包括与数据线延伸方向不同的第一连接线、与数据线延伸方向相同的第二连接线，为改善熄屏mura问题，通常会将第一连接线和第二连接线设置在不同的金属层中，如第一连接线设置在包括多个晶体管的源极、漏极的第一金属层中，第二连接线设置在第二金属层，同时，为避免第二连接线与块状结构的第一电源信号线的干涉问题，还会将第一电源信号线设置在独立的金属层中，且为满足第一电源信号线的设计需要，第一电源信号线通常会和第一金属层相邻设置，这使得第一电源信号线被设置在第一金属层和第二金属层之间的第三金属层中，因此，第一连接线和第二连接线之间间隔有所述第三金属层和至少两个绝缘层，这使得第一连接线和第二连接线的搭接难度大大增加，此问题亟待解决。

发明内容

本申请提供一种显示面板及显示装置，能够在消除显示区的扇出走线中的第二连接线与第一电源信号线干涉问题的同时，改善第一连接线和第二连接线的搭接难度增加的问题。

第一方面，本申请提供一种显示面板，所述显示面板具有显示区，所述显示面板包括：基板；第一源漏极金属层，设置在所述基板的一侧，所述第一源漏极金属层设置在所述显示区的部分包括多条第一连接线，所述第一连接线沿第一方向延伸；第一平坦层，设置在所述第一源漏极金属层背离所述基板的一侧的表面上；第二源漏极金属层，设置在所述第一平坦层背离所述基板的一侧的表面上，所述第二源漏极金属层设置在所述显示区的部分包括：多条数据线、多条第一电源信号线和多条第二连接线，所述数据线、所述第一电源信号线和所述第二连接线均沿第二方向延伸，其中一条所述第二连接线和所述数据线分别通过贯穿所述第一平坦层的过孔与同一条所述第一连接线电性连接；其中，所述显示区的显示面板包括在所述第一方向上相邻且对称设置的两个像素驱动电路，每个所述像素驱动电路与一条所述数据线电性连接；其中，两个所述像素驱动电路对应的两条所述数据线之间设置有两条第一电源信号线，两条所述第一电源信号线之间设置有至少一条所述第二连接线。

可选的，所述第二源漏极金属层设置在所述显示区的部分中的多条数据线被均分为多个数据线组，每个所述数据线组包括相邻设置的两条数据线；其中，至少一个所述数据线组中的两条所述数据线之间设置有相邻设置的两条第一电源信号线，且两条所述第一电源信号线之间设置有相邻设置的两条第二连接线。

可选的，所述显示面板具有非显示区，所述显示面板还包括：栅极层，所述栅极层设置在所述基板和所述第一源漏极金属层之间，所述栅极层设置在所述非显示区的部分包括多条第一信号走线，所述数据线通过所述第一连接线、所述第二连接线与所述第一信号走线电性连接；其中，在垂直于所述基板的方向上，所述第二源漏极金属层设置在所述非显示区的部分与所述第一信号走线的至少部分重叠，所述第一源漏极金属层设置在所述非显示区的部分与所述第一信号走线的至少部分重叠，且所述栅极层的电阻率大于所述第一源漏极金属层的电阻率，所述栅极层的电阻率大于所述第二源漏极金属层的电阻率。

可选的，所述显示面板还包括：金属氧化物半导体层，设置在所述基板和所述第一源漏极金属层之间，所述金属氧化物半导体层设置在所述显示区的部分包括多个第一有源层；其中，所述第二连接线包括沿第二方向延伸的第一部分和第二部分，在垂直于所述基板的方向上，所述第一部分的至少部分与所述第一有源层重叠，所述第二部分与所述第一有源层不重叠；其中，在所述第一方向上，所述第一部分具有第一宽度，所述第二部分具有第二宽度，且所述第一宽度大于所述第二宽度。

可选的，所述第一电源信号线在靠近所述第二连接线的一侧且对应所述第一部分的位置形成有凹槽。

可选的，所述金属氧化物半导体层设置在所述显示区的部分还包括多个第二有源层，其中，在垂直于所述基板的方向上，所述第一电源信号线覆盖所述第二有源层。

可选的，所述显示面板还包括：遮光金属层，设置在所述第二源漏极金属层背离所述基板的一侧；其中，所述遮光金属层包括多个遮光部，且每个所述遮光部与相邻设置的两条所述第一电源信号线电性连接，且所述遮光部在所述第二源漏极金属层上的正投影覆盖所述第一有源层和所述第二有源层。

可选的，所述显示面板包括设置在所述显示区的多个第一薄膜晶体管和多个第二薄膜晶体管，所述第一薄膜晶体管包括所述第一有源层，所述第二薄膜晶体管包括所述第二有源层，且所述第二薄膜晶体管的源极或漏极的一端与栅极复位信号线电性连接，所述第二薄膜晶体管的源极或漏极的另一端与所述第一薄膜晶体管的源极或漏极的一端电性连接。

可选的，所述显示面板还包括低温多晶硅半导体层，所述显示面板还包括设置在所述显示区的多个第三薄膜晶体管、多个第四薄膜晶体管、多个第五薄膜晶体管、多个第六薄膜晶体管、多个第七薄膜晶体管、多个第八薄膜晶体管，其中，所述低温多晶硅半导体层包括所述第三薄膜晶体管的沟道、第四薄膜晶体管的沟道、第五薄膜晶体管的沟道、第六薄膜晶体管的沟道、第七薄膜晶体管的沟道、第八薄膜晶体管的沟道，且所述第三薄膜晶体管的源极和漏极、第四薄膜晶体管的源极和漏极、第五薄膜晶体管的源极和漏极、第六薄膜晶体管的源极和漏极、第七薄膜晶体管的源极和漏极、第八薄膜晶体管的源极和漏极均位于所述第一源漏极金属层。

可选的，所述显示面板包括与所述第七薄膜晶体管的栅极、所述第八薄膜晶体管的栅极电性连接的第二类型扫描线，且在垂直于所述基板的方向上，所述第二类型扫描线与所述第一连接线的至少部分重叠；其中，所述显示面板还包括设置在所述第二类型扫描线和所述第一连接线之间的屏蔽线。

可选的，所述屏蔽线的在所述第二方向上的宽度大于所述第二类型扫描线、所述第一连接线在所述第二方向上的宽度。

可选的，所述第二连接线在所述基板上的正投影覆盖所述第六薄膜晶体管、所述第七薄膜晶体管在所述基板上的正投影。

可选的，所述第一源漏极金属层还包括并联信号线，所述并联信号线与所述第一电源信号线并联。

可选的，所述并联信号线在所述第一源漏极金属层的面积占比大于所述第一连接线在所述第一源漏极金属层的面积占比。

可选的，所述第二源漏极金属层的电阻率小于所述第一源漏极金属层的电阻率。

第二方面，本申请提供一种显示装置，所述显示装置包括壳体和上述任一项所述的显示面板，其中，所述壳体具有一容置空间，所述显示面板设置在所述容置空间内。

本申请提供一种显示面板及显示装置，显示面板中，由于第二源漏极金属层设置在显示区的部分包括多条数据线、多条第一电源信号线和多条第二连接线，因此，数据线、第一电源信号线和第二连接线同层设置，且第二连接线与第一连接线之间仅间隔第一平坦层，这能够使其中一条第二连接线和其中一条数据线能够分别通过贯穿第一平坦层的过孔与同一条第一连接线电性连接，从而形成FIAA的架构，并有效降低第一连接线和第二连接线的搭接难度。另外，本申请通过对特定像素架构下的两条数据线之间的第一电源信号线进行了图案化设计，特定像素架构为在第一方向上相邻且对称设置的两个像素驱动电路，特定像素架构下的两条数据线分别对应电性连接两个像素驱动电路，本申请通过在两个像素驱动电路对应的两条数据线之间形成间隔两条第一电源信号线，从而能够利用被分化为两条第一电源信号线的图案之间的间隙区域，形成第二连接线，避免了第一电源信号线与第二连接线的干涉问题，以使得第二连接线和第一电源信号线，均能够被设置在第一平坦层背离基板的一侧的表面上的第二源漏极金属层上。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一些实施例提供的显示面板的膜层结构示意图。

图2为本申请一些实施例提供的显示面板的平面示意图。

图3为本申请一些实施例提供的相邻设置的两条数据线之间的第一电源信号线和第二连接线的平面分布示意图。

图4为本申请一些实施例提供的相邻设置的两条数据线之间的区域的多个膜层的平面示意图。

图5a为本申请一些实施例提供的显示区内的第一源漏极金属层的平面结构示意图。

图5b为本申请一些实施例提供的显示区内的第二源漏极金属层的平面结构示意图。

图5c为本申请一些实施例提供的显示区内的第一栅极层的平面结构示意图。

图5d为本申请一些实施例提供的显示区内的第二栅极层的平面结构示意图。

图5e为本申请一些实施例提供的显示区内的第三栅极层的平面结构示意图。

图5f为本申请一些实施例提供的显示区内的金属氧化物半导体层的平面结构示意图。

图5g为本申请一些实施例提供的显示区内的低温多晶硅半导体层的平面结构示意图。

图6a为相关技术中边缘区域的信号走线和中间区域的信号走线的平面示意图。

图6b为相关技术中高刷新率模式下边缘区域的信号走线和中间区域的信号走线分别输出给对应的数据线的数据信号波形图。

图7为本申请实施例提供的显示区的像素驱动电路的等效电路图。

图8为本申请一些实施例提供的遮光金属层的平面结构示意图。

附图标记说明：

显示面板01；显示区02；非显示区03；基板10；第一源漏极金属层20；第一连接线21；并联信号线22；第一平坦层30；第二源漏极金属层40；数据线组401；数据线41；第一电源信号线42；第二连接线43；第一部分431；第二部分432；栅极层50；第一信号走线51；第二信号走线52；金属氧化物半导体层60；第一有源层61；第二有源层62；遮光金属层70；遮光部71；缓冲层80；低温多晶硅半导体层90；第一栅极绝缘层100；第一栅极层110；第二类型扫描线111；第二栅极绝缘层120；第二栅极层130；第一层间介质层140；第三栅极绝缘层150；第三栅极层160；屏蔽线161；第二层间介质层170；第二平坦层180；阳极层190；像素定义层200；隔垫层210；第一薄膜晶体管T1；第二薄膜晶体管T2；第三薄膜晶体管T3；第四薄膜晶体管T4；第五薄膜晶体管T5；第六薄膜晶体管T6；第七薄膜晶体管T7；第八薄膜晶体管T8；第一电容C1；第二电容C2；数据信号接入端DATA；栅极复位信号线接入端ViG；阳极复位信号接入端ViA；使能信号接入端EM；第一类型第一扫描信号接入端Nscan1；第一类型第二扫描信号接入端Nscan2；第二类型第一扫描信号接入端Pscan1；第二类型第二扫描信号接入端Pscan2；第二电源信号接入端VSS；边缘区域的信号走线M1；中间区域的信号走线M2；第一方向X；第二方向Y；垂直平分线L1；像素驱动电路XQ；

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。以下分别进行详细说明，需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。

实施例一

图1为本申请一些实施例提供的显示面板的膜层结构示意图；图2为本申请一些实施例提供的显示面板的平面示意图；图3为本申请一些实施例提供的相邻设置的两条数据线之间的第一电源信号线和第二连接线的平面分布示意图；

图4为本申请一些实施例提供的相邻设置的两条数据线之间的区域的多个膜层的平面示意图；图5a为本申请一些实施例提供的显示区内的第一源漏极金属层的平面结构示意图；图5b为本申请一些实施例提供的显示区内第二源漏极金属层的平面结构示意图。结合图1、图2、图3、图4、图5a、图5b所示，第一方面，本申请实施例提供一种显示面板01，所述显示面板01具有显示区02，所述显示面板01包括基板10、第一源漏极金属层20、第一平坦层30、第二源漏极金属层40，其中，所述第一源漏极金属层20设置在所述基板10的一侧，所述第一源漏极金属层20设置在所述显示区02的部分包括多条第一连接线21，所述第一连接线21沿第一方向X延伸；所述第一平坦层30设置在所述第一源漏极金属层20背离所述基板10的一侧的表面上；所述第二源漏极金属层40设置在所述第一平坦层30背离所述基板10的一侧的表面上；其中，所述第二源漏极金属层40设置在所述显示区02的部分包括：多条数据线41、多条第一电源信号线42和多条第二连接线43，所述数据线41、所述第一电源信号线42和所述第二连接线43均沿第二方向Y延伸，其中一条所述第二连接线43和其中一条所述数据线41分别通过贯穿所述第一平坦层30的过孔与同一条所述第一连接线21电性连接；其中，所述显示区02的显示面板01包括在所述第一方向X上相邻且对称设置的两个像素驱动电路XQ，每个所述像素驱动电路XQ与一条所述数据线41电性连接；其中，两个所述像素驱动电路XQ对应的两条所述数据线41之间设置有两条第一电源信号线42，两条所述第一电源信号线42之间设置有至少一条所述第二连接线43。

本申请提供的所述显示面板01中，由于所述第二源漏极金属层40设置在所述显示区02的部分包括多条数据线41、多条第一电源信号线42和多条第二连接线43，因此，所述数据线41、所述第一电源信号线42和所述第二连接线43同层设置，且所述第二连接线43与所述第一连接线21之间仅间隔所述第一平坦层30，这能够使其中一条所述第二连接线43和其中一条所述数据线41能够分别通过贯穿所述第一平坦层30的过孔与同一条所述第一连接线21电性连接，从而形成FIAA的架构，并有效降低第一连接线21和第二连接线43的搭接难度。

另外，本申请通过对特定像素架构下的两条数据线41之间的第一电源信号线42进行了图案化设计。具体的，所述特定像素架构为在所述第一方向X上相邻且对称设置的两个像素驱动电路XQ，所述特定像素架构下的两条数据线41分别对应电性连接两个所述像素驱动电路XQ，本申请通过在两个所述像素驱动电路XQ对应的两条所述数据线41之间形成间隔两条第一电源信号线42，从而能够利用被分化为两条第一电源信号线42的图案之间的间隙区域，形成所述第二连接线43，避免了第一电源信号线42与所述第二连接线43的干涉问题，以使得所述第二连接线43和所述第一电源信号线42，均能够被设置在所述第一平坦层30背离所述基板10的一侧的表面上的第二源漏极金属层40上。

继续参照图2，在本申请的一些实施例中，所述第二源漏极金属层40设置在所述显示区02的部分中的多条数据线41被均分为多个数据线组401，每个所述数据线组401包括相邻设置的两条数据线41；其中，至少一个所述数据线组401中的两条所述数据线41之间设置有相邻设置的两条第一电源信号线42，且所述两条所述第一电源信号线42之间设置有相邻设置的两条第二连接线43。

本申请提供的所述显示面板01中，所述显示区02的多条数据线41的布局方式为两两为一组，从而使所述多条数据线41被均分为多个数据线组401，每个所述数据线组401包括相邻设置的两条数据线41，本申请通过此种数据线41的布局方式，从而能够使每个所述数据线组401中的相邻设置的两条数据线41之间具有较大的间隙空间，进而能够在满足所述第一电源信号线42的布线要求的情况下，形成相邻设置的两条第一电源信号线42之间夹设有相邻设置的两条第二连接线43的布线结构，使得显示区02能够设置的所述第二连接线43的布线数量增多，进而使得显示区02的扇出走线增多，使得显示区02的扇出走线优化边缘显示的能力进一步增强。

在本申请的一些实施例中，所述数据线组401中的两条所述数据线41对称设置，所述数据线组401中的两条所述数据线41所电性连接的、在所述第一方向X上相邻设置的两个像素驱动电路XQ对称设置，以优化所述数据线41对应的图案、所述像素驱动电路XQ对应的图案的布局方式，使得所述数据线组401中的相邻两条所述数据线41之间具备设置相邻两条所述第一电源信号线42以及设置相邻两条所述第二连接线43的空间。

图5c为本申请一些实施例提供的显示区内的第一栅极层的平面结构示意图；图5d为本申请一些实施例提供的显示区内的第二栅极层的平面结构示意图；

图5e为本申请一些实施例提供的显示区内的第三栅极层的平面结构示意图。结合图1和图5c、图5d、图5e所示，在本申请的一些实施例中，所述显示面板01具有非显示区03，所述显示面板01还包括栅极层50，所述栅极层50设置在所述基板10和所述第一源漏极金属层20之间，所述栅极层50设置在所述非显示区03的部分包括多条第一信号走线51，所述数据线41通过所述第一连接线21、所述第二连接线43与所述第一信号走线51电性连接；其中，在垂直于所述基板的方向上，所述第二源漏极金属层设置在所述非显示区的部分与所述第一信号走线的至少部分重叠，所述第一源漏极金属层设置在所述非显示区的部分与所述第一信号走线的至少部分重叠，且所述栅极层50的电阻率大于所述第一源漏极金属层20的电阻率，所述栅极层50的电阻率大于所述第二源漏极金属层40的电阻率。

参照图1所示，本申请提供的所述显示面板01包括在所述基板10的一侧依次层叠设置的第一栅极绝缘层100、第一栅极层110、第二栅极绝缘层120、第二栅极层130、第一层间介质层140、第三栅极绝缘层150、第三栅极层160。

本申请提供的所述显示面板01中，所述栅极层50包括所述第一栅极层110、所述第二栅极层130和第三栅极层160中的至少一个。可选的，所述栅极层50包括第一栅极层110和第二栅极层130，也即，所述第一信号走线51包括位于所述第一栅极层110的部分和位于所述第二栅极层130的部分，以降低所述第一信号走线51的布线难度，在保证安全性的基础上，使得所述第一信号走线51能够和相邻的第二信号走线52或其他信号走线之间的走线间距可以更小。

本申请提供的所述显示面板01中，在垂直于所述基板10的方向上，所述第二源漏极金属层40设置在所述非显示区03的部分(如非显示区03的第一电源信号线42)与所述第一信号走线51的至少部分重叠，所述第一源漏极金属层20设置在所述非显示区03的部分(如并联于非显示区03的第一电源信号线42的走线)与所述第一信号走线51的至少部分重叠，这使得与数据线41电性连接的所述第一信号走线51无法位于第一源漏极金属层20或第二源漏极金属层40，进而使得所述第一信号走线51需要被设置在所述栅极层50中。

但无论所述栅极层50为所述第一栅极层110、第二栅极层130、第三栅极层160的一个或多个，所述栅极层50的电阻率均大于所述第一源漏极金属层20、第二源漏极金属层40的电阻率，也即，电信号在所述栅极层50中传输时的阻容延迟较大。图6a为相关技术中边缘区域的信号走线和中间区域的信号走线的平面示意图，图6b为相关技术中高刷新率模式下边缘区域的信号走线和中间区域的信号走线分别输出给对应的数据线的数据信号波形图。参照图6a和图6b所示，所述高刷新率模式所对应的刷新率例如大于或等于90HZ，在所述高刷新率模式下，每一个像素行的扫描时间被压缩，这使得电信号在所述栅极层50中传输时的阻容延迟问题进一步凸显。具体的，由于边缘区域的信号走线M1的长度较长，中间区域的信号走线M2的长度较短，进而使得经由边缘区域的数据线41充入显示像素中的电压和经由中间区域的数据线41充入显示像素中的电压不同，进而导致显示异常，使得显示面板01在边缘区域出现细密竖纹。本申请提供的所述显示面板01中，边缘区域的数据线41所电性连接的第一信号线与中间区域的数据线41所电性连接的第二信号走线52的长度相同，边缘区域的数据线41和中间区域的数据线41的不同点在于是否通过第一连接线21、第二连接线43与非显示区03的信号走线电性连接，如前所述，由于所述第一源漏极金属层20的电阻率、所述第二源漏极金属层40的电阻率均小于所述栅极层50的电阻率，因此，能够减小所述第一连接线21、所述第二连接线43的阻容延迟，优化高刷新率模式下的显示面板01在边缘区域的显示效果。

图5f为本申请一些实施例提供的显示区内的金属氧化物半导体层的平面结构示意图。参照图1和图5f，在本申请的一些实施例中，所述显示面板01还包括金属氧化物半导体层60，所述金属氧化物半导体层60设置在所述基板10和所述第一源漏极金属层20之间，具体的，所述金属氧化物半导体层60设置在所述第一层间介质层140和所述第三栅极绝缘层150之间。其中，所述金属氧化物半导体层60设置在所述显示区02的部分包括多个第一有源层61，其中，所述第二连接线43包括沿第二方向Y延伸的第一部分431和第二部分432，在垂直于所述基板10的方向上，所述第一部分431的至少部分与所述第一有源层61重叠，所述第二部分432与所述第一有源层61不重叠；其中，在所述第一方向X上，所述第一部分431具有第一宽度，所述第二部分432具有第二宽度，且所述第一宽度大于所述第二宽度。

相关技术中，所述金属氧化物半导体层60形成的第一有源层61具有较为明显的光敏特性，例如，其在受白光照射时，所述第一有源层61所应用的薄膜晶体管的有效场效应迁移率会明显提升，进而影响所述第一有源层61所应用的薄膜晶体管的开关特性。本申请提供的所述显示面板01中，由于在垂直于所述基板10的方向上，所述第一部分431的至少部分与所述第一有源层61重叠，所述第二部分432与所述第一有源层61不重叠，且在所述第一方向X上，所述第一部分431具有第一宽度，所述第二部分432具有第二宽度，且所述第一宽度大于所述第二宽度，因此，能够增强所述第二连接线43对所述第一有源层61的遮蔽作用，进而提升所述第一有源层61所应用的薄膜晶体管的开关特性。

在本申请的一些实施例中，所述第一电源信号线42在靠近所述第二连接线43的一侧且对应所述第一部分431的位置形成有凹槽。

本申请提供的所述显示面板中，所述第一电源信号线42在靠近所述第二连接线43的一侧且对应所述第一部分431的位置形成有凹槽，所述凹槽的作用在于对所述第一部分431进行避让，以保证所述第一电源信号线42和所述第二连接线43之间的间隔距离，降低信号串扰，提高安全性能。具体的，由于所述第二连接线43中，所述第一部分431相较于第二部分432在所述第一方向X上的宽度更大，因此，在不对所述第一电源信号线42进行改变的情况下，会使得在所述第一方向X上，所述第一部分431与所述第一电源信号线42之间的间距小于所述第二部分432与所述第一电源信号线42之间的间距，进而造成信号串扰和安全性问题，为了改善上述问题，本申请使所述第一电源信号线42在靠近所述第二连接线43的一侧且对应所述第一部分431的位置形成有凹槽。

在本申请的一些实施例中，所述金属氧化物半导体层60设置在所述显示区02的部分还包括多个第二有源层62，在垂直于所述基板10的方向上，所述第一电源信号线42覆盖所述第二有源层62。

相关技术中，所述金属氧化物半导体层60形成的第二有源层62具有较为明显的光敏特性，例如，其在受白光照射时，所述第二有源层62所应用的薄膜晶体管的有效场效应迁移率会明显提升，进而影响所述第二有源层62所应用的薄膜晶体管的开关特性。本申请提供的所述显示面板01中，由于在垂直于所述基板10的方向上，所述第一电源信号线42覆盖所述第二有源层62，因此，能够利用所述第一电源信号线42对所述第二有源层62进行遮蔽，进而提升所述第二有源层62所应用的薄膜晶体管的开关特性。

图7为本申请实施例提供的显示区的像素驱动电路的等效电路图。参照图1和图7所示，在本申请的一些实施例中，所述显示面板01包括设置在所述显示区02的多个第一薄膜晶体管T1和多个第二薄膜晶体管T2，所述第一薄膜晶体管T1包括所述第一有源层61，所述第二薄膜晶体管T2包括所述第二有源层62，且所述第二薄膜晶体管T2的源极或漏极的一端与栅极复位信号线接入端ViG电性连接，所述第二薄膜晶体管T2的源极或漏极的另一端与所述第一薄膜晶体管T1的源极或漏极的一端电性连接。

本申请提供的所述显示面板01中，所述第一薄膜晶体管T1包括所述第一有源层61，所述第二薄膜晶体管T2包括所述第二有源层62，而所述第一有源层61、所述第二有源层62均位于所述金属氧化物半导体层60，因此，所述第一薄膜晶体管T1、所述第二薄膜晶体管T2均为金属氧化物薄膜晶体管。

图5g为本申请一些实施例提供的显示区内的低温多晶硅半导体层的平面结构示意图。参照图1和图5g所示，在本申请的一些实施例中，所述显示面板01还包括低温多晶硅半导体层90，所述显示面板01还包括设置在所述显示区02的多个第三薄膜晶体管T3、多个第四薄膜晶体管T4、多个第五薄膜晶体管T5、多个第六薄膜晶体管T6、多个第七薄膜晶体管T7、多个第八薄膜晶体管T8，其中，所述低温多晶硅半导体层90包括所述第三薄膜晶体管T3的沟道、第四薄膜晶体管T4的沟道、第五薄膜晶体管T5的沟道、第六薄膜晶体管T6的沟道、第七薄膜晶体管T7的沟道、第八薄膜晶体管T8的沟道，且所述第三薄膜晶体管T3的源极和漏极、第四薄膜晶体管T4的源极和漏极、第五薄膜晶体管T5的源极和漏极、第六薄膜晶体管T6的源极和漏极、第七薄膜晶体管T7的源极和漏极、第八薄膜晶体管T8的源极和漏极均位于所述第一源漏极金属层20。

本申请提供的所述显示面板01中，所述低温多晶硅半导体层90包括所述第三薄膜晶体管T3的沟道、第四薄膜晶体管T4的沟道、第五薄膜晶体管T5的沟道、第六薄膜晶体管T6的沟道、第七薄膜晶体管T7的沟道、第八薄膜晶体管T8的沟道，也即，所述第三薄膜晶体管T3、所述第四薄膜晶体管T4、所述第五薄膜晶体管T5、所述第六薄膜晶体管T6、所述第七薄膜晶体管T7、所述第八薄膜晶体管T8均为低温多晶硅薄膜晶体管。

另外，由于每个所述像素驱动电路XQ中的所述第三薄膜晶体管T3的源极和漏极、第四薄膜晶体管T4的源极和漏极、第五薄膜晶体管T5的源极和漏极、第六薄膜晶体管T6的源极和漏极、第七薄膜晶体管T7的源极和漏极、第八薄膜晶体管T8的源极和漏极均位于所述第一源漏极金属层20，这使得第一源漏极金属层20上需要设置众多的过孔搭接结构，这也是导致相关技术的显示面板中，第一连接线和第二连接线之间间隔有第三金属层和至少两个绝缘层时，第一连接线和第二连接线的搭接难度大大增加的重要原因。也即，本申请能够针对包括八个薄膜晶体管的像素驱动电路XQ，在消除第一电源信号线42和第二连接线43干涉问题的同时，降低第一连接线21和第二连接线43搭接难度。

在本申请的一些实施例中，所述显示面板01包括与各显示像素对应设置的像素驱动电路XQ，所述像素驱动电路XQ包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7和第八薄膜晶体管T8。也即，所述像素驱动电路XQ包括两种不同类型的薄膜晶体管，所述像素驱动电路XQ为低温多晶氧化物(英文全称：Low Temperature Polycrystalline Oxide，简称：LTPO)像素驱动电路XQ，从而能够大幅提高所述显示面板01的刷新率适用范围和驱动性能，并降低功耗。

在本申请的一些实施例中，所述像素驱动电路XQ还包括第一电容C1、第二电容C2，所述像素驱动电路XQ还包括数据信号接入端DATA、阳极复位信号接入端ViA、使能信号接入端EM、第一类型第一扫描信号接入端Nscan1、第一类型第二扫描信号接入端Nscan2、第二类型第一扫描信号接入端Pscan1、第二类型第二扫描信号接入端Pscan2、第二电源信号接入端VSS、第三复位信号接入端Vi3，其中，数据信号接入端DATA与数据线41电性连接，阳极复位信号接入端ViA与阳极复位信号线电性连接，使能信号接入端EM与使能信号线电性连接，第一类型第一扫描信号接入端Nscan1与其中一条第一类型扫描线电性连接，第一类型第二扫描信号接入端Nscan2与另外一条第一类型扫描线电性连接，第二类型第一扫描信号接入端Pscan1与其中一条第二类型扫描线111电性连接，第二类型第二扫描信号接入端Pscan2与另外一条第二类型扫描线111典型连接，第二电源信号接入端VSS与第二电源信号线电性连接，第三复位信号接入端Vi3与第三复位信号线电性连接。

在本申请的一些实施例中，与所述第二类型第二扫描信号接入端Pscan2电性连接的第二类型扫描线111与所述第七薄膜晶体管T7的栅极、所述第八薄膜晶体管T8的栅极电性连接，且在垂直于所述基板10的方向上，所述第二类型扫描线111与所述第一连接线21的至少部分重叠；其中，所述显示面板01还包括设置在所述第二类型扫描线111和所述第一连接线21之间的屏蔽线161。

本申请提供的所述显示面板中，与所述第二类型第二扫描信号接入端Pscan2电性连接的第二类型扫描线111所传输信号与所述第一连接线21所传输的信号不同，由于与所述第二类型第二扫描信号接入端Pscan2电性连接的第二类型扫描线111，与所述第一连接线21的至少部分重叠，因此，在显示面板01的工作过程中，与所述第二类型第二扫描信号接入端Pscan2电性连接的第二类型扫描线111，与所述第一连接线21之间会产生耦合电容，进而影响显示面板01的显示效果。本申请通过在与所述第二类型第二扫描信号接入端Pscan2电性连接的第二类型扫描线111和所述第一连接线21之间设置屏蔽线161，进而能够有效改善所述第二类型扫描线111与所述第一连接线21之间的串扰问题，提高显示面板01的显示效果。

在本申请的一些实施例中，与所述第二类型第二扫描信号接入端Pscan2电性连接的第二类型扫描线111位于所述第一栅极层110，所述屏蔽线161位于所述第三栅极层160。

在本申请的一些实施例中，所述屏蔽线161的在所述第二方向Y上的宽度大于与所述第二类型第二扫描信号接入端Pscan2电性连接的第二类型扫描线111、所述第一连接线21在所述第二方向Y上的宽度。

本申请提供的所述显示面板中，由于所述屏蔽线161的在所述第二方向Y上的宽度大于所述第二类型扫描线111、所述第一连接线21在所述第二方向Y上的宽度，因此，能够进一步增强所述屏蔽线161的屏蔽效果，进一步改善所述第二类型扫描线111与所述第一连接线21之间的串扰问题。

在本申请的一些实施例中，所述第二连接线43在所述基板10上的正投影覆盖所述第六薄膜晶体管T6、所述第七薄膜晶体管T7在所述基板10上的正投影。

在本申请的一些实施例中，所述第一源漏极金属层20还包括并联信号线22，所述并联信号线22与所述第一电源信号线42并联。

本申请提供的所述显示面板中，当相邻设置的两条第一电源信号线42之间设置有至少一条第二连接线43，这使得第一电源信号线42无法形成大面积块状结构，进而导致第一电源信号线42的信号传输效率降低。本申请通过在所述第一源漏极金属层20中形成与所述第一电源信号线42并联的并联信号线22，从而能够在不影响其他元件电路布局的情况下，有效降低所述第一电源信号线42的电阻，提高所述第一电源信号线42的信号传输效率。

在本申请的一些实施例中，所述并联信号线22在所述第一源漏极金属层20的面积占比大于所述第一连接线21在所述第一源漏极金属层20的面积占比。

本申请提供的所述显示面板中，由于所述并联信号线22在所述第一源漏极金属层20的面积占比大于所述第一连接线21在所述第一源漏极金属层20的面积占比，从而能够有效保证所述并联信号线22的设置面积，进而提高所述并联信号线22降低所述第一电源信号线42的电阻，提高所述第一电源信号线42的信号传输效率。

在本申请的一些实施例中，所述第二源漏极金属层40的电阻率小于所述第一源漏极金属层20的电阻率。

相关技术中，所述第一源漏极金属层20的材质和所述第二源漏极金属层40的材质是相同的，相应的，所述第一源漏极金属层20的电阻率与所述第二源漏极金属层40的电阻率也是相同的。但申请人发现，上述架构的显示面板01中，当相邻设置的两条第一电源信号线42之间设置有至少一条第二连接线43，这使得第一电源信号线42无法形成大面积块状结构，而第一电源信号线42对信号传输的效率要求较高，为了进一步提升所述第一电源信号线42的信号传输效率，本申请将所述第二源漏极金属层40的电阻率小于所述第一源漏极金属层20的电阻率，也即，利用导电效率高于所述第一源漏极金属层20的材质形成所述第二源漏极金属层40中的第一电源信号线42。可选的，所述第一电源信号线42为VDD电源信号线。

在本申请的一些实施例中，所述显示面板01还包括缓冲层80，所述缓冲层80设置在所述基板10和所述低温多晶硅半导体层90之间。

在本申请的一些实施例中，所述显示面板01还包括第二层间介质层170，所述第二层间介质层170设置在所述第三栅极层160背离所述基板10的一侧，所述第一源漏极金属层20设置在所述第二层间介质层170背离所述基板10的一侧。

在本申请的一些实施例中，所述显示面板01还包括第二平坦层180、阳极层190、像素定义层200和隔垫层210，所述第二平坦层180设置在所述第二源漏极金属层40背离所述基板10的一侧，所述阳极层190设置在所述第二平坦层180背离所述基板10的一侧，所述像素定义层200设置在所述阳极层190背离所述基板10的一侧，所述隔垫层210设置在所述像素定义层200背离所述基板10的一侧。可选的，所述像素定义层200和所述隔垫层210一体成型。

在本申请的一些实施例中，定义一沿所述第二方向Y延伸的垂直平分线L1，所述垂直平分线L1将所述显示区02划分为在所述第一方向X上对称的两部分，其中，当所述数据线组401中的两条所述数据线41之间的两条第二连接线43分别位于所述垂直平分线L1的两侧时，其中一条所述第二连接线43所电性连接的数据线41与另外一条所述第二连接线43所电性连接的数据线41之间的间距，大于所述数据线组401中的两条所述数据线41之间的间距；当所述数据线组401中的两条所述数据线41之间的两条第二连接线43均位于所述垂直平分线L1的同一侧时，其中一条所述第二连接线43所电性连接的数据线41与另外一条所述第二连接线43所电性连接的数据线41之间的间距，小于所述数据线组401中的两条所述数据线41之间的间距。

第二方面，本申请实施例提供一种显示装置，所述显示装置包括壳体和上述任一项所述的显示面板01，其中，所述壳体具有一容置空间，所述显示面板01设置在所述容置空间内。

实施例二

图8为本申请一些实施例提供的遮光金属层的平面结构示意图。结合图1-图8所示，第一方面，第一方面，本申请实施例提供一种显示面板01，所述显示面板01具有显示区02，所述显示面板01包括基板10、第一源漏极金属层20、第一平坦层30、第二源漏极金属层40，其中，所述第一源漏极金属层20设置在所述基板10的一侧，所述第一源漏极金属层20设置在所述显示区02的部分包括多条第一连接线21，所述第一连接线21沿第一方向X延伸；所述第一平坦层30设置在所述第一源漏极金属层20背离所述基板10的一侧的表面上；所述第二源漏极金属层40设置在所述第一平坦层30背离所述基板10的一侧的表面上；其中，所述第二源漏极金属层40设置在所述显示区02的部分包括：多条数据线41、多条第一电源信号线42和多条第二连接线43，所述数据线41、所述第一电源信号线42和所述第二连接线43均沿第二方向Y延伸，其中一条所述第二连接线43和其中一条所述数据线41分别通过贯穿所述第一平坦层30的过孔与同一条所述第一连接线21电性连接；其中，所述显示区02的显示面板01包括在所述第一方向X上相邻且对称设置的两个像素驱动电路XQ，每个所述像素驱动电路XQ与一条所述数据线41电性连接；其中，两个所述像素驱动电路XQ对应的两条所述数据线41之间设置有两条第一电源信号线42，两条所述第一电源信号线42之间设置有至少一条所述第二连接线43。

需要说明的是，本申请实施例二提供的显示面板01的结构与本申请实施例一提供的显示面板01的结构相类似，本申请实施例二对于相同部分不再赘述。

在本申请的一些实施例中，所述显示面板01还包括遮光金属层70，所述遮光金属层70设置在所述第二源漏极金属层40背离所述基板10的一侧，其中，所述遮光金属层70包括多个遮光部71，且每个所述遮光部71与相邻设置的两条所述第一电源信号线42电性连接，且所述遮光部71在所述第二源漏极金属层40上的正投影覆盖所述第一有源层61和所述第二有源层62。

本申请提供的所述显示面板01中，由于所述遮光金属层70中的每个所述遮光部71与相邻设置的两条所述第一电源信号线42电性连接，且所述遮光部71在所述第二源漏极金属层40上的正投影覆盖所述第一有源层61和所述第二有源层62，因此，一方面所述遮光部71能够与所述第一电源信号线42并联，从而降低所述第一电源信号线42的电阻；另一方面，所述遮光部71还能够对所述第一有源层61和所述第二有源层62进行遮盖，进而提升所述第一有源层61所应用的薄膜晶体管的开关特性和提升所述第二有源层62所应用的薄膜晶体管的开关特性。

第二方面，本申请实施例提供一种显示装置，所述显示装置包括壳体和上述任一项所述的显示面板01，其中，所述壳体具有一容置空间，所述显示面板01设置在所述容置空间内。

综上所述，本申请实施例提供一种显示面板，显示面板具有显示区，显示面板包括基板、第一源漏极金属层、第一平坦层、第二源漏极金属层，其中，第一源漏极金属层设置在基板的一侧，第一源漏极金属层设置在显示区的部分包括多条第一连接线，第一连接线沿第一方向延伸；第一平坦层设置在第一源漏极金属层背离基板的一侧的表面上；第二源漏极金属层设置在第一平坦层背离基板的一侧的表面上；其中，第二源漏极金属层设置在显示区的部分包括：多条数据线、多条第一电源信号线和多条第二连接线，数据线、第一电源信号线和第二连接线均沿第二方向延伸，其中一条第二连接线和其中一条数据线分别通过贯穿第一平坦层的过孔与同一条第一连接线电性连接；其中，显示区的显示面板包括在第一方向上相邻且对称设置的两个像素驱动电路，每个像素驱动电路与一条数据线电性连接；其中，两个像素驱动电路对应的两条数据线之间设置有两条第一电源信号线，两条第一电源信号线之间设置有至少一条第二连接线。本申请提供的显示面板中，由于第二源漏极金属层设置在显示区的部分包括多条数据线、多条第一电源信号线和多条第二连接线，因此，数据线、第一电源信号线和第二连接线同层设置，且第二连接线与第一连接线之间仅间隔第一平坦层，这能够使其中一条第二连接线和其中一条数据线能够分别通过贯穿第一平坦层的过孔与同一条第一连接线电性连接，从而形成FIAA的架构，并有效降低第一连接线和第二连接线的搭接难度。另外，本申请通过对特定像素架构下的两条数据线之间的第一电源信号线进行了图案化设计。特定像素架构为在第一方向上相邻且对称设置的两个像素驱动电路，特定像素架构下的两条数据线分别对应电性连接两个像素驱动电路，本申请通过在两个像素驱动电路对应的两条数据线之间形成间隔两条第一电源信号线，从而能够利用被分化为两条第一电源信号线的图案之间的间隙区域，形成第二连接线，避免了第一电源信号线与第二连接线的干涉问题，以使得第二连接线和第一电源信号线，均能够被设置在第一平坦层背离基板的一侧的表面上的第二源漏极金属层上。

以上对本申请实施例所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (16)

1.一种显示面板，其特征在于，所述显示面板具有显示区，所述显示面板包括：

基板；

第一源漏极金属层，设置在所述基板的一侧，所述第一源漏极金属层设置在所述显示区的部分包括多条第一连接线，所述第一连接线沿第一方向延伸；

第一平坦层，设置在所述第一源漏极金属层背离所述基板的一侧的表面上；

第二源漏极金属层，设置在所述第一平坦层背离所述基板的一侧的表面上，所述第二源漏极金属层设置在所述显示区的部分包括：多条数据线、多条第一电源信号线和多条第二连接线，所述数据线、所述第一电源信号线和所述第二连接线均沿第二方向延伸，其中一条所述第二连接线和其中一条所述数据线分别通过贯穿所述第一平坦层的过孔与同一条所述第一连接线电性连接；

其中，所述显示区的显示面板包括在所述第一方向上相邻且对称设置的两个像素驱动电路，每个所述像素驱动电路与一条所述数据线电性连接；

其中，两个所述像素驱动电路对应的两条所述数据线之间设置有两条第一电源信号线，两条所述第一电源信号线之间设置有至少一条所述第二连接线。

2.根据权利要求1所述的显示面板，其特征在于，所述第二源漏极金属层设置在所述显示区的部分中的多条数据线被均分为多个数据线组，每个所述数据线组包括相邻设置的两条数据线；

其中，至少一个所述数据线组中的两条所述数据线之间设置有相邻设置的两条第一电源信号线，且两条所述第一电源信号线之间设置有相邻设置的两条第二连接线。

3.根据权利要求2所述的显示面板，其特征在于，所述显示面板具有非显示区，所述显示面板还包括：

栅极层，所述栅极层设置在所述基板和所述第一源漏极金属层之间，所述栅极层设置在所述非显示区的部分包括多条第一信号走线，所述数据线通过所述第一连接线、所述第二连接线与所述第一信号走线电性连接；

其中，在垂直于所述基板的方向上，所述第二源漏极金属层设置在所述非显示区的部分与所述第一信号走线的至少部分重叠，所述第一源漏极金属层设置在所述非显示区的部分与所述第一信号走线的至少部分重叠，且所述栅极层的电阻率大于所述第一源漏极金属层的电阻率，所述栅极层的电阻率大于所述第二源漏极金属层的电阻率。

4.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括：金属氧化物半导体层，设置在所述基板和所述第一源漏极金属层之间，所述金属氧化物半导体层设置在所述显示区的部分包括多个第一有源层；

其中，所述第二连接线包括沿第二方向延伸的第一部分和第二部分，在垂直于所述基板的方向上，所述第一部分的至少部分与所述第一有源层重叠，所述第二部分与所述第一有源层不重叠；

其中，在所述第一方向上，所述第一部分具有第一宽度，所述第二部分具有第二宽度，且所述第一宽度大于所述第二宽度。

5.根据权利要求4所述的显示面板，其特征在于，所述第一电源信号线在靠近所述第二连接线的一侧且对应所述第一部分的位置形成有凹槽。

6.根据权利要求4所述的显示面板，其特征在于，所述金属氧化物半导体层设置在所述显示区的部分还包括多个第二有源层，其中，在垂直于所述基板的方向上，所述第一电源信号线覆盖所述第二有源层。

7.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括：

遮光金属层，设置在所述第二源漏极金属层背离所述基板的一侧；

其中，所述遮光金属层包括多个遮光部，且每个所述遮光部与相邻设置的两条所述第一电源信号线电性连接，且所述遮光部在所述第二源漏极金属层上的正投影覆盖所述第一有源层和所述第二有源层。

8.根据权利要求6所述的显示面板，其特征在于，所述显示面板包括设置在所述显示区的多个第一薄膜晶体管和多个第二薄膜晶体管，所述第一薄膜晶体管包括所述第一有源层，所述第二薄膜晶体管包括所述第二有源层，且所述第二薄膜晶体管的源极或漏极的一端与栅极复位信号线电性连接，所述第二薄膜晶体管的源极或漏极的另一端与所述第一薄膜晶体管的源极或漏极的一端电性连接。

9.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括低温多晶硅半导体层，所述显示面板还包括设置在所述显示区的多个第三薄膜晶体管、多个第四薄膜晶体管、多个第五薄膜晶体管、多个第六薄膜晶体管、多个第七薄膜晶体管、多个第八薄膜晶体管，其中，所述低温多晶硅半导体层包括所述第三薄膜晶体管的沟道、第四薄膜晶体管的沟道、第五薄膜晶体管的沟道、第六薄膜晶体管的沟道、第七薄膜晶体管的沟道、第八薄膜晶体管的沟道，且所述第三薄膜晶体管的源极和漏极、第四薄膜晶体管的源极和漏极、第五薄膜晶体管的源极和漏极、第六薄膜晶体管的源极和漏极、第七薄膜晶体管的源极和漏极、第八薄膜晶体管的源极和漏极均位于所述第一源漏极金属层。

10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括与所述第七薄膜晶体管的栅极、所述第八薄膜晶体管的栅极电性连接的第二类型扫描线，且在垂直于所述基板的方向上，所述第二类型扫描线与所述第一连接线的至少部分重叠；

其中，所述显示面板还包括设置在所述第二类型扫描线和所述第一连接线之间的屏蔽线。

11.根据权利要求10所述的显示面板，其特征在于，所述屏蔽线的在所述第二方向上的宽度大于所述第二类型扫描线、所述第一连接线在所述第二方向上的宽度。

12.根据权利要求9所述的显示面板，其特征在于，所述第二连接线在所述基板上的正投影覆盖所述第六薄膜晶体管、所述第七薄膜晶体管在所述基板上的正投影。

13.根据权利要求1所述的显示面板，其特征在于，所述第一源漏极金属层还包括并联信号线，所述并联信号线与所述第一电源信号线并联。

14.根据权利要求13所述的显示面板中，其特征在于，所述并联信号线在所述第一源漏极金属层的面积占比大于所述第一连接线在所述第一源漏极金属层的面积占比。

15.根据权利要求1所述的显示面板，其特征在于，所述第二源漏极金属层的电阻率小于所述第一源漏极金属层的电阻率。

16.一种显示装置，其特征在于，所述显示装置包括壳体和如权利要求1-15任一项所述的显示面板，其中，所述壳体具有一容置空间，所述显示面板设置在所述容置空间内。