CN114497151B - 一种显示面板 - Google Patents

Abstract

本申请公开了一种显示面板，具有显示区和绑定区；显示面板包括位于显示区和绑定区的阵列基板以及位于阵列基板上的多条扇出走线；阵列基板包括位于显示区且在第一方向上间隔排布的多条信号线；信号线沿与第一方向垂直的第二方向延伸；多条扇出走线位于显示区且与多条信号线中的至少部分一一对应电连接；扇出走线包括靠近绑定区设置且沿第二方向延伸的第一走线部以及与第一走线部远离绑定区的一端连接且沿第一方向延伸的第二走线部；每一个第一走线部在垂直于阵列基板的方向上与多条信号线中的其中一条重叠设置，且第二走线部远离第一走线部的一端与对应的信号线电连接。本申请可以减小扇出走线与显示区的各信号之间产生的寄生电容。

Description

一种显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板。

背景技术

随着OLED(Organic Light Emitting Display，有机发光二极管)面板显示区占比不断提升，留给边框(Border)的设计空间不断被压缩，并且面板边框的异形化设计使得原来常规的设计已无法满足要求。

Border设计中占空间比例比较大的为从IC(集成电路)引出的信号线进入显示区的部分，一般该引线呈扇形分布，也称为fanout(扇出)走线。常规设计中，该fanout走线一般位于非显示区。近年来为了压缩该fanout走线的空间，可在工艺上提升fanout走线线宽和线距；受限于工艺能力提升的瓶颈，也有采用不同层金属作为fanout走线的方式。

因此，对从IC进入显示区的fanout走线进行压缩成为border压缩的关键，其中包括将fanout走线设置到显示区的设计，即fanout走线分布在显示区的pixel(像素)中，该设计不仅可以解决border压缩带来的设计空间减小的问题，还可以避免将fanout走线布线在倒角border处，从而解决异形border空间不足的问题。但是，fanout走线设置在显示区也带来了一些问题，例如，fanout走线与pixel内信号线产生寄生电容导致信号负载(loading)较大，从而导致IC推力不足以及串扰风险增加。

发明内容

本申请提供一种显示面板，可以减小扇出走线与显示区的子像素区中的各信号之间产生的寄生电容，减小了子像素区内的信号负载，避免了IC推力不足，以及减小了串扰风险，从而提高了显示面板的稳定性。

本申请提供一种显示面板，具有显示区和位于所述显示区一侧的绑定区；所述显示面板包括位于所述显示区和所述绑定区的阵列基板以及位于所述阵列基板上的多条扇出走线；

所述阵列基板包括位于所述显示区且在第一方向上间隔排布的多条信号线；每一条所述信号线沿与所述第一方向垂直的第二方向延伸；

所述多条扇出走线位于所述显示区且与所述多条信号线中的至少部分一一对应电连接；每一条所述扇出走线包括靠近所述绑定区设置且沿所述第二方向延伸的第一走线部以及与所述第一走线部远离所述绑定区的一端连接且沿所述第一方向延伸的第二走线部；

每一个所述第一走线部在垂直于所述阵列基板的方向上与所述多条信号线中的其中一条重叠设置，且所述第二走线部远离所述第一走线部的一端与对应的所述信号线电连接。

可选的，所述第一走线部的宽度小于或等于对应的所述信号线的宽度。

可选的，所述多条信号线在所述第一方向上形成依次相邻设置的多个信号线组，每个所述信号线组包括相邻设置的一数据线和一电源电压信号线；

所述多条扇出走线与多条所述数据线一一对应电连接；每一个所述第一走线部在垂直于所述阵列基板的方向上与一条所述数据线或所述电源电压信号线重叠设置。

可选的，所述显示面板还包括位于所述多条扇出走线远离所述多条信号线一侧且与所述多条扇出走线对应设置的遮蔽层；所述遮蔽层与所述电源电压信号线电连接。

可选的，所述遮蔽层包括与所述多条扇出走线一一对应设置的多条遮蔽走线；

所述遮蔽走线的宽度大于或等于对应的所述扇出走线的宽度，且小于或等于对应的所述信号线的宽度。

可选的，所述电源电压信号线包括在垂直于所述阵列基板方向上叠置的第一子电源电压信号线和第二子电源电压信号线；其中，所述第一子电源电压信号线与所述第二子电源电压信号线电连接；所述数据线与所述第二子电源电压信号线同层设置。

可选的，所述阵列基板还包括在所述第一方向和所述第二方向上呈多行多列设置的多个子像素区；每一列所述子像素区与一个所述信号线组对应设置；

所述子像素区包括位于所述电源电压信号线远离所述扇出走线一侧且与对应的所述信号线组中的所述电源电压信号线电连接的驱动薄膜晶体管。

可选的，多条所述第一走线部在所述第一方向上形成依次相邻设置的多个第一走线部组，每个所述第一走线部组包括相邻设置的两个第一走线部；

所述多个第一走线部组在垂直于所述阵列基板方向上与所述多个信号线组中的部分信号线组重叠设置。

可选的，所述阵列基板包括位于所述显示区且沿所述第一方向延伸的多条扫描线；

每个所述第二走线部在垂直于所述阵列基板的方向上与所述多条扫描线中的其中一条重叠设置。

可选的，所述显示面板还包括位于所述多条扇出走线远离所述阵列基板一侧且与所述阵列基板电连接的有机发光层。

本申请提供的显示面板，将扇出走线的第一走线部分布在显示区内的数据线和电源电压信号线上，数据线和电源电压信号线可以在扇出走线与子像素区的驱动电路之间形成遮挡，可以减少扇出走线与子像素区中各复杂信号的影响，例如减小扇出走线与子像素区中各信号之间产生寄生电容，减小了子像素区内的信号负载，避免了IC推力不足，以及减小了串扰风险，从而提高了显示面板的稳定性。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的一种显示面板的部分走线分布示意图。

图2为本申请实施例提供的一种显示面板的截面结构示意图。

图3为本申请实施例提供的一种显示面板的部分走线的俯视图。

图4为本申请实施例提供的另一种显示面板的截面结构示意图。

图5为本申请实施例提供的另一种显示面板的部分走线的俯视图。

图6为本申请实施例提供的另一种显示面板的截面结构示意图。

图7为本申请实施例提供的另一种显示面板的截面结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

在现有的将扇出走线布线在显示区的像素区的设计中，从source IC(源极集成电路)输出的源极扇出(soruce fanout)走线进入显示区内部，并经过打孔连接到显示区的数据线(data line)上，而显示区内的扇出走线与像素区中复杂信号间会产生寄生电容，增大了各信号的负载，也增大了IC推力不足与串扰风险。特别地，显示区内的扇出走线与驱动TFT(ThinFilm Transistor，薄膜晶体管)的栅极(Q点)形成寄生电容，影响了驱动TFT的稳定性，从而降低了面板显示质量。

本申请针对现有的扇出走线置于显示区的设计进行优化，提出了几种不同的显示区内走线设计方案，以减小显示区内扇出走线与像素区内各种信号产生的寄生电容的问题，具体参见以下几个实施例的描述。

实施例一

结合图1和图2所示，本申请实施例提供了一种显示面板1，显示面板1具有显示区2和位于显示区2一侧的绑定区3；显示面板1包括位于显示区2和绑定区3的阵列基板4、位于阵列基板4上的多条扇出走线5、以及位于多条扇出走线5远离阵列基板4一侧且与阵列基板4电连接的有机发光层6。

阵列基板4包括位于显示区2且在第一方向(例如水平方向)上间隔排布的多条信号线7；每一条信号线7沿与第一方向垂直的第二方向(例如竖直方向)延伸。

具体的，如图2所示，阵列基板4还包括衬底8、依次设置在衬底8上的缓冲层9和薄膜晶体管层10；多条信号线7位于薄膜晶体管层10上，且与薄膜晶体管层10中的薄膜晶体管电连接。在一具体实施方式中，衬底8由第一PI(聚酰亚胺)基板11、第一玻璃基板12、第二PI基板13和第二玻璃基板14依次叠置构成。

多条扇出走线5位于显示区2且与多条信号线7中的至少部分一一对应电连接。如图1所示，每一条扇出走线5包括靠近绑定区3设置且沿第二方向延伸的第一走线部15以及与第一走线部15远离绑定区3的一端连接且沿第一方向延伸的第二走线部16。每一个第一走线部15在垂直于阵列基板4的方向上与多条信号线7中的其中一条重叠设置，且第二走线部16远离第一走线部15的一端与对应的信号线7电连接。

可以理解的，多条扇出走线5与多条信号线7之间设置有绝缘层。

需要说明的是，本申请中所述的重叠设置是指不同层(异层)设置的两条走线在垂直于阵列基板4的方向上的投影重叠。

具体的，第二走线部16与第一走线部15可以同层设置，也可以异层设置，本申请不做限制。当第二走线部16和第一走线部15异层设置时，二者通过过孔连接。

具体的，如图3所示，第一走线部15的宽度小于或等于对应的信号线7的宽度。在一具体实施方式中，第一走线部15的宽度与第二走线部16的宽度相同。

在一具体实施方式中，如图1和图3所示，多条信号线7在第一方向上形成依次相邻设置的多个信号线组17，每个信号线组17包括相邻设置的一数据线18和一电源电压信号线19；多条扇出走线5与多条数据线18一一对应电连接；每一个第一走线部15在垂直于阵列基板4的方向上与一条数据线18或电源电压信号线19重叠设置。

可以理解的，多条信号线7包括多条数据线(D1-Dn，其中，n为正整数)18以及与多条数据线18对应设置的多条电源电压信号线19。

具体的，电源电压信号线19包括VDD走线。可以理解的，VDD走线接入高电位的VDD信号。

具体的，如图1所示，绑定区3与显示区2在第二方向上间隔设置。显示面板1还包括与绑定区3绑定的source IC20，多条扇出走线5的第一走线部15靠近绑定区3的一侧延伸至与source IC20连接，用于将source IC20输出的电信号传输至数据线18。

具体的，如图1所示，多条第一走线部15在第一方向上形成依次相邻设置的多个第一走线部组21，每个第一走线部组21包括相邻设置的两个第一走线部15；多个第一走线部组21在垂直于阵列基板4方向上与多个信号线组17中的部分信号线组17重叠设置。在一具体实施方式中，与多个第一走线部组21重叠设置的多个信号线组17位于显示区2的中间部分且依次相邻设置，可以有效的减小绑定区3的面积；当然，与多个第一走线部组21重叠设置的多个信号线组17的具体位置根据绑定区3的位置可以进行调整。可以理解的，多条扇出走线5的第一走线部15依次交替的与数据线18和电源电压信号线19重叠设置，例如奇数条第一走线部15与数据线18重叠设置，偶数条第一走线部15与电源电压信号线19重叠设置，且任意一个第一走线部组21中的两个第一走线部15与相邻设置的数据线18和电源电压信号线19重叠设置。由于电源电压信号线19的数量和数据线18的数量相同，使得与数据线18重叠设置的第一走线部15的数量为数据线18数量的一半，可以有效的减小多个第一走线部15整体占据的面积，从而减小了绑定区3的面积。

具体的，阵列基板4还包括位于显示区2且沿第一方向延伸的多条扫描线(图中未示出)。在一具体实施方式中，每个第二走线部16在垂直于阵列基板4的方向上与多条扫描线中的其中一条重叠设置。当然，在其他实施方式中，第二走线部16仅与扫描线平行设置。

具体的，阵列基板4还包括在第一方向和第二方向上呈多行多列设置的多个子像素区22以及位于子像素区22的驱动电路(图中未示出)。每一列子像素区22与一个信号线组17对应设置，每一行子像素区22与一条扫描线对应设置。

具体的，驱动电路包括位于薄膜晶体管层10的驱动薄膜晶体管23和开关薄膜晶体管(图中未示出)；其中，驱动薄膜晶体管23的源极与对应的信号线组17中的电源电压信号线19电连接，开关薄膜晶体管的源极与对应的信号线组17中的数据线18电连接。

在一具体实施方式中，如图2所示，驱动薄膜晶体管23包括设置在缓冲层9上的半导体层24、位于半导体层24两侧的源极25和漏极26、覆盖半导体层24、源极25和漏极26的第一栅极绝缘层27、位于第一栅极绝缘层27上且与半导体层24对应设置的第一栅极28、覆盖第一栅极28和第一栅极绝缘层27的第二栅极绝缘层29、位于第二栅极绝缘层29上且与第一栅极28对应设置的第二栅极30、覆盖第二栅极30和第二栅极绝缘层29的层间绝缘层31、贯穿第一栅极绝缘层27、第二栅极绝缘层29和层间绝缘层31且分别与源极25和漏极26连接的过孔以及填充在过孔中的连接体32。具体的，与驱动薄膜晶体管23的源极25连接的连接体32与电源电压信号线19连接。

在一具体实施方式中，源极25和漏极26的材料为多晶硅(poly)，当然，本申请对源极25和漏极26的材料不做限制。扫描线可以与第一栅极28和/或第二栅极30同层设置，当然，本申请对此不做限制。

需要说明的是，本申请实施例中的数据线18与开关薄膜晶体管的源极连接，在一具体实施方式中，开关薄膜晶体管的源极与驱动薄膜晶体管23的源极25可以同层设置，且材料相同。当然，本申请实施例对开关薄膜晶体管的源极的位置不做限制，对开关薄膜晶体管的结构也不做限制。

具体的，如图2所示，显示面板1还包括覆盖数据线18和电源电压信号线19的第一平坦层33以及覆盖多条扇出走线5的第二平坦层34。可以理解的，多条扇出走线5位于第一平坦层33上。

具体的，如图2所示，有机发光层6设置在第二平坦层34上。有机发光层6具体包括阳极层35、像素定义层36、发光功能层37、支撑层38和阴极层39。阳极层35位于第二平坦层34上，像素定义层36位于第二平坦层34上且设有多个像素开口，像素开口对应阳极层35设置。发光功能层37位于像素开口的阳极层35上；支撑层38位于像素定义层36上；阴极层39至少覆盖发光功能层37。

具体的，阳极层35与驱动薄膜晶体管23的漏极26电连接。在一具体实施方式中，显示面板1还包括与数据线18和电源电压信号线19同层设置的第一源漏电极块40以及与多条扇出走线5同层设置的第二源漏电极块41。其中，第二源漏电极块41通过贯穿第一平坦层33的通孔与第一源漏电极块40电连接；第一源漏电极块40通过连接体32与驱动薄膜晶体管23的漏极26电连接，阳极层35还通过贯穿第二平坦层34的通孔与第二源漏电极块41电连接。

可以理解的，第一源漏电极块40与连接体32一体成型。

需要说明的是，本申请对于使用gate IC做驱动的显示产品的gate fanout(栅极扇出)走线设计也适用。本申请实施例的重点是soruce fanout(即data fanout)走线设计在显示区的数据线和电源电压信号线上，而栅极可以为GOA驱动的常规设计，本申请不做具体描述。

本实施例中，将扇出走线5的第一走线部15分布在显示区2内的数据线18和电源电压信号线19上，数据线18和电源电压信号线19可以在扇出走线5与子像素区22的驱动电路之间形成遮挡，可以减少扇出走线5与子像素区22中各复杂信号的影响，例如减小扇出走线5与子像素区22中各信号之间产生寄生电容，减小了子像素区22内的信号负载，避免了IC推力不足，以及减小了串扰风险。特别地，本申请实施例可以减小扇出走线5与子像素区22中的驱动薄膜晶体管23的栅极(例如第一栅极28和第二栅极30)之间的寄生电容，增加了驱动薄膜晶体管23的稳定性，从而提高了显示面板1的稳定性。

实施例二

如图1、图4和图5所示，本申请实施例还提供一种显示面板1，与上述实施例一不同的在于，本申请实施例中的显示面板1还包括位于多条扇出走线5远离多条信号线7一侧且与多条扇出走线5对应设置的遮蔽层42；遮蔽层42与电源电压信号线19电连接。

具体的，如图5所示，遮蔽层42包括与多条扇出走线5一一对应设置的多条遮蔽走线43；遮蔽走线43的宽度大于或等于对应的扇出走线5的宽度，且小于或等于对应的信号线7的宽度。可以理解的，每一条遮蔽走线43接入VDD信号。

具体的，如图4所示，遮蔽层42位于第二平坦层34上。显示面板1还包括位于遮蔽层42和有机发光层6之间的第三平坦层44以及与遮蔽层42同层设置的第三源漏电极块45。第三源漏电极块45通过贯穿第二平坦层34的通孔与第二源漏电极块41电连接；阳极层35通过贯穿第三平坦层44的通孔与第三源漏电极块45电连接。

具体的，遮蔽走线43通过贯穿第一平坦层33和第二平坦层34的通孔与对应的电源电压信号线19电连接，以接入高电位的VDD信号。

本实施例中，对分布在数据线18和电源电压信号线19上的扇出走线5上增加了一层金属层来作遮蔽层42，该遮蔽层42接入高电位的VDD信号，可以进一步减小扇出走线5与子像素区22中各信号之间产生的寄生电容，特别是减小扇出走线5与驱动薄膜晶体管23的栅极之间产生的寄生电容，增加了驱动薄膜晶体管23的稳定性。因此，本申请实施例进一步减小了子像素区22内的信号负载，避免了IC推力不足，减小了串扰风险，提高了显示面板1的稳定性。

实施例三

如图1和图6所示，本申请实施例还提供一种显示面板1，与上述实施例一不同的在于，本申请实施例中的电源电压信号线19包括在垂直于阵列基板4方向上异层叠加设置的第一子电源电压信号线46和第二子电源电压信号线47；其中，第一子电源电压信号线46与第二子电源电压信号线47电连接；数据线18与第二子电源电压信号线47同层设置。可以理解的，第一子电源电压信号线46和第二子电源电压信号线47之间设有绝缘层，即下文中的第一平坦层33。

具体的，如图6所示，本申请实施例中的显示面板1还包括与第一子电源电压信号线46同层设置且与数据线18对应设置的源极电极块48，本申请实施例中的第一平坦层33设置在第一子电源电压信号线46和第二子电源电压信号线47之间，第二平坦层34设置在多条信号线7和多条扇出走线5之间；第一源漏电极块40与第一子电源电压信号线46同层设置，第二源漏电极块41与第二子电源电压信号线47同层设置。第二子电源电压信号线47通过贯穿第一平坦层33的通孔与第一子电源电压信号线46电连接。

具体的，本申请实施例中的显示面板1还包括设置在扇出走线5和有机发光层6之间的第三平坦层44以及与扇出走线5同层设置的第三源漏电极块45；第三源漏电极块45通过贯穿第二平坦层34的通孔与第二源漏电极块41电连接，阳极层35通过贯穿第三平坦层44的通孔与第三源漏电极块45电连接。

本实施例中，电源电压信号线19由第一子电源电压信号线46和第二子电源电压信号线47构成，为双层走线结构，增大了扇出走线5和数据线18与子像素区22内的信号线(例如驱动薄膜晶体管23的栅极)之间的间距，从而进一步减小寄生电容；并且电源电压信号线19采用双层走线结构，可以减小VDD信号负载太大的问题，从而增加显示面板1的显示均匀性。因此，本申请实施例进一步减小了子像素区22内的信号负载以及VDD信号负载，避免了IC推力不足，减小了串扰风险，提高了显示面板1的稳定性和显示均匀性。

实施例四

如图1和图7所示，本申请实施例还提供一种显示面板1，与上述实施例三不同的在于，本申请实施例中的显示面板1还包括位于多条扇出走线5远离多条信号线7一侧且与多条扇出走线5对应设置的遮蔽层42；遮蔽层42与电源电压信号线19电连接，具体与第二子电源电压信号线47电连接。

具体的，遮蔽层42包括与多条扇出走线5一一对应设置的多条遮蔽走线43；遮蔽走线43的宽度大于或等于对应的扇出走线5的宽度，且小于或等于对应的信号线7的宽度。可以理解的，每一条遮蔽走线43接入VDD信号。

具体的，本申请实施例中的第三平坦层44设置在遮蔽层42和有机发光层6之间，且本申请实施例中的显示面板1还包括设置在扇出走线5和遮蔽层42之间的钝化层49以及与遮蔽层42同层设置的第四源漏电极块50。第四源漏电极块50通过贯穿钝化层49的通孔与第三源漏电极块45电连接；阳极层35通过贯穿第三平坦层44的通孔与第四源漏电极块50电连接，遮蔽层42通过贯穿钝化层49和第二平坦层34的通孔与第二子电源电压信号线47电连接。

本实施例中，在遮蔽层42的基础上增加一层金属层，使得电源电压信号线19为由第一子电源电压信号线46和第二子电源电压信号线47构成的双层走线结构，增大了扇出走线5和数据线18与子像素区22内的信号线(例如驱动薄膜晶体管23的栅极)之间的间距，从而进一步减小寄生电容；并且电源电压信号线19采用双层走线结构，可以减小VDD信号负载太大的问题，从而增加显示面板1的显示均匀性。因此，本申请实施例进一步减小了子像素区22内的信号负载以及VDD信号负载，避免了IC推力不足，减小了串扰风险，提高了显示面板1的稳定性和显示均匀性。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，具有显示区和位于所述显示区一侧的绑定区；所述显示面板包括位于所述显示区和所述绑定区的阵列基板以及位于所述阵列基板上的多条扇出走线；

所述阵列基板包括位于所述显示区且在第一方向上间隔排布的多条信号线；每一条所述信号线沿与所述第一方向垂直的第二方向延伸；

所述多条扇出走线位于所述显示区且与所述多条信号线中的至少部分一一对应电连接；每一条所述扇出走线包括靠近所述绑定区设置且沿所述第二方向延伸的第一走线部以及与所述第一走线部远离所述绑定区的一端连接且沿所述第一方向延伸的第二走线部；

每一个所述第一走线部在垂直于所述阵列基板的方向上与所述多条信号线中的其中一条重叠设置，且所述第二走线部远离所述第一走线部的一端与对应的所述信号线电连接。

2.根据权利要求1所述的显示面板，其特征在于，所述第一走线部的宽度小于或等于对应的所述信号线的宽度。

3.根据权利要求1所述的显示面板，其特征在于，所述多条信号线在所述第一方向上形成依次相邻设置的多个信号线组，每个所述信号线组包括相邻设置的一数据线和一电源电压信号线；

所述多条扇出走线与多条所述数据线一一对应电连接；每一个所述第一走线部在垂直于所述阵列基板的方向上与一条所述数据线或所述电源电压信号线重叠设置。

4.根据权利要求3所述的显示面板，其特征在于，所述显示面板还包括位于所述多条扇出走线远离所述多条信号线一侧且与所述多条扇出走线对应设置的遮蔽层；所述遮蔽层与所述电源电压信号线电连接。

5.根据权利要求4所述的显示面板，其特征在于，所述遮蔽层包括与所述多条扇出走线一一对应设置的多条遮蔽走线；

所述遮蔽走线的宽度大于或等于对应的所述扇出走线的宽度，且小于或等于对应的所述信号线的宽度。

6.根据权利要求3至5任意一项所述的显示面板，其特征在于，所述电源电压信号线包括在垂直于所述阵列基板方向上叠置的第一子电源电压信号线和第二子电源电压信号线；其中，所述第一子电源电压信号线与所述第二子电源电压信号线电连接；所述数据线与所述第二子电源电压信号线同层设置。

7.根据权利要求3所述的显示面板，其特征在于，所述阵列基板还包括在所述第一方向和所述第二方向上呈多行多列设置的多个子像素区；每一列所述子像素区与一个所述信号线组对应设置；

所述子像素区包括位于所述电源电压信号线远离所述扇出走线一侧且与对应的所述信号线组中的所述电源电压信号线电连接的驱动薄膜晶体管。

8.根据权利要求3所述的显示面板，其特征在于，多条所述第一走线部在所述第一方向上形成依次相邻设置的多个第一走线部组，每个所述第一走线部组包括相邻设置的两个第一走线部；

所述多个第一走线部组在垂直于所述阵列基板方向上与所述多个信号线组中的部分信号线组重叠设置。

9.根据权利要求1所述的显示面板，其特征在于，所述阵列基板包括位于所述显示区且沿所述第一方向延伸的多条扫描线；

每个所述第二走线部在垂直于所述阵列基板的方向上与所述多条扫描线中的其中一条重叠设置。

10.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括位于所述多条扇出走线远离所述阵列基板一侧且与所述阵列基板电连接的有机发光层。