CN113594180A - 阵列基板及其制备方法以及显示面板 - Google Patents

阵列基板及其制备方法以及显示面板 Download PDF

Info

Publication number
CN113594180A
CN113594180A CN202110832924.8A CN202110832924A CN113594180A CN 113594180 A CN113594180 A CN 113594180A CN 202110832924 A CN202110832924 A CN 202110832924A CN 113594180 A CN113594180 A CN 113594180A
Authority
CN
China
Prior art keywords
line
thin film
film transistor
electrode
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110832924.8A
Other languages
English (en)
Other versions
CN113594180B (zh
Inventor
檀小芳
宋志伟
何伟
袁继旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110832924.8A priority Critical patent/CN113594180B/zh
Priority to PCT/CN2021/109177 priority patent/WO2023000368A1/zh
Priority to KR1020217026677A priority patent/KR102526510B1/ko
Priority to JP2021548262A priority patent/JP7416814B2/ja
Priority to EP21790764.1A priority patent/EP4375743A1/en
Priority to US17/594,035 priority patent/US20240045291A1/en
Publication of CN113594180A publication Critical patent/CN113594180A/zh
Application granted granted Critical
Publication of CN113594180B publication Critical patent/CN113594180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请实施例公开了一种阵列基板及其制备方法以及显示面板，在阵列基板中，第一金属层包括公共电极和扫描线，公共电极与扫描线间隔设置，公共电极包括第一框体和设置在第一框体内的线体，线体与第一框体绝缘且间隔设置；第二金属层与第一金属层异层设置，第二金属层包括数据线和共享电极，数据线和共享电极间隔设置，共享电极与线体重叠设置。共享电极与重叠设置，由于线体与第一框体间隔设置，也即相较于现有技术中公共电极，线体与第一框体断开设置，进而降低了共享电极与公共电极短接的风险。

Description

阵列基板及其制备方法以及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法以及显示面板。
背景技术
目前液晶显示面板为了改善光线穿透率，阵列基板采用8畴像素电极以及配置共享电极(share bar)驱动液晶偏转。阵列基板的像素包括主像素区和子像素区，主像素区设置有一个薄膜晶体管(TFT)和主像素电极；子像素区设置有两个TFT和子像素电极，其中一个TFT连接共享电极。
但是，在对现有技术的研究和实践过程中，本申请的发明人发现，由于公共电极包括框体和连接在框体内的条状体，条状体与共享电极重叠且重叠面积很大，导致公共电极容易与共享电极棒发生短路形成垂直暗线。
发明内容
本申请实施例提供一种阵列基板及其制备方法以及显示面板，可以降低公共电极与共享电极发生短路的风险。
本申请实施例提供一种阵列基板，其包括：
基板；
第一金属层，所述第一金属层设置在所述基板上，所述第一金属层包括公共电极和扫描线，所述公共电极与所述扫描线间隔设置，所述公共电极包括第一框体和设置在所述第一框体内的线体，所述线体与所述第一框体绝缘且间隔设置；
第一绝缘层，所述第一绝缘层设置在所述第一金属层上；
第二金属层，所述第二金属层设置在所述第一绝缘层上，所述第二金属层包括数据线和共享电极，所述数据线和所述共享电极间隔设置，所述扫描线与所述数据线交叉设置形成像素区，所述共享电极与所述线体重叠设置；
第二绝缘层，所述第二绝缘层设置在所述第二金属层上；以及
像素电极层，所述像素电极层设置在所述第二绝缘层上，所述像素电极层包括像素电极，所述像素电极对应设置在所述像素区内。
可选的，在本申请的一些实施例中，所述阵列基板还包括设置在所述第一绝缘层上的有源层，所述第二金属层设置在所述有源层上；所述有源层包括第一部分，所述第一部分与所述线体重叠；
所述第一部分于所述基板所在平面的正投影位于所述线体于所述基板所在平面的正投影内。
可选的，在本申请的一些实施例中，所述线体的端面到所述第一框体的垂直距离介于4微米至8微米之间。
可选的，在本申请的一些实施例中，自所述线体的端面向所述线体的中间区域的方向上，所述线体的宽度相等。
可选的，在本申请的一些实施例中，所述线体的图案包括两个相对设置的短边和两个相对设置的长边，一所述长边与两个所述短边的一端相连，另一所述长边与两个所述短边的另一端相连，所述短边的延伸方向平行于所述扫描线的延伸方向，所述长边的延伸方向垂直于所述短边的延伸方向。
可选的，在本申请的一些实施例中，所述短边到所述第一框体的垂直距离介于4微米至8微米之间。
可选的，在本申请的一些实施例中，所述共享电极包括主线部；所述像素电极包括主像素电极，所述主像素电极包括第二框体和连接在所述第二框体内的第一主干部，所述主线部、所述线体和所述第一主干部的延伸方向相同，所述主线部、所述线体和所述第一主干部相互重叠设置。
可选的，在本申请的一些实施例中，所述线体的宽度大于所述主线部的宽度。
可选的，在本申请的一些实施例中，所述像素电极还包括子像素电极；所述阵列基板包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管对应设置在相邻的两个所述像素区之间；
所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管的栅极均连接于对应的同一所述扫描线，所述第一薄膜晶体管和所述第二薄膜晶体管的源极均连接于对应的同一所述数据线，所述第三薄膜晶体管的源极连接于所述第二薄膜晶体管的漏极，所述第一薄膜晶体管的漏极连接于所述主像素电极，所述第二薄膜晶体管的漏极连接于所述子像素电极，所述第三薄膜晶体管的漏极连接于所述共享电极。
可选的，在本申请的一些实施例中，所述共享电极还包括弯折部，所述弯折部连接在相邻的两个所述主线部之间，所述弯折部对应设置在所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管的外侧；
所述弯折部的部分与所述第一框体重叠设置。
本申请实施例还涉及一种阵列基板的制备方法，其包括以下步骤：
在基板上形成第一金属层，所述第一金属层包括公共电极和扫描线，所述公共电极与所述扫描线间隔设置，所述公共电极包括第一框体和设置在所述第一框体内的线体，所述线体与所述第一框体绝缘且间隔设置；
在所述第一金属层上形成第一绝缘层；
在所述第一绝缘层上形成第二金属层，所述第二金属层包括数据线和共享电极，所述数据线和所述共享电极间隔设置，所述扫描线与所述数据线交叉设置形成像素区，所述共享电极与所述线体重叠设置；
在所述第二金属层上形成第二绝缘层；以及
在所述第二绝缘层上形成像素电极层，所述像素电极层包括像素电极，所述像素电极对应设置在所述像素区内。
可选的，在本申请的一些实施例中，采用掩模板形成所述第一金属层；
所述掩模板包括第一图案和第二图案，所述第二图案设置在所述第一图案的内侧，且与所述第一图案间隔设置，所述第一图案用于形成所述第一框体，所述第二图案用于形成所述线体；
所述第二图案包括第一开口和第二开口，所述第二开口连通于所述第一开口的四角区域；
所述第一开口呈矩形状，所述第一开口对应于所述线体的区域，所述第二开口对应于所述线体四角区域的外侧。
可选的，在本申请的一些实施例中，所述掩模板还包括第三图案，所述第三图案设置在第一图案的外侧。所述第三图案用于形成所述扫描线；
所述第一开口包括两个相对设置的第一边和两个相对设置的第二边，一所述第一边与两个所述第二边的一端相连，另一所述第一边与两个所述第二边的另一端相连，所述第二边的延伸方向平行于所述第三图案的延伸方向，所述第一边的延伸方向垂直于所述第二边的延伸方向；
所述第二开口的部分凸出所述第一边，所述第二开口的部分凸出所述第二边，以使自所述线体的端面向所述线体的中间区域的方向上，所述线体的宽度相等。
可选的，在本申请的一些实施例中，一种显示面板，其包括彩膜基板和上述各个实施例所述的阵列基板。
本申请实施例在阵列基板中，第一金属层包括公共电极和扫描线，公共电极与扫描线间隔设置，公共电极包括第一框体和设置在第一框体内的线体，线体与第一框体绝缘且间隔设置；第二金属层与第一金属层异层设置，第二金属层包括数据线和共享电极，数据线和所述共享电极间隔设置，共享电极与线体重叠设置。共享电极与重叠设置，由于线体与第一框体间隔设置，也即相较于现有技术中公共电极，线体与第一框体断开设置，进而降低了共享电极与公共电极短接的风险。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的平面结构示意图；
图2是沿图1中MN线的剖视图；
图3是本申请实施例提供的阵列基板中第一金属层的平面结构示意图；
图4是沿图1中HL线的剖视图；
图5是本申请实施例提供的阵列基板中第一金属层和有源层层叠的平面结构示意图；
图6是本申请实施例提供的阵列基板中第一金属层和第二金属层层叠的平面结构示意图；
图7是本申请实施例提供的阵列基板的制备方法的流程示意图；
图8是本申请实施例提供的阵列基板的制备方法中掩模板的结构示意图；
图9是本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板及其制备方法以及显示面板，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参照图1和图2，本申请实施例提供一种阵列基板100，其包括基板11、第一金属层12、第一绝缘层13、第二金属层14、第二绝缘层15和像素电极层16。
请参照图3，第一金属层12设置在基板11上。第一金属层12包括公共电极com和扫描线scan，公共电极com与扫描线scan间隔设置。公共电极com包括第一框体121和设置在第一框体121内的线体122。线体122与第一框体121绝缘且间隔设置。
第一绝缘层13设置在第一金属层12上。
第二金属层14设置在第一绝缘层13上。第二金属层14包括数据线data和共享电极se，数据线data和共享电极se间隔设置。扫描线scan与数据线data交叉设置形成像素区xs。共享电极se与线体122重叠设置。
第二绝缘层15设置在第二金属层14上。
像素电极层16设置在第二绝缘层15上。像素电极层16包括像素电极px，像素电极px对应设置在像素区xs内。
本申请实施例在阵列基板100中，在共享电极se与公共电极com的线体122重叠设置的前提下，采用线体122与第一框体121间隔设置，也即线体122与第一框体121断开设置，即使共享电极se与线体122短接，线体122中的电流也不会导向第一框体121，进而降低了共享电极se与公共电极com短接的风险。
需要说明的是，本实施例的公共电极com虽然包括线体122，但实际上线体122与公共电极com的其他部分并没有电导通，所以本实施例降低共享电极se与公共电极com短接的风险，是降低共享电极se与公共电极com中除了线体122之外的部分的短接风险。
可选的，基板11可为硬性基板或者柔性衬底。基板11的材质包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚对苯二甲酸乙二醇酯、聚酰亚胺或聚氨酯中的一种。
可选的，第一金属层12可以使用金、银、钨、钼、铁、铝、钛、铝/硅合金、铝/钛合金等金属材料。
可选的，第二金属层14也可以使用金、银、钨、钼、铁、铝、钛、铝/硅合金、铝/钛合金等金属材料。
可选的，像素电极层16的材料可以是氧化铟锡、氧化铟锌等氧化物；还可以为各种导电特性的金属、合金以及化合物及其混合物，例如可以使用金、银或铂等等。
可选的，请参照图4和图5，阵列基板100还包括设置在第一绝缘层13上的有源层17。第二金属层14设置在有源层17上。有源层17包括第一部分171，第一部分171与线体122重叠；
第一部分171于所述基板11所在平面的正投影ty1位于线体122于基板11所在平面的正投影ty2内。
其中，当背光模组向包含有阵列基板100的显示面板提供面光源时，光线会先照射到第一金属层12，如果有源层17的第一部分171没有被线体122所遮挡，则会使得第一部分171被光照射而产生光漏电流。因此本实施例的阵列基板100采用线体122遮挡与其所在区域对应的第一部分171，达到降低线体122和第一框体121的间隔区域产生光漏电流的风险。
可选的，自线体122的端面向线体122的中间区域的方向上，线体122的宽度相等。
在一些实施例中，自线体122的端面向线体122的中间区域的方向上，线体122的宽度也可以不相等。只要线体122能遮挡与其对应区域的有源层17即可。
线体122的端面到第一框体121的垂直距离d介于4微米至8微米之间，比如垂直距离d可以是4微米、5微米、6微米、7微米或8微米。其中，如果垂直距离d过小，那么当线体122积累过大的电流后会击穿间隔区域的第一绝缘层13，导致线体122的电流导向第一框体121；而如果垂直距离d过大，则会导致间隔区域产生光漏电流的风险越大。因此将垂直距离d设定在4微米至8微米之间，即可降低线体122和第一框体121短接的风险，又可降低线体122和第一框体121的间隔区域产生光漏电流的风险。
可选的，请参照图3，线体122的图案包括两个相对设置的短边a1和两个相对设置的长边b1，一长边b1与两个短边a1的一端相连，另一长边b1与两个短边a1的另一端相连。短边a1的延伸方向平行于扫描线scan的延伸方向。长边b1的延伸方向垂直于短边a1的延伸方向。
具体的，短边a1到第一框体121的垂直距离d介于4微米至8微米之间。
其中，公共电极com还包括连接于第一框体121的凸部123。凸部123设置在第一框体121和扫描线scan之间。
可选的，请参照图1和图6，共享电极se包括主线部141。像素电极px包括主像素电极16a。主像素电极16a包括第二框体161和连接在第二框体161内的第一主干部162。主线部141、线体122和第一主干部162的延伸方向相同。主线部141、线体122和第一主干部162相互重叠设置。
本实施例采用主线部141、线体122和第一主干部162相互重叠设置，以提高开口率。
可选的，主像素电极16a还包括第一分支电极163，第一分支电极163设置在第二框体161内。第一分支电极163的延伸方向与第一主干部162的延伸方向相交。
其中，多个第一分支电极163分别朝向四个方向延伸形成具有4畴的主像素电极16a。
可选的，像素电极px还包括子像素电极16b。子像素电极16b包括第三框体164和连接在第三框体164内的第二主干部165。主线部141、线体122和第二主干部165的延伸方向相同。主线部141、线体122和第二主干部165相互重叠设置。
本实施例采用主线部141、线体122和第二主干部165相互重叠设置，以进一步提高开口率。
可选的，子像素电极16b还包括第二分支电极166，第二分支电极166设置在第三框体164内。第二分支电极166的延伸方向与第二主干部165的延伸方向相交。
其中，多个第二分支电极166分别朝向四个方向延伸形成具有4畴的子像素电极16b。
可选的，线体122的宽度k1大于主线部141的宽度k2。这样的设置便于当共享电极se出现关于显示异常时，可根据线宽较大的线体122找到异常的区域。
可选的，像素电极px与公共电极com重叠形成电容。具体的，公共电极com的凸部123与主像素电极16a的部分重叠设置，以提高电容的电容量。
可选的，阵列基板100包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和第三薄膜晶体管TFT3。第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和第三薄膜晶体管TFT3对应设置在相邻的两个像素区xs之间；
第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和第三薄膜晶体管TFT3的栅极均连接于对应的同一所述扫描线scan。第一薄膜晶体管TFT1和第二薄膜晶体管TFT2的源极均连接于对应的同一数据线data。第三薄膜晶体管TFT3的源极连接于第二薄膜晶体管TFT2的漏极。第一薄膜晶体管TFT1的漏极连接于主像素电极16a。第二薄膜晶体管TFT2的漏极连接于子像素电极16b。第三薄膜晶体管TFT3的漏极连接于共享电极se。
其中第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和像素电极px的连接结构，实现了主像素电极16a和子像素电极16b配置不同的电压量。
可选的，第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3的源极和漏极形成于第二金属层14。第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3的栅极形成于第一金属层12。
可选的，请参照图1和图6，共享电极se还包括弯折部142，弯折部142连接在相邻的两个主线部141之间。弯折部142对应设置在第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和第三薄膜晶体管TFT3的外侧。
弯折部142的部分与第一框体121重叠设置。这样的设置以提高开口率。
请参照图7，本申请实施例还涉及一种阵列基板的制备方法，其包括以下步骤：
步骤B11：在基板上形成第一金属层，所述第一金属层包括公共电极和扫描线，所述公共电极与所述扫描线间隔设置，所述公共电极包括第一框体和设置在所述第一框体内的线体，所述线体与所述第一框体绝缘且间隔设置；
步骤B12：在所述第一金属层上形成第一绝缘层；
步骤B13：在所述第一绝缘层上形成第二金属层，所述第二金属层包括数据线和共享电极，所述数据线和所述共享电极间隔设置，所述扫描线与所述数据线交叉设置形成像素区，所述共享电极与所述线体重叠设置；
步骤B14：在所述第二金属层上形成第二绝缘层；
步骤B15：在所述第二绝缘层上形成像素电极层，所述像素电极层包括像素电极，所述像素电极对应设置在所述像素区内。
需要说明的是，本实施例的阵列基板的制备方法用于制备上述实施例的阵列基板100。
其中，本实施例阵列基板的制备方法，在共享电极与公共电极的线体重叠设置的前提下，采用线体与第一框体间隔设置，也即线体与第一框体断开设置，即使共享电极与线体短接，线体中的电流也不会导向第一框体，进而降低了共享电极与公共电极短接的风险。
下面对本实施例的阵列基板的制备方法，进行阐述，可参照图1-图6。
步骤B11：在基板11上形成第一金属层12。
可选的，步骤B11包括以下步骤：
步骤B111：在基板11上形成第一金属材料层。
步骤B112：在所述第一金属材料层上形成光刻胶层；
步骤B113：采用掩模板200遮挡所述光刻胶层，随后，对所述光刻胶层进行曝光和显影处理，形成图案化的所述光刻胶层。
其中，请参照图8，掩模板200包括第一图案pt1和第二图案pt2。第二图案pt2设置在第一图案pt1的内侧，且与第一图案pt1间隔设置。第一图案pt1用于形成第一框体121。第二图案pt2用于形成线体122。
第二图案pt2包括第一开口21和第二开口22，第二开口22连通于第一开口21的四角区域。
第一开口21呈矩形状，第一开口21对应于线体122的区域，第二开口22对应于线体122的四角区域的外侧。
需要说明的是，按照现有技术制备公共电极的制程是：采用第一开口用于直接形成线体，由于工艺制程的偏差，导致与设定线体的形状相比实际线体的边角部分出现缺口，导致线体无法完全遮挡与其对应的有源层，造成光漏电流。
因此为了解决上述技术问题，本实施例的制备方法，采用第二开口22设置在第一开口21四角区域的外侧，增加四角区域的曝光量以降低对应于线体122区域的光刻胶被过度蚀刻，进而保障线体122的完整性。
可选的，掩模板200还包括第三图案pt3，所述第三图案pt3设置在第一图案pt1的外侧。第三图案pt3用于形成扫描线scan。
第一开口21包括两个相对设置的第一边21a和两个相对设置的第二边21b。一第一边21a与两个第二边21b的一端相连，另一第一边21a与两个第二边21b的另一端相连。第二边21b的延伸方向平行于第三图案pt3的延伸方向。第一边21a的延伸方向垂直于第二边21b的延伸方向。
第二开口22的部分凸出第一边21a，第二开口22的部分凸出第二边21b。
步骤B114：以图案化的所述光刻胶层为遮挡，蚀刻所述第一金属材料层形成第一金属层。
第一金属层12包括公共电极com和扫描线scan，公共电极com与扫描线scan间隔设置。公共电极com包括第一框体121和设置在第一框体121内的线体122，线体122与第一框体121绝缘且间隔设置。
可选的，线体122的端面到第一框体121的垂直距离d介于4微米至8微米之间，比如垂直距离d可以是4微米、5微米、6微米、7微米或8微米。其中，如果垂直距离d过小，那么当线体122积累过大的电流后会击穿间隔区域的第一绝缘层13，导致线体122的电流导向第一框体121；而如果垂直距离d过大，则会导致间隔区域产生光漏电流的风险越大。因此将垂直距离d设定在4微米至8微米之间，即可降低线体122和第一框体121短接的风险，又可降低线体122和第一框体121的间隔区域产生光漏电流的风险。
步骤B12：在所述第一金属层12上形成第一绝缘层13。随后转入步骤B121。
步骤B121：在所述第一绝缘层13上形成有源层17。随后转入步骤B13。
步骤B13：在所述第一绝缘层13上形成第二金属层14。其中第二金属层14也形成在有源层17上。
第二金属层14包括数据线data和共享电极se，数据线data和共享电极se间隔设置。扫描线scan与数据线data交叉设置形成像素区xs。共享电极se与线体122重叠设置。
随后转入步骤B14。
步骤B14：在所述第二金属层14上形成第二绝缘层15。随后转入步骤B15。
步骤B15：在所述第二绝缘层15上形成像素电极层16。像素电极层16包括像素电极px，像素电极px对应设置在所述像素区xs内。
这样便完成了本实施例的阵列基板的制备方法的过程。
请参照图9，一种显示面板1000，其包括彩膜基板CF和上述各个实施例所述的阵列基板AR。
需要说明的是，显示面板1000可以常规的显示面板，即彩膜层设置在彩膜基板CF中；也可以是COA面板，即彩膜层设置在阵列基板100中。
其中本实施例的显示面板1000的阵列基板AR的结构与上述实施例的阵列基板100的结构相似或相同，具体可参照上述实施例的阵列基板100的内容。
申请实施例在显示面板1000中，第一金属层12包括公共电极com和扫描线scan，公共电极com与扫描线scan间隔设置。公共电极com包括第一框体121和设置在第一框体121内的线体122，线体122与第一框体121绝缘且间隔设置。第二金属层14与第一金属层12异层设置。第二金属层14包括数据线data和共享电极se，数据线data和共享电极se间隔设置，共享电极se与线体122重叠设置。在共享电极se与公共电极com的线体122重叠设置的前提下，采用线体122与第一框体121间隔设置，也即线体122与第一框体121断开设置，即使共享电极se与线体122短接，线体122中的电流也不会导向第一框体121，进而降低了共享电极se与公共电极com短接的风险。
以上对本申请实施例所提供的一种阵列基板及其制备方法以及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种阵列基板，其特征在于，包括：
基板；
第一金属层，所述第一金属层设置在所述基板上，所述第一金属层包括公共电极和扫描线，所述公共电极与所述扫描线间隔设置，所述公共电极包括第一框体和设置在所述第一框体内的线体，所述线体与所述第一框体绝缘且间隔设置；
第一绝缘层，所述第一绝缘层设置在所述第一金属层上；
第二金属层，所述第二金属层设置在所述第一绝缘层上，所述第二金属层包括数据线和共享电极，所述数据线和所述共享电极间隔设置，所述扫描线与所述数据线交叉设置形成像素区，所述共享电极与所述线体重叠设置；
第二绝缘层，所述第二绝缘层设置在所述第二金属层上；以及
像素电极层，所述像素电极层设置在所述第二绝缘层上，所述像素电极层包括像素电极，所述像素电极对应设置在所述像素区内。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述第一绝缘层上的有源层，所述第二金属层设置在所述有源层上；所述有源层包括第一部分，所述第一部分与所述线体重叠；
所述第一部分于所述基板所在平面的正投影位于所述线体于所述基板所在平面的正投影内。
3.根据权利要求2所述的阵列基板，其特征在于，所述线体的图案包括两个相对设置的短边和两个相对设置的长边，一所述长边与两个所述短边的一端相连，另一所述长边与两个所述短边的另一端相连，所述短边的延伸方向平行于所述扫描线的延伸方向，所述长边的延伸方向垂直于所述短边的延伸方向。
4.根据权利要求2所述的阵列基板，其特征在于，所述线体的端面到所述第一框体的垂直距离介于4微米至8微米之间。
5.根据权利要求1所述的阵列基板，其特征在于，所述共享电极包括主线部；所述像素电极包括主像素电极，所述主像素电极包括第二框体和连接在所述第二框体内的第一主干部，所述主线部、所述线体和所述第一主干部的延伸方向相同，所述主线部、所述线体和所述第一主干部相互重叠设置。
6.根据权利要求5所述的阵列基板，其特征在于，所述线体的宽度大于所述主线部的宽度。
7.根据权利要求5所述的阵列基板，其特征在于，所述像素电极还包括子像素电极；所述阵列基板包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管对应设置在相邻的两个所述像素区之间；
所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管的栅极均连接于对应的同一所述扫描线，所述第一薄膜晶体管和所述第二薄膜晶体管的源极均连接于对应的同一所述数据线，所述第三薄膜晶体管的源极连接于所述第二薄膜晶体管的漏极，所述第一薄膜晶体管的漏极连接于所述主像素电极，所述第二薄膜晶体管的漏极连接于所述子像素电极，所述第三薄膜晶体管的漏极连接于所述共享电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述共享电极还包括弯折部，所述弯折部连接在相邻的两个所述主线部之间，所述弯折部对应设置在所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管的外侧；
所述弯折部的部分与所述第一框体重叠设置。
9.一种阵列基板的制备方法，其特征在于，包括以下步骤：
在基板上形成第一金属层，所述第一金属层包括公共电极和扫描线，所述公共电极与所述扫描线间隔设置，所述公共电极包括第一框体和设置在所述第一框体内的线体，所述线体与所述第一框体绝缘且间隔设置；
在所述第一金属层上形成第一绝缘层；
在所述第一绝缘层上形成第二金属层，所述第二金属层包括数据线和共享电极，所述数据线和所述共享电极间隔设置，所述扫描线与所述数据线交叉设置形成像素区，所述共享电极与所述线体重叠设置；
在所述第二金属层上形成第二绝缘层；以及
在所述第二绝缘层上形成像素电极层，所述像素电极层包括像素电极，所述像素电极对应设置在所述像素区内。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，采用掩模板形成所述第一金属层；
所述掩模板包括第一图案和第二图案，所述第二图案设置在所述第一图案的内侧，且与所述第一图案间隔设置，所述第一图案用于形成所述第一框体，所述第二图案用于形成所述线体；
所述第二图案包括第一开口和第二开口，所述第二开口连通于所述第一开口的四角区域；
所述第一开口呈矩形状，所述第一开口对应于所述线体的区域，所述第二开口对应于所述线体四角区域的外侧。
11.根据权利要求10所述的阵列基板的制备方法，其特征在于，所述掩模板还包括第三图案，所述第三图案设置在第一图案的外侧；所述第三图案用于形成所述扫描线；
所述第一开口包括两个相对设置的第一边和两个相对设置的第二边，一所述第一边与两个所述第二边的一端相连，另一所述第一边与两个所述第二边的另一端相连，所述第二边的延伸方向平行于所述第三图案的延伸方向，所述第一边的延伸方向垂直于所述第二边的延伸方向；
所述第二开口的部分凸出所述第一边，所述第二开口的部分凸出所述第二边。
12.一种显示面板，其特征在于，包括彩膜基板和如权利要求1-8任意一项所述的阵列基板。
CN202110832924.8A 2021-07-22 2021-07-22 阵列基板及其制备方法以及显示面板 Active CN113594180B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110832924.8A CN113594180B (zh) 2021-07-22 2021-07-22 阵列基板及其制备方法以及显示面板
PCT/CN2021/109177 WO2023000368A1 (zh) 2021-07-22 2021-07-29 阵列基板及其制备方法以及显示面板
KR1020217026677A KR102526510B1 (ko) 2021-07-22 2021-07-29 어레이 기판, 이의 제조 방법 및 디스플레이 패널
JP2021548262A JP7416814B2 (ja) 2021-07-22 2021-07-29 アレイ基板及びその製造方法並びに表示パネル
EP21790764.1A EP4375743A1 (en) 2021-07-22 2021-07-29 Array substrate and preparation method therefor, and display panel
US17/594,035 US20240045291A1 (en) 2021-07-22 2021-07-29 Array substrate, manufacturing method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110832924.8A CN113594180B (zh) 2021-07-22 2021-07-22 阵列基板及其制备方法以及显示面板

Publications (2)

Publication Number Publication Date
CN113594180A true CN113594180A (zh) 2021-11-02
CN113594180B CN113594180B (zh) 2023-09-15

Family

ID=78249268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110832924.8A Active CN113594180B (zh) 2021-07-22 2021-07-22 阵列基板及其制备方法以及显示面板

Country Status (6)

Country Link
US (1) US20240045291A1 (zh)
EP (1) EP4375743A1 (zh)
JP (1) JP7416814B2 (zh)
KR (1) KR102526510B1 (zh)
CN (1) CN113594180B (zh)
WO (1) WO2023000368A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113741108A (zh) * 2021-08-31 2021-12-03 惠科股份有限公司 阵列基板、显示面板及显示装置
CN115377127A (zh) * 2022-10-25 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1924655A (zh) * 2006-09-25 2007-03-07 友达光电股份有限公司 液晶显示面板
CN101021657A (zh) * 2007-03-05 2007-08-22 友达光电股份有限公司 液晶显示器及其驱动方法
CN102176097A (zh) * 2010-12-27 2011-09-07 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN104142593A (zh) * 2014-07-16 2014-11-12 京东方科技集团股份有限公司 阵列基板及显示装置
CN107275368A (zh) * 2016-04-04 2017-10-20 三星显示有限公司 像素及包括像素的有机发光显示设备
CN112000239A (zh) * 2020-02-18 2020-11-27 友达光电股份有限公司 触控面板
CN112582446A (zh) * 2019-09-27 2021-03-30 三星显示有限公司 显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332038B2 (ja) 2000-10-26 2002-10-07 松下電器産業株式会社 液晶表示装置
KR100710161B1 (ko) * 2002-10-31 2007-04-20 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치
KR101320493B1 (ko) * 2004-06-30 2013-10-29 엘지디스플레이 주식회사 고개구율 횡전계모드 액정표시소자
CN100438048C (zh) * 2006-06-23 2008-11-26 北京京东方光电科技有限公司 一种平板显示器中的电极结构及其制造方法
JP5093714B2 (ja) * 2006-07-25 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置
CN101303500B (zh) * 2008-07-08 2010-04-14 友达光电股份有限公司 液晶显示面板及液晶显示面板的制作方法
CN104898333B (zh) * 2015-06-17 2017-07-28 合肥鑫晟光电科技有限公司 一种阵列基板及其线不良维修方法、显示装置
KR102510444B1 (ko) * 2016-04-28 2023-03-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조용 마스크
CN111198463A (zh) * 2020-03-04 2020-05-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其缺陷修补方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1924655A (zh) * 2006-09-25 2007-03-07 友达光电股份有限公司 液晶显示面板
CN101021657A (zh) * 2007-03-05 2007-08-22 友达光电股份有限公司 液晶显示器及其驱动方法
CN102176097A (zh) * 2010-12-27 2011-09-07 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN104142593A (zh) * 2014-07-16 2014-11-12 京东方科技集团股份有限公司 阵列基板及显示装置
CN107275368A (zh) * 2016-04-04 2017-10-20 三星显示有限公司 像素及包括像素的有机发光显示设备
CN112582446A (zh) * 2019-09-27 2021-03-30 三星显示有限公司 显示装置
CN112000239A (zh) * 2020-02-18 2020-11-27 友达光电股份有限公司 触控面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113741108A (zh) * 2021-08-31 2021-12-03 惠科股份有限公司 阵列基板、显示面板及显示装置
CN113741108B (zh) * 2021-08-31 2022-07-22 惠科股份有限公司 阵列基板、显示面板及显示装置
CN115377127A (zh) * 2022-10-25 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示面板
CN115377127B (zh) * 2022-10-25 2023-01-31 惠科股份有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2023000368A1 (zh) 2023-01-26
JP7416814B2 (ja) 2024-01-17
KR102526510B1 (ko) 2023-04-26
KR20230015825A (ko) 2023-01-31
JP2023538153A (ja) 2023-09-07
CN113594180B (zh) 2023-09-15
US20240045291A1 (en) 2024-02-08
EP4375743A1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
KR101844015B1 (ko) 액정 표시 장치
KR100798761B1 (ko) 액정표시장치
JP5974415B2 (ja) 液晶表示装置
EP3355110B1 (en) Array substrate, manufacturing method thereof, and display device
US8253918B2 (en) Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
CN113594180B (zh) 阵列基板及其制备方法以及显示面板
US8730418B2 (en) Array substrate and method for manufacturing the same
US5834328A (en) Method for fabricating liquid crystal display
US9274388B2 (en) Array substrate having common electrode driving interface pattern with slits, and manufacturing method thereof, and liquid crystal display
CN111338144A (zh) 显示面板及显示装置
US20030122990A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
CN111580319B (zh) 阵列基板及显示面板
CN113176691A (zh) 阵列基板及显示面板
KR20120034009A (ko) 어레이 기판 및 그 제조 방법, 및 액정 디스플레이
CN110703515A (zh) 显示面板及其制作方法
CN102227678B (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
CN111580318A (zh) 阵列基板及显示面板
JP5096127B2 (ja) 表示装置
JP5090133B2 (ja) 液晶表示装置
CN112925136B (zh) 一种驱动电路的控制开关、阵列基板和显示面板
KR20090036198A (ko) 소다라임 글라스를 이용한 액정표시장치와 그 제조방법
US20230161206A1 (en) Liquid crystal display panel
CN113820883A (zh) 显示面板的像素单元及显示面板
KR101934563B1 (ko) 액정 표시 장치
CN111273494A (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant