JP7416814B2 - アレイ基板及びその製造方法並びに表示パネル - Google Patents

アレイ基板及びその製造方法並びに表示パネル Download PDF

Info

Publication number
JP7416814B2
JP7416814B2 JP2021548262A JP2021548262A JP7416814B2 JP 7416814 B2 JP7416814 B2 JP 7416814B2 JP 2021548262 A JP2021548262 A JP 2021548262A JP 2021548262 A JP2021548262 A JP 2021548262A JP 7416814 B2 JP7416814 B2 JP 7416814B2
Authority
JP
Japan
Prior art keywords
wiring body
thin film
film transistor
array substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021548262A
Other languages
English (en)
Other versions
JP2023538153A (ja
Inventor
小芳 檀
志偉 宋
偉 何
継旺 袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Publication of JP2023538153A publication Critical patent/JP2023538153A/ja
Application granted granted Critical
Publication of JP7416814B2 publication Critical patent/JP7416814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、表示技術分野に関し、具体的にアレイ基板及びその製造方法並びに表示パネルに関する。
現在、液晶表示パネルの光線透過率を改善するために、アレイ基板は、８ドメインの画素電極及び共有電極（ｓｈａｒｅ ｂａｒ）を用いて液晶を偏向させる。アレイ基板の画素は、主画素領域及び副画素領域を含む。主画素領域には、薄膜トランジスタ（ＴＦＴ）及び主画素電極が設けられ、副画素領域には、２つのＴＦＴと副画素電極とが設けられており、一方のＴＦＴが共有電極に接続されている。
しかしながら、本発明の発明者は、従来技術の研究及び実践において、共通電極が枠体と、枠体内に接続される帯状体と含み、帯状体と共有電極とが重なって重なる面積が大きいため、共通電極と共有電極棒とが短絡して垂直方向の黒線が形成されやすいことを見出した。
本発明の実施例は、共通電極と共有電極とが短絡するリスクを低減させることができるアレイ基板及びその製造方法並びに表示パネルを提供する。
本発明の実施例は、
基板と、
前記基板上に設けられる第１金属層であって、間隔をおいて設けられる共通電極と走査線とを含み、前記共通電極が第１枠体と前記第１枠体内に設けられる配線体とを含み、前記配線体と前記第１枠体とが絶縁されて間隔をおいて設けられる第１金属層と、
前記第１金属層上に設けられる第１絶縁層と、
前記第１絶縁層上に設けられる第２金属層であって、間隔をおいて設けられるデータ線と共有電極とを含み、前記走査線と前記データ線とが交差して設けられて画素領域を形成し、前記共有電極と前記配線体とが重ねて設けられる第２金属層と、
前記第２金属層上に設けられる第２絶縁層と、
前記第２絶縁層上に設けられる画素電極層であって、前記画素領域内に対応して設けられる画素電極を含む画素電極層と、
を含む、アレイ基板を提供する。
所望により、本発明のいくつかの実施例において、前記アレイ基板は、前記第１絶縁層上に設けられる活性層をさらに含み、前記第２金属層が前記活性層上に設けられ、前記活性層が前記配線体と重なる第１部分を含み、
前記第１部分の前記基板が位置する平面における正射影が、前記配線体の前記基板が位置する平面における正射影内に位置する。
所望により、本発明のいくつかの実施例において、前記配線体の端面から前記配線体の中間領域に向かう方向において、前記配線体の幅が等しい。
所望により、本発明のいくつかの実施例において、前記配線体の端面から前記第１枠体までの垂直距離が４μｍ～８μｍである。
所望により、本発明のいくつかの実施例において、前記配線体の端面から前記配線体の中間領域に向かう方向において、前記配線体の幅が等しい。
所望により、本発明のいくつかの実施例において、前記配線体のパターンは、２つの対向配置される短辺と、２つの対向配置される長辺とを含み、一方の前記長辺が２つの前記短辺の一端に接続され、他方の前記長辺が２つの前記短辺の他端に接続され、前記短辺の延在方向が前記走査線の延在方向と平行であり、前記長辺の延在方向が前記短辺の延在方向と垂直である。
所望により、本発明のいくつかの実施例において、前記短辺から前記第１枠体までの垂直距離が４μｍ～８μｍである。
所望により、本発明のいくつかの実施例において、前記共有電極が主線部を含み、前記画素電極が主画素電極を含み、前記主画素電極が第２枠体と、前記第２枠体内に接続される第１幹部とを含み、前記主線部、前記配線体及び前記第１幹部の延在方向が同じであり、前記主線部、前記配線体及び前記第１幹部が互いに重ねて設けられる。
所望により、本発明のいくつかの実施例において、前記配線体の幅が前記主線部の幅よりも大きい。
所望により、本発明のいくつかの実施例において、前記画素電極が副画素電極をさらに含み、前記アレイ基板は、隣り合う２つの前記画素領域の間に対応して設けられる第１薄膜トランジスタ、第２薄膜トランジスタ及び第３薄膜トランジスタを含み、
前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタのゲートが対応する同一の前記走査線にそれぞれ接続され、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのソースが対応する同一の前記データ線にそれぞれ接続され、前記第３薄膜トランジスタのソースが前記第２薄膜トランジスタのドレインに接続され、前記第１薄膜トランジスタのドレインが前記主画素電極に接続され、前記第２薄膜トランジスタのドレインが前記副画素電極に接続され、前記第３薄膜トランジスタのドレインが前記共有電極に接続される。
所望により、本発明のいくつかの実施例において、前記共有電極は、隣り合う２つの前記主線部の間に接続される折り曲げ部をさらに含み、前記折り曲げ部が前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタの外側に対応して設けられ、
前記折り曲げ部の一部と前記第１枠体とが重ねて設けられる。
本発明の実施例はさらに、
基板上に第１金属層を形成し、前記第１金属層が、間隔をおいて設けられる共通電極と走査線とを含み、前記共通電極が第１枠体と、前記第１枠体内に設けられる配線体とを含み、前記配線体と前記第１枠体とが絶縁されて間隔をおいて設けられるステップと、
前記第１金属層上に第１絶縁層を形成するステップと、
前記第１絶縁層上に第２金属層を形成し、前記第２金属層が、間隔をおいて設けられるデータ線と共有電極とを含み、前記走査線と前記データ線とが交差して設けられて画素領域を形成し、前記共有電極と前記配線体とが重ねて設けられるステップと、
前記第２金属層上に第２絶縁層を形成するステップと、
前記第２絶縁層上に画素電極層を形成し、前記画素電極層が、前記画素領域内に対応して設けられる画素電極を含むステップと、含むアレイ基板の製造方法に関する。
所望により、本発明のいくつかの実施例において、マスク板を用いて前記第１金属層を形成し、
前記マスク板が前記第１枠体を形成するための第１パターンと、前記配線体を形成するための第２パターンとを含み、前記第２パターンが前記第１パターンの内側に設けられて、前記第１パターンと間隔をおいて設けられ、
前記第２パターンが第１開口と、前記第１開口の四隅領域に連通する第２開口とを含み、
前記第１開口が矩形状であり、前記第１開口が前記配線体の領域に対応し、前記第２開口が前記配線体の四隅領域の外側に対応する。
所望により、本発明のいくつかの実施例において、前記マスク板は、第１パターンの外側に設けられる第３パターンをさらに含む。前記第３パターンが前記走査線を形成するためのものであり、
前記第１開口は、２つの対向配置される第１辺と、２つの対向配置される第２辺とを含み、一方の前記第１辺が２つの前記第２辺の一端に接続され、他方の前記第１辺が２つの前記第２辺の他端に接続され、前記第２辺の延在方向が前記第３パターンの延在方向と平行であり、前記第１辺の延在方向が前記第２辺の延在方向と垂直であり、
前記配線体の端面から前記配線体の中間領域に向かう方向において、前記配線体の幅が等しくなるように、前記第２開口の一部が前記第１辺から突出し、前記第２開口の一部が前記第２辺から突出する。
本発明はさらに、カラーフィルタ基板及び上述した各実施例に記載のアレイ基板を含む表示パネルに関し、
前記アレイ基板は、
基板と、
前記基板上に設けられる第１金属層であって、間隔をおいて設けられる共通電極と走査線とを含み、前記共通電極が第１枠体と、前記第１枠体内に設けられる配線体とを含み、前記配線体と前記第１枠体とが絶縁されて間隔をおいて設けられる第１金属層と、
前記第１金属層上に設けられる第１絶縁層と、
前記第１絶縁層上に設けられる第２金属層であって、間隔をおいて設けられるデータ線と共有電極とを含み、前記走査線と前記データ線とが交差して設けられて画素領域を形成し、前記共有電極と前記配線体とが重ねて設けられる第２金属層と、
前記第２金属層上に設けられる第２絶縁層と、
前記第２絶縁層上に設けられる画素電極層であって、前記画素領域内に対応して設けられる画素電極を含む画素電極層と、を含む。
所望により、本発明のいくつかの実施例において、前記アレイ基板は、前記第１絶縁層上に設けられる活性層をさらに含み、前記第２金属層が前記活性層上に設けられ、前記活性層が、前記配線体と重なる第１部分を含み、
前記第１部分の前記基板が位置する平面における正射影が、前記配線体の前記基板が位置する平面における正射影内に位置する。
所望により、本発明のいくつかの実施例において、前記配線体の端面から前記配線体の中間領域に向かう方向において、前記配線体の幅が等しい。
所望により、本発明のいくつかの実施例において、前記配線体の端面から前記第１枠体までの垂直距離が４μｍ～８μｍである。
所望により、本発明のいくつかの実施例において、前記配線体の端面から前記配線体の中間領域に向かう方向において、前記配線体の幅が等しい。
所望により、本発明のいくつかの実施例において、前記配線体のパターンは、２つの対向配置される短辺と、２つの対向配置される長辺とを含み、一方の前記長辺が２つの前記短辺の一端に接続され、他方の前記長辺が２つの前記短辺の他端に接続され、前記短辺の延在方向が前記走査線の延在方向と平行であり、前記長辺の延在方向が前記短辺の延在方向と垂直である。
所望により、本発明のいくつかの実施例において、前記短辺から前記第１枠体までの垂直距離が４μｍ～８μｍである。
所望により、本発明のいくつかの実施例において、前記共有電極が主線部を含み、前記画素電極が主画素電極を含み、前記主画素電極が第２枠体と、前記第２枠体内に接続される第１幹部とを含み、前記主線部、前記配線体及び前記第１幹部の延在方向が同じであり、前記主線部、前記配線体及び前記第１幹部が互いに重ねて設けられる。
所望により、本発明のいくつかの実施例において、前記配線体の幅が前記主線部の幅よりも大きい。
所望により、本発明のいくつかの実施例において、前記画素電極が副画素電極をさらに含み、前記アレイ基板は、隣り合う２つの前記画素領域の間に対応して設けられる第１薄膜トランジスタ、第２薄膜トランジスタ及び第３薄膜トランジスタを含み、
前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタのゲートが対応する同一の前記走査線にそれぞれ接続され、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのソースが対応する同一の前記データ線にそれぞれ接続され、前記第３薄膜トランジスタのソースが前記第２薄膜トランジスタのドレインに接続され、前記第１薄膜トランジスタのドレインが前記主画素電極に接続され、前記第２薄膜トランジスタのドレインが前記副画素電極に接続され、前記第３薄膜トランジスタのドレインが前記共有電極に接続される。
所望により、本発明のいくつかの実施例において、前記共有電極は、隣り合う２つの前記主線部の間に接続される折り曲げ部をさらに含み、前記折り曲げ部が前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタの外側に対応して設けられ、
前記折り曲げ部の一部と前記第１枠体とが重ねて設けられる。
本発明の実施例は、アレイ基板において、第１金属層が、間隔をおいて設けられる共通電極と走査線とを含み、共通電極が第１枠体と、第１枠体内に設けられる配線体とを含み、配線体と第１枠体とが絶縁されて間隔をおいて設けられ、第２金属層が第１金属層と異なる層で設けられ、第２金属層が、間隔をおいて設けられるデータ線と前記共有電極とを含み、共有電極と配線体とが重ねて設けられる。共有電極と重ねて設けられ、配線体と第１枠体とが間隔をおいて設けられ、即ち、従来技術における共通電極に比べて、配線体と第１枠体とが離隔して設けられることにより、共有電極と共通電極とが短絡するリスクを低下させる。
本発明の実施例の技術的手段をより明確に説明するために、以下の実施例の説明で必要となる添付図面を簡単に紹介する。以下の説明における図面は、本発明の幾つかの実施例に過ぎず、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すことができることは明らかである。
図１は本発明の実施例に係るアレイ基板の平面構成を示す図である。 図２は図１におけるＭＮ線に沿った断面図である。 図３は本発明の実施例に係るアレイ基板における第１金属層の平面構成を示す図である。 図４は図１におけるＨＬ線に沿った断面図である。 図５は本発明の実施例に係るアレイ基板における第１金属層と活性層とが積層された平面構成を示す図である。 図６は本発明の実施例に係るアレイ基板における第１金属層と第２金属層とが積層された平面構成を示す図である。 図７は本発明の実施例に係るアレイ基板の製造方法のフローチャートである。 図８は本発明の実施例に係るアレイ基板の製造方法におけるマスク板の構造概略図である。 図９は本発明の実施例に係る表示パネルの構造概略図である。
以下、本発明の実施例における図面を参照しながら、本発明の実施例における技術的手段を明確かつ完全に説明するが、説明した実施例は本発明の実施例のすべてではなく、単に実施例の一部であることは明らかである。本発明における実施例に基づいて、当業者が創造的努力なしに取得したすべての他の実施例は、いずれも本発明の保護範囲に属している。また、ここで記載する具体的な実施形態は本発明を説明や解釈するためのものであり、本発明を限定するためのものではないことを理解されたい。本発明において、反対の説明がなされない場合、「上」及び「下」などの使用される方向語は、通常、装置が実際に使用されている状態又は稼働している状態における上及び下を意味し、具体的に添付図面における図面方向であるが、「内」及び「外」は、装置の輪郭について示すものである。
本発明の実施例はアレイ基板及びその製造方法並びに表示パネルを提供し、以下、詳細に説明する。なお、以下の実施例の説明順序は、実施例の好ましい順序を限定するものではない。
図１及び図２に示すように、本発明の実施例は、基板１１、第１金属層１２、第１絶縁層１３、第２金属層１４、第２絶縁層１５及び画素電極層１６を含むアレイ基板１００を提供する。
図３に示すように、第１金属層１２が基板１１上に設けられる。第１金属層１２は、間隔をおいて設けられる共通電極ｃｏｍと走査線ｓｃａｎとを含む。共通電極ｃｏｍは第１枠体１２１と、第１枠体１２１内に設けられる配線体１２２とを含む。配線体１２２と第１枠体１２１とが絶縁されて間隔をおいて設けられる。
第１絶縁層１３が第１金属層１２上に設けられる。
第２金属層１４が第１絶縁層１３上に設けられる。第２金属層１４は、間隔をおいて設けられるデータ線ｄａｔａと共有電極ｓｅとを含む。走査線ｓｃａｎとデータ線ｄａｔａとが交差して設けられて画素領域ｘｓを形成する。共有電極ｓｅと配線体１２２とが重ねて設けられる。
第２絶縁層１５が第２金属層１４上に設けられる。
画素電極層１６が第２絶縁層１５上に設けられる。画素電極層１６が、画素領域ｘｓ内に対応して設けられる画素電極ｐｘを含む。
本発明の実施例は、アレイ基板１００において、共有電極ｓｅと共通電極ｃｏｍの配線体１２２とが重ねて設けられる前提で、配線体１２２と第１枠体１２１とが間隔をおいて設けられている。すなわち、配線体１２２と第１枠体１２１とが離隔して設けられる。これにより、共有電極ｓｅと配線体１２２とが短絡しても、配線体１２２内の電流が第１枠体１２１に誘導されることはなく、共有電極ｓｅと共通電極ｃｏｍとが短絡するリスクを低減させる。
なお、本実施例の共通電極ｃｏｍは、配線体１２２を含むが、実際に配線体１２２と共通電極ｃｏｍの他の部分と電気的に導通されていないため、本実施例では共有電極ｓｅと共通電極ｃｏｍとが短絡するリスクを低減させることは、共有電極ｓｅと共通電極ｃｏｍのうち配線体１２２を除く部分とが短絡するリスクを低減させることである。
所望により、基板１１はリジット基板又はフレキシブル基板であってもよい。基板１１の材質は、ガラス、サファイア、シリコン、シリカ、ポリエチレン、ポリプロピレン、ポリスチレン、ポリ乳酸、ポリエチレンテレフタレート、ポリイミド又はポリウレタンの１種を含む。
所望により、第１金属層１２は、金、銀、タングステン、モリブデン、鉄、アルミニウム、チタン、アルミニウム／シリコン合金、アルミニウム／チタン合金などの金属材料を用いることができる。
所望により、第２金属層１４は、金、銀、タングステン、モリブデン、鉄、アルミニウム、チタン、アルミニウム／シリコン合金、アルミニウム／チタン合金などの金属材料を用いることができる。
所望により、画素電極層１６の材料は、酸化インジウムスズ、酸化インジウム亜鉛などの酸化物であってもよく、様々な導電性を有する金属、合金及び化合物及びそれらの混合物であってもよく、例えば金、銀又は白金等を用いることができる。
所望により、図４及び図５に示すように、アレイ基板１００は、第１絶縁層１３上に設けられる活性層１７をさらに含む。第２金属層１４は活性層１７上に設けられる。活性層１７は、配線体１２２と重なる第１部分１７１を含む。
第１部分１７１の前記基板１１が位置する平面における正射影ｔｙ１は、配線体１２２の基板１１が位置する平面における正射影ｔｙ２内に位置する。
バックライトモジュールがアレイ基板１００を含む表示パネルに面光源を提供するときに、光が第１金属層１２に優先して照射する。活性層１７の第１部分１７１が配線体１２２によって遮蔽されていないと、第１部分１７１に光が照射されて光リーク電流が発生する。したがって、本実施例のアレイ基板１００が配線体１２２を用いて配線体が位置する領域に対応する第１部分１７１を遮蔽し、配線体１２２と第１枠体１２１との離間領域に光リーク電流の発生リスクの低減を図る。
所望により、配線体１２２の端面から配線体１２２の中間領域に向かう方向において、配線体１２２の幅が等しい。
いくつかの実施例において、配線体１２２の端面から配線体１２２の中間領域に向かう方向において、配線体１２２の幅が等しくなくてもよい。配線体１２２は、配線体に対応する領域の活性層１７を遮蔽することができればよい。
配線体１２２の端面から第１枠体１２１までの垂直距離ｄは４μｍ～８μｍであり、例えば垂直距離ｄが４μｍ、５μｍ、６μｍ、７μｍ又は８μｍであってもよい。垂直距離ｄが小さすぎる場合、配線体１２２に過大な電流が蓄積されると、離間領域の第１絶縁層１３が破壊されることで、配線体１２２の電流が第１枠体１２１に誘導される。一方、垂直距離ｄが大きすぎる場合、離間領域に光リーク電流の発生リスクが大きくなる。したがって、垂直距離ｄを４μｍ～８μｍの間に設定することで、配線体１２２と第１枠体１２１とが短絡するリスクを低減させるとともに、配線体１２２と第１枠体１２１との離間領域に光リーク電流の発生リスクを低減させることができる。
所望により、図３に示すように、配線体１２２のパターンは、２つの対向配置される短辺ａ１と、２つの対向配置される長辺ｂ１とを含み、一方の長辺ｂ１が２つの短辺ａ１の一端に接続され、他方の長辺ｂ１が２つの短辺ａ１の他端に接続される。短辺ａ１の延在方向が、走査線ｓｃａｎの延在方向に平行である。長辺ｂ１の延在方向が、短辺ａ１の延在方向に垂直である。
具体的には、短辺ａ１から第１枠体１２１までの垂直距離ｄが４μｍ～８μｍである。
共通電極ｃｏｍは、第１枠体１２１に接続される凸部１２３をさらに含む。凸部１２３は、第１枠体１２１と走査線ｓｃａｎとの間に設けられる。
所望により、図１及び図６に示すように、共有電極ｓｅは主線部１４１を含む。画素電極ｐｘが主画素電極１６ａを含む。主画素電極１６ａが第２枠体１６１と、第２枠体１６１内に接続される第１幹部１６２とを含む。主線部１４１、配線体１２２及び第１幹部１６２の延在方向が同じである。主線部１４１、配線体１２２及び第１幹部１６２が互いに重ねて設けられる。
本実施例は、開口率を向上させるために、主線部１４１、配線体１２２及び第１幹部１６２が互いに重ねて設けられる。
所望により、主画素電極１６ａは、第２枠体１６１内に設けられる第１枝電極１６３をさらに含む。第１枝電極１６３の延在方向は、第１幹部１６２の延在方向と交差する。
複数の第１枝電極１６３がそれぞれ４つの方向に延びて４ドメインを有する主画素電極１６ａを形成する。
所望により、画素電極ｐｘが副画素電極１６ｂをさらに含む。副画素電極１６ｂは第３枠体１６４と、第３枠体１６４内に接続される第２幹部１６５とを含む。主線部１４１、配線体１２２及び第２幹部１６５の延在方向は同じである。主線部１４１、配線体１２２及び第２幹部１６５が互いに重ねて設けられる。
本実施例は、さらに開口率を向上させるために、主線部１４１、配線体１２２及び第２幹部１６５が互いに重ねて設けられる。
所望により、副画素電極１６ｂは、第３枠体１６４内に設けられる第２枝電極１６６をさらに含む。第２枝電極１６６の延在方向は、第２幹部１６５の延在方向と交差する。
複数の第２枝電極１６６がそれぞれ４つの方向に延びて４ドメインを有する副画素電極１６ｂを形成する。
所望により、配線体１２２の幅ｋ１が主線部１４１の幅ｋ２よりも大きい。このような設定により、共有電極ｓｅに表示異常が発生した場合に、線幅の大きい配線体１２２から異常領域を見つけることができる。
所望により、画素電極ｐｘと共通電極ｃｏｍとが重なり合って、コンデンサを形成する。具体的には、コンデンサの容量を向上させるために、共通電極ｃｏｍの凸部１２３と主画素電極１６ａの一部とが重ねて設けられる。
所望により、アレイ基板１００は第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２及び第３薄膜トランジスタＴＦＴ３を含む。第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２及び第３薄膜トランジスタＴＦＴ３は、隣り合う２つの画素領域ｘｓの間に対応して設けられている。
第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２及び第３薄膜トランジスタＴＦＴ３のゲートは対応する同一の前記走査線ｓｃａｎにそれぞれ接続される。第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２のソースは、対応する同一のデータ線ｄａｔａにそれぞれ接続される。第３薄膜トランジスタＴＦＴ３のソースは、第２薄膜トランジスタＴＦＴ２のドレインに接続される。第１薄膜トランジスタＴＦＴ１のドレインは、主画素電極１６ａに接続される。第２薄膜トランジスタＴＦＴ２のドレインは、副画素電極１６ｂに接続される。第３薄膜トランジスタＴＦＴ３のドレインは、共有電極ｓｅに接続される。
第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２、第３薄膜トランジスタＴＦＴ３及び画素電極ｐｘの接続構造により、主画素電極１６ａと副画素電極１６ｂに異なる電圧量を配置することを実現する。
所望により、第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２及び第３薄膜トランジスタＴＦＴ３のソース及びドレインは、第２金属層１４上に形成される。第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２及び第３薄膜トランジスタＴＦＴ３のゲートは、第１金属層１２上に形成される。
所望により、図１及び図６に示すように、共有電極ｓｅは、隣り合う２つの主線部１４１の間に接続される折り曲げ部１４２をさらに含む。折り曲げ部１４２が第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２及び第３薄膜トランジスタＴＦＴ３の外側に対応して設けられる。
折り曲げ部１４２の一部と第１枠体１２１とが重ねて設けられる。このように設けることで、開口率が向上する。
図７に示すように、本発明の実施例はアレイ基板の製造方法に関し、さらに、以下のステップを含む。
ステップＢ１１：基板上に第１金属層を形成する。前記第１金属層は、間隔をおいて設けられる共通電極と走査線とを含み、前記共通電極は、第１枠体と前記第１枠体内に設けられる配線体とを含む。前記配線体と前記第１枠体とが絶縁されて間隔をおいて設けられる。
ステップＢ１２：前記第１金属層上に第１絶縁層を形成する。
ステップＢ１３：前記第１絶縁層上に第２金属層を形成する。前記第２金属層は、間隔をおいて設けられるデータ線と共有電極とを含み、前記走査線と前記データ線とが交差して設けられて画素領域を形成する。前記共有電極と前記配線体とが重なり合うように配置される。
ステップＢ１４：前記第２金属層上に第２絶縁層を形成する。
ステップＢ１５：前記第２絶縁層上に画素電極層を形成する。前記画素電極層は、前記画素領域内に対応して設けられる画素電極を含む。
なお、本実施例のアレイ基板の製造方法は、上記実施例のアレイ基板１００を製造するために用いられる。
本実施例のアレイ基板の製造方法は、共有電極と共通電極の配線体とが重ねて設けられる前提で、配線体と第１枠体とが間隔をおいて設けられている。すなわち、配線体と第１枠体とが離隔して設けられる。これにより、共有電極と配線体とが短絡しても、配線体内の電流が第１枠体に誘導されることはなく、共有電極と共通電極とが短絡するリスクを低減させる。
以下、本実施例のアレイ基板の製造方法について、説明するが、図１～図６を参照されたい。
ステップＢ１１：基板１１上に第１金属層１２を形成する。
所望により、ステップＢ１１はステップＢ１１１～ステップＢ１１４を含む。
ステップＢ１１１：基板１１上に第１金属材料層を形成する。
ステップＢ１１２：前記第１金属材料層上にフォトレジスト層を形成する。
ステップＢ１１３：マスク板２００を用いて前記フォトレジスト層を遮蔽し、その後、前記フォトレジスト層を露光して現像処理し、パターニングされた前記フォトレジスト層を形成する。
図８に示すように、マスク板２００は、第１パターンｐｔ１及び第２パターンｐｔ２を含む。第２パターンｐｔ２は第１パターンｐｔ１の内側に設けられ、第１パターンｐｔ１と間隔をおいて設けられる。第１パターンｐｔ１は第１枠体１２１を形成するために用いられる。第２パターンｐｔ２は配線体１２２を形成するために用いられる。
第２パターンｐｔ２は、第１開口２１と、第１開口２１の四隅領域に連通する第２開口２２とを含む。
第１開口２１は矩形状であり、第１開口２１は配線体１２２の領域に対応し、第２開口２２は配線体１２２の四隅領域の外側に対応する。
なお、従来技術による共通電極の製造工程は、第１開口を用いて配線体を直接形成するものであり、工程のバラツキによって、設定配線体の形状に比べて実際の配線体のエッジ部分に切り欠きが発生し、配線体が対応する活性層を完全に遮蔽できず、光リーク電流が発生する。
したがって、上記技術的問題を解消するために、本実施例の製造方法では、第１開口２１の四隅領域の外側に第２開口２２を設け、四隅領域の露光量を増加させることで、配線体１２２に対応する領域のレジストがオーバーエッチングされることを低減させ、配線体１２２の完全性を確保する。
所望により、マスク板２００は、第１パターンｐｔ１の外側に設けられる第３パターンｐｔ３をさらに含む。第３パターンｐｔ３は走査線ｓｃａｎを形成するために用いられる。
第１開口２１は、２つの対向配置される第１辺２１ａと、２つの対向配置される第２辺２１ｂとを含む。一方の第１辺２１ａが２つの第２辺２１ｂの一端に接続され、他方の第１辺２１ａが２つの第２辺２１ｂの他端に接続される。第２辺２１ｂの延在方向は第３パターンｐｔ３の延在方向と平行である。第１辺２１ａの延在方向は第２辺２１ｂの延在方向と垂直である。
第２開口２２の一部が第１辺２１ａから突出し、第２開口２２の一部が第２辺２１ｂから突出する。
ステップＢ１１４：パターニングされた前記フォトレジスト層を遮蔽とし、前記第１金属材料層をエッチングして第１金属層を形成する。
第１金属層１２は、間隔をおいて設けられる共通電極ｃｏｍと走査線ｓｃａｎとを含む。共通電極ｃｏｍは、第１枠体１２１と第１枠体１２１内に設けられる配線体１２２とを含み、配線体１２２と第１枠体１２１とが絶縁されて間隔をおいて設けられる。
所望により、配線体１２２の端面から第１枠体１２１までの垂直距離ｄは４μｍ～８μｍであり、例えば垂直距離ｄは４μｍ、５μｍ、６μｍ、７μｍ又は８μｍであってもよい。垂直距離ｄが小さすぎる場合、配線体１２２に過大な電流が蓄積されると、離間領域の第１絶縁層１３が破壊されることで、配線体１２２の電流が第１枠体１２１に誘導される。一方、垂直距離ｄが大きすぎる場合、離間領域に光リーク電流の発生リスクが大きくなる。したがって、垂直距離ｄを４μｍ～８μｍの間に設定することで、配線体１２２と第１枠体１２１とが短絡するリスクを低減させるとともに、配線体１２２と第１枠体１２１との離間領域に光リーク電流の発生リスクを低減させることができる。
ステップＢ１２：前記第１金属層１２上に第１絶縁層１３を形成する。その後ステップＢ１２１に進む。
ステップＢ１２１：前記第１絶縁層１３上に活性層１７を形成する。その後ステップＢ１３に進む。
ステップＢ１３：前記第１絶縁層１３上に第２金属層１４を形成する。第２金属層１４は活性層１７上にも形成される。
第２金属層１４は、間隔をおいて設けられるデータ線ｄａｔａと共有電極ｓｅとを含む。走査線ｓｃａｎとデータ線ｄａｔａとが交差して設けられて画素領域ｘｓを形成する。共有電極ｓｅと配線体１２２とは、重ねて設けられる。
その後ステップＢ１４に進む。
ステップＢ１４：前記第２金属層１４上に第２絶縁層１５を形成する。その後ステップＢ１５に進む。
ステップＢ１５：前記第２絶縁層１５上に画素電極層１６を形成する。画素電極層１６は、前記画素領域ｘｓ内に対応して設けられる画素電極ｐｘを含む。
これにより、本実施例のアレイ基板の製造方法のプロセスが完了する。
図９に示すように、表示パネル１０００は、カラーフィルタ基板ＣＦ及び上述した各実施例に記載のアレイ基板ＡＲを含む。
なお、表示パネル１０００は、カラーフィルタ層がカラーフィルタ基板ＣＦに設けられている通常の表示パネルであってもよいし、カラーフィルタ層がアレイ基板１００に設けられているＣＯＡパネルであってもよい。
本実施例の表示パネル１０００のアレイ基板ＡＲの構造は、上述した実施例のアレイ基板１００の構造と類似するか又は同じであり、具体的には上述した実施例のアレイ基板１００の内容を参照することができる。
本発明の実施例は、表示パネル１０００において、第１金属層１２が、間隔をおいて設けられる共通電極ｃｏｍと走査線ｓｃａｎとを含む。共通電極ｃｏｍは、第１枠体１２１と第１枠体１２１内に設けられる配線体１２２とを含み、配線体１２２と第１枠体１２１とが絶縁されて間隔をおいて設けられる。第２金属層１４と第１金属層１２とが異なる層で設けられる。第２金属層１４は、間隔をおいて設けられるデータ線ｄａｔａと共有電極ｓｅとを含み、共有電極ｓｅと配線体１２２とが重ねて設けられる。共有電極ｓｅと共通電極ｃｏｍの配線体１２２とが重ねて設けられる前提で、配線体１２２と第１枠体１２１とが間隔をおいて設けられ、つまり配線体１２２と第１枠体１２１とが離隔して設けられることで、共有電極ｓｅと配線体１２２とが短絡しても、配線体１２２内の電流が第１枠体１２１に誘導されることはなく、共有電極ｓｅと共通電極ｃｏｍとが短絡するリスクを低減させる。
以上、本発明の実施例に係るアレイ基板及びその製造方法並びに表示パネルについて詳細に説明した。本明細書では具体的な実施例を用いて本発明の原理及び実施形態について説明したが、以上の実施例の説明は本発明の方法及びその核心的な思想を理解するためのものに過ぎず、当業者であれば、本発明の構想に基づき、具体的な実施形態及び適用範囲を変更し得る。要約すると、本明細書の内容は本発明を限定するものとして理解されるべきではない。

Claims (13)

  1. 基板と、
    前記基板上に設けられる第１金属層であって、間隔をおいて設けられる共通電極と走査線とを含み、前記共通電極が第１枠体と前記第１枠体内に設けられる配線体とを含み、前記配線体と前記第１枠体とが絶縁されて間隔をおいて設けられる第１金属層と、
    前記第１金属層上に設けられる第１絶縁層と、
    前記第１絶縁層上に設けられる第２金属層であって、間隔をおいて設けられるデータ線と共有電極とを含み、前記走査線と前記データ線とが交差して設けられて画素領域を形成し、前記共有電極と前記配線体とが重ねて設けられる第２金属層と、
    前記第２金属層上に設けられる第２絶縁層と、
    前記第２絶縁層上に設けられる画素電極層であって、前記画素領域内に対応して設けられる画素電極を含む画素電極層と、
    を含む、アレイ基板。
  2. 前記アレイ基板は、前記第１絶縁層上に設けられる活性層をさらに含み、前記第２金属層が前記活性層上に設けられ、前記活性層が前記配線体と重なる第１部分を含み、
    前記第１部分の前記基板が位置する平面における正射影が、前記配線体の前記基板が位置する平面における正射影内に位置する、
    請求項１に記載のアレイ基板。
  3. 前記配線体のパターンは、２つの対向配置される短辺と、２つの対向配置される長辺とを含み、一方の前記長辺が２つの前記短辺の一端に接続され、他方の前記長辺が２つの前記短辺の他端に接続され、前記短辺の延在方向が前記走査線の延在方向と平行であり、前記長辺の延在方向が前記短辺の延在方向と垂直である、
    請求項２に記載のアレイ基板。
  4. 前記配線体の端面から前記配線体の中間領域に向かう方向において、前記配線体の幅が等しい、
    請求項２に記載のアレイ基板。
  5. 前記配線体の２つの短辺のうち前記第１枠体に近い短辺から前記第１枠体までの垂直距離が４μｍ～８μｍである、
    請求項２に記載のアレイ基板。
  6. 前記共有電極が主線部を含み、前記画素電極が主画素電極を含み、前記主画素電極が第２枠体と、前記第２枠体内に接続される第１幹部とを含み、前記主線部、前記配線体及び前記第１幹部の延在方向が同じであり、前記主線部、前記配線体及び前記第１幹部が互いに重ねて設けられる、
    請求項１に記載のアレイ基板。
  7. 前記配線体の幅が前記主線部の幅よりも大きい、
    請求項６に記載のアレイ基板。
  8. 前記画素電極が副画素電極をさらに含み、前記アレイ基板は、隣り合う２つの前記画素領域の間に対応して設けられる第１薄膜トランジスタ、第２薄膜トランジスタ及び第３薄膜トランジスタを含み、
    前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタのゲートが対応する同一の前記走査線にそれぞれ接続され、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのソースが対応する同一の前記データ線にそれぞれ接続され、前記第３薄膜トランジスタのソースが前記第２薄膜トランジスタのドレインに接続され、前記第１薄膜トランジスタのドレインが前記主画素電極に接続され、前記第２薄膜トランジスタのドレインが前記副画素電極に接続され、前記第３薄膜トランジスタのドレインが前記共有電極に接続される、
    請求項６に記載のアレイ基板。
  9. 前記共有電極は、隣り合う２つの前記主線部の間に接続される折り曲げ部をさらに含み、前記折り曲げ部が前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタの外側に対応して設けられ、
    前記折り曲げ部の一部と前記第１枠体とが重ねて設けられる、
    請求項８に記載のアレイ基板。
  10. 基板上に第１金属層を形成し、前記第１金属層が、間隔をおいて設けられる共通電極と走査線とを含み、前記共通電極が第１枠体と、前記第１枠体内に設けられる配線体とを含み、前記配線体と前記第１枠体とが絶縁されて間隔をおいて設けられるステップと、
    前記第１金属層上に第１絶縁層を形成するステップと、
    前記第１絶縁層上に第２金属層を形成し、前記第２金属層が、間隔をおいて設けられるデータ線と共有電極とを含み、前記走査線と前記データ線とが交差して設けられて画素領域を形成し、前記共有電極と前記配線体とが重ねて設けられるステップと、
    前記第２金属層上に第２絶縁層を形成するステップと、
    前記第２絶縁層上に画素電極層を形成し、前記画素電極層が、前記画素領域内に対応して設けられる画素電極を含むステップと、
    を含む、
    アレイ基板の製造方法。
  11. マスク板を用いて前記第１金属層を形成し、
    前記マスク板が前記第１枠体を形成するための第１パターンと、前記配線体を形成するための第２パターンとを含み、前記第２パターンが前記第１パターンの内側に設けられて、前記第１パターンと間隔をおいて設けられ、
    前記第２パターンが第１開口と、前記第１開口の四隅領域に連通する第２開口とを含み、
    前記第１開口が矩形状であり、前記第１開口が前記配線体の領域に対応し、前記第２開口が前記配線体の四隅領域の外側に対応する請求項１０に記載のアレイ基板の製造方法。
  12. 前記マスク板は、前記第１パターンの外側に設けられて、前記走査線を形成するための第３パターンをさらに含み、
    前記第１開口は、２つの対向配置される第１辺と、２つの対向配置される第２辺とを含み、一方の前記第１辺が２つの前記第２辺の一端に接続され、他方の前記第１辺が２つの前記第２辺の他端に接続され、前記第２辺の延在方向が前記第３パターンの延在方向と平行であり、前記第１辺の延在方向が前記第２辺の延在方向と垂直であり、
    前記第２開口の一部が前記第１辺から突出し、前記第２開口の一部が前記第２辺から突出する、
    請求項１１に記載のアレイ基板の製造方法。
  13. カラーフィルタ基板及び請求項１～９のいずれか一項に記載のアレイ基板を含む、表示パネル。
JP2021548262A 2021-07-22 2021-07-29 アレイ基板及びその製造方法並びに表示パネル Active JP7416814B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110832924.8 2021-07-22
CN202110832924.8A CN113594180B (zh) 2021-07-22 2021-07-22 阵列基板及其制备方法以及显示面板
PCT/CN2021/109177 WO2023000368A1 (zh) 2021-07-22 2021-07-29 阵列基板及其制备方法以及显示面板

Publications (2)

Publication Number Publication Date
JP2023538153A JP2023538153A (ja) 2023-09-07
JP7416814B2 true JP7416814B2 (ja) 2024-01-17

Family

ID=78249268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021548262A Active JP7416814B2 (ja) 2021-07-22 2021-07-29 アレイ基板及びその製造方法並びに表示パネル

Country Status (6)

Country Link
US (1) US20240045291A1 (ja)
EP (1) EP4375743A1 (ja)
JP (1) JP7416814B2 (ja)
KR (1) KR102526510B1 (ja)
CN (1) CN113594180B (ja)
WO (1) WO2023000368A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113741108B (zh) * 2021-08-31 2022-07-22 惠科股份有限公司 阵列基板、显示面板及显示装置
CN115377127B (zh) * 2022-10-25 2023-01-31 惠科股份有限公司 阵列基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131780A (ja) 2000-10-26 2002-05-09 Matsushita Electric Ind Co Ltd 液晶表示装置
US20160370675A1 (en) 2015-06-17 2016-12-22 Boe Technology Group Co., Ltd. Array Substrate, Fault Line Repair Method and Display Device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710161B1 (ko) * 2002-10-31 2007-04-20 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치
KR101320493B1 (ko) * 2004-06-30 2013-10-29 엘지디스플레이 주식회사 고개구율 횡전계모드 액정표시소자
CN100438048C (zh) * 2006-06-23 2008-11-26 北京京东方光电科技有限公司 一种平板显示器中的电极结构及其制造方法
JP5093714B2 (ja) * 2006-07-25 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置
CN100422805C (zh) * 2006-09-25 2008-10-01 友达光电股份有限公司 液晶显示面板
CN100507689C (zh) * 2007-03-05 2009-07-01 友达光电股份有限公司 液晶显示器及其驱动方法
CN101303500B (zh) * 2008-07-08 2010-04-14 友达光电股份有限公司 液晶显示面板及液晶显示面板的制作方法
TWI426334B (zh) * 2010-12-27 2014-02-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
CN104142593B (zh) * 2014-07-16 2017-01-25 京东方科技集团股份有限公司 阵列基板及显示装置
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102510444B1 (ko) * 2016-04-28 2023-03-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조용 마스크
KR20210037786A (ko) * 2019-09-27 2021-04-07 삼성디스플레이 주식회사 표시장치
TWI723778B (zh) * 2020-02-18 2021-04-01 友達光電股份有限公司 觸控面板
CN111198463A (zh) * 2020-03-04 2020-05-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其缺陷修补方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131780A (ja) 2000-10-26 2002-05-09 Matsushita Electric Ind Co Ltd 液晶表示装置
US20160370675A1 (en) 2015-06-17 2016-12-22 Boe Technology Group Co., Ltd. Array Substrate, Fault Line Repair Method and Display Device

Also Published As

Publication number Publication date
CN113594180A (zh) 2021-11-02
EP4375743A1 (en) 2024-05-29
JP2023538153A (ja) 2023-09-07
KR102526510B1 (ko) 2023-04-26
WO2023000368A1 (zh) 2023-01-26
CN113594180B (zh) 2023-09-15
US20240045291A1 (en) 2024-02-08
KR20230015825A (ko) 2023-01-31

Similar Documents

Publication Publication Date Title
KR101844015B1 (ko) 액정 표시 장치
US7483107B2 (en) Array substrate and display panel having the same
JP7416814B2 (ja) アレイ基板及びその製造方法並びに表示パネル
US20150092132A1 (en) Thin film transistor array panel, liquid crystal display and manufacturing method of thin film transistor array panel
CN111338144B (zh) 显示面板及显示装置
US8071406B2 (en) Array substrate and method of manufacturing the same
US8730418B2 (en) Array substrate and method for manufacturing the same
JP2005018079A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2004280110A (ja) 表示装置用表示板及びその製造方法とその表示板を含む液晶表示装置
TWI474092B (zh) 畫素結構及其製造方法
KR100329210B1 (ko) 액정표시장치의 제조방법
JP2004258652A (ja) 液晶表示装置
CN111290185B (zh) 阵列基板及其制作方法、显示面板
TW201929206A (zh) 畫素陣列基板
JPH04318522A (ja) 薄膜トランジスタ型液晶表示装置
JP5090133B2 (ja) 液晶表示装置
JP2007334082A (ja) 薄膜トランジスタパネルおよび液晶表示装置
JPH03198030A (ja) 薄膜トランジスタパネル及び液晶表示装置
WO2023050515A1 (zh) 显示面板的像素单元及显示面板
KR101934563B1 (ko) 액정 표시 장치
KR102038028B1 (ko) 액정 표시 장치
KR20080076317A (ko) 표시 패널
CN110596987B (zh) 显示基板和显示装置
JP5070743B2 (ja) 薄膜トランジスタパネルおよび液晶表示装置
US20240036409A1 (en) Pixel unit of a display panel, lower substrate of a display panel, and display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240104

R150 Certificate of patent or registration of utility model

Ref document number: 7416814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150