KR102642198B1 - 유기발광 디스플레이 장치 - Google Patents

유기발광 디스플레이 장치 Download PDF

Info

Publication number
KR102642198B1
KR102642198B1 KR1020160041253A KR20160041253A KR102642198B1 KR 102642198 B1 KR102642198 B1 KR 102642198B1 KR 1020160041253 A KR1020160041253 A KR 1020160041253A KR 20160041253 A KR20160041253 A KR 20160041253A KR 102642198 B1 KR102642198 B1 KR 102642198B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
conductive layer
thin film
disposed
Prior art date
Application number
KR1020160041253A
Other languages
English (en)
Other versions
KR20170115148A (ko
Inventor
김기훈
이근수
김득종
이동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160041253A priority Critical patent/KR102642198B1/ko
Priority to US15/431,082 priority patent/US11335749B2/en
Priority to EP17164379.4A priority patent/EP3232475B1/en
Priority to TW106111052A priority patent/TWI754634B/zh
Priority to CN201710206530.5A priority patent/CN107275368B/zh
Publication of KR20170115148A publication Critical patent/KR20170115148A/ko
Application granted granted Critical
Publication of KR102642198B1 publication Critical patent/KR102642198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명은, 복수의 화소들을 포함하는 유기발광 디스플레이 장치에 있어서, 상기 복수의 화소들 중 적어도 하나는, 기판 상에 배치된 제1도전층, 상기 제1도전층의 일부를 노출하는 제1개구를 포함하는 제1유기절연층, 상기 제1유기절연층 상에 배치되며 상기 제1개구를 통해 노출된 상기 제1도전층의 일부를 노출하는 제2개구를 포함하는 제1무기절연층, 및 상기 제1무기절연층 상에 배치되며 상기 제1개구 및 상기 제2개구를 통해 노출된 상기 제1도전층의 일부와 컨택하는 제2도전층을 포함하는, 유기발광 디스플레이 장치를 제공한다.

Description

유기발광 디스플레이 장치{Organic light-emitting display apparatus}
본 발명의 실시예들은 유기발광 디스플레이 장치에 관한 것이다.
유기발광 디스플레이 장치는 박막 트랜지스터(TFT; Thin Film Transistor), 캐패시터, 및 복수의 배선들을 포함한다. 유기발광 디스플레이 장치가 제작되는 기판은 TFT, 캐패시터, 및 복수의 배선들 등의 미세 패턴으로 이루어지며, 상기 TFT, 캐패시터 및 배선들 사이의 복잡한 연결에 의해 유기발광 디스플레이 장치가 작동된다.
최근 콤팩트하고 해상도가 높은 유기발광 디스플레이 장치에 대한 요구가 증가함에 따라, 유기발광 디스플레이 장치에 포함된 TFT, 캐패시터 및 배선들 간의 효율적인 공간 배치, 연결 구조, 구동 방식 및 구현되는 이미지의 품질 개선에 대한 요구가 높아지고 있다.
그러나 이러한 종래의 유기발광 디스플레이 장치의 경우, 한정된 공간에 배선 및 전극과 같은 복수의 도전층들이 배치되므로 도전층들 사이의 간격이 좁아질 수 있다. 따라서, 도전층들이 의도한 대로 식각되지 않는 경우 서로 인접한 도전층들 사이에 단락(short)이 발생하여 화소 불량을 유발하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전기적으로 분리되도록 설계된 도전층들이 단락되어 화소 불량을 유발하는 문제를 방지할 수 있는 유기발광 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따르면, 복수의 화소들을 포함하는 유기발광 디스플레이 장치에 있어서, 상기 복수의 화소들 중 적어도 하나는, 기판 상에 배치된 제1도전층, 상기 제1도전층의 일부를 노출하는 제1개구를 포함하는 제1유기절연층, 상기 제1유기절연층 상에 배치되며 상기 제1개구를 통해 노출된 상기 제1도전층의 일부를 노출하는 제2개구를 포함하는 제1무기절연층, 및 상기 제1무기절연층 상에 배치되며 상기 제1개구 및 상기 제2개구를 통해 노출된 상기 제1도전층의 일부와 컨택하는 제2도전층을 포함하는, 유기발광 디스플레이 장치가 제공된다.
소스영역, 드레인영역 및 상기 소스영역과 상기 드레인영역을 연결하는 채널영역을 포함하는 활성층 및 상기 활성층 상에 상기 활성층과 절연되도록 배치된 게이트전극을 포함하는 박막트랜지스터를 더 포함하며, 상기 제1도전층은 상기 소스영역 또는 상기 드레인영역과 전기적으로 연결될 수 있다.
상기 제1유기절연층의 두께는 상기 제1무기절연층의 두께보다 클 수 있다.
상기 제2도전층 상에 배치된 제2유기절연층을 더 포함할 수 있다.
상기 제1무기절연층은, 상기 제1유기절연층을 노출하는 복수의 추가 개구들을 포함할 수 있다.
상기 제1유기절연층과 상기 제2유기절연층은 상기 복수의 추가 개구들 중 적어도 하나를 통해 직접 컨택할 수 있다.
상기 제2도전층과 상기 제2유기절연층 사이에 배치된 제2무기절연층을 더 포함할 수 있다.
상기 제2무기절연층은 상기 제2도전층의 단부를 덮으며, 상기 제1무기절연층과 컨택하는 영역을 포함할 수 있다.
상기 제2유기절연층은 상기 제2도전층을 노출하는 제3개구를 포함할 수 있다.
상기 제3개구를 통해, 상기 제2도전층과 콘택하는 화소전극, 상기 화소전극 상에 배치되며 발광층을 포함하는 중간층 및 상기 중간층 상에 배치된 대향전극을 더 포함할 수 있다.
상기 제1도전층과 동일층에 배치된 하부 전원공급선 및 상기 제2도전층과 동일층에 배치된 상부 전원공급선을 더 포함할 수 있다.
상기 하부 전원공급선 및 상기 상부 전원공급선은 상기 제1유기절연층 및 상기 제1무기절연층에 포함된 컨택홀을 통해 전기적으로 연결될 수 있다.
상기 기판 상에 배치된 제1스토리지 축전판 및 상기 제1스토리지 축전판에 대향하는 제2스토리지 축전판을 포함하는 스토리지 캐패시터를 더 포함하며, 상기 제2스토리지 축전판은 상기 하부 전원공급선 및 상기 상부 전원공급선과 다른 층에 배치되며, 상기 하부 전원공급선 및 상기 상부 전원공급선과 전기적으로 연결될 수 있다.
상기 제1유기절연층은 폴리이미드(polyimide)를 포함하며, 상기 제1무기절연층은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)를 포함할 수 있다.
상기 제2도전층은 티타늄(Ti)을 포함하는 제1층, 알루미늄(Al)을 포함하는 제2층 및 티타늄(Ti)을 포함하는 제3층을 포함할 수 있다.
상기 제1개구의 너비는 상기 제2개구의 너비보다 크며, 상기 제1무기절연층은 상기 제1개구의 내부에서 상기 제1도전층과 컨택하는 영역을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 도전층들이 의도한 대로 식각되지 않아 전기적으로 분리되도록 설계된 도전층들이 단락되어 화소 불량을 유발하는 문제를 방지할 수 있는 유기발광 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치의 하나의 (부)화소의 등가 회로도이다.
도 2는 도 1의 (부)화소에 있어서의 복수개의 박막트랜지스터들 및 캐패시터 등의 위치를 개략적으로 도시하는 평면도이다.
도 3 내지 도 7은 도 2의 복수개의 박막트랜지스터들 및 캐패시터 등의 구성요소들을 층별로 개략적으로 도시하는 평면도들이다.
도 8은 도 2의 Ⅷ-Ⅷ' 선을 따라 취한 단면도이다.
도 9는 도 2의 Ⅸ-Ⅸ' 선을 따라 취한 단면도이다.
도 10은 도 2의 Ⅹ-Ⅹ' 선을 따라 취한 단면도이다.
도 11 내지 도 14는 각각 본 발명의 다른 실시예들에 따른 유기발광 디스플레이 장치를 개략적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
또한, 첨부 도면에서는, 하나의 (부)화소에 7개의 박막트랜지스터(thin film transistor, TFT)와 1개의 캐패시터(capacitor)를 구비하는 7Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기발광 디스플레이 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 디스플레이 장치는 하나의 (부)화소에 복수 개의 박막트랜지스터와 하나 이상의 캐패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 유기발광 디스플레이 장치는 복수의 (부)화소들을 포함하며, (부)화소는 화상을 표시하기 위한 최소 단위를 의미하며 유기발광 디스플레이 장치는 복수의 (부)화소들의 조합을 통해 원하는 화상을 표시한다.
도 1은 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치의 하나의 (부)화소의 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치의 하나의 (부)화소는 복수개의 신호선들(121, 122, 123, 124, 176, 177, 178), 복수개의 신호선들에 연결되어 있는 복수개의 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 캐패시터(storage capacitor, Cst) 및 유기발광소자(organic light-emitting device, OLED)를 포함한다. 물론 복수개의 신호선들(121, 122, 123, 124, 176, 177, 178)은 복수개의 (부)화소들에 있어서 공유될 수 있다.
박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 바이패스 박막트랜지스터(T7)를 포함한다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(121), 초기화 박막트랜지스터(T4) 및 바이패스 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(122), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(123), 스캔선(121)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(176), 구동전압(ELVDD)을 전달하며 데이터선(176)과 실질적으로 평행하게 형성되어 있는 전원공급선(177, 178), 구동 박막트랜지스터(T1)를 초기화하는 초기화전압(Vint)을 전달하는 초기화전압선(124)을 포함한다. 전원공급선(177, 178)은 서로 다른 층에 배치된 하부 전원공급선(177) 및 상부 전원공급선(178)을 포함하며, 하부 전원공급선(177) 및 상부 전원공급선(178)은 서로 전기적으로 연결될 수 있다. 이에 관해서는 후술한다.
구동 박막트랜지스터(T1)의 게이트전극(G1)은 스토리지 캐패시터(Cst)의 제1스토리지 축전판(125a)에 연결되어 있고, 구동 박막트랜지스터(T1)의 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 전원공급선(177, 178)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 발광전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극(G2)은 스캔선(121)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 소스전극(S2)은 데이터선(176)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 드레인전극(D2)은 구동 박막트랜지스터(T1)의 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 전원공급선(177, 178)에 연결되어 있다. 이러한 스위칭 박막트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(176)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극(G3)은 스캔선(121)에 연결되어 있고, 보상 박막트랜지스터(T3)의 소스전극(S3)은 구동 박막트랜지스터(T1)의 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극(191, 도 8 참조)과 연결되어 있고, 보상 박막트랜지스터(T3)의 드레인전극(D3)은 스토리지 캐패시터(Cst)의 제1스토리지 축전판(125a), 초기화 박막트랜지스터(T4)의 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 게이트전극(G1)에 연결되어 있다. 이러한 보상 박막트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 게이트전극(G1)과 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
초기화 박막트랜지스터(T4)의 게이트전극(G4)은 이전 스캔선(122)에 연결되어 있고, 초기화 박막트랜지스터(T4)의 소스전극(S4)은 바이패스 박막트랜지스터(T7)의 드레인전극(D7) 및 초기화전압선(124)에 연결되어 있으며, 초기화 박막트랜지스터(T4)의 드레인전극(D4)은 스토리지 캐패시터(Cst)의 제1스토리지 축전판(125a), 보상 박막트랜지스터(T3)의 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 게이트전극(G1)에 연결되어 있다. 이러한 초기화 박막트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 게이트전극(G5)은 발광제어선(123)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 소스전극(S5)은 전원공급선(177, 178)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 드레인전극(D5)은 구동 박막트랜지스터(T1)의 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극(G6)은 발광제어선(123)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 소스전극(S6)은 구동 박막트랜지스터(T1)의 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 드레인전극(D6)은 바이패스 박막트랜지스터(T7)의 소스전극(S7) 및 유기발광소자(OLED)의 화소전극(191, 도 8 참조)에 전기적으로 연결되어 있다. 이러한 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(123)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 발광전류(IOLED)가 흐르도록 한다.
바이패스 박막트랜지스터(T7)의 게이트전극(G7)은 이전 스캔선(122)에 연결되어 있고, 바이패스 박막트랜지스터(T7)의 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극(191, 도 8 참조)에 연결되어 있으며, 바이패스 박막트랜지스터(T7)의 드레인전극(D7)은 초기화전압선(124)에 연결되어 있다. 바이패스 박막트랜지스터(T7)는 이전 스캔선(122)을 통해 전달받은 이전 스캔신호(Sn-1)를 게이트전극(G7)에 전달받는다. 이전 스캔신호(Sn-1)는 바이패스 박막트랜지스터(T7)를 오프시킬 수 있는 소정 레벨의 전압으로서, 바이패스 박막트랜지스터(T7)가 오프된 상태에서 구동전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 박막트랜지스터(T7)를 통해 빠져나가게 된다.
블랙 영상을 표시하는 구동 박막트랜지스터(T1)의 최소 전류가 구동전류로 흐를 경우에도 유기발광소자(OLED)가 발광하게 된다면, 블랙 영상이 제대로 표시되지 않는다. 여기서, 구동 박막트랜지스터(T1)의 최소 전류란 구동 박막트랜지스터(T1)의 게이트-소스 전압(VGS)이 문턱 전압(Vth)보다 작아서 구동 박막트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 따라서 그러한 최소 전류가 구동전류가 흐를 경우에도 유기발광소자(OLED)가 발광하는 것을 방지하기 위해, 바이패스 박막트랜지스터(T7)는 구동 박막트랜지스터(T1)로부터 흘러나오는 전류(Id)의 일부를 바이패스 전류(Ibp)로서 유기발광소자(OLED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 이렇게 구동 박막트랜지스터(T1)를 오프시키는 조건에서의 최소 구동전류(예를 들어 10 pA 이하의 전류)보다 더 작은 전류가 유기발광소자(OLED)에 전달되도록 하여, 유기발광소자(OLED)가 발광하지 않도록 하거나 발광 정도를 최소화시켜, 블랙 영상이 구현되도록 한다.
블랙 영상을 표시하기 위한 최소 구동전류가 흐르는 경우, 이 최소 구동전류로부터 바이패스 전류(Ibp)가 분기됨에 따라 유기발광소자(OLED)에서의 발광여부나 발광정도가 큰 영향을 받는다. 하지만 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우, 유기발광소자(OLED)에서의 발광정도는 바이패스 전류(Ibp)에 의해 거의 영향을 받지 않는다고 할 수 있다. 따라서 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동전류(Id)로부터 바이패스 박막트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기발광소자(OLED)의 발광전류(IOLED)는 블랙 영상을 확실하게 표현할 수 있는 수준의 전류량을 가지게 된다. 따라서 바이패스 박막트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현함으로써 콘트라스트비를 향상시킬 수 있다.
도 1에서는 초기화 박막트랜지스터(T4)와 바이패스 박막트랜지스터(T7)가 이전 스캔선(122)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 초기화 박막트랜지스터(T4)는 이전 스캔선(122)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 바이패스 박막트랜지스터(T7)는 별도의 배선에 연결되어 상기 배선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 캐패시터(Cst)의 제2스토리지 축전판(Cst2)은 전원공급선(177, 178)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극(193, 도 8 참조)은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 발광전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 1에서는 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수도 있다. 또한, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4) 외의 다른 박막트랜지스터들(T1, T2, T5, T6, T7) 중 적어도 어느 하나가 듀얼 게이트전극을 가질 수도 있는 등, 다양한 변형이 가능함은 물론이다.
이하에서 이러한 유기발광 디스플레이 장치의 한 (부)화소의 구체적인 동작을 개략적으로 설명한다.
먼저, 초기화 기간 동안 이전 스캔선(122)을 통해 로우레벨(low level)의 이전 스캔신호(Sn-1)가 공급된다. 그러면, 로우레벨의 이전 스캔신호(Sn-1)에 대응하여 초기화 박막트랜지스터(T4)가 턴-온(Turn on)되어, 초기화 박막트랜지스터(T4)를 통해 초기화전압선(124)으로부터의 초기화전압(Vint)이 구동 박막트랜지스터(T1)의 게이트전극(G1)에 전달되고, 이에 따라 초기화전압(Vint)에 의해 구동 박막트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우레벨의 스캔신호(Sn)가 공급된다. 그러면, 로우레벨의 스캔신호(Sn)에 대응하여 스위칭 박막트랜지스터(T2) 및 보상 박막트랜지스터(T3)가 턴-온된다. 이에 따라 구동 박막트랜지스터(T1)는 턴-온된 보상 박막트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다. 그러면, 데이터선(176)으로부터 공급된 데이터신호(Dm)에서 구동 박막트랜지스터(T1)의 문턱전압(Threshold voltage, Vth)만큼 감소한 보상전압(Dm+Vth, Vth는 (-)의 값)이 구동 박막트랜지스터(T1)의 게이트전극(G1)에 인가된다. 그리고 스토리지 캐패시터(Cst)의 양단에는 구동전압(ELVDD)과 보상전압(Dm+Vth)이 인가되어, 스토리지 캐패시터(Cst)에는 양단 전압차에 대응하는 전하가 저장된다.
이 후, 발광기간 동안 발광제어선(123)으로부터 공급되는 발광제어신호(En)가 하이레벨에서 로우레벨로 변경된다. 그러면, 발광기간 동안 로우레벨의 발광제어신호(En)에 의해 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)가 턴-온된다. 그러면, 구동 박막트랜지스터(T1)의 게이트전극(G1)의 전압과 구동전압(ELVDD) 간의 전압차에 따라 결정되는 구동전류(Id)가 발생하고, 발광제어 박막트랜지스터(T6)를 통해 구동전류(Id)와 바이패스 전류(Ibp)의 차이에 대응되는 발광전류(Id)가 유기발광소자(OLED)에 공급된다. 발광기간동안 스토리지 캐패시터(Cst)에 의해 구동 박막트랜지스터(T1)의 게이트-소스 전압(VGS)은 '(Dm+Vth)-ELVDD'으로 유지되며, 구동 박막트랜지스터(T1)의 전류-전압 관계에 따르면 발광전류(IOLED)는 게이트-소스 전압(VGS)에서 문턱전압(Vth)을 차감한 값의 제곱인 '(Dm-ELVDD)2'에 비례하기에, 발광전류(IOLED)는 구동 박막트랜지스터(T1)의 문턱전압(Vth)에 관계없이 결정된다.
일 실시예에 따르면, 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7)은 p-채널 전계 효과 트랜지스터일 수 있으나, 본 발명은 이에 제한되지 않으며 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 일부는 n-채널 전계 효과 트랜지스터일 수 있다.
이하에서는 도 1에 도시된 유기발광 디스플레이 장치의 일 (부)화소의 상세 구조에 대해 도 2 내지 도 7을 참조하여 설명한다.
도 2는 도 1의 (부)화소에 있어서의 복수개의 박막트랜지스터들 및 캐패시터 등의 위치를 개략적으로 도시하는 평면도이다. 도 3 내지 도 7은 도 2의 복수개의 박막트랜지스터들 및 캐패시터 등의 구성요소들을 층별로 개략적으로 도시하는 평면도들이다. 즉, 도 3 내지 도 7 각각은 동일층에 위치하는 배선이나 반도체층 등의 배치를 도시한 것으로서, 도 3 내지 도 7에 도시된 층상 구조들 사이에는 절연층 등이 개재될 수 있다. 예컨대 도 3에 도시된 층과 도 4에 도시된 층 사이에는 제1절연층(141, 도 8 참조)이 개재되고, 도 4에 도시된 층과 도 5에 도시된 층 사이에는 제2절연층(142, 도 8 참조)이 개재되며, 도 5에 도시된 층과 도 6에 도시된 층 사이에는 층간절연층(160, 도 8 참조)이 개재되며, 도 6에 도시된 층과 도 7에 도시된 층 사이에는 제1유기절연층(171, 도 8 참조) 및 제1유기절연층(171, 도 8 참조) 상에 배치된 제1무기절연층(172, 도 8 참조)이 개재될 수 있다. 물론 그러한 절연층들에는 컨택홀 등이 형성되어, 도 3 내지 도 7에 도시된 층상 구조들이 상하로 서로 전기적으로 연결될 수도 있다.
본 실시예에 따른 유기발광 디스플레이 장치의 (부)화소는 스캔신호(Sn), 이전 스캔신호(Sn-1), 발광제어신호(En) 및 초기화전압(Vint)을 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(121), 이전 스캔선(122), 발광제어선(123) 및 초기화전압선(124)을 포함한다. 그리고 본 실시예에 따른 유기발광 디스플레이 장치의 (부)화소는 스캔선(121), 이전 스캔선(122), 발광제어선(123) 및 초기화전압선(124)과 교차하며 (부)화소에 데이터신호(Dm) 및 구동전압(ELVDD)을 각각 인가하는 데이터선(176)과 전원공급선(177, 178)을 포함할 수 있다.
또한, (부)화소는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 바이패스 박막트랜지스터(T7), 스토리지 캐패시터(Cst) 및 유기발광소자(OLED, 도 8 참조)를 포함할 수 있다.
구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 바이패스 박막트랜지스터(T7)는 도 3에 도시된 것과 같은 활성층을 따라 형성되어 있는데, 활성층은 다양한 형상으로 굴곡진 형상을 가질 수 있다. 활성층은 구동 박막트랜지스터(T1)에 대응하는 구동 활성층(ACTa), 스위칭 박막트랜지스터(T2)에 대응하는 스위칭 활성층(ACTb), 보상 박막트랜지스터(T3)에 대응하는 보상 활성층(ACTc), 초기화 박막트랜지스터(T4)에 대응하는 초기화 활성층(ACTd), 동작제어 박막트랜지스터(T5)에 대응하는 동작제어 활성층(ACTe), 발광제어 박막트랜지스터(T6)에 대응하는 발광제어 활성층(ACTf) 및 바이패스 박막트랜지스터(T7)에 대응하는 바이패스 활성층(ACTg)을 포함할 수 있다.
이러한 활성층은 폴리실리콘을 포함할 수 있다. 그리고 활성층은 예컨대 불순물이 도핑되지 않아 반도체 성질을 갖는 채널영역과, 채널영역의 양옆의 불순물이 도핑되어 도전성을 갖는 소스영역과 드레인영역을 포함할 수 있다. 여기서, 불순물은 박막트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 사용될 수 있다.
그리고 도핑되어 형성된 소스영역이나 드레인영역은 박막트랜지스터의 소스전극이나 드레인전극으로 해석될 수 있다. 즉, 예컨대 구동 소스전극은 구동 활성층(ACTa)의 구동 채널영역(131a) 근방에서 불순물이 도핑된 구동 소스영역(133a)에 해당하고, 구동 드레인전극은 구동 채널영역(131a) 근방에서 불순물이 도핑된 구동 드레인영역(135a)에 해당할 수 있다. 또한, 박막트랜지스터들 사이에 대응하는 활성층의 부분들도 불순물이 도핑되어, 박막트랜지스터들을 전기적으로 연결하는 역할을 하는 배선으로 해석될 수 있다.
한편, 스토리지 캐패시터(Cst)가 배치될 수 있다. 스토리지 캐패시터(Cst)는 제2절연층(142)을 사이에 두고 배치되는 제1스토리지 축전판(125a)과 제2스토리지 축전판(127)을 포함할 수 있다. 이때, 제1스토리지 축전판(125a)은 구동 게이트전극(125a)의 역할도 동시에 할 수 있다. 즉, 구동 게이트전극(125a)과 제1스토리지 축전판(125a)은 일체(一體)인 것으로 이해될 수 있다.
제1스토리지 축전판(125a)은 도 4에 도시된 것과 같이 인접한 (부)화소와 분리된 아일랜드 형상을 가질 수 있다. 이러한 제1스토리지 축전판(125a)은 도 4에 도시된 것과 같이 스캔선(121), 이전 스캔선(122) 및 발광제어선(123)과 동일층에 동일 물질로 형성될 수 있다.
참고로 스위칭 게이트전극(125b)과 보상 게이트전극(125c1, 125c2)은 활성층과 교차하는 스캔선(121)의 부분들이거나 스캔선(121)으로부터 돌출된 부분들이고, 초기화 게이트전극(125d1, 125d2)과 바이패스 게이트전극(125g)은 활성층과 교차하는 이전 스캔선(122)의 부분들이거나 이전 스캔선(122)으로부터 돌출된 부분들이며, 동작제어 게이트전극(125e)과 발광제어 게이트전극(125f)은 활성층과 교차하는 발광제어선(123)의 부분들이거나 발광제어선(123)으로부터 돌출된 부분들인 것으로 이해될 수 있다.
제2스토리지 축전판(127)은 인접한 (부)화소들에 있어서 서로 연결되어 있을 수 있으며, 도 5에 도시된 것과 같이 초기화전압선(124) 및/또는 실드층(126)과 동일층에 동일 물질로 형성될 수 있다. 제2스토리지 축전판(127)에는 스토리지 개구부(127h)가 형성될 수 있는데, 이를 통해 후술하는 것과 같은 연결부재(174)로 제1스토리지 축전판(125a)과 보상 박막트랜지스터(T3)의 드레인영역(135c)이 전기적으로 연결되도록 할 수 있다. 제2스토리지 축전판(127)은 층간절연층(160)에 형성된 컨택홀(168)을 통해 하부 전원공급선(177)에 연결될 수 있다.
구동 박막트랜지스터(T1)는 구동 활성층(ACTa) 및 구동 게이트전극(125a)을 포함하며, 구동 활성층(ACTa)은 구동 소스영역(133a), 구동 드레인영역(135a) 및 구동 소스영역(133a)과 구동 드레인영역(135a)을 연결하는 구동 채널영역(131a)를 포함한다. 구동 게이트전극(125a)은 전술한 것과 같이 제1스토리지 축전판(125a)의 역할을 겸할 수 있다. 구동 활성층(ACTa)의 구동 채널영역(131a)은 게이트전극(125a)과 평면상 중첩되며, 구동 소스영역(133a) 및 구동 드레인영역(135a)은 구동 채널영역(131a)을 중심으로 양 방향에 위치한다. 구동 박막트랜지스터(T1)의 구동 소스영역(176a)은 후술하는 스위칭 드레인영역(135b) 및 동작제어 드레인영역(135e)에 연결되고, 구동 드레인영역(133a)은 후술하는 보상 소스영역(133c) 및 발광제어 소스영역(133f)에 연결된다.
스위칭 박막트랜지스터(T2)는 스위칭 활성층(ACTb) 및 스위칭 게이트전극(125b)을 포함하며, 스위칭 활성층(ACTb)은 스위칭 채널영역(131b), 스위칭 소스영역(133b) 및 스위칭 드레인영역(135b)을 포함한다. 스위칭 소스영역(133b)은 제1절연층(141), 제2절연층(142) 및 층간절연층(160)에 형성된 컨택홀(164)을 통해 데이터선(176)과 전기적으로 연결될 수 있다. 이러한 스위칭 박막트랜지스터(T2)는 발광시키고자 하는 (부)화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트전극(125b)은 스캔선(121)에 연결되어 있고, 스위칭 소스영역(133b)은 상술한 것과 같이 데이터선(176)에 연결되어 있으며, 스위칭 드레인영역(135b)은 구동 박막트랜지스터(T1) 및 동작제어 박막트랜지스터(T5)에 연결되어 있다.
보상 박막트랜지스터(T3)는 보상 활성층(ACTc) 및 보상 게이트전극(125c1, 125c2)을 포함하며, 보상 활성층(ACTc)은 보상 채널영역(131c1, 131c2, 131c3), 보상 소스영역(133c) 및 보상 드레인영역(135c)을 포함한다. 보상 게이트전극(125c1, 125c2)은 제1보상 게이트전극(125c1)과 제2보상 게이트전극(125c2)을 포함하는 듀얼 게이트전극으로서, 누설 전류(leakage current)의 발생을 방지하거나 줄이는 역할을 할 수 있다. 보상 박막트랜지스터(T3)의 보상 드레인영역(135c)은 연결부재(174)를 통해 제1스토리지 축전판(125a)에 연결될 수 있다. 보상 채널영역(131c1, 131c2, 131c3)은 제1보상 게이트전극(125c1)에 대응하는 부분(131c1), 제2보상 게이트전극(125c2)에 대응하는 부분(131c3), 그리고 그 두 부분들(131c1, 131c3) 사이의 부분(131c2)을 포함할 수 있다. 상기 사이의 부분(131c2) 상에는 초기화전압선(124) 및 제2스토리지 축전판(127)과 동일층에 동일물질로 형성된 실드층(126)이 위치하며, 실드층(126)은 층간절연층(160)에 형성된 컨택홀(129)를 통해 하부 전원공급선(177)에 연결될 수 있다. 두 부분들(131c1, 131c3) 사이의 부분(132c2)은 불순물이 도핑되어 도전성을 갖는 부분이므로 실드층(126)이 없는 경우, 상기 부분(132c2)과 이에 인접하게 배치된 데이터선(176)은 기생 캐패시터를 형성할 수 있다. 데이터선(176)은 (부)화소에서 구현될 휘도에 따라 서로 다른 세기의 데이터 신호를 인가하므로, 이에 따라 기생 캐패시터의 용량이 변화할 수 있다. 보상 박막트랜지스터(T3)는 구동 박막트랜지스터(T1)와 전기적으로 연결되는 바, 보상 박막트랜지스터(T3)에 형성된 기생 캐패시터의 용량이 변화함에 따라 구동전류(Id) 및 발광전류(IOLED)가 달라지며, 결과적으로 (부)화소에서 방출되는 광의 휘도가 변화할 수 있다.
그러나, 하부 전원공급선(177)에 연결되어 일정한 전압이 인가되는 실드층(126)이 두 부분들(131c1, 131c3) 사이의 부분(132c2) 상에 배치된 경우, 상기 부분(132c2)과 실드층(126)은 실질적으로 일정한 용량을 갖는 기생 캐패시터를 형성할 수 있다. 이러한 기생 캐패시터는, 상기 부분(132c2)과 데이터선(176)이 형성한 기생 캐패시터에 비하여 훨씬 큰 용량을 갖으므로 데이터선(176)에 인가되는 데이터 신호의 변화에 의한 기생 캐패시터의 용량 변화는 상기 부분(132c2)과 실드층(126)에 의해 형성된 기생 캐패시터의 용량에 비하여 매우 미미하여 무시할 수 있는 수준으로 유지될 수 있다. 따라서, 기생 캐패시터의 용량 변화에 의해 발생할 수 있는 (부)화소에서 방출되는 광의 휘도 변화를 방지 또는 감소시킬 수 있다.
연결부재(174)는 도 6에 도시된 것과 같이 데이터선(176) 및 하부 전원공급선(177) 등과 동일 물질로 동일층에 형성될 수 있다. 연결부재(174)의 일단은 제1절연층(141), 제2절연층(142) 및 층간절연층(160)에 형성된 컨택홀(166)을 통해 보상 드레인영역(135c) 및 초기화 드레인영역(135d)에 연결되며, 연결부재(174)의 타단은 제2절연층(142) 및 층간절연층(160)에 형성된 컨택홀(167)을 통해 제1스토리지 축전판(125a)에 연결된다. 이때, 연결부재(174)의 타단은 제2스토리지 축전판(127)에 형성된 스토리지 개구부(127h)를 통해 제1스토리지 축전판(125a)에 연결된다. 초기화 박막트랜지스터(T4)는 초기화 활성층(ACTd) 및 초기화 게이트전극(125d1, 125d2)을 포함하며, 초기화 활성층(ACTd)은 초기화 채널영역(131d1, 131d2, 131d3), 초기화 소스영역(133d) 및 초기화 드레인영역(135d)을 포함한다. 초기화 게이트전극(125d1, 125d2)은 제1초기화 게이트전극(125d1)과 제2초기화 게이트전극(125d2)을 포함하는 듀얼 게이트전극으로서, 누설 전류(leakage current)의 발생을 방지하거나 줄이는 역할을 할 수 있다. 초기화 채널영역(131d1, 131d2, 131d3)은 제1초기화 게이트전극(125d1)에 대응되는 영역(131d1), 제2초기화 게이트전극(125d2)에 대응되는 영역(131d2) 및 이들 사이의 영역(131d3)를 포함한다.
초기화 소스영역(133d)은 초기화연결선(173)을 통해 초기화전압선(124)과 연결되어 있다. 초기화연결선(173)의 일단은 제2절연층(142) 및 층간절연층(160)에 형성된 컨택홀(161)을 통해 초기화전압선(124)과 연결되고, 초기화연결선(173)의 타단은 제1절연층(141), 제2절연층(142) 및 층간절연층(160)에 형성된 컨택홀(162)을 통해 초기화 소스영역(133d)과 연결될 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 활성층(ACTe) 및 동작제어 게이트전극(125e)을 포함하며, 동작제어 활성층(ACT3)는 동작제어 채널영역(131e), 동작제어 소스영역(133e) 및 동작제어 드레인영역(135e)을 포함한다. 동작제어 소스영역(133e)은 제1절연층(141), 제2절연층(142) 및 층간절연층(160)에 형성된 컨택홀(165)을 통해 하부 전원공급선(177)에 전기적으로 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 활성층(ACTf) 및 발광제어 게이트전극(125f)을 포함하며, 발광제어 활성층(ACTf)은 발광제어 채널영역(131f), 발광제어 소스영역(133f) 및 발광제어 드레인영역(135f)을 포함한다. 발광제어 박막트랜지스터(T6) 상에는 제1도전층(175)이 배치되며, 제1도전층(175)은 제1절연층(141), 제2절연층(142) 및 층간절연층(160)에 형성된 컨택홀(163)을 통해 발광제어 활성층(ACTf)의 발광제어 드레인영역(135f)에 연결될 수 있다. 도 6에 도시된 바와 같이, 제1도전층(175)은 데이터선(176) 및 하부 전원공급선(177)과 동일층에 동일 물질로 형성될 수 있다. 제1도전층(175)은 후술하는 것과 같이 제2도전층(179)에 전기적으로 연결되어, 결과적으로 유기발광소자(OLED)의 화소전극(191, 도 8 참조)에 전기적으로 연결된다.
바이패스 박막트랜지스터(T7)는 바이패스 액티브층(ACTg) 및 바이패스 게이트전극(125g)를 포함하며, 바이패스 액티브층(ACTg)은 바이패스 소스영역(133g), 바이패스 드레인영역(135g) 및 바이패스 채널영역(131g)을 포함한다. 바이패스 드레인영역(135g)은 초기화 박막트랜지스터(T4)의 초기화 소스영역(133d)에 연결되는바, 이에 따라 초기화연결선(173)을 통해 초기화전압선(124)과 연결되어 있다. 바이패스 소스영역(133g)은 유기발광소자(OLED)의 화소전극(191, 도 8 참조)에 전기적으로 연결된다.
제1도전층(175) 상에는 제2도전층(179)이 배치되며, 제2도전층(179)은 제1유기절연층(171, 도 8 참조) 및 제1무기절연층(172, 도 8 참조)에 형성된 컨택홀(183)을 통해 제1도전층(175)에 연결될 수 있다. 제2도전층(179) 상에는 유기발광소자(OLED)의 화소전극(191, 도 8 참조)이 배치되며, 화소전극(191, 도 8 참조)은 제2도전층(179)과 화소전극(191, 도 8 참조) 사이에 위치한 제2유기절연층(181, 도 8 참조)에 형성된 컨택홀(185)을 통해 제2도전층(179)에 연결될 수 있다. 즉, 제1도전층(175) 및 제2도전층(179)은 발광제어 활성층(ACTf)의 발광제어 드레인영역(135f)과 화소전극(191, 도 8 참조)을 연결하기 위한 중간 연결층들일 수 있다. 도 7에 도시된 바와 같이, 제2도전층(179)은 상부 전원공급선(178)과 동일층에 동일 물질로 형성될 수 있다. 상부 전원공급선(178)은 제2유기절연층(181, 도 8 참조)에 형성된 컨택홀(187)을 통해 하부 전원공급선(177)에 연결될 수 있다. 전원공급선(177, 178)은 서로 전기적으로 연결된 하부 전원공급선(177) 및 상부 전원공급선(178)을 포함하며, 이러한 구성을 통해 전원공급선(177, 178)이 (부)화소 내에서 차지하는 공간을 최소화하면서 전원공급선(177, 178)의 저항을 감소시킬 수 있다. 즉, 전원공급선(177, 178)의 전압 강하를 감소시킴으로써 화상의 품질을 향상시킬 수 있다.
도 8은 도 2의 Ⅷ-Ⅷ' 선을 따라 취한 단면도이고, 도 9는 도 2의 Ⅸ-Ⅸ' 선을 따라 취한 단면도이고, 도 10은 도 2의 Ⅹ-Ⅹ' 선을 따라 취한 단면도이다.
도 8 내지 도 10을 참조하면, 일 실시예에 따른 유기발광 디스플레이 장치는, 복수의 화소들을 포함하며 복수의 화소들 중 적어도 하나는 기판(110) 상에 배치된 제1도전층(175), 제1도전층(175)의 일부를 노출하는 제1개구(171ha)를 포함하는 제1유기절연층(171), 제1유기절연층(171) 상에 배치되며 제1개구(171ha)에 의해 노출된 제1도전층(175)의 일부를 노출하는 제2개구(172ha)를 포함하는 제1무기절연층(172), 제1무기절연층(172) 상에 배치되며 제1개구(171ha) 및 제2개구(172ha)를 통해 노출된 제1도전층(175)의 일부와 컨택하는 제2도전층(179)을 포함한다.
기판(110)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(110)은 플렉서블 기판일 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
기판(110)은 화상을 표시하는 디스플레이영역 및 디스플레이영역 외측의 비디스플레이영역을 포함하며, 디스플레이영역에는 복수의 화소들이 배치될 수 있다. 도 2는 기판(110)의 디스플레이영역에 배치된 하나의 화소를 나타낸 것이다. 기판(110) 상에는 복수의 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7, 도 2 참조) 및 이들 중 적어도 하나의 박막트랜지스터에 연결된 유기발광소자(OLED)가 배치될 수 있다. 이하에서는, 도 8, 도 9 및 도 10에 도시된 구동 박막트랜지스터(T1), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 스토리지 캐패시터(Cst)를 중심으로 도 2의 단면 구조에 관해서 설명한다.
도 8 내지 도 10을 참조하면, 기판(110) 상에는 구동 박막트랜지스터(T1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)가 배치된다. 구동 박막트랜지스터(T1)는 구동 활성층(ACTa) 및 구동 게이트전극(125a)를 포함하고, 동작제어 박막트랜지스터(T5)는 동작제어 활성층(ACTe) 및 동작제어 게이트전극(125e)을 포함하며, 발광제어 박막트랜지스터(T6)는 발광제어 활성층(ACTf) 및 발광제어 게이트전극(125f)을 포함할 수 있다. 상기 활성층들(ACTa, ACTe, ACTf)은 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하며, 소스영역(133a, 133e, 133f), 드레인영역(135a, 135e, 135f) 및 이들을 연결하는 채널영역(131a, 131e, 131f)을 포함할 수 있다. 활성층들(ACTa, ACTe, ACTf)의 상부에는 각각 게이트전극들(125a, 125e, 125f)이 배치되는데, 게이트전극들(125a, 125e, 125f)에 인가되는 신호에 따라 소스영역(133a, 133e, 133f) 및 드레인영역(135a, 135e, 135f)이 전기적으로 소통된다. 게이트전극들(125a, 125e, 125f)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
활성층들(ACTa, ACTe, ACTf)과 게이트전극들(125a, 125e, 125f)의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1절연층(141)이 활성층들(ACTa, ACTe, ACTf)과 게이트전극들(125a, 125e, 125f) 사이에 개재될 수 있다. 아울러 게이트전극들(125a, 125e, 125f)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제2절연층(142)이 배치될 수 있으며, 제2절연층(142) 상에는 층간절연층(160)이 배치될 수 있다. 상기 층간절연층(160)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다.
박막트랜지스터들(T1, T5, T6)과 기판(110) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(111)이 개재될 수 있다. 이러한 버퍼층(111)은 기판(110)의 상면의 평활성을 높이거나 기판(110) 등으로부터의 불순물이 활성층들(ACTa, ACTe, ACTf)로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
도 9를 참조하면, 제2절연층(142)과 층간절연층(160) 사이에는 구동 게이트전극(125a)에 대향하는 제2스토리지 축전판(127)이 배치되며, 제2스토리지 축전판(127)은 구동 게이트전극(125a)와 함께 스토리지 캐패시터(Cst)를 형성할 수 있다. 즉, 구동 게이트전극(125a)은 구동 박막트랜지스터(T1)의 구동 게이트전극(125a)으로서 기능할 뿐 아니라, 스토리지 캐패시터(Cst)의 제1스토리지 축전판(125a)으로서 기능할 수 있다.
층간절연층(160) 상에는 제1도전층(175) 및 하부 전원공급선(177)이 배치되며, 제1도전층(175) 및 하부 전원공급선(177)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제1도전층(175) 및 하부 전원공급선(177)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 적층 구조체일 수 있다. 제1도전층(175)은 제1절연층(141), 제2절연층(142) 및 층간절연층(160)에 형성되며 발광제어 박막트랜지스터(T6)에 인접하게 배치된 컨택홀(163)을 통해 발광제어 활성층(ACTf)의 발광제어 드레인영역(135f)와 전기적으로 연결될 수 있으며, 하부 전원공급선(177)은 제1절연층(141), 제2절연층(142) 및 층간절연층(160)에 형성되며 동작제어 박막트랜지스터(T5)에 인접하게 배치된 컨택홀(165)을 통해 동작제어 활성층(ACTe)의 동작제어 소스영역(133e)에 전기적으로 연결될 수 있다. 층간절연층(160) 상에는 제1도전층(175) 및 하부 전원공급선(177)을 덮는 제1유기절연층(171)이 배치되며, 제1유기절연층(171) 상에는 제1무기절연층(172)이 배치될 수 있다.
제1유기절연층(171)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기물을 포함하며, 제1무기절연층(172)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있다. 일 실시예에 따르면, 제1유기절연층(171)은 폴리이미드로 형성되며 제1무기절연층(172)은 실리콘나이트라이드로 형성될 수 있으며, 데이터선(176), 제1도전층(175), 하부 전원공급선(177) 및 복수의 연결배선(173, 174) 등이 형성되는 면을 평탄화하는 기능을 수행할 수 있다.
제1무기절연층(172) 상에는 제2도전층(179) 및 상부 전원공급선(178)이 배치되며, 제2도전층(179) 및 상부 전원공급선(178)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제2도전층(179) 및 상부 전원공급선(178)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 적층 구조체일 수 있다. 제1유기절연층(171)은 제1도전층(175)의 일부를 노출하는 제1개구(171ha)를 포함하고 제1무기절연층(172)은 제1개구(171ha)에 의해 노출된 제1도전층(175)의 일부를 노출하는 제2개구(172ha)를 포함하며, 제1개구(171ha) 및 제2개구(172ha)를 통해 제2도전층(179)은 제1도전층(175)과 전기적으로 연결될 수 있다. 상기 제1개구(171ha) 및 제2개구(172ha)는 제1도전층(175)과 제2도전층(179)을 연결하는 컨택홀(183)로 해석될 수 있다. 상부 전원공급선(178)은 제1유기절연층(171) 및 제1무기절연층(172)에 형성된 컨택홀(187)을 통해 하부 전원공급선(177)과 전기적으로 연결될 수 있다. 즉, 전원공급선(177, 178)이 서로 다른 층에 배치된 하부 전원공급선(177) 및 상부 전원공급선(178)을 포함하도록 구성함으로써, 최소한의 공간을 차지하면서 전원공급선(177, 178)의 저항을 최소화할 수 있다. 상부 전원공급선(178)은 제2스토리지 축전판(127)과 평면상 중첩되는 영역까지 돌출된 영역(178a)을 포함하며, 상부 전원공급선(178)은 하부 전원공급선(177)과 제1유기절연층(171) 및 제1무기절연층(172)에 형성된 컨택홀(187)을 통해 전기적으로 연결되며, 하부 전원공급선(177)은 층간절연층(160)에 형성된 컨택홀(168)을 통해 제2스토리지 축전판(127)과 전기적으로 연결되므로, 결과적으로 상부 전원공급선(178)은 제2스토리지 축전판(127)과 전기적으로 연결될 수 있다. 즉, 상부 전원공급선(178)의 돌출된 영역(178a)은 제2스토리지 축전판(127)과 함께 하나의 축전판으로서 기능할 수 있다. 이러한 구성을 통해 제1스토리지 축전판(125a)으로 기능하는 구동 게이트전극(125a)과 연동하여 안정적인 스토리지 캐패시터(Cst)의 용량을 제공할 수 있다. 스토리지 캐패시터(Cst)는 화소에서 넓은 면적을 차지하는 구동 박막트랜지스터(T1)와 평면상 중첩되도록 형성되며, 이를 통해 화소에서 차지하는 공간을 최소화하면서 높은 용량(capacitance)을 갖을 수 있다.
고해상도를 갖는 유기발광 디스플레이 장치를 구현하기 위해, 유기발광 디스플레이 장치에서 하나의 화소가 차지하는 공간은 점점 좁아지므로 하나의 화소에 배치된 도전층들 사이의 간격은 매우 좁을 수 있다. 예컨대, 동일층에 배치된 제2도전층(179)과 상부 전원공급선(178) 사이의 간격은 매우 좁을 수 있으며, 따라서 제2도전층(179)과 상부 전원공급선(178)이 의도한대로 식각되지 않는 경우, 제2도전층(179)과 상부 전원공급선(178)이 단락(short)될 수 있으며 이는 화소 불량을 유발할 수 있다.
특히, 제2도전층(179)과 상부 전원공급선(178)의 하부에 유기물을 포함하는 층이 배치된 경우, 제2도전층(179)과 상부 전원공급선(178)에 포함된 금속이 완전히 식각되지 않는 문제가 발생한다. 이에, 제2도전층(179)과 상부 전원공급선(178)이 완전히 식각되도록 식각 시간 등을 증가시킨 경우, 의도하지 않은 층까지 식각되는 문제가 발생한다. 그러나, 일 실시예에 따른 유기발광 디스플레이 장치에 포함된 제2도전층(179)과 상부 전원공급선(178)의 하부에는 제1무기절연층(172)이 배치되며, 제1무기절연층(172)은 제1유기절연층(171)과 제2도전층(179)/상부 전원공급선(178) 사이에 배치되어 제2도전층(179) 및 상부 전원공급선(178)이 유기물의 영향으로 의도한대로 식각되지 않는 문제를 방지 또는 감소시킬 수 있다. 따라서, 제2도전층(179)과 상부 전원공급선(178)의 단락에 의한 화소 불량을 방지 또는 감소시킬 수 있다.
일 실시예에 따르면, 제1유기절연층(171)에 포함된 제1개구(171ha)의 너비(L1)는 제1무기절연층(172)에 포함된 제2개구(172ha)의 너비(L2)보다 클 수 있으며, 제1무기절연층(172)의 일부는 제1개구(171ha)의 내부까지 연장되어 제1도전층(175)과 직접 컨택할 수 있다.
제1무기절연층(172) 상에는 제2도전층(179) 및 상부 전원공급선(178)을 덮는 제2유기절연층(181)이 배치되며, 제2유기절연층(181)은 BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 예컨대, 제2유기절연층(181)은 폴리이미드로 형성될 수 있다. 제2유기절연층(181)은 제2도전층(179)을 노출하는 제3개구(181h)를 포함하며, 제3개구(181h)를 통해 유기발광소자(OLED)의 화소전극(191)은 제2도전층(179)과 전기적으로 연결될 수 있다. 상기 제3개구(181h)는 제2도전층(179)과 화소전극(191)을 연결하는 컨택홀(185)로 해석될 수 있다.
제2유기절연층(181) 상에는 화소전극(191), 화소전극(191) 상에 배치되며 발광층을 포함하는 중간층(192) 및 중간층(192) 상에 배치된 대향전극(193)을 포함하는 유기발광소자(OLED)가 배치된다. 화소전극(191)은 제2도전층(179) 및 제1도전층(175)를 통해 발광제어 활성층(ACTf)의 발광제어 드레인영역(135f)과 전기적으로 연결될 수 있다.
화소전극(191)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. 화소전극(191)이 (반)투명 전극으로 형성될 때에는 투명 도전층을 포함할 수 있다. 투명 도전층은 인듐틴옥사이드(ITO: indium tin oxide), 인듐징크옥사이드(IZO: indium zinc oxide), 징크옥사이드(ZnO: zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO: indium galium oxide), 및 알루미늄징크옥사이드(AZO: aluminium zinc oxide)을 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있다. 이 경우, 투명 도전층 이외에 광효율을 향상시키기 위한 반투과층을 더 포함할 수 있으며, 반투과층은 수 내지 수십 nm의 박막으로 형성된 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, 및 Yb를 포함하는 그룹에서 선택된 적어도 하나일 수 있다. 반사형 전극으로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막의 상부 및/또는 하부에 배치된 투명 도전층을 포함할 수 있다. 투명 도전층은 ITO, IZO, ZnO, In2O3: indium oxide, IGO, 및 AZO을 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(191)은 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다. 도시하진 않았지만, 화소전극(191) 상에는 화소전극(191)의 적어도 일부를 노출하는 개구를 포함하는 화소정의막(미도시)이 배치될 수 있다.
화소전극(191) 상에 배치된 중간층(192)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(192)이 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 또는 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다. 중간층(192)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(192)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(192)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(192)은 복수의 화소들 각각에 배치된 화소전극(191)들에 걸쳐서 일체인 층을 포함할 수도 있고, 화소전극(191)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(193)은 복수의 화소들에 걸쳐 일체(一體)로 형성되어 복수의 화소전극(191)들에 대응할 수 있다. 대향전극(193)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. 대향전극(193)이 (반)투명 전극으로 형성될 때에는 Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 및 CaAg에서 선택된 하나 이상의 물질을 포함할 수 있으며, 수 내지 수십 nm의 두께를 갖는 박막 형태로 형성될 수 있다. 대향전극(193)이 반사형 전극으로 형성될 때에는 Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 및 CaAg를 포함하는 그룹에서 선택된 적어도 어느 하나로 형성될 수 있다. 물론 대향전극(193)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
도 11 내지 도 14는 각각 본 발명의 다른 실시예들에 따른 유기발광 디스플레이 장치를 개략적으로 도시하는 단면도들이다.
도 11을 참조하면, 다른 실시예에 따른 유기발광 디스플레이 장치는 복수의 화소들을 포함하며, 복수의 화소들 중 적어도 하나는 기판(210) 상에 배치된 제1도전층(275), 제1도전층(275)의 일부를 노출하는 제1개구(271ha)를 포함하는 제1유기절연층(271), 제1유기절연층(271) 상에 배치된 제1개구(271ha)를 통해 노출된 제1도전층(275)의 일부를 노출하는 제2개구(272ha)를 포함하는 제1무기절연층(272) 및 제1무기절연층(272) 상에 배치되며 제1개구(271ha) 및 제2개구(272hb)를 통해 노출된 제1도전층(275)의 일부와 컨택하는 제2도전층(279)을 포함한다.
기판(210) 상에는 버퍼층(211)이 배치되고, 버퍼층(211) 상에는 활성층(ACT)과 게이트전극(225)을 포함하는 박막트랜지스터(Tr)가 배치될 수 있다. 상기 활성층(ACT)은 반도체 물질을 포함하며, 불순물이 도핑되어 도전성을 갖는 소스영역(233), 드레인영역(235) 및 이들을 연결하는 채널영역(231)을 포함할 수 있다. 활성층(ACT)과 게이트전극(225)의 사이에는 제1절연층(241)이 배치되고 제1절연층(241) 상에는 게이트전극(225)을 덮도록 층간절연층(260)이 배치될 수 있다. 상기 박막트랜지스터(Tr)의 기능은 특별히 한정되지 않으며, 구동 박막트랜지스터 또는 발광제어 박막트랜지스터 등 다양한 기능을 수행하는 박막트랜지스터일 수 있다.
층간절연층(260) 상에는 제1도전층(275)이 배치되며, 제1도전층(275)은 제1절연층(241) 및 층간절연층(160)에 형성된 컨택홀(263)을 통해 활성층(ACT)의 드레인영역(235)과 컨택할 수 있다. 상기 제1도전층(275) 상에는 제1유기절연층(271) 및 제1무기절연층(272)이 배치되며, 제1유기절연층(271)은 유기물로 구성되어 제2도전층(279)이 형성될 표면을 평탄화하는 기능을 하며 제1무기절연층(272)은 패시베이션 기능과 함께 제1유기절연층(271)과 제2도전층(279)의 적어도 일부가 서로 접하지 않도록 하는 기능을 수행한다. 제2도전층(279)은 제1무기절연층(272) 상에 도전물질을 형성한 후 이를 식각함으로써 형성되며, 제1무기절연층(272)은 적어도 제1유기절연층(271)과 도전물질의 제거될 영역을 분리시키는 기능을 수행할 수 있다. 도전물질이 제1유기절연층(271)과 직접 접하는 경우 도전물질을 식각할 때 도전물질이 완전히 제거되지 않는 문제가 발생하며, 이러한 문제를 방지하기 위해 제1무기절연층(272)을 도전물질과 제1유기절연층(271) 사이에 위치시킬 수 있다.
제1무기절연층(272) 상에는 제2도전층(279)이 배치되며, 예컨대, 제2도전층(279)은 티타늄(Ti)을 포함하는 제1층(279a), 제1층(279a) 상에 배치되며 알루미늄(Al)을 포함하는 제2층(279b), 및 티타늄(Ti)을 포함하는 제3층(279c)의 적층 구조체일 수 있으며, 제1도전층(275) 또한 제2도전층(279)과 동일한 구조를 갖을 수 있다. 그러나, 본 발명은 이에 제한되지 않으며 도전성 등을 고려하여 제1도전층(275) 및 제2도전층(279)은 다양한 종류의 금속 또는 금속 조합체로 구성될 수 있다. 제2도전층(279)은 제1유기절연층(271)에 형성된 제1개구(271a) 및 제1무기절연층(272)에 형성된 제2개구(272ha)를 통해 제1도전층(275)과 전기적으로 연결될 수 있다. 제2개구(272ha)의 너비(L2)는 제1개구(271a)의 너비(L1)보다 크므로, 제2개구(272a)에 의해 제1개구(271a)는 완전히 노출될 수 있다. 제1유기절연층(271)은 유기물로 구성되며 제2도전층(279) 등이 형성된 표면을 평탄화하며 소정의 두께(t1)를 가질 수 있으며, 제1유기절연층(271)의 두께(t1)는 제1무기절연층(272)의 두께(t2)보다 클 수 있다. 예컨대, 제1유기절연층(271)의 두께(t1)는 약 1.6 μm내지 약 1.8 μm일 수 있으며, 제1무기절연층(272)의 두께(t2)는 약 0.5 μm 내지 약 0.6 μm일 수 있다. 즉, 제1유기절연층(271)의 두께(t1)는 제1무기절연층(272)의 두께(t2)의 적어도 2배 이상일 수 있다.
상기 제1무기절연층(272) 상에는 제2도전층(279)을 덮는 제2유기절연층(281)이 배치되며, 제2유기절연층(281) 상에는 제2유기절연층(281)에 형성된 콘택홀(285)을 통해 제2도전층(279)과 컨택하는 화소전극(291)이 배치될 수 있다.
도 12를 참조하면, 다른 실시예에 따른 유기발광 디스플레이 장치는 복수의 화소들을 포함하며, 복수의 화소들 중 적어도 하나는 기판(미도시) 상에 배치된 제1도전층(375), 제1도전층(375)의 일부를 노출하는 제1개구(371ha)를 포함하는 제1유기절연층(371), 제1유기절연층(371) 상에 배치된 제1개구(371ha)를 통해 노출된 제1도전층(375)의 일부를 노출하는 제2개구(372ha)를 포함하는 제1무기절연층(372) 및 제1무기절연층(372) 상에 배치되며 제1개구(371ha) 및 제2개구(372hb)를 통해 노출된 제1도전층(375)의 일부와 컨택하는 제2도전층(379)을 포함한다.
도시하진 않았지만, 제1도전층(375)는 층간절연층(360)의 하부에 배치된 박막트랜지스터 등에 포함된 다른 도전층과 전기적으로 연결될 수 있으며, 제2도전층(379)은 제2유기절연층(381) 상에 배치된 또 다른 도전층과 전기적으로 연결될 수 있다.
제1유기절연층(371) 상에는 제1무기절연층(372)이 배치되며, 제1무기절연층(372)은 제2개구(372ha) 외에 복수의 추가 개구(372hc)들을 포함할 수 있으며, 추가 개구(372hc)들을 통해 제1유기절연층(371)의 일부가 노출될 수 있다. 이는 제1유기절연층(371)에서 발생한 가스(gas)가 제1무기절연층(372)에 의해 갇혀 유기발광 디스플레이 장치의 수명을 감소시키는 문제를 방지하기 위한 것이며, 추가 개구(372hc)들은 제1유기절연층(371)에서 발생한 가스의 배출 통로로 기능할 수 있다.
상기 추가 개구(372hc)들을 통해 제1유기절연층(371) 및 제2유기절연층(381)은 서로 컨택할 수 있으며, 도시하진 않았지만 추가 개구(372hc)들은 제2도전층(379)에 의해 덮여있는 영역에도 형성될 수 있다.
도 13을 참조하면, 다른 실시예에 따른 유기발광 디스플레이 장치는 복수의 화소들을 포함하며, 복수의 화소들 중 적어도 하나는 기판(미도시) 상에 배치된 제1도전층(475), 제1도전층(475)의 일부를 노출하는 제1개구(471ha)를 포함하는 제1유기절연층(471), 제1유기절연층(471) 상에 배치된 제1개구(471ha)를 통해 노출된 제1도전층(475)의 일부를 노출하는 제2개구(472ha)를 포함하는 제1무기절연층(472) 및 제1무기절연층(472) 상에 배치되며 제1개구(471ha) 및 제2개구(472hb)를 통해 노출된 제1도전층(475)의 일부와 컨택하는 제2도전층(479)을 포함한다.
제1유기절연층(471) 상에는 제1무기절연층(472)이 배치되며, 제1무기절연층(472) 상에는 제2도전층(479)을 덮도록 제2무기절연층(482)이 배치될 수 있다. 즉, 제2무기절연층(482)는 제2도전층(479)와 제2유기절연층(481) 사이에 배치되며 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 제2무기절연층(482)은 제2도전층(479)을 보호하는 기능을 하며, 제2도전층(479)의 상면 및 단부(479a)를 덮을 수 있다. 제2무기절연층(482)은 제2도전층(479)의 상면으로부터 연장되어 제2도전층(479)의 단부(479a)을 덮으며 제1무기절연층(472)의 상면까지 연장되어 제1무기절연층(472)와 직접 컨택할 수 있다. 즉, 제2도전층(479)은 제1무기절연층(472) 및 제2무기절연층(482)에 의해 완전히 둘러싸일 수 있다.
도 14를 참조하면, 다른 실시예에 따른 유기발광 디스플레이 장치는 복수의 화소들을 포함하며, 복수의 화소들 중 적어도 하나는 기판(미도시) 상에 배치된 제1도전층(575), 제1도전층(575)의 일부를 노출하는 제1개구(571ha)를 포함하는 제1유기절연층(571), 제1유기절연층(571) 상에 배치된 제1개구(571ha)를 통해 노출된 제1도전층(575)의 일부를 노출하는 제2개구(572ha)를 포함하는 제1무기절연층(572) 및 제1무기절연층(572) 상에 배치되며 제1개구(571ha) 및 제2개구(572hb)를 통해 노출된 제1도전층(575)의 일부와 컨택하는 제2도전층(579)을 포함한다.
제1유기절연층(571) 상에는 제1무기절연층(572)이 배치되며, 제1무기절연층(572) 상에는 제2도전층(579)을 덮도록 제2무기절연층(582)이 배치될 수 있다. 제2무기절연층(582)은 제2도전층(579)을 보호하는 기능을 하며, 제2도전층(579)의 상면 및 단부(579a)를 덮을 수 있다. 제2무기절연층(582)은 제1무기절연층(572)와 직접 컨택하는 영역을 포함할 수 있다.
제1무기절연층(572)은 제2개구(572ha) 외에 복수의 추가 개구(572hc)들을 포함할 수 있으며, 추가 개구(572hc)들을 통해 제1유기절연층(571)의 일부가 노출될 수 있다. 제2무기절연층(582)은 제1무기절연층(572)의 복수의 추가 개구(572hc)들에 대응되는 제4개구(582h)들을 포함하며, 제4개구(582h)를 통해 제1무기절연층(572)의 추가 개구(572hc)들을 통해 노출된 제1유기절연층(571)의 일부가 노출될 수 있다. 이는 제1유기절연층(571)에서 발생한 가스(gas)가 제1무기절연층(572) 및 제2무기절연층(582)에 의해 갇혀 유기발광 디스플레이 장치의 수명을 감소시키는 문제를 방지하기 위한 것이며, 추가 개구(572hc)들 및 제4개구(582h)들은 제1유기절연층(571)에서 발생한 가스의 배출 통로로 기능할 수 있다.
상기 추가 개구(572hc)들 및 제4개구(582h)들을 통해 제1유기절연층(571) 및 제2유기절연층(581)은 서로 컨택할 수 있다.
상술한 실시예들에 따른 유기발광 디스플레이 장치는, 제2도전층(179, 279, 379, 479, 579)의 하부에 제1유기절연층(171, 271, 371, 471, 571)을 배치함으로써 제2도전층(179, 279, 379, 479, 579)이 형성되는 면을 평탄화하고, 제1무기절연층(172, 272, 372, 472, 572)을 제1유기절연층(171, 271, 371, 471, 571)과 제2도전층(179, 279, 379, 479, 579)의 사이에 배치함으로써 제2도전층(179, 279, 379, 479, 579)이 완전히 식각되지 않아 전기적으로 분리되도록 설계된 인접한 도전층들과 단락되는 문제를 방지할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
T1, T2, T3, T4, T5, T6, T7, Tr: 박막트랜지스터
Cst: 스토리지 캐패시터
110, 210: 기판
160, 260, 360, 460, 560: 층간절연층
171, 271, 371, 471, 571: 제1유기절연층
171ha, 271ha, 371ha, 471ha, 571ha: 제1개구
172, 272, 372, 472, 572: 제1무기절연층
172ha, 272ha, 372ha, 472ha, 572ha: 제2개구
175, 275, 375, 475, 575: 제1도전층
176: 데이터선
177: 하부 전원공급선
178: 상부 전원공급선
181, 281, 381, 481, 581: 제2유기절연층
181h: 제3개구
191, 291: 화소전극
192: 중간층
193: 대향전극
372hc: 추가 개구
482, 582: 제2무기절연층
582h: 제4개구

Claims (16)

  1. 복수의 화소들을 포함하는 유기발광 디스플레이 장치에 있어서,
    상기 복수의 화소들 중 적어도 하나는,
    기판 상에 배치된 제1도전층;
    상기 제1도전층의 일부를 노출하는 제1개구를 포함하는 제1유기절연층;
    상기 제1유기절연층 상에 배치되며 상기 제1개구를 통해 노출된 상기 제1도전층의 일부를 노출하는 제2개구를 포함하는 제1무기절연층; 및
    상기 제1무기절연층 상에 배치되며 상기 제1개구 및 상기 제2개구를 통해 노출된 상기 제1도전층의 일부와 컨택하며, 상기 제1유기절연층의 상면과 직접 컨택하는 제2도전층;
    상기 제2도전층 상에 위치하며 상기 제2도전층을 노출하는 제3개구를 포함하는 제2유기절연층; 및
    상기 제3개구를 통해 상기 제2도전층과 컨택하는 화소전극;을 포함하며,
    상기 제2유기절연층은 상기 제2도전층과 상기 화소전극 사이에 배치된, 유기발광 디스플레이 장치.
  2. 제1항에 있어서,
    소스영역, 드레인영역 및 상기 소스영역과 상기 드레인영역을 연결하는 채널영역을 포함하는 활성층 및 상기 활성층 상에 상기 활성층과 절연되도록 배치된 게이트전극을 포함하는 박막트랜지스터를 더 포함하며,
    상기 제1도전층은 상기 소스영역 또는 상기 드레인영역과 전기적으로 연결된, 유기발광 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1유기절연층의 두께는 상기 제1무기절연층의 두께보다 큰, 유기발광 디스플레이 장치.
  4. 삭제
  5. 복수의 화소들을 포함하는 유기발광 디스플레이 장치에 있어서,
    상기 복수의 화소들 중 적어도 하나는,
    기판 상에 배치된 제1도전층;
    상기 제1도전층의 일부를 노출하는 제1개구를 포함하는 제1유기절연층;
    상기 제1유기절연층 상에 배치되며 상기 제1개구를 통해 노출된 상기 제1도전층의 일부를 노출하는 제2개구를 포함하는 제1무기절연층;
    상기 제1무기절연층 상에 배치되며 상기 제1개구 및 상기 제2개구를 통해 노출된 상기 제1도전층의 일부와 컨택하는 제2도전층;
    상기 제2도전층 상에 위치하며 상기 제2도전층을 노출하는 제3개구를 포함하는 제2유기절연층; 및
    상기 제3개구를 통해 상기 제2도전층과 컨택하는 화소 전극;을 포함하며,
    상기 제1무기절연층은, 상기 제1유기절연층을 노출하는 복수의 추가 개구들을 포함하며, 상기 제1유기절연층과 상기 제2유기절연층은 상기 복수의 추가 개구들 중 적어도 하나를 통해 직접 컨택하는 유기발광 디스플레이 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2도전층과 상기 제2유기절연층 사이에 배치된 제2무기절연층을 더 포함하는, 유기발광 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제2무기절연층은 상기 제2도전층의 단부를 덮으며, 상기 제1무기절연층과 컨택하는 영역을 포함하는, 유기발광 디스플레이 장치.
  9. 삭제
  10. 제1항에 있어서,
    상기 화소전극 상에 배치되며 발광층을 포함하는 중간층; 및
    상기 중간층 상에 배치된 대향전극;을 더 포함하는, 유기발광 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제1도전층과 동일층에 배치된 하부 전원공급선 및 상기 제2도전층과 동일층에 배치된 상부 전원공급선을 더 포함하는, 유기발광 디스플레이 장치.
  12. 제11항에 있어서,
    상기 하부 전원공급선 및 상기 상부 전원공급선은 상기 제1유기절연층 및 상기 제1무기절연층에 포함된 컨택홀을 통해 전기적으로 연결된, 유기발광 디스플레이 장치.
  13. 제11항에 있어서,
    상기 기판 상에 배치된 제1스토리지 축전판 및 상기 제1스토리지 축전판에 대향하는 제2스토리지 축전판을 포함하는 스토리지 캐패시터를 더 포함하며,
    상기 제2스토리지 축전판은 상기 하부 전원공급선 및 상기 상부 전원공급선과 다른 층에 배치되며, 상기 하부 전원공급선 및 상기 상부 전원공급선과 전기적으로 연결된, 유기발광 디스플레이 장치.
  14. 제1항에 있어서,
    상기 제1유기절연층은 폴리이미드(polyimide)를 포함하며, 상기 제1무기절연층은 실리콘옥사이드(SiO2) 또는 실리콘나이트라이드(SiNx)를 포함하는, 유기발광 디스플레이 장치.
  15. 제1항에 있어서,
    상기 제2도전층은 티타늄(Ti)을 포함하는 제1층, 알루미늄(Al)을 포함하는 제2층 및 티타늄(Ti)을 포함하는 제3층을 포함하는, 유기발광 디스플레이 장치.
  16. 삭제
KR1020160041253A 2016-04-04 2016-04-04 유기발광 디스플레이 장치 KR102642198B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160041253A KR102642198B1 (ko) 2016-04-04 2016-04-04 유기발광 디스플레이 장치
US15/431,082 US11335749B2 (en) 2016-04-04 2017-02-13 Organic light-emitting display apparatus
EP17164379.4A EP3232475B1 (en) 2016-04-04 2017-03-31 Organic light-emitting diode display apparatus
TW106111052A TWI754634B (zh) 2016-04-04 2017-03-31 像素及包含其之有機發光顯示設備
CN201710206530.5A CN107275368B (zh) 2016-04-04 2017-03-31 像素及包括像素的有机发光显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160041253A KR102642198B1 (ko) 2016-04-04 2016-04-04 유기발광 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170115148A KR20170115148A (ko) 2017-10-17
KR102642198B1 true KR102642198B1 (ko) 2024-03-05

Family

ID=58488857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041253A KR102642198B1 (ko) 2016-04-04 2016-04-04 유기발광 디스플레이 장치

Country Status (5)

Country Link
US (1) US11335749B2 (ko)
EP (1) EP3232475B1 (ko)
KR (1) KR102642198B1 (ko)
CN (1) CN107275368B (ko)
TW (1) TWI754634B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568781B1 (ko) * 2016-05-31 2023-08-22 삼성디스플레이 주식회사 유기발광 표시장치
KR102594020B1 (ko) 2016-12-07 2023-10-27 삼성디스플레이 주식회사 표시 장치
KR102519399B1 (ko) 2018-01-02 2023-04-10 삼성디스플레이 주식회사 표시 장치
KR102623339B1 (ko) * 2018-07-17 2024-01-11 삼성디스플레이 주식회사 화소 및 그것을 포함하는 유기 발광 표시 장치
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
TWI742339B (zh) * 2019-01-28 2021-10-11 友達光電股份有限公司 顯示面板
KR20200142638A (ko) * 2019-06-12 2020-12-23 삼성디스플레이 주식회사 표시 장치
KR20210022807A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20210029330A (ko) * 2019-09-05 2021-03-16 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210070462A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시장치
KR20210088026A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치
KR20210149946A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
US11751450B2 (en) 2020-08-31 2023-09-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN112086468B (zh) * 2020-09-03 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板
JP2022047357A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 半導体装置およびその製造方法
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法
CN113594180B (zh) * 2021-07-22 2023-09-15 Tcl华星光电技术有限公司 阵列基板及其制备方法以及显示面板
CN114898690A (zh) * 2022-01-24 2022-08-12 北京京东方技术开发有限公司 显示面板和显示装置
KR20240018019A (ko) * 2022-08-01 2024-02-13 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270118A (ja) * 2007-04-25 2008-11-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置
WO2010038514A1 (ja) * 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462481A (zh) 2001-05-18 2003-12-17 三洋电机株式会社 薄膜晶体管及有源矩阵型显示装置及其制造方法
US6852997B2 (en) 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4593179B2 (ja) 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100611650B1 (ko) * 2004-06-25 2006-08-11 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR20060001377A (ko) 2004-06-30 2006-01-06 삼성에스디아이 주식회사 접착력이 개선된 화소전극을 구비한 유기전계 발광표시장치
KR100683676B1 (ko) * 2004-06-30 2007-02-20 삼성에스디아이 주식회사 개선된 비어홀구조를 갖는 유기전계 발광표시장치
KR100696479B1 (ko) * 2004-11-18 2007-03-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100659765B1 (ko) * 2005-09-08 2006-12-19 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP2007179914A (ja) * 2005-12-28 2007-07-12 Kyocera Corp Ｅｌ装置及びその製造方法
JP4655942B2 (ja) * 2006-01-16 2011-03-23 セイコーエプソン株式会社 発光装置、発光装置の製造方法および電子機器
KR101251349B1 (ko) * 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
JP4353237B2 (ja) 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
KR100807560B1 (ko) * 2006-11-30 2008-03-03 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR20090024383A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치
KR100875103B1 (ko) * 2007-11-16 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
KR101084256B1 (ko) * 2009-12-08 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101146991B1 (ko) 2010-05-07 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR20110134685A (ko) * 2010-06-09 2011-12-15 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR101234230B1 (ko) * 2010-06-17 2013-02-18 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US20130069067A1 (en) * 2011-09-20 2013-03-21 Keun Chun Youn Organic light emitting diode (oled) display device and method for manufacturing the same
KR20130053053A (ko) * 2011-11-14 2013-05-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101339000B1 (ko) * 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
JP2013222178A (ja) 2012-04-19 2013-10-28 Kyocera Corp 表示装置
JP6214077B2 (ja) * 2012-07-31 2017-10-18 株式会社Ｊｏｌｅｄ 表示装置、表示装置の製造方法、電子機器および表示装置の駆動方法
JP6302186B2 (ja) 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
KR101996438B1 (ko) 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
KR20140139304A (ko) * 2013-05-27 2014-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
US20140353622A1 (en) 2013-05-30 2014-12-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US9570528B2 (en) 2013-05-30 2017-02-14 Samsung Display Co., Ltd. Organic light-emitting display apparatus
JP2013231977A (ja) 2013-06-04 2013-11-14 Semiconductor Energy Lab Co Ltd 表示装置
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102192473B1 (ko) * 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
CN104867961B (zh) * 2015-04-24 2020-06-30 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR102401063B1 (ko) * 2015-11-10 2022-05-24 엘지디스플레이 주식회사 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270118A (ja) * 2007-04-25 2008-11-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置
WO2010038514A1 (ja) * 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置

Also Published As

Publication number Publication date
TW201801062A (zh) 2018-01-01
EP3232475A1 (en) 2017-10-18
KR20170115148A (ko) 2017-10-17
TWI754634B (zh) 2022-02-11
EP3232475B1 (en) 2022-02-16
US20170287996A1 (en) 2017-10-05
CN107275368B (zh) 2023-05-09
US11335749B2 (en) 2022-05-17
CN107275368A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
KR102642198B1 (ko) 유기발광 디스플레이 장치
KR102568781B1 (ko) 유기발광 표시장치
US10461142B2 (en) Display device
KR102404573B1 (ko) 디스플레이 장치
KR102600620B1 (ko) 디스플레이 장치 및 이의 제조 방법
KR20170115149A (ko) 디스플레이 장치
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
KR20230004392A (ko) 표시 장치
KR102070952B1 (ko) 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
US10978675B2 (en) Display device solidified against external impact
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR20210086813A (ko) 박막트랜지스터 기판 및 이를 구비한 표시 장치
KR20210142055A (ko) 표시 장치
KR20220097678A (ko) 디스플레이 장치
CN113571017A (zh) 像素和有机发光显示装置
US20190326326A1 (en) Display apparatus and method of manufacturing the same
US20220059637A1 (en) Display apparatus
KR20220004858A (ko) 화소 및 이를 구비하는 디스플레이 장치
US20240096269A1 (en) Display device
US20230363206A1 (en) Display apparatus
KR20220088596A (ko) 표시 장치
KR20240036773A (ko) 표시 장치
KR20240044580A (ko) 표시 장치
KR20210099238A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant