KR101234230B1 - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101234230B1
KR101234230B1 KR1020100057566A KR20100057566A KR101234230B1 KR 101234230 B1 KR101234230 B1 KR 101234230B1 KR 1020100057566 A KR1020100057566 A KR 1020100057566A KR 20100057566 A KR20100057566 A KR 20100057566A KR 101234230 B1 KR101234230 B1 KR 101234230B1
Authority
KR
South Korea
Prior art keywords
layer
transparent conductive
conductive layer
forming
electrode
Prior art date
Application number
KR1020100057566A
Other languages
English (en)
Other versions
KR20110137561A (ko
Inventor
유춘기
최준후
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100057566A priority Critical patent/KR101234230B1/ko
Priority to US13/080,405 priority patent/US8586984B2/en
Publication of KR20110137561A publication Critical patent/KR20110137561A/ko
Application granted granted Critical
Publication of KR101234230B1 publication Critical patent/KR101234230B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/852Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/876Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 의하면, 기판 상에 형성된 박막 트랜지스터의 활성층; 상기 활성층 및 제1 절연층 상에 형성되며, 제1 투명도전층 및 제1 금속층을 포함하는 게이트 전극; 상기 게이트 전극 상에 형성되고, 상기 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀을 구비한 제2 절연층; 상기 콘택홀 내부에 형성된 반사층 및 제2 투명도전층; 상기 제2 투명도전층 및 상기 제2 절연층 상에 형성되고, 제2 금속층을 포함하는 소스 및 드레인 전극; 상기 제1 절연층 상에 형성되고, 상기 제1 투명도전층, 상기 반사층 및 상기 제2 투명도전층을 포함하는 화소 전극; 상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 중간층; 및 상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극;을 포함하는 유기 발광 디스플레이 장치를 제공한다.

Description

유기 발광 디스플레이 장치 및 그 제조 방법{Organic light emitting display device and manufacturing method of the same}
본 발명은 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것으로, 더 상세하게는 제조 공정이 단순하고 표시 품질이 우수한 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.
유기 발광 디스플레이 장치는 양극과 음극, 및 상기 두 전극 사이에 위치하는 유기 발광층을 포함하는 박막층에 전압을 인가함으로써, 전자와 정공이 유기 발광층 내에서 재결합하여 빛을 발광하는 자체 발광형의 디스플레이 장치이다.
유기 발광 디스플레이 장치는 경량 박형이 가능할 뿐만 아니라, 넓은 시야각, 빠른 응답속도 및 적은 소비 전력 등의 장점으로 인하여 차세대 디스플레이 장치로서 주목받고 있다.
한편, 풀 컬러(full color)를 구현하는 유기 발광 디스플레이 장치의 경우, 색이 다른 각 화소(예를 들어, 적색, 녹색, 청색 화소)의 유기 발광층에서 사출되는 각 파장의 광학 길이를 변화시키는 광 공진 구조가 채용되고 있다.
본 발명은 제조 공정이 단순하고 표시 품질이 우수한 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 기판 상에 형성된 박막 트랜지스터의 활성층; 상기 활성층 및 제1 절연층 상에 형성되며, 제1 투명도전층 및 제1 금속층을 포함하는 게이트 전극; 상기 게이트 전극 상에 형성되고, 상기 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀을 구비한 제2 절연층; 상기 콘택홀 내부에 형성된 반사층 및 제2 투명도전층; 상기 제2 투명도전층 및 상기 제2 절연층 상에 형성되고, 제2 금속층을 포함하는 소스 및 드레인 전극; 상기 제1 절연층 상에 형성되고, 상기 제1 투명도전층, 상기 반사층 및 상기 제2 투명도전층을 포함하는 화소 전극; 상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 중간층; 및 상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극;을 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명의 다른 특징에 의하면, 상기 반사층은 은(Ag)을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 투명도전층 및 제2 투명도전층은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 금속층 및 제2 금속층은 다층의 금속층을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 금속층 및 제2 금속층은 동일 물질일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 금속층 및 제2 금속층은 알루미늄을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극의 제1 투명도전층의 단부와, 상기 반사층 및 제2 투명도전층의 단부는 식각면이 동일하지 않을 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극의 제1 투명도전층의 상부, 및 상기 반사층 측면, 및 상기 제2 절연층 하부에 상기 제1 금속층이 배치될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 금속층 및 상기 제2 절연층을 관통하여 형성된 비아홀을 통하여 상기 소스 및 드레인 전극 중의 하나와 연결될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 비아홀 내부에 반사층 및 제2 투명도전층이 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 활성층과 동일 물질을 포함하고 상기 활성층과 동일층에 형성된 제1 전극, 및 상기 제1 투명도전층을 포함하고 상기 제1 절연층 상에 형성된 제2 전극을 구비한 커패시터를 더 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 커패시터의 제2 전극은, 상기 제1 투명도전층 상에 상기 반사층 및 상기 제2 투명도전층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극은 상기 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 거울일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 대향 전극은 상기 유기 발광층에서 방출된 광을 반사하는 반사 거울일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극 가장자리를 둘러싸며, 상기 소스 및 드레인 전극을 덮는 화소 정의막을 더 포함할 수 있다.
본 발명의 다른 측면에 의하면, 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층을 형성함; 상기 활성층 상에 제1 절연층, 제1 투명도전층 및 제1 금속층을 형성하고, 상기 제1 투명도전층 및 제1 금속층을 패터닝하여 화소 전극의 기저층, 및 상기 박막 트랜지스터의 게이트 전극을 형성함; 상기 기저층 및 게이트 전극 상에 제2 절연층, 및 유기막을 형성하고, 상기 제2 절연층을 패터닝하여 상기 기저층의 제1 투명도전층을 노출시키는 제1 개구, 상기 박막 트랜지스터의 소스 및 드레인 영역을 노출시키는 콘택홀을 형성함; 상기 제1 개구 및 콘택홀과, 상기 제1 개구 및 콘택홀 형성 시 상기 제2 절연층 상에 잔존하는 상기 유기막 위에 반사층 및 제2 투명도전층을 형성한 후, 상기 유기막을 제거함; 및 상기 제1 개구 및 상기 콘택홀 상에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 소스 및 드레인 전극을 형성함;을 포함하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
본 발명의 다른 특징에 의하면, 상기 게이트 전극 형성 후, 상기 게이트 전극을 마스크로 하여 상기 소스 및 드레인 영역에 이온 불순물을 도핑할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 개구 및 콘택홀을 형성하는 공정은, 상기 제2 절연층에 상기 제1 개구 및 콘택홀을 형성하는 제1 식각 공정, 및 상기 제1 개구에 노출된 상기 화소 전극 기저층의 제1 금속층을 제거하는 제2 식각 공정을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 개구 및 콘택홀 형성 시, 상기 기저층의 제1 금속층 및 상기 제2 절연층을 관통하는 비아홀을 형성하는 것을 더 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 비아홀 내부에 상기 반사층 및 제2 투명도전층이 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 및 드레인 전극은 상기 콘택홀 및 상기 비아홀 상에 동시에 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 및 드레인 전극 형성 후, 상기 화소 전극 상부층을 노출시키고, 상기 소스 및 드레인 전극을 덮는 제4 절연층을 형성할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제4 절연층은 마스크 공정으로 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 활성층 형성 시, 상기 활성층과 동일 물질로 동일층에 커패시터 제1 전극을 형성하고, 상기 게이트 전극 형성 시, 상기 제1 투명도전층으로 커패시터 제2 전극을 형성할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 커패시터 제1 투명도전층 상에 상기 반사층, 제2 투명도전층 및 상기 제2 금속층을 더 형성할 수 있다.
상기와 같은 본 발명에 따른 유기 발광 디스플레이 장치 및 그 제조 방법은 다음과 같은 효과를 제공한다.
첫째, 반투과경을 구성하는 반사층 및 제2 투명도전층이 게이트 전극 형성 공정 이후에 형성되기 때문에, 게이트 전극의 식각액에 의한 반투과경의 손상을 방지할 수 있다.
둘째, 반투과경을 구성하는 반사층 및 제2 투명도전층이 게이트 전극 형성 공정 이후에 형성되기 때문에, 재료 선택의 자유도가 높아진다.
셋째, 소스 및 드레인 전극과 소스 및 드레인 영역 반사층 및 제1 투명도전층을 형성함으로써 저항을 낮출 수 있다.
넷째, 5회의 마스크 공정으로 반투과경을 구비한 유기 발광 디스플레이 장치를 제조할 수 있다.
도 1 내지 15는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도들이다.
도 16은 상기 제조 방법에 의해 형성된 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
먼저, 도 1 내지 16을 참조하여, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치 및 그 제조 방법을 설명한다.
도 1 내지 15는 본 실시예에 따른 유기 발광 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도이고, 도 16은 상기 제조 방법에 의해 형성된 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 기판(10) 상에 버퍼층(11) 및 반도체층(12)이 순차로 형성되어 있다.
기판(10)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(10) 상에는 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위하여 SiO2 및/또는 SiNx 등을 포함하는 버퍼층(11)이 더 구비될 수 있다.
버퍼층(11) 및 반도체층(12)은 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
버퍼층(11) 상에는 반도체층(12)이 증착된다. 반도체층(12)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)일 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
도 2를 참조하면, 반도체층(12) 상에 제 1 포토레지스터(P1)를 도포하고, 광차단부(M11) 및 광투과부(M12)를 구비한 제 1 포토마스크(M1)를 이용한 제 1 마스크 공정을 실시한다.
상기 도면에는 상세히 도시되지 않았으나, 노광장치(미도시)로 제 1 포토마스크(M1)에 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거친다.
도 3을 참조하면, 제 1 포토마스크 공정의 결과로 상기 반도체층(12)은 박막 트랜지스터의 활성층(212), 및 상기 활성층(212)과 동일층에 동일 물질로 형성된 커패시터의 제1 전극(312)으로 패터닝된다.
도 4를 참조하면, 도 3의 구조물 상에 제1 절연층(13), 제1 투명도전층(14) 및 제1 금속층(15)이 순서대로 적층된다.
제1 절연층(13)은 SiO2, SiNx 등을 단층 또는 복수층 포함할 수 있으며, 박막 트랜지스터의 게이트 절연막, 및 커패시터의 유전층 역할을 한다.
제1 투명도전층(14)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
제1 금속층(15)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제1 금속층(15)은 알루미늄을 포함한다.
한편, 상기 제1 금속층(15)은 다층의 금속층(15a, 15b, 15c)을 포함할 수 있는데, 본 실시예에서는 알루미늄(Al)(15b)을 중심으로 상 하부(15a, 15c)에 몰리브덴(Mo)이 형성된 3층 구조(Mo/Al/Mo)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 상기 제1 금속층(15)을 형성할 수 있다.
도 5를 참조하면, 상기 제1 금속층(15) 상에 제2 포토레지스터(P2)를 도포하고, 광차단부(M21) 및 광투과부(M22)를 구비한 제 2 포토마스크(M2)를 이용한 제 2 마스크 공정을 실시한다.
도 6을 참조하면, 제 2 마스크 공정의 결과로 상기 제1 투명도전층(14) 및 제1 금속층(15)은 각각 화소 전극의 기저층(114, 115), 박막 트랜지스터의 게이트 전극(214, 215), 및 상기 커패시터의 제2 전극(314, 315)으로 패터닝된다.
도 7을 참조하면, 상기 제2 마스크 공정 결과 형성된 게이트 전극(214, 215)을 셀프 얼라인(self align) 마스크로 사용하여 활성층(212)에 이온 불순물을 도핑한다. 그 결과 활성층(212)은 이온 불순물이 도핑된 소스 및 드레인 영역(212a, 212b)과 그 사이에 채널 영역(212c)을 구비하게 된다. 즉, 게이트 전극(214, 215)을 셀프 얼라인 마스크로 사용함으로써, 별도의 포토 마스크를 추가하지 않고 소스 및 드레인 영역(212a, 212b)을 형성할 수 있다.
도 8을 참조하면, 상기 제2 마스크 공정 결과의 구조물 상에 제2 절연층(16) 및 제3 포토레지스터(P3)를 도포하고, 광차단부(M31) 및 광투과부(M32)를 구비한 제 3 포토마스크(M3)를 이용한 제 3 마스크 공정을 실시한다.
도 9를 참조하면, 제 3 마스크 공정의 결과로 제2 절연층(16)에는 상기 화소 전극의 기저층(114, 115)을 개구시키는 제1 개구(116a), 상기 박막 트랜지스터의 소스 및 드레인 영역(212a, 212b)을 노출시키는 콘택홀(216a, 216b), 및 상기 커패시터의 제2 전극(314, 315)을 개구시키는 제2 개구(316)가 형성된다.
한편, 상기 제1 개구(116a)와 콘택홀(216a, 216b) 사이에, 제2 절연층(16)이 제거되지 않은 화소 전극의 제1 투명도전층(114) 상에는 제1 금속층(115a)이 잔존한다. 이 제1 금속층(115a)과 제2 절연층(16)을 관통하는 비아홀(116b)도 상기 제3 마스크 공정에서 형성될 수 있다.
도 9는 상기 제2 절연층(16)에 대한 식각 공정 후, 제1 개구(116a)에 노출된 화소 전극의 제1 금속층(115), 및 제2 개구(316)에 노출된 커패시터의 제1 금속층(315)을 식각하여 제거한 상태를 도시하고 있다.
또한, 도 9는 상기 제2 절연층(16)에 제1 개구(116), 콘택홀(216a, 216b), 비아홀(116b), 제2 개구(316)를 식각하기 위하여 현상(develop)되어 패터닝된 제 3 포토레지스터(P3')가, 상기 제1 개구(116), 콘택홀(216a, 216b), 비아홀(116b), 및 제2 개구(316)가 형성되지 않은 제2 절연층(16) 상에 남아있는 모습을 도시하고 있다.
도 10을 참조하면, 도 9의 구조물 상에 반사층(17) 및 제2 투명도전층(18)이 순차로 형성된다.
상기 반사층(17)은 반사 물질을 포함한다. 본 실시예서는 반사 물질로 은(Ag)을 사용하였으나, 본 발명은 이에 한정되지 않는다. 즉, 반사 성질을 갖는 다양한 물질이 반사층(17)으로 사용가능하다.
제2 투명도전층(18)은 전술한 제1 투명도전층(14)과 마찬가지로 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
도 11을 참조하면, 제2 절연층(16) 상에 남아있던 제 3 포토레지스터(P3')가 제거된다. 이때, 제 3 포토레지스터(P3') 상에 형성된 반사층(17) 및 제2 투명도전층(18)도 함께 리프트 오프(lift-off) 된다. 그 결과, 반사층(17) 및 제2 투명도전층(18)은 제1 개구(116), 콘택홀(216a, 216b), 비아홀(116b), 및 제2 개구(316) 내부에만 남게 된다.
제1 개구(116) 내부에 형성된 반사층(17) 및 제2 투명도전층(18)은 화소 전극의 상부층(117, 118)을 형성하고, 제2 개구(316) 내부에 형성된 반사층(17) 및 제2 투명도전층(18)은 제1 투명도전층(314)과 함께 커패시터의 제2 전극(317, 318)을 형성한다.
화소 전극의 상부층(118, 119)은 반사 물질을 포함하는 반사층(17)과 제2 투명도전층(18)으로 구성되기 때문에, 반사 물질을 포함하는 반사층(117)의 두께를 적당히 조절함으로써 광을 일부 투과하거나 일부 반사시킬 수 있다. 즉, 일부 투과 및 일부 반사가 가능한 화소 전극의 상부층(117, 118)은 광 공진 구조를 채용하는 유기 발광 디스플레이 장치의 반투과경으로 사용될 수 있다.
본 실시예에서 반투과경으로 기능하는 화소 전극의 상부층(117, 118)은 전술한 게이트 전극(214, 215) 및 화소 전극의 기저층(114, 115)을 형성하는 제2 마스크 공정 및 화소 전극 기저층(114, 115)의 일부를 식각하는 제3 마스크 공정 이후에 형성된다.
만약, 반투과경 기능을 하는 반사층(17)과 제2 투명도전층(18)을 포함하는 화소 전극 상부층(117, 118)을 게이트 전극(214, 215)을 형성하는 제2 마스크 공정에서 형성하였다면, 즉, 게이트 전극의 하부층(214)이 반사층(17)과 제2 투명도전층(18)을 더 포함하도록 형성하였다면, 게이트 전극의 전체 적층 두께가 증가하므로 게이트 전극 및 게이트 전극에 연결된 배선(미도시) 형성이 불리하게 된다.
또한, 이와 같은 반투과경이 화소 전극을 구성하는 제1 금속층(15) 하부에 형성되면, 화소 전극에 형성된 제1 금속층(15)을 제거하는 제3 마스크 공정에서 반투과경은 상기 제1 금속층(15)의 제거하기 위한 식각액에 의한 손상을 받을 수 있다. 특히, 본 실시예와 같이 반투과경이 은(Ag)을 포함하고, 제1 금속층(15)이 알루미늄(Al)을 포함하는 경우, 상기 반투과경의 알루미늄 식각액에 의한 손상은 심각하다.
그러나, 본 발명은 게이트 전극(214, 215) 형성 공정 이후에 반투과경을 형성함으로써, 게이트 전극 및 화소 전극을 구성하는 제2 금속층(19)의 식각액에 의한 반투과경의 손상을 방지할 수 있다. 따라서, 반투과경을 구성하는 재료를 선택함에 있어서 자유도가 높아진다.
도 12를 참조하면, 도 11의 구조물 상에 제2 금속층(19) 및 제4 포토레지스터(P4)를 형성하고, 광차단부(M41) 및 광투과부(M42)를 구비한 제 4 포토마스크(M4)를 이용한 제 4 마스크 공정을 실시한다.
제2 금속층(19)은 상기 제1 금속층(15)과 마찬가지로 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제2 금속층(19)은 상기 제1 금속층(15)과 동일하게 알루미늄을 포함한다.
도 13을 참조하면, 화소 전극의 제1 개구(116a) 및 커패시터의 제2 개구(316) 상의 제2 금속층(19)은 제거되고, 비어홀(116b) 및 콘택홀(216a, 216b)이 형성된 제2 절연층(16) 상의 제2 금속층(19)은 소스 및 드레인 전극(219a, 219b)를 형성한다.
제2 금속층(19)은 다층의 금속층(19a, 19b, 19c)을 포함할 수 있는데, 본 실시예에서는 제1 금속층(15)과 마찬가지로 알루미늄(Al)(19b)을 중심으로 상 하부(19a, 19c)에 몰리브덴(Mo)이 형성된 3층 구조(Mo/Al/Mo)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 상기 제2 금속층(19)을 형성할 수 있다.
상기 소스 및 드레인 전극(219a, 219b)은 비어홀(116b) 내부에 형성된 제2 투명도전층(118b) 및 콘택홀(216a, 216b) 내부에 형성된 제2 투명도전층(218a, 218b)에 각각 접촉하고, 상기 비어홀(116b) 내부에 형성된 제2 투명도전층(118b) 및 콘택홀(216a, 216b) 내부에 형성된 제2 투명도전층(218a, 218b)은 각각 비어홀(116b) 내부에 형성된 반사층(117a) 및 콘택홀(216a, 216b) 내부에 형성된 반사층(217a, 217b)에 접촉하고, 상기 비어홀(116b) 내부에 형성된 반사층(117a) 및 콘택홀(216a, 216b) 내부에 형성된 반사층(217a, 217b)은 각각 화소 전극 상의 제1 금속층(115a) 및 소스 및 드레인 영역(212a, 212b)에 접촉한다.
따라서, 본 발명은 소스 및 드레인 전극(21a, 219b)이 소스 및 드레인 영역(212a, 212b) 사이에 반사층(217a, 217b) 및 제2 투명도전층(218a, 218b)이 개재됨으로써, 소스 드레인 전극(219a, 219b) 및 소스 및 드레인 전극(219a, 219b)에 연결된 배선(미도시)을 얇게 형성할 수 있어 배선의 패턴 형성이 용이하다. 뿐만 아니라, 반사층(217a, 217b)으로 저항이 낮은 은(Ag)과 같은 물질을 사용할 경우 배선 저항을 낮출 수 있다.
도 14를 참조하면, 도 13의 구조물 상에 제4 절연층(20)을 형성하고, 광차단부(M51) 및 광투과부(M52)를 구비한 제 5 포토마스크(M5)를 이용한 제 5 마스크 공정을 실시한다.
도 15를 참조하면, 제 5 마스크 공정 결과, 화소 전극 상부층(117, 118)의 가장 자리 및 소스 및 드레인 전극(219a, 219b) 상에 화소 정의막(pixel define layer: PDL)을 형성하는 제4 절연층(20)이 형성된다.
화소 정의막은 발광 영역을 정의해주는 역할 외에, 화소 전극 상부층(117, 118)의 가장자리와 후술할 대향 전극(22) 사이의 간격을 넓혀 화소 전극 상부층(117, 118)의 가장자리 부분에서 전계가 집중되는 현상을 방지함으로써 화소 전극(114, 118, 119)과 대향 전극(22)의 단락을 방지하는 역할을 한다.
상기 제4 절연층(20)은 유기 절연막 또는 무기 절연막으로 형성될 수 있다.
도 16을 참조하면, 화소 전극 상부층(117, 118)에 유기 발광층(21a)을 포함하는 중간층(21), 및 대향 전극(22)을 형성한다.
유기 발광층(21a)은 저분자 또는 고분자 유기물이 사용될 수 있다.
유기 발광층(21a)을 저분자 유기물로 형성되는 경우, 중간층(21)은 유기 발광층(21a)을 중심으로 화소 전극(114, 118, 119)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer :HIL) 등이 적층되고, 제2 전극층(80) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
한편, 유기 발광층(21a)이 고분자 유기물로 형성되는 경우에는, 중간층(21)은 유기 발광층(21a)을 중심으로 화소 전극(114, 118, 119)의 방향으로 홀 수송층(HTL)만이 포함될 수 있다. 홀 수송층(HTL)은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 제1 전극층(50a, 50b, 50c) 상부에 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
이와 같이 유기층(21a)을 포함하는 중간층(21)은, 각 화소별로 유기 발광층(21a)의 두께나 유기 발광층(21a)을 제외한 중간층(21)에 포함된 다른 유기층(미도시)의 두께를 다르게 형성함으로써 광 공진 구조를 구현할 수 있다.
중간층(21) 상에는 공통 전극으로 대향 전극(22)이 증착된다. 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 화소 전극(114, 118, 119)은 애노드 전극으로 사용되고, 대향 전극(22)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
그리고, 대향 전극(22)은 광 공진 구조를 구현하기 위해, 반사 물질을 포함하는 반사 전극으로 구성할 수 있다. 이때 상기 대향 전극(22)은 Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al에서 선택된 하나 이상의 물질을 포함할 수 있다.
한편, 상기 도면에는 도시되지 않았지만, 대향 전극(22) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층(21a)을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 기판 11: 버퍼층
12: 반도체층 13: 제1 절연층
14: 제1 투명도전층 15: 제1 금속층
16: 제2 절연층 17: 반사층
18: 제2 투명도전층 19: 제2 금속층
20: 제4 절연층 21: 중간층
21a: 유기 발광층 22: 대향 전극
114: 117, 118: 화소 전극 212: 활성층
212a: 소스 영역 212b: 드레인 영역
212c: 채널 영역 214, 215: 게이트 전극
219a: 소스 전극 219b: 드레인 전극
312: 커패시터의 제1전극 314, 317, 318: 커패시터의 제2전극

Claims (25)

  1. 기판 상에 형성된 박막 트랜지스터의 활성층;
    상기 활성층 및 제1 절연층 상에 형성되며, 제1 투명도전층 및 제1 금속층을 포함하는 게이트 전극;
    상기 게이트 전극 상에 형성되고, 상기 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀을 구비한 제2 절연층;
    상기 콘택홀 내부에 형성된 반사층 및 제2 투명도전층;
    상기 제2 투명도전층 및 상기 제2 절연층 상에 형성되고, 제2 금속층을 포함하는 소스 및 드레인 전극;
    상기 제1 절연층 상에 형성되고, 상기 제1 투명도전층, 상기 반사층 및 상기 제2 투명도전층을 포함하는 화소 전극;
    상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 중간층; 및
    상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극;을 포함하는 유기 발광 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 반사층은 은(Ag)을 포함하는 유기 발광 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제1 투명도전층 및 제2 투명도전층은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 유기 발광 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제1 금속층 및 제2 금속층은 다층의 금속층을 포함하는 유기 발광 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제1 금속층 및 제2 금속층은 동일 물질인 유기 발광 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제1 금속층 및 제2 금속층은 알루미늄을 포함하는 유기 발광 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 화소 전극의 제1 투명도전층의 단부와, 상기 반사층 및 제2 투명도전층의 단부는 식각면이 동일하지 않은 유기 발광 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 화소 전극의 제1 투명도전층의 상부, 및 상기 반사층 측면, 및 상기 제2 절연층 하부에 상기 제1 금속층이 배치된 유기 발광 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 제1 금속층 및 상기 제2 절연층을 관통하여 형성된 비아홀을 통하여 상기 소스 및 드레인 전극 중의 하나와 연결되는 유기 발광 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 비아홀 내부에 반사층 및 제2 투명도전층이 형성된 유기 발광 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 활성층과 동일 물질을 포함하고 상기 활성층과 동일층에 형성된 제1 전극, 및 상기 제1 투명도전층을 포함하고 상기 제1 절연층 상에 형성된 제2 전극을 구비한 커패시터를 더 포함하는 유기 발광 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 커패시터의 제2 전극은, 상기 제1 투명도전층 상에 상기 반사층 및 상기 제2 투명도전층을 더 포함하는 유기 발광 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 화소 전극은 상기 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 거울인 유기 발광 디스플레이 장치.
  14. 제 1 항에 있어서,
    상기 대향 전극은 상기 유기 발광층에서 방출된 광을 반사하는 반사 거울인 유기 발광 디스플레이 장치.
  15. 제 1 항에 있어서,
    상기 화소 전극 가장자리를 둘러싸며, 상기 소스 및 드레인 전극을 덮는 화소 정의막을 더 포함하는 유기 발광 디스플레이 장치.
  16. 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층을 형성함;
    상기 활성층 상에 제1 절연층, 제1 투명도전층 및 제1 금속층을 형성하고, 상기 제1 투명도전층 및 제1 금속층을 패터닝하여 화소 전극의 기저층, 및 상기 박막 트랜지스터의 게이트 전극을 형성함;
    상기 기저층 및 게이트 전극 상에 제2 절연층, 및 유기막을 형성하고, 상기 제2 절연층을 패터닝하여 상기 기저층의 제1 투명도전층을 노출시키는 제1 개구, 상기 박막 트랜지스터의 소스 및 드레인 영역을 노출시키는 콘택홀을 형성함;
    상기 제1 개구 및 콘택홀과, 상기 제1 개구 및 콘택홀 형성 시 상기 제2 절연층 상에 잔존하는 상기 유기막 위에 반사층 및 제2 투명도전층을 형성한 후, 상기 유기막을 제거함; 및
    상기 제1 개구 및 상기 콘택홀 상에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 소스 및 드레인 전극을 형성함;을 포함하는 유기 발광 디스플레이 장치의 제조 방법.
  17. 제 16 항에 있어서,
    게이트 전극 형성 후, 상기 게이트 전극을 마스크로 하여 상기 소스 및 드레인 영역에 이온 불순물을 도핑하는 유기 발광 디스플레이 장치의 제조방법.
  18. 제 16 항에 있어서,
    상기 제1 개구 및 콘택홀을 형성하는 공정은, 상기 제2 절연층에 상기 제1 개구 및 콘택홀을 형성하는 제1 식각 공정, 및 상기 제1 개구에 노출된 상기 화소 전극 기저층의 제1 금속층을 제거하는 제2 식각 공정을 포함하는 유기 발광 디스플레이 장치의 제조방법.
  19. 제 16 항에 있어서,
    상기 제1 개구 및 콘택홀 형성 시, 상기 기저층의 제1 금속층 및 상기 제2 절연층을 관통하는 비아홀을 형성하는 것을 더 포함하는 유기 발광 디스플레이 장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 비아홀 내부에 상기 반사층 및 제2 투명도전층이 형성되는 유기 발광 디스플레이 장치의 제조방법.
  21. 제 19 항에 있어서, 상기 소스 및 드레인 전극은 상기 콘택홀 및 상기 비아홀 상에 동시에 형성되는 유기 발광 디스플레이 장치의 제조방법.
  22. 제 16 항에 있어서,
    상기 소스 및 드레인 전극 형성 후, 상기 화소 전극 상부층을 노출시키고, 상기 소스 및 드레인 전극을 덮는 제4 절연층을 형성하는 유기 발광 디스플레이 장치의 제조 방법.
  23. 제 22 항에 있어서,
    상기 제4 절연층은 마스크 공정으로 형성되는 유기 발광 디스플레이 장치의 제조 방법.
  24. 제 16 항에 있어서,
    상기 활성층 형성 시, 상기 활성층과 동일 물질로 동일층에 커패시터 제1 전극을 형성하고, 상기 게이트 전극 형성 시, 상기 제1 투명도전층으로 커패시터 제2 전극을 형성하는 유기 발광 디스플레이 장치의 제조 방법.
  25. 제 24 항에 있어서,
    상기 커패시터 제1 투명도전층 상에 상기 반사층, 제2 투명도전층 및 상기 제2 금속층을 더 형성하는 유기 발광 디스플레이 장치의 제조방법.
KR1020100057566A 2010-06-17 2010-06-17 유기 발광 디스플레이 장치 및 그 제조 방법 KR101234230B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100057566A KR101234230B1 (ko) 2010-06-17 2010-06-17 유기 발광 디스플레이 장치 및 그 제조 방법
US13/080,405 US8586984B2 (en) 2010-06-17 2011-04-05 Organic light-emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057566A KR101234230B1 (ko) 2010-06-17 2010-06-17 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110137561A KR20110137561A (ko) 2011-12-23
KR101234230B1 true KR101234230B1 (ko) 2013-02-18

Family

ID=45327851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100057566A KR101234230B1 (ko) 2010-06-17 2010-06-17 유기 발광 디스플레이 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8586984B2 (ko)
KR (1) KR101234230B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821167B1 (ko) * 2011-08-30 2018-01-24 삼성디스플레이 주식회사 반사 구조를 갖는 전극을 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101960710B1 (ko) * 2012-05-29 2019-03-25 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101928582B1 (ko) * 2012-07-25 2018-12-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
KR20140134565A (ko) * 2013-05-14 2014-11-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102078356B1 (ko) * 2013-05-16 2020-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102116493B1 (ko) * 2013-05-23 2020-06-08 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
CN104576542B (zh) * 2015-01-26 2018-12-18 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102457596B1 (ko) * 2015-11-02 2022-10-21 삼성디스플레이 주식회사 발광 표시 장치의 제조 방법
KR102491873B1 (ko) * 2015-11-03 2023-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102581258B1 (ko) * 2016-06-10 2023-09-22 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법
US10615194B2 (en) * 2017-06-05 2020-04-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrates, manufacturing methods thereof, and liquid crystal display (LCD) panels
KR102649295B1 (ko) * 2018-05-02 2024-03-18 삼성전자주식회사 광전자 소자 및 이를 포함하는 이미지 센서와 전자 장치
US20230112543A1 (en) * 2020-03-02 2023-04-13 Sharp Kabushiki Kaisha Display device and production method therefor
CN112366040B (zh) * 2020-11-10 2022-06-07 安徽熙泰智能科技有限公司 一种侧壁保护工艺制备高精度银电极的方法
KR20220063863A (ko) * 2020-11-10 2022-05-18 삼성디스플레이 주식회사 디스플레이 장치
CN113437120B (zh) * 2021-06-11 2022-08-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050070908A (ko) * 2003-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 상부발광형 유기전계발광 소자 및 그 제조방법
KR20060001746A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 형성 방법
KR100943187B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20110052950A (ko) * 2009-11-13 2011-05-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889774B2 (en) 2004-03-05 2011-02-15 The Trustees Of Princeton University Organic polariton laser
TWI282699B (en) 2005-03-14 2007-06-11 Au Optronics Corp Method of fabrication organic light emitting diode display
KR100792300B1 (ko) 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
KR100739574B1 (ko) 2005-12-20 2007-07-16 삼성에스디아이 주식회사 유기 발광 표시장치 및 이의 제조 방법
KR101189137B1 (ko) 2005-12-26 2012-10-10 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
TW200803606A (en) 2006-06-13 2008-01-01 Itc Inc Ltd The fabrication of full color OLED panel using micro-cavity structure
US8320982B2 (en) 2006-12-27 2012-11-27 Valencell, Inc. Multi-wavelength optical devices and methods of using same
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
KR20120039946A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050070908A (ko) * 2003-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 상부발광형 유기전계발광 소자 및 그 제조방법
KR20060001746A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 형성 방법
KR100943187B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20110052950A (ko) * 2009-11-13 2011-05-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20110137561A (ko) 2011-12-23
US8586984B2 (en) 2013-11-19
US20110309339A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
KR101234230B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101777246B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR100875101B1 (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
KR101714026B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101746617B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9012890B2 (en) Organic light-emitting display device and manufacturing method of the same
KR101372852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7928439B2 (en) Thin film transistor, organic light emitting display device including the same, and method of manufacturing the organic light emitting display device
US8558239B2 (en) Organic light emitting display device and manufacturing method thereof
US8659021B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101692954B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US8445915B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101797095B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20120097967A1 (en) Organic light-emitting display device and method of manufacturing the same
KR102015873B1 (ko) 표시장치용 백플레인 및 그의 제조 방법
KR102075529B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR102000709B1 (ko) 디스플레이 패널의 제조방법
TW201320430A (zh) 薄膜電晶體陣列基板、包含其之有機發光顯示器以及其製造方法
KR101960710B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR100964222B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 유기발광 표시장치및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8