KR100807560B1 - 유기전계발광표시장치 및 그의 제조방법 - Google Patents

유기전계발광표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100807560B1
KR100807560B1 KR1020060119898A KR20060119898A KR100807560B1 KR 100807560 B1 KR100807560 B1 KR 100807560B1 KR 1020060119898 A KR1020060119898 A KR 1020060119898A KR 20060119898 A KR20060119898 A KR 20060119898A KR 100807560 B1 KR100807560 B1 KR 100807560B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
layer
pixel
electrode
opening
Prior art date
Application number
KR1020060119898A
Other languages
English (en)
Inventor
권정현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060119898A priority Critical patent/KR100807560B1/ko
Priority to US11/905,380 priority patent/US7939820B2/en
Application granted granted Critical
Publication of KR100807560B1 publication Critical patent/KR100807560B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제1화소전극을 형성하고, 제1화소전극의 상부에 개구부를 구비하는 화소정의막을 형성하고, 새도우 마스크를 마스크로 하여 상기 개구부내에 제2화소전극 및 제3화소전극을 형성함으로써, 제2화소전극의 패터닝 공정을 배제하기 위한 유기전계발광표시장치 및 그의 제조방법에 관한 것으로, 기판; 상기 기판상에 위치하는 제1화소전극; 상기 제1화소전극의 일부를 노출시키는 개구부를 구비하는 화소정의막; 상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제2화소전극; 상기 제2화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제3화소전극; 상기 제3화소전극 상에 위치하며, 발광층을 포함하는 유기막층; 및 상기 유기막층의 상부에 위치하는 대향전극을 포함하는 유기전계발광표시장치를 제공한다.
Figure R1020060119898
유기전계발광표시장치, 새도우 마스크

Description

유기전계발광표시장치 및 그의 제조방법 {Organic Light Emitting Diode Display and method for fabricating of the same}
도 1 은 종래의 유기전계발광표시장치의 제조방법을 설명한 단면도,
도 2는 유기전계발광표시장치의 단위화소를 나타낸 평면도,
도 3a 내지 3e는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법을 나타내는 단면도이다.
<도면 주요부분에 대한 부호의 설명>
200 : 기판 210 : 버퍼층
220a : 소오스영역 220b : 드레인영역
221 : 채널영역 230 : 게이트절연막
231 : 게이트전극 240 : 층간절연막
150a : 소오스전극 150b : 드레인전극
260 : 무기막 270 : 유기막
281 : 제1화소전극 282 : 제2화소전극
283 : 제3화소전극 290 : 화소정의막
293 : 유기막층 294 : 대향전극
본 발명은 유기전계발광표시장치 및 그의 제조방법에 관한 것으로, 보다 구체적으로 제1화소전극을 형성하고, 제1화소전극의 상부에 개구부를 구비하는 화소정의막을 형성하고, 새도우 마스크를 마스크로 하여 상기 개구부내에 제2화소전극 및 제3화소전극을 형성함으로써, 제2화소전극의 패터닝 공정을 배제하기 위한 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
일반적으로, 유기전계발광소자는 ITO와 같은 투명전극인 제 1 전극(anode)과 일함수가 낮은 금속(Ca, Li, Al 등)을 사용한 제 2 전극(cathode) 사이에 유기박막층이 있는 구조로 구성된다. 이러한 유기전계발광소자에 순방향의 전압을 인가하면, 양극과 음극에서 각각 정공(hole)과 전자(electron)는 결합하여 엑시톤(exciton)을 형성하고, 엑시톤이 발광 재결합하여 전기 발광 현상을 일으킨다.
상기 제 1 전극은 반사형 즉, 빛을 반사하도록 형성하고 상기 제 2 전극은 투과형 즉, 빛을 투과하도록 형성함으로써, 상기 유기 박막층으로부터 방출되는 빛을 상기 제 2 전극방향으로 방출시키는 유기전계발광소자를 제조할 수 있다.
도 1 은 종래의 유기전계발광표시장치의 제조방법을 설명한 단면도이다.
도 1을 참조하면, 기판(100)상에 형성된 버퍼층(110), 상기 버퍼층(110) 상 에 형성된 소오스/드레인 영역(120a, 120b) 및 채널영역(121)으로 이루어지는 반도체층과, 게이트 절연막(130) 상에 형성된 게이트 전극(131)과, 층간 절연막 상에 형성되어, 콘택홀을 통해 각각 소오스/드레인영역(120a, 120b)과 전기적으로 연결되는 소오스/드레인 전극(150a, 150b)을 구비한다.
한편, 상기 기판(100) 상에는 유기전계발광소자가 형성된다. 상기 유기전계발광소자는 박막트랜지스터 상부에 형성되어 있는 보호막(160) 및 평탄화막(170) 상에 형성되어, 비어홀을 통해 상기 드레인 전극(150b)과 전기적으로 연결되는 애노드로서의 제 1 전극(180)과 화소정의막(190) 상의 개구부를 통해 노출된 제 1 전극(180) 상에 형성된 유기막층(191) 및 상기 유기막층(191)상에 형성된 제 2 전극(192)을 구비한다.
이때, 상기 제 1 전극(180)은 ITO(indium tin oxide)막(180a)을 형성하고, 상기 ITO막(180a)의 상부에 Ag막(180b)을 차례로 형성한다. 또한, 상기 Ag막(180b)의 상부에 ITO(indium tin oxide)막(180c)을 차례로 형성하고, 이어서, 상기 ITO막(180c) 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 ITO막/Ag막/ITO막의 적층구조로 형성된 상기 제 1 전극막을 식각한다. 이로써 상기 ITO막, Ag막 및 ITO막이 차례로 적층된 제 1 전극(180)을 형성하게 된다. 그 후 상기 포토레지스트 패턴을 스트립 용액을 사용하여 제거하고 이후 상기 제 1 전극이 형성된 기판을 세정한다.
이때, 식각 공정은 일반적으로 사용되는 습식 식각 또는 건식 식각 방법이 가능하다. 습식 식각의 경우 식각 하고자 하는 영역을 H3PO4, CH3COOH, HNO3, H2SO4 등의 산 용액 혹은 산 용액의 혼합액을 도포 또는 분사하여 원하는 패턴을 얻고, 상기 식각 이후의 세정 및 스트립 공정에서도 강 염기성의 약액이 요구된다.
상기 식각, 세정 및 스트립 공정에서 사용되는 강산 및 강염기성 화학 물질은 화소 전극(110)으로 사용되는 상기 ITO막(180a)과 상기 Ag막(180b)에 직접적으로 콘택되어, 상기 ITO막(180a)과 상기 Ag막(180b) 간의 계면에서 Ag의 산화로 금속 산화막층(110c)이 형성되어 하부 ITO와 Ag의 접착력이 약화되어 공정시에 하부 ITO로부터 Ag막이 뜯겨져 나가는 막뜯김(peel-off)이 일어나는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 제2화소전극의 패터닝 공정을 배제하여 제1화소전극과 제2화소전극 간의 계면에 제2화소전극의 산화로 형성되는 금속 산화막층이 발생되지 않고, 따라서, 종래의 금속산화막층에 의하여 제1화소전극과 제2화소전극간의 접착력이 약화되는 문제점을 해결하여, 막뜯김을 방지하는 유기전계발광표시장치 및 그의 제조방법을 제공하는데 목적이 있다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은 기판; 상기 기판상에 위치하는 제1화소전극; 상기 제1화소전극의 일부를 노출시키는 개구부를 구비하는 화소정의막; 상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제2화소전극; 상기 제2화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제3화소전극; 상기 제3화소전극 상에 위치하며, 발광층을 포함하는 유기막층; 및 상기 유기막층의 상부에 위치하는 대향전극을 포함하는 유기전계발광표시장치를 제공한다.
또한, 본 발명은 기판; 상기 기판상에 소오스/드레인 영역을 구비하는 반도체층 및 상기 반도체층과 전기적으로 연결되는 소오스/드레인 전극을 구비하는 박막트랜지스터; 상기 소오스/드레인 전극 중 어느 하나에 연결되는 제1화소전극; 상기 제1화소전극의 일부를 노출시키는 개구부를 구비하는 화소정의막; 상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제2화소전극; 상기 제2화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제3화소전극; 상기 제3화소전극 상에 위치하며, 발광층을 포함하는 유기막층; 및 상기 유기막층의 상부에 위치하는 대향전극을 포함하는 유기전계발광표시장치를 제공한다.
또한, 본 발명은 절연기판을 제공하고, 상기 절연기판 상부에 반도체층, 게이트 전극 및 소오스/드레인전극을 포함하는 박막트랜지스터를 형성하고, 상기 박막트랜지스터를 포함하는 기판 전면에 보호막을 형성하고, 상기 보호막을 식각하여 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀을 형성하고, 상기 보호막의 상부에 위치하고, 상기 콘택홀을 통하여 상기 소오스/드레인 전극 중 어느 하나에 연결되는 제1화소전극을 형성하고, 상기 제1화소전극 상에 제1화소전극의 일부를 노출시키는 개구부를 구비하는화소정의막을 형성하고, 상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제2화소전극을 형성하고, 상기 제2화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제3화소전극을 형성하는 것을 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
또한, 본 발명은 상기 제2화소전극 및 제3화소전극을 형성하는 것은 새도우 마스크를 마스크로 하여 화소정의막의 개구부 내에 형성하고, 상기 새도우 마스크는 상기 화소정의막의 개구부를 형성하기 위해 사용된 마스크와 동일한 것을 특징으로 하는 유기전계발광표시장치의 제조방법을 제공한다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 유기전계발광표시장치의 단위화소를 나타낸 평면도이다.
도면을 참조하면, 하나의 단위화소에는 스위칭 트랜지스터(Tr1)와 구동 트랜지스터(Tr2), 커패시터(14), 유기발광 다이오드(18)가 형성되어 신호에 따라 빛이 방출된다. 또한 게이트 라인(3)과 데이터 라인(1) 및 전원공급 라인(5)이 각 소자 들에 연결된다.
상기 스위칭 트랜지스터(Tr1)는 게이트 라인(3)에 인가되는 스캔 신호에 의해 구동되며, 데이터 라인(1)에 인가되는 데이터 신호를 구동 트랜지스터(Tr2)로 전달하는 역할을 한다.
상기 구동 트랜지스터(Tr2)는 상기 스위칭 트랜지스터(Tr1)로부터 전달된 데이터 신호와 전원공급 라인(5)으로부터 전달된 신호, 즉 게이트와 소스간의 전압차에 의해 유기발광 다이오드(18)를 통해 흐르는 전류량을 결정한다.
또한 상기 커패시터(14)는 상기 스위칭 트랜지스터(Tr1)를 통해 전달된 데이터 신호를 한 프레임 동안 저장하는 역할을 한다.
도 3a 내지 3e는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법을 나타내는 단면도이다.
도 3a를 참조하면, 투명절연기판(200)의 전면에 실리콘산화물을 플라즈마-강화 화학기상증착(plasma-enhanced chemical vapor deposition, PECVD)방법으로 소정 두께의 버퍼층(210)을 형성한다. 이때, 상기 버퍼층(210)은 후속 공정으로 형성되는 비정질실리콘층의 결정화 공정 시 상기 투명절연기판(200) 내의 불순물이 확산되는 것을 방지한다.
상기 버퍼층(210) 상부에 반도체층인 비정질실리콘층(도시안됨)을 소정두께 증착한다. 이어서, 상기 비정질실리콘층을 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Metal Induced Lateral Crystallization)법 등을 사용하여 결정화하고, 사 진식각공정으로 패터닝하여 단위 화소 내의 반도체층 패턴을 형성한다.
상기 반도체층패턴을 포함하는 기판 전면에 게이트 절연막(230)을 형성한다. 이때, 상기 게이트절연막(230)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 이들의 이중층으로 형성할 수 있다.
상기 게이트 절연막(230) 상의 상기 반도체층 패턴의 채널영역(221)과 대응되는 일정영역에 게이트 전극(231)을 형성한다. 상기 게이트 전극(231)은 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo-alloy)으로 이루어진 군에서 선택되는 하나로 형성할 수 있다.
그 다음, 상기 게이트전극(231)을 이온주입마스크로 사용하여 상기 반도체층패턴(220)에 불순물을 이온주입하여 소오스/드레인영역(220a 220b)을 형성한다. 이때, 상기 이온주입공정은 n+ 또는 p+ 불순물을 도펀트로 이용하여 실시된다.
다음으로, 전체표면 상부에 소정 두께의 층간절연막(240)을 형성한다. 이때, 상기 층간절연막(240)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 이들의 이중층으로 형성할 수 있다.
그 다음, 사진식각공정으로 상기 층간절연막(240) 및 게이트절연막(230)을 식각하여 상기 소오스/드레인영역(220a, 220b)을 노출시키는 콘택홀을 형성한다.
다음, 상기 콘택홀을 포함한 전체표면 상부에 소오스/드레인 전극물질을 형성하고, 사진식각공정으로 상기 소오스/드레인 전극물질을 식각하여 상기 소오스/드레인영역(220a, 220b)에 접속되는 소오스/드레인전극(250a, 250b)을 형성한다. 이때, 상기 소오스/드레인 전극(250a, 250b)을 형성함에 있어, 상기 소오스/드레인 전극 물질로는 Mo, W, MoW, AlNd, Ti, Al, Al 합금, Ag 또는 Ag 합금 등으로 이루어진 군에서 선택되는 하나의 물질로 단일층으로 형성하거나, 배선 저항을 줄이기 위해 저저항물질인 Mo, Al 또는 Ag의 2층 구조 또는 그 이상의 다중막 구조, 즉, Mo/Al/Mo, MoW/Al-Nd/MoW, Ti/Al/Ti, Mo/Ag/Mo 또는 Mo/Ag-합금/Mo 등으로 이루어진 군에서 선택되는 하나의 적층구조로 형성한다.
상기 소오스/드레인 전극(250a, 250b) 상부에는 절연막이 위치하고, 상기 절연막은 무기막(260), 유기막(270) 또는 그들의 이중층일 수 있다. 또한, 상기 절연막 내의 비아홀을 통하여 연결되는 제1화소전극(281)이 상기 절연막 상에 위치한다.
상기 제1화소전극(281)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), TO(Tin Oxide) 또는 ZnO(Zinc Oxide)로 이루어지는 군에서 선택되는 하나로 형성할 수 있다. 이때, 상기 제1화소전극(281)은 1000Å 이상의 단일막으로 형성할 수 있으며, 바람직하게는 50 내지 100Å의 두께를 지니도록 형성할 수 있다. 상기 제1화소전극(281)의 두께가 50Å이하일 경우 균일도 확보가 어렵고, 100Å 이상일 경우 제1화소전극 자체 스트레스 때문에 접착력이 약화된다.
이어서, 인산, 질산, 염산, 초산 또는 그 혼산으로 이루어진 에천트(etchant)를 이용한 습식식각을 사용하여 상기 제1화소전극을 식각을 할 수 있다. 본 발명에서는 상기 제1화소전극만을 형성한 상태에서 식각되므로 상기 습식식각 공정 시 사용되는 전해질 용액에 제1화소전극이 노출되어도 갈바닉 현상은 발생 하지 않는다.
상기 갈바닉 부식 현상은 갈바닉 효과에 의한 것으로, 갈바닉(Galvanic) 효과는 다른 종류의 두 금속이 가까이 있을 때 그 두 금속의 전위차로 전압이 발생하여 전류가 흐르며 전기가 발생하는 현상을 의미한다. 이와 같이 전기적으로 접촉하고 있는 서로 다른 금속은 계면에서의 일함수의 차이에 의해 활성이 큰(낮은 전위의) 금속이 양극으로 작용하고, 상대적으로 활성이 낮은(높은 전위의) 금속이 음극으로 작용하게 된다. 이때, 상기 두 금속이 부식성 용액에 노출될 때 상기 금속간의 전위차로 인해 양 금속에서 부식이 발생하게 되면 이를 갈바닉 부식(Galvanic Corrosion)이라고 하며, 활성이 큰 양극은 단독으로 존재할 때보다 빠른 속도로 부식되고, 활성이 낮은 음극은 느린 속도로 부식이 진행된다.
상기한 바와 같은 갈바닉 부식 효과는 종래의 유기전계발광소자에 있어서, 전극 간의 콘택저항을 상승시켜 불안정한 저항 산포로 나타났으나, 본 발명에서는 제1화소전극만을 형성한 후 식각되므로 상기 습식식각 공정시 사용되는 전해질 용액에 제1화소전극만이 노출되어도 갈바닉 현상은 발생하지 않는다.
이어서, 도 3b를 참조하면, 상기 제1화소전극(281) 상에 화소정의막(pixel defined layer; 290)을 형성한다. 이어서, 상기 화소정의막 상에 포토레지스트막(미도시)을 형성하고, 상기 포토레지스트막을 새도우 마스크(291a)를 사용하여 노광 및 현상함으로써, 포토레지스트패턴(292)을 형성한다.
이어서, 도 3c를 참조하면, 상기 포토레지스트 패턴(292)을 마스크로 하여 상기 화소정의막(290) 내에 상기 제1화소전극(281)의 소정영역을 노출시키고, 발광 영역을 정의하는 개구부(290a)를 형성한다. 상기 화소정의막(290)은 BCB(benzocyclobutene), 아크릴계 포토레지스트, 페놀계 포토레지스트 또는 폴리이미드계 포토레지스트로 이루어진 군에서 선택되는 하나로 형성할 수 있다.
이어서, 도 3d를 참조하면, 새도우 마스크(291b)를 마스크로 하여, 상기 화소정의막(290)의 개구부(290a)에 의하여 노출된 제1화소전극(281)의 상부에 위치하고, 상기 화소정의막의 개구부(290a) 내에 위치하는 제2화소전극(282)을 형성한다.
상기 제2화소전극(282)은 Al, Al 합금, Ag 또는 Ag 합금 등으로 이루어진 군에서 선택되는 하나의 물질을 이용하여 형성할 수 있으며, 이때, 제2화소전극(282)의 두께는 900∼2000Å으로 형성할 수 있다. 두께가 900Å 이하인 경우 빛의 일부가 투과하게 되며, 1000Å 정도가 빛이 투과하지 않는 최소의 두께이다. 또한, 2000Å 이상일 경우 원가 측면이나 공정 시간 등에서 바람직하지 않다.
이때, 상기 제2화소전극(282)은 광 반사 역할을 하여 휘도와 광 효율을 증가시킬 수 있다.
이어서, 상기 새도우 마스크(291b)를 마스크로 하여, 상기 제2화소전극(282)의 상부에 위치하고, 상기 화소정의막의 개구부(290a) 내에 위치하는 제3화소전극(283)을 형성한다.
상기 제3화소전극(283)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), TO(Tin Oxide) 또는 ZnO(Zinc Oxide)로 이루어지는 군에서 선택되는 하나로 형성할 수 있다. 이때, 상기 제3화소전극(283)의 두께는 50∼100Å으로 형성한다. 상기 제3화소전극(283)의 두께가 50Å이하일 경우 박막의 균일도를 보장할 수 없으며, 100 Å이상일 경우 간섭효과로 인하여 블루 영역에서 특히 반사율이 10%∼15% 이상 낮아지게 된다.
이때, 상기 제2화소전극(282) 및 제3화소전극(283)을 형성하는 것은 물리기상증착법 등에 의하여 형성할 수 있다.
상기 물리 기상 증착(이하, PVD라 함)법은 원하는 박막 물질의 기판이나 덩어리에 에너지를 가하여 운동 에너지를 가지는 해당물질이 물리적으로 분리되어 다른 기판에 쌓이게 하여 박막층이 만들어지게 하는 방법으로써, 스퍼터링(sputtering)법 및 증발(evaporation)법으로 나눌 수 있다.
상기 스퍼터링법은 고 에너지의 입자를 원하는 박막과 동질인 물질로 이루어진 기판에 충돌시켜 그곳으로부터 원자와 분자가 떨어져 나와 박막을 만드는 방법을 말하며, 상기 증발법은 진공으로 된 용기 내에서 증착하고자 하는 물질을 가열하여 증기압을 상승시켜 기판 위에 증착되게 하는 방법이다. 상기한 PVD법을 이용하여 상기 제2화소전극 및 제3화소전극을 형성할 수 있다.
상기 제2화소전극 및 제3화소전극을 형성함에 있어서, 상기 새도우 마스크(291b)는 화소정의막의 개구부를 형성하기 위해 사용된 동일한 새도우 마스크(291a)를 사용하여 형성할 수 있다.
즉, 상기 새도우 마스크(291a)를 마스크로 하여, 상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부 및 상기 화소정의막의 개구부 내에 위치하는 제2화소전극을 형성하고, 또한, 상기 제2화소전극의 상부 및 상기 화소정의막의 개구부 내에 위치하는 제3화소전극을 형성함으로써, 제2화소전극 및 제3화소전극을 형성하기 위한 별도의 새도우 마스크(291b)를 사용하지 않을 수 있다.
상기와 같은 본 발명의 유기전계발광표시장치는 제1화소전극을 형성한 후 제1화소전극의 상부에 화소정의막을 형성하고, 또한, 상기 화소정의막 상에 제1화소전극의 일정영역을 노출시키고, 새도우 마스크를 사용하여, 상기 제1화소전극의 일정영역을 노출시키는 개구부 내에 제2화소전극 및 제3화소전극을 형성한다. 따라서, 본 발명의 유기전계발광표시장치는 화소전극을 패터닝하는 공정, 즉, 제1화소전극, 제2화소전극 및 제3화소전극을 형성한 후 이를 포토레지스트 패턴을 이용하여 식각함으로써 화소전극을 형성하는 공정을 배제하므로, 종래의 유기전계발광표시장치와 같이 제2화소전극이 식각, 스트립공정 및 세정공정 등에서 사용되는 강산 및 강염기성 화학 물질 등에 의해 노출되지 않게 되고, 따라서, 제1화소전극과 제2화소전극 간의 계면에 제2화소전극의 산화로 형성되는 금속 산화막층이 발생되지 않고, 따라서, 종래의 금속산화막층에 의하여 제1화소전극과 제2화소전극간의 접착력이 약화되는 문제점을 해결하여, 막뜯김을 방지할 수 있다.
이어서, 도 3e를 참조하면, 상기 제3화소전극(283) 상에 위치하며, 발광층을 포함하는 유기막층(293)을 형성하고, 이어서, 상기 유기막층(293) 상에 대향전극(294)을 형성한다.
상기 유기막층(293)은 발광층을 포함하며 그 외에 홀주입층, 홀수송층, 전자수송층 및 전자주입층 중 어느 하나 이상의 층을 추가로 포함할 수 있다.
상기 홀 수송층을 형성하는 홀 수송성 물질로는 N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘{N,N'-di(naphthalene-1-yl)-N,N'-diphenyl-benzidine:α-NPB}, N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민(TPD) 등을 사용할 수 있다. 그리고 홀수송층의 막두께는 10 내지 50nm 범위로 형성할 수 있다. 상기 홀수송층의 두께 범위를 벗어나는 경우에는 홀 주입 특성이 저하되므로 바람직하지 못하다.
이러한 홀수송층에는 홀수송성 물질이외에 전자-홀 결합에 대하여 발광할 수 있는 도펀트를 부가할 수 있으며, 이러한 도펀트로는 4-(디시아노메틸렌)-2-터트-부틸-6-(1,1,7,7-테트라메틸줄로리딜-9-에닐)-4H-피란(4-(dicyanomethylene)-2-t-butyl-6-(1,1,7,7-tetramethyljulolidyl-9-enyl)-4H-pyran: DCJTB), 쿠마린6(Coumarin 6), 루브레네(Rubrene), DCM, DCJTB, 페닐렌(Perylene), 퀴나크리돈(Quinacridone) 등을 이용하며, 그 함량은 홀수송층 형성용 물질 총중량에 대하여 0.1 내지 5중량%를 사용한다. 이와 같이 홀수송층 형성시 도펀트를 부가하면, 발광색을 도펀트 종류 및 함량에 따라 조절가능하며, 홀수송층의 열적 안정성을 개선하여 소자의 수명을 향상시키는 잇점이 있다.
또한, 상기 홀주입층은 스타버스트(starbust) 아민계 화합물을 이용하여 형성할 수 있으며, 홀 주입층의 두께는 30 내지 100nm로 형성할 수 있다. 상기 홀주입층의 두께 범위를 벗어나는 경우에는 홀 주입 특성이 불량하므로 바람직하지 못하다. 상기 홀주입층을 통하여 대향전극과 홀수송층간의 접촉저항을 감소시키고, 애노드전극의 홀 수송능력이 향상시켜 소자의 특성이 전반적으로 개선되는 효과를 얻을 수 있다.
본 발명의 발광층의 형성재료는 특별히 제한되지는 않으며, 구체적인 예로서 CBP(4,4'-bis(carbazol-9-yl)-biphenyl)을 들 수 있다.
본 발명의 발광층은 상술한 홀수송층과 마찬가지로 전자-홀 결합에 대하여 발광할 수 있는 도펀트를 더 함유할 수 있으며, 이때, 도펀트 종류 및 함량은 홀수송층의 경우와 거의 동일한 수준이며, 상기 발광층의 막두께는 10 내지 40 nm 범위인 것이 바람직하다.
상기 전자수송층을 형성하는 전자수송성 물질로는 트리스(8-퀴놀리놀라토)-알루미늄(tris(8-quinolinolate)-aluminium: Alq 3 ), Almq 3 을 이용하며, 상술한 홀수송층과 마찬가지로 전자-홀 결합에 대하여 발광할 수 있는 도펀트를 더 함유하기도 한다. 이때, 도펀트 종류 및 함량은 홀수송층의 경우와 거의 동일한 수준이며, 상기 전자수송층의 막두께는 30 내지 100nm 범위로 할 수 있다. 상기 전자수송층의 두께 범위를 벗어나는 경우에는 효율 저하 및 구동전압이 상승하여 바람직하지 못하다.
상기 발광층과 전자수송층 사이에는 홀 장벽층(HBL)이 더 형성될 수 있다. 여기에서 홀 장벽층은 인광발광물질에서 형성되는 엑시톤이 전자수송층으로 이동되는것을 막아주거나 홀이 전자수송층으로 이동되는것을 막아주는 역할을 하는 것으로, 상기 홀 장벽층 형성 재료로서 BAlq를 사용할 수 있다.
상기 전자주입층은 LiF로 이루어진 물질로 형성할 수 있으며, 이의 두께는 0.1 내지 10nm 범위로 형성할 수 있다. 상기 전자주입층층의 두께범위를 벗어나는 경우에는 구동전압이 상승하여 바람직하지 못하다.
상기 유기막층 상부에 형성된 대향전극(294)은 반투과 캐소드형 또는 반투과 캐소드 형성 후 투과형 캐소드형를 적층한 구조로 구성되며, 상기 반투과 캐소드형은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 Mg 합금을 이용하여 이를 5 내지 30nm의 두께로 얇게 형성하여 구성할 수 있으며, 상기 반투과 캐소드 형성후 투과형 캐소드형을 구성하는 방법은 일 함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 Mg 합금을 이용하여 반투과형 캐소드를 형성한 후 저저항 특성을 갖는 ITO, IZO(Indium Zinc Oxide)등을 이용한 막을 추가적으로 형성하여 만든다. 이때, 반투과 캐소드의 두께가 5nm미만인 경우에는 저전압에서 전자주입을 못하고 만약 반투과 캐소드의 두께가 30nm 이상인 경우에는 경우에는 투과율이 현저하게 떨어져 바람직하지 못하다. 또한 반투과 캐소드와 투과형 캐소드를 합친 총두께는 10 내지 400nm의 두께가 적당하다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명에 따른 유기전계발광표시장치는 새도우 마스크를 사용하여, 제1화소전극의 일정영역을 노출시키는 화소정의막의 개구부 내에 제2화소전극 및 제3화소전극을 형성함으로써, 제2화소전극이 식각, 스트립공정 및 세정공정 등에서 사용되는 강산 및 강염기성 화학 물질 등에 의해 노출되지 않는 효과가 있다.
또한, 본 발명에 따른 유기전계발광표시장치는 제1화소전극과 제2화소전극 간의 계면에 제2화소전극의 산화로 형성되는 금속 산화막층이 발생되지 않고, 따라서, 종래의 금속산화막층에 의하여 제1화소전극과 제2화소전극간의 접착력이 약화되는 문제점을 해결하여, 막뜯김을 방지할 수 있는 효과가 있다.

Claims (16)

  1. 기판;
    상기 기판상에 위치하는 제1화소전극;
    상기 제1화소전극의 일부를 노출시키는 개구부를 구비하는 화소정의막;
    상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제2화소전극;
    상기 제2화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제3화소전극;
    상기 제3화소전극 상에 위치하며, 발광층을 포함하는 유기막층; 및
    상기 유기막층의 상부에 위치하는 대향전극을 포함하는 유기전계발광표시장치.
  2. 제 1 항에 있어서,
    상기 제1화소전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), TO(Tin Oxide) 및 ZnO(Zinc Oxide)로 이루어지는 군에서 선택되는 하나의 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  3. 제 1 항에 있어서,
    상기 제2화소전극은 Al, Al 합금, Ag 및 Ag 합금으로 이루어진 군에서 선택 되는 하나의 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  4. 제 1 항에 있어서,
    상기 제3화소전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), TO(Tin Oxide) 및 ZnO(Zinc Oxide)로 이루어지는 군에서 선택되는 하나의 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1화소전극은 50∼100Å의 두께인 것 특징으로 하는 유기전계발광표시장치.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 제2화소전극은 900∼2000Å의 두께인 것을 특징으로 하는 유기전계발광표시장치.
  7. 제 1 항 또는 제 4 항에 있어서,
    상기 제3화소전극은 50∼100Å의 두께인 것을 특징으로 하는 유기전계발광표시장치.
  8. 제 1 항에 있어서,
    상기 화소정의막은 BCB(benzocyclobutene), 아크릴계 포토레지스트, 페놀계 포토레지스트 및 폴리이미드계 포토레지스트로 이루어진 군에서 선택되는 하나로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  9. 기판;
    상기 기판상에 위치하고, 소오스/드레인 영역을 구비하는 반도체층 및 상기 반도체층과 전기적으로 연결되는 소오스/드레인 전극을 구비하는 박막트랜지스터;
    상기 소오스/드레인 전극 중 어느 하나에 연결되는 제1화소전극;
    상기 제1화소전극의 일부를 노출시키는 개구부를 구비하는 화소정의막;
    상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제2화소전극;
    상기 제2화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제3화소전극;
    상기 제3화소전극 상에 위치하며, 발광층을 포함하는 유기막층; 및
    상기 유기막층의 상부에 위치하는 대향전극을 포함하는 유기전계발광표시장치.
  10. 제 9 항에 있어서,
    상기 제1화소전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), TO(Tin Oxide) 및 ZnO(Zinc Oxide)로 이루어지는 군에서 선택되는 하나의 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  11. 제 9 항에 있어서,
    상기 제2화소전극은 Al, Al 합금, Ag 또는 Ag 합금으로 이루어진 군에서 선택되는 하나의 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  12. 제 9 항에 있어서,
    상기 제3화소전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), TO(Tin Oxide) 및 ZnO(Zinc Oxide)로 이루어지는 군에서 선택되는 하나의 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  13. 제 9 항에 있어서,
    상기 화소정의막은 BCB(benzocyclobutene), 아크릴계 포토레지스트, 페놀계 포토레지스트 및 폴리이미드계 포토레지스트로 이루어진 군에서 선택되는 하나로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  14. 기판을 제공하고,
    상기 기판 상부에 반도체층, 게이트 전극 및 소오스/드레인전극을 포함하는 박막트랜지스터를 형성하고,
    상기 박막트랜지스터를 포함하는 기판 전면에 보호막을 형성하고,
    상기 보호막을 식각하여 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀을 형성하고,
    상기 보호막의 상부에 위치하고, 상기 콘택홀을 통하여 상기 소오스/드레인 전극 중 어느 하나에 연결되는 제1화소전극을 형성하고,
    상기 제1화소전극 상에 제1화소전극의 일부를 노출시키는 개구부를 구비하는화소정의막을 형성하고,
    상기 화소정의막의 개구부에 의하여 노출된 제1화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제2화소전극을 형성하고,
    상기 제2화소전극의 상부에 위치하고, 상기 화소정의막의 개구부 내에 위치하는 제3화소전극을 형성하는 것을 포함하는 유기전계발광표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 제2화소전극 및 제3화소전극을 형성하는 것은 새도우 마스크를 마스크로 하여 화소정의막의 개구부 내에 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 새도우 마스크는 상기 화소정의막의 개구부를 형성하기 위해 사용된 마스크와 동일한 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
KR1020060119898A 2006-11-30 2006-11-30 유기전계발광표시장치 및 그의 제조방법 KR100807560B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060119898A KR100807560B1 (ko) 2006-11-30 2006-11-30 유기전계발광표시장치 및 그의 제조방법
US11/905,380 US7939820B2 (en) 2006-11-30 2007-09-28 Organic light emitting display (OLED) and its method of fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119898A KR100807560B1 (ko) 2006-11-30 2006-11-30 유기전계발광표시장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR100807560B1 true KR100807560B1 (ko) 2008-03-03

Family

ID=39397179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119898A KR100807560B1 (ko) 2006-11-30 2006-11-30 유기전계발광표시장치 및 그의 제조방법

Country Status (2)

Country Link
US (1) US7939820B2 (ko)
KR (1) KR100807560B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112456A (ko) * 2004-05-25 2005-11-30 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR101108164B1 (ko) * 2010-02-03 2012-02-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084198B1 (ko) * 2010-02-24 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101784994B1 (ko) * 2011-03-31 2017-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101931176B1 (ko) * 2012-06-11 2018-12-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR101989057B1 (ko) * 2012-09-07 2019-06-14 삼성디스플레이 주식회사 유기 전계 발광 소자
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102384945B1 (ko) * 2015-01-02 2022-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN107564928B (zh) * 2016-06-30 2020-04-14 群创光电股份有限公司 显示装置
DE102017100929A1 (de) * 2017-01-18 2018-07-19 Osram Oled Gmbh Verfahren zur Herstellung eines organischen elektronischen Bauelements
US10193042B1 (en) * 2017-12-27 2019-01-29 Innolux Corporation Display device
KR20200024382A (ko) 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110190099B (zh) * 2019-05-28 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11043650B2 (en) * 2019-05-28 2021-06-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008904A (ko) * 2001-07-20 2003-01-29 씨엘디 주식회사 유기 전계발광 소자의 제조방법
KR20030014928A (ko) * 2001-08-13 2003-02-20 삼성에스디아이 주식회사 세퍼레이터를 구비한 액티브 매트릭스 타입유기전계발광소자의 제조방법 및 이에 따른유기전계발광소자
KR20040102654A (ko) * 2003-05-28 2004-12-08 삼성에스디아이 주식회사 다층구조 화소전극을 갖는 유기전계발광소자 및 그의제조방법
KR20050028561A (ko) * 2003-09-18 2005-03-23 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치
KR20060007771A (ko) * 2004-07-22 2006-01-26 삼성에스디아이 주식회사 유기전계 발광표시장치의 제조방법
KR20060057946A (ko) * 2004-11-24 2006-05-29 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227306B2 (en) * 2003-08-28 2007-06-05 Samsung Sdi Co., Ltd. Organic electroluminescence display having recessed electrode structure
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
JP2006113376A (ja) * 2004-10-15 2006-04-27 Toshiba Matsushita Display Technology Co Ltd 有機el表示装置及びアレイ基板
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008904A (ko) * 2001-07-20 2003-01-29 씨엘디 주식회사 유기 전계발광 소자의 제조방법
KR20030014928A (ko) * 2001-08-13 2003-02-20 삼성에스디아이 주식회사 세퍼레이터를 구비한 액티브 매트릭스 타입유기전계발광소자의 제조방법 및 이에 따른유기전계발광소자
KR20040102654A (ko) * 2003-05-28 2004-12-08 삼성에스디아이 주식회사 다층구조 화소전극을 갖는 유기전계발광소자 및 그의제조방법
KR20050028561A (ko) * 2003-09-18 2005-03-23 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치
KR20060007771A (ko) * 2004-07-22 2006-01-26 삼성에스디아이 주식회사 유기전계 발광표시장치의 제조방법
KR20060057946A (ko) * 2004-11-24 2006-05-29 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US7939820B2 (en) 2011-05-10
US20080128686A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
KR100807560B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100796618B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100924137B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100810640B1 (ko) 유기전계발광표시장치
US9570534B2 (en) Organic light emitting diode display
US7190111B2 (en) Organic electroluminescent device employing multi-layered anode
KR100579198B1 (ko) 유기 전계 발광 표시 소자 및 그 제조방법
KR100796604B1 (ko) 유기전계발광소자 및 그의 제조방법
KR100667081B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR20110005531A (ko) 증착장치의 증착용 기판, 상기 증착용 기판을 사용한 성막 방법 및 유기전계발광표시장치의 제조방법
TWI671433B (zh) 製造有機發光顯示裝置方法
KR101073562B1 (ko) 패드부, 이를 포함하는 유기전계발광표시장치 및 유기전계발광표시장치의 제조방법
US7863604B2 (en) Organic light emitting display device and manufacturing the same
KR101879796B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR100841368B1 (ko) 유기전계발광표시장치
KR101429908B1 (ko) 유기전계발광소자
KR20120031382A (ko) 봉지박막 및 유기전계발광표시장치의 제조방법
KR100700005B1 (ko) 유기전계발광소자
KR100752387B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100708855B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20100042037A (ko) 발광 표시 패널 및 그의 제조 방법
KR100708856B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20090041069A (ko) 유기전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 13