KR100700005B1 - 유기전계발광소자 - Google Patents

유기전계발광소자 Download PDF

Info

Publication number
KR100700005B1
KR100700005B1 KR1020040094756A KR20040094756A KR100700005B1 KR 100700005 B1 KR100700005 B1 KR 100700005B1 KR 1020040094756 A KR1020040094756 A KR 1020040094756A KR 20040094756 A KR20040094756 A KR 20040094756A KR 100700005 B1 KR100700005 B1 KR 100700005B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
organic light
film
Prior art date
Application number
KR1020040094756A
Other languages
English (en)
Other versions
KR20060055211A (ko
Inventor
황의훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040094756A priority Critical patent/KR100700005B1/ko
Publication of KR20060055211A publication Critical patent/KR20060055211A/ko
Application granted granted Critical
Publication of KR100700005B1 publication Critical patent/KR100700005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

본 발명은 유기전계발광소자에 관한 것으로, 보다 자세하게는 개구부 내 패시베이션막에 2개 이상의 홀을 형성함으로써 빛의 간섭 현상을 통해 R, G 및 B에 대한 색시인성을 개선하여 시야각(viewing angle) 특성이 개선된 유기전계발광소자 를 제공한다.
유기전계발광소자, 패시베이션막, 시야각(viewing angle), 홀(Hole)의 크기

Description

유기전계발광소자{Organic Electroluminescence Display Device}
도 1은 종래의 배면 발광형 능동 매트릭스 유기전계발광소자를 설명하기 위한 단면도이다.
도 2는 본 발명에 따른 배면 발광형 능동 매트릭스 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도이다.
<도면의 주요 부위에 대한 부호의 설명>
300 : 기판 305 : 버퍼층
310 : 반도체층 320 : 게이트 절연막
340 : 층간절연막 350 : 패시베이션막
360 : 평탄화막 370 : 제 1 전극
380 : 유기막층 390 : 제 2 전극
a : 개구 영역 b : 트랜지스터 영역
c : 개구부 d : 홀의 크기
본 발명은 유기전계발광소자에 관한 것으로, 보다 자세하게는 시야각 특성이 개선된 유기전계발광소자에 관한 것이다.
종래의 유기전계발광소자는 능동 발광형 표시 소자로서 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점이 있어서 차세대 표시 소자로서 주목받고 있다. 상기 유기전계발광소자는 애노드 전극과 캐소드 전극사이에 유기발광층을 포함하고 있어 애노드 전극으로부터 공급받는 정공과 캐소드 전극으로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자 쌍인 여기자를 형성하고 다시 상기 여기자가 바닥상태로 돌아오면서 발생되는 에너지에 의해 발광하게 된다.
일반적으로 유기전계발광소자는 매트릭스 형태로 배치된 N×M 개의 화소들을 구동하는 방식에 따라 수동 매트릭스(Passive matrix)방식과 능동 매트릭스 (Active matrix)방식으로 나누어지는데, 수동 매트릭스방식은 그 표시 영역이 애노드 전극과 캐소드 전극에 의하여 단순한 매트릭스 형태의 소자로 구성되어 있어 제조가 용이하지만 해상도, 구동전압의 상승, 재료의 수명저하 등의 문제점으로 인하여 저해상도 및 소형 디스플레이의 응용분야로 제한된다. 반면 능동 매트릭스방식은 표시 영역이 각 화소마다 박막트랜지스터를 장착하여 유기전계발광소자의 화소수와 상관없이 일정한 전류를 공급함에 따라 안정적인 휘도를 나타낼 수 있으며 또한 전력소모가 적어, 고해상도 및 대형디스플레이의 적용에 유리하다는 장점을 갖고 있다.
또한, 유기전계발광소자는 유기발광층으로부터 발생된 광이 방출되는 방향에 따라 배면 발광형과 전면 발광형으로 나누어지는데, 배면 발광형은 형성된 기판측으로 광이 방출되는 것으로서 유기발광층 상부에 반사전극이 형성되고 상기 유기발광층 하부에는 투명전극이 형성되어진다. 여기서, 유기전계발광소자가 능동 매트릭스 방식을 채택할 경우에 박막트랜지스터가 형성된 부분은 광이 투과하지 못하게 되므로 빛이 나올 수 있는 면적이 줄어들 수 있다. 이와 달리, 전면 발광형은 유기발광층 상부에 투명전극이 형성되고 상기 유기발광층 하부에 반사전극이 형성됨으로써 광이 기판측과 반대되는 방향으로 방출되어지므로 빛이 투과하는 면적이 넓어지므로 휘도가 향상될 수 있다.
도 1은 종래의 배면 발광형 능동 매트릭스 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 종래의 배면 발광형 능동 매트릭스 유기전계발광소자는 개구 영역(a) 및 트랜지스터 영역(b)를 구비하는 기판(100) 상부의 전면에 걸쳐 버퍼층(Buffer Layer)(105)이 형성되어 있다. 상기 버퍼층(105)은 실리콘 질화막(SiNx)으로 형성된다.
상기 트랜지스터 영역(b)의 버퍼층(105) 상부에 소오스/드레인 영역(110c, 110a) 및 채널 영역(110b)을 포함하는 반도체층(110)이 형성되어 있다. 상기 반도체층(110) 상부의 전면에 걸쳐 게이트 절연막(120)이 형성되어 있으며, 상기 게이트 절연막(120) 상에 상기 반도체층(110)의 채널 영역(110b)에 대응되도록 게이트 전극(130)이 형성되어 있다. 상기 게이트 절연막은(120)은 실리콘 산화막(SiO2)으로 형성된다.
상기 게이트 전극(130) 상부 기판 전면에 걸쳐 층간절연막(140)이 형성되어 있으며, 상기 층간절연막(140)에 형성되어 있는 콘택홀(141)을 통하여 상기 반도체층(110)의 소오스/드레인 영역들(110c, 110a)과 접하도록 소오스/드레인 전극(145)이 형성되어 있다. 상기 층간절연막은(140)은 실리콘 산화막(SiO2)으로 형성된다. 상기 트랜지스터 영역(b)의 반도체층(110), 게이트 전극(130) 및 소오스/드레인 전극(145)은 박막트랜지스터를 형성한다.
이어서, 상기 소오스/드레인 전극(145) 상부의 기판 전면에 걸쳐 패시베이션막(150)이 형성되어 있고, 상기 기판의 평탄화를 위해 평탄화막(160)이 형성되어 있다. 상기 패시베이션막(150)은 절연막으로서 실리콘 질화막(SiNx)으로 형성된다.
상기 패시베이션막(150) 내에 상기 소오스/드레인 전극들(145) 중 어느 하나를 노출시키는 비아홀(155)이 형성되고, 상기 비아홀(155)을 통하여 상기 소오스/드레인 전극(145)과 접하도록 제 1 전극(170)이 형성되어 있다.
이어서, 제 1 전극(170)을 포함한 기판 상부 전체에 걸쳐 개구부(c)를 갖는 화소정의막(175)이 형성되어 있고, 상기 개구 영역(a)의 개구부(c)내에 노출된 제 1 전극(170) 상에 최소한 유기발광층을 포함하는 유기막층(180)이 형성되어 있다. 이어서, 상기 유기막층(180) 상부 전면에 걸쳐 제 2 전극(190)이 형성되어 있다.
종래의 배면 발광형 능동 매트릭스 유기전계발광소자에서 박막트랜지스터의 절연막은 통상적으로 실리콘 산화막(SiO2)으로 형성하지만, 빛의 간섭을 이용한 굴절률을 통해 광경로를 바꿔 시야각을 향상시키기 위해 상기 버퍼층으로는 실리콘 질화막(SiNx), 상기 게이트 절연막 및 층간절연막으로는 실리콘 산화막(SiO2) 및 상기 패시베이션막으로는 실리콘 질화막(SiNx)을 사용하거나 엠보싱 구조를 채용하 였다. 그러나 이 경우, 배면 발광 유기전계발광소자에서 시야각(viewing angle)에 따라 R, G 및 B에 대한 각각의 색좌표가 이동(Shift)하는 문제점을 안고 있다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 개구부 내 실리콘 질화막으로 형성되는 패시베이션막에 2개 이상의 홀을 형성함으로써 빛의 간섭 현상을 통해 R, G 및 B에 대한 색시인성을 개선하여 유기전계발광소자의 시야각(viewing angle) 특성을 향상시키고자 하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은
개구 영역 및 트랜지스터 영역을 구비하는 기판,
상기 기판의 트랜지스터 영역 상부에 형성되며 소오스/드레인 영역들 및 채널 영역을 구비하는 반도체층,
상기 반도체층 상부에 형성되는 게이트 절연막,
상기 게이트 절연막 상부에 형성되는 게이트 전극,
상기 게이트 전극 상부에 형성되는 층간절연막,
상기 층간절연막의 콘택홀을 통해 상기 소오스/드레인 영역들과 접하도록 형성되는 소오스/드레인 전극,
상기 기판의 개구부 내 층간절연막 상부에 2개 이상의 홀을 갖으며 실리콘 질화막으로 형성되는 패시베이션막,
상기 패시베이션막 상부에 형성되는 평탄화막,
상기 평탄화막 상부에 형성되는 제 1 전극,
상기 제 1 전극 상부에 형성되며 최소한 유기발광층을 포함하는 유기막층, 및
상기 유기막층 상부에 형성되는 제 2 전극을 포함하며, 상기 패시베이션막의 홀의 크기는 3㎛이상, 개구부의 37%이하인 것을 특징으로 하는 유기전계발광소자에 의해 달성된다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다.
도 2는 본 발명에 따른 배면 발광형 능동 매트릭스 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명에 따른 배면 발광형 능동 매트릭스 유기전계발광소자는 개구 영역(a) 및 트랜지스터 영역(b)을 구비하는 기판(300)이 제공된다. 상기 기판(300)은 유리 또는 플라스틱으로 이루어지며, 바람직하게는 유리로 형성된다. 상기 기판(300) 상부의 전면에 걸쳐 버퍼층(305)이 더욱 포함될 수 있다. 상기 버퍼층(305)은 상기 기판(300)으로부터 유출되는 불순물로부터 후속하는 공정에서 형성되는 박막트랜지스터를 보호하기 위한 층으로, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 이중층인 실리콘산화질화막(SiNxOy)으로 형성할 수 있다. 바람직하게는 버퍼층은(305) 후속 공정의 게이트 절연막 및 층간절연막과 굴절률을 다르게 하기 위해 실리콘 질화막(SiNx)으로 형성된다. 상기 버퍼층(305)는 플라즈마화학기상증착법(PECVD;Plasma-Enhanced Chemical Vapor Deposition) 또는 저압화학기상증착법(LPCVD;Low-Pressure Chemical Vapor Deposition)과 같은 방식을 수행하여 적층된다.
상기 트랜지스터 영역(b)의 버퍼층(305) 상부에는 소오스/드레인 영역(310c, 310a) 및 채널 영역(310b)을 구비하는 반도체층(310)이 형성된다. 상기 반도체층(310)은 비정질 실리콘 또는 다결정 실리콘으로 형성될 수 있으나, 바람직하게는 다결정 실리콘으로 형성한다. 상기 반도체층(310)은 비정질 실리콘을 PECVD 또는 LPCVD 방식을 이용하여 증착한 후 결정화법을 이용하여 다결정실리콘막으로 결정화시킨 후 패터닝하여 형성된다. 이 때, 상기 비정질 실리콘을 PECVD 방식으로 수행할 경우에는 실리콘막 증착 후 열처리로 탈수소처리하여 수소의 농도를 낮추는 공정을 진행한다. 상기 비정질 실리콘막의 결정화법은 RTA(Rapid Thermal Annealing) 공정, MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization), SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.
이어서, 상기 반도체층(310) 상부의 기판 전면에 걸쳐 게이트 절연막(320)이 형성된다. 상기 게이트 절연막(320)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 이중층인 실리콘산화질화막(SiNxOy)으로 형성될 수 있다. 바람직하게 는 실리콘 산화막(SiO2)으로 형성되며, PECVD 또는 LPCVD 방식에 의해 형성된다.
이어서, 상기 개구 영역(a)의 게이트 절연막(320) 상부에는 상기 반도체층(310)의 채널 영역(310b)에 대응되도록 게이트 전극(330)이 형성된다. 상기 게이트 전극(330)은 몰리브덴(Mo), 텅스텐(W), 텅스텐 몰리브덴(MoW), 텅스텐 실리사이드(WSi2), 몰리브데늄 실리사이드(MoSi2) 중에서 선택되는 1종으로 형성되며, LPCVD 또는 PECVD 방식에 의해 증착 후 패터닝하여 형성된다.
이어서, 마스크를 이용하여 상기 트랜지스터 영역(b)의 반도체층(310)에 불순물이 주입됨으로써, 상기 반도체층(310)에 소오스/드레인 영역들(310c, 310a)이 형성됨과 동시에 상기 소오스/드레인 영역들(310c, 310a) 사이에 개재된 채널 영역(310b)이 정의된다. 상기 불순물은 n형 또는 p형 중에 선택될 수 있다. 상기 n형 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 군에서 선택되는 1종으로 형성되고, 상기 p형 불순물은 붕소(B), 알루미늄(Al), 칼륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택되는 1종으로 형성된다.
이어서, 상기 게이트 전극(330) 상부의 기판 전면에 걸쳐 층간절연막(340)이 형성된다. 상기 층간절연막(340)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 이중층인 실리콘산화질화막(SiNxOy)으로 형성될 수 있다. 바람직하게는 실리콘 산화막(SiO2)으로 형성되며, PECVD 또는 LPCVD 방식에 의해 형성된다.
이어서, 상기 트랜지스터 영역(b)의 층간절연막(340) 내에 상기 소오스/드레인 영역들(310c, 310a)을 각각 노출시키는 콘택홀들(341)이 형성된다. 상기 콘택홀 들(341) 내에 노출된 상기 소오스/드레인 영역들(310c, 310a) 및 상기 층간절연막 (340)상에 금속막을 적층하고 이를 패터닝함으로써 소오스/드레인 전극들(345)이 형성된다. 상기 소오스/드레인 전극(345)은 몰리브덴(Mo), 텅스텐(W), 텅스텐몰리브덴(MoW), 텅스텐 실리사이드(WSi2), 몰리브데늄 실리사이드(MoSi2) 및 알루미늄(Al) 중 선택되는 1종으로 형성된다.
상기 트랜지스터 영역(b)의 반도체층(310), 게이트 전극(330) 및 소오스/드레인 전극들(345)은 박막트랜지스터를 구성한다.
이어서, 상기 소오스/드레인 전극들(345)이 형성된 기판 상부의 전면에 걸쳐 패시베이션막(350)이 형성된다. 상기 패시베이션막(350)은 절연막으로서 무기막으로 형성된다. 바람직하게는, 상기 패시베이션막(350)은 실리콘 질화막(SiNx)으로 형성되며, 실리콘 산화막(SiO2)으로 형성되는 게이트 절연막(320)이나 층간절연막(340)과의 굴절률을 다르게 하여 빛의 간섭 현상을 이용한다. 상기 패시베이션막(350)은 하부의 박막트랜지스터를 보호할 뿐 아니라, 상기 반도체층(310)이 다결정 실리콘으로 형성된 경우 상기 다결정실리콘의 결정입자경계에 있는 불완전결합(dangling bond)을 패시베이션하는 역할을 한다. 상기 패시베이션막(350)은 통상적인 PECVD 또는 LPCVD 방식에 의해 형성된다.
이어서, 상기 트랜지스터 영역(b)의 상기 패시베이션막(350) 내 상기 소오스/드레인 전극(345) 중 어느 하나를 노출시키는 비아홀(via hole)(355)이 형성된다. 상기 비아홀(355)은 통상의 방법에 의한 식각을 통해 형성된다. 상기 식각 방법은 습식 식각(Wet Etching) 또는 건식 식각(Dry Etching)일 수 있다.
이 때, 상기 비아홀(355) 형성 시 개구 영역(a)에 후속 공정을 통해 형성되는 개구부(c) 하부에 상기 패시베이션막(350)이 식각을 통해 2개 이상의 홀(Hole)을 갖도록 패터닝하여 형성된다. 상기 식각 방법은 비아홀(355) 형성 방법과 동일하며, 통상적인 방법에 의한 습식 식각(Wet Etching) 또는 건식 식각(Dry Etching)일 수 있다. 상기 습식 식각은 인산(Phosphoric Acid(H3PO4) 85%wt, 나머지 물(H20))으로 160 ~ 170℃ 고온에서 적용하여 선택적으로 패터닝된다. 이 때, 식각 배스(Etch Bath) 속의 물의 양이 감소되면 실리콘 질화막(SiNx)의 식각율은 감소되고, 실리콘 산화막(SiO2)의 식각율은 증가한다.
또한, 상기 건식 식각은 사진공정에서 형성된 포토레지스트(PR:Photo Resist) 패턴을 이용하여 식각 공정에서 선택적으로 제거되어 레티클(Reticle)에 설계된 패턴대로 기판에 전사되어 형성된다. 상기 식각은 이방성 에칭으로 패시베이션막이 수직한 방향으로 패터닝되도록 형성된다. 상기 건식 식각은 일정 압력의 챔버(Chamber)에서 플라즈마 방전을 시켜 반응 가스를 이온(ion), 라디칼(Radical), 전자(Electron) 등으로 분해시키고 이때 생성된 라디칼이 화학반응을 일으켜 식각 작용이 일어나도록 하는 플라즈마 에칭(Plasma Etching)으로 수행할 수 있다. 상기 플라즈마 선택 에칭의 식각 가스(Etchant)로는 사불화탄소(CF4)를 사용할 수 있다. 상기 건식 식각 후에는 포토레지스트를 제거하기 위한 포토레지스트 스트립(PR Strip) 공정 및 세정 공정을 진행한다. 상기 패터닝 공정에서 포토레 지스트 스트립 공정은 고농도의 알칼리 용액을 사용하여 수행하고, 세정 공정은 플라즈마 처리를 통해 수행한다.
상기 개구부(c)의 크기가 40㎛일 경우, 상기 실리콘 질화막(SiNx)으로 이루어진 패시베이션막은 3㎛이상으로 패터닝하여 형성된다. 상기 패시베이션막 패턴의 크기가 3㎛이하일 경우에는 공정 상으로 정의(Define)하는 데 문제는 없지만, 현상(develop)이 제대로 되지 않아 잔존하는 포토 레지스트(PR;Photo Resist)성 막으로 인해 불량이 발생할 수 있다. 또한, 현재는 3㎛이하로 패터닝 할 수 있는 포토 장비가 개발되지 않아 장비 성능(Resolution)상 오차 범위 내에서 구현하기 힘들다.
상기 패시베이션막(350) 패턴 사이의 홀의 크기(d)는 3㎛이상으로 형성된다. 바람직하게 홀의 크기(d)는 3㎛ 내지 15㎛로 형성된다. 상기 개구부(c) 내 패시베이션막(350)이 2개의 홀을 갖는 경우 상기 홀의 크기(d)는 최대 15㎛가 되도록 형성된다. 즉, 상기 홀의 크기는 3㎛이상, 개구부의 37%이하로 형성된다. 이 때, 상기 홀의 크기(d)를 합한 값은 개구부의 74%이하로 형성된다.
상기 홀의 크기(d)가 3㎛이하일 경우에는 홀의 크기가 너무 작아 서로 빛의 상호 간섭을 많이 받을 수 없으므로 시야각에 따른 색좌표의 이동(Shift)이 심해서 색시인성이 떨어지고, 홀의 크기(d)가 개구부의 37%이상일 경우에는 개구부(c)를 벗어나며, 개구부(c) 내 패시베이션막(350)의 형성 영역(portion)이 작아지므로 시야각에 따른 색좌표의 이동(Shift)이 심해서 색시인성이 떨어진다.
본 발명은 상기 개구부(c) 내 패시베이션막(350)에 홀(hole)이 2개 이상 형성되고 홀의 크기(d)가 3㎛ 내지 개구부의 37%이하로 형성됨으로써, 시야각이 변하 더라도 R, G 및 B 각각의 개구부 내에 색좌표는 랜덤(Random)한 분포를 하게 되어 색시인성이 개선됨으로써 전체적인 시야각 특성은 변하지 않게 된다.
본 발명의 상기 홀의 크기(d)는 절대적인 수치에 한정되는 것은 아니며, 개구부의 크기에 따라 다양하게 적용시킬 수 있으며, 대면적화에도 구현 가능하다.
상기 기판이 대면적화될 경우에도 상기 패시베이션막 패턴은 3㎛이상으로 형성된다. 또한, 상기 개구부(c)의 크기에 따른 상기 패시베이션막 패턴 사이의 홀의 크기(d)는 최소 3㎛이상, 최대 개구부의 37%이하로 형성된다. 이 때, 상기 홀의 크기(d)를 합한 값은 상기 개구부의 74%이하로 형성된다. 바람직하게 개구부(c)의 크기가 1000㎛이상으로 대면적화 될 경우, 상기 홀의 크기(d)를 합한 값이 개구부의 70%이하가 되도록 형성된다. 상기 홀의 크기(d)가 3㎛이하일 경우에는 홀의 크기가 너무 작아 서로 빛의 상호 간섭을 많이 받을 수 없으므로 시야각에 따른 색좌표의 이동(Shift)이 심해서 색시인성이 떨어질 수 있고, 상기 홀의 크기(d)가 개구부의 37%이상 또는 홀의 크기(d)를 합한 값이 개구부의 70%이상이 될 경우 개구부 내 패시베이션막의 형성 영역(portion)이 작아지므로 시야각에 따른 색좌표의 이동(Shift)이 심해서 색시인성이 떨어질 수 있다.
이와 같이, 상기 개구부(c)가 대면적화 될 경우에도 패시베이션막(350)에 홀(hole)이 2개 이상 형성됨으로써, 시야각이 변하더라도 R, G 및 B 각각의 개구부 내에 색좌표는 랜덤(Random)한 분포를 하게 되어 색시인성이 개선됨으로써 전체적인 시야각 특성은 변하지 않게 된다.
상기 유기전계발광소자의 구동 시 상기 기판(300)의 수직면(0°)으로부터 상 하, 좌우로 -80℃ ~ 80℃의 시야각을 갖는다.
따라서, 배면 발광 능동형 유기 전계 발광 소자(AMOLED)에서 기판의 수직면(0°)으로부터 상하, 좌우 -80℃ ~ 80℃에서 각 RGB 별로 색시인성이 개선된 시야각을 확보할 수 있다.
이어서, 상기 패시베이션막(350) 상부에 평탄화막(360)이 형성된다. 상기 평탄화막(25)은 통상적으로 유기계로서 폴리이미드(polyimide;PI), 폴리아마이드(polyamide;PA), 아크릴 수지(Acryl Resin), 벤조사이클로부텐(Benzo Cyclo Butene;BCB) 및 페놀수지(Phenolic Resin)로 이루어진 군에서 선택되는 1종으로 형성하며, 스핀 코팅(Spin Coating) 방법으로 형성한다. 상기 평탄화막(360)은 평탄화 특성이 우수하여 상기 패시베이션막(350)이 갖고 있는 단차(Step Coverage)를 완화시켜 평탄한 표면을 형성할 수 있다.
이어서, 상기 패시베이션막(350) 내에 비아홀(355)을 통해 상기 소오스/드레인 전극들(345) 중 어느 하나를 노출시키며 패시베이션막 상으로 연장되는 제 1 전극(370)이 형성된다. 상기 제 1 전극(370)이 애노드(Anode)인 경우에는 일함수가 높은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명전극으로 형성되고, 캐소드(Cathode)인 경우에는 일함수가 낮은 Al, Mg, Ca, Pt, Ag 및 이들의 합금으로 이루어진 얇은 두께의 투과전극으로 형성된다. 상기 제 1 전극(370)은 통상적으로 스퍼터링(Sputtering)법으로 증착 후 패터닝하여 형성된다.
상기 제 1 전극(370) 상부에는 화소영역을 정의하고 유기발광층 사이에 절연을 위하여 절연성 물질로 화소정의막(PDL;Pixel Define Layer)(375)이 더욱 형성될 수 있다. 상기 화소정의막(375)은 통상적으로 유기계로 형성하며, 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지, 벤조사이클로부텐(Benzo Cyclo Butene;BCB) 또는 페놀수지로 이루어진 군에서 선택되는 1종으로 형성되며, 적층 후 포토레지스트를 마스크로 하여 건식 식각 또는 습식 식각을 통해 개구부(c)를 갖도록 형성된다.
이어서, 상기 개구부(c)를 통해 노출된 제 1 전극(370) 상에 최소한 유기발광층을 포함하는 유기막층(380)이 형성된다.
상기 유기발광층으로는 저분자 물질 또는 고분자 물질 모두 가능하며, 상기 저분자 물질은 알루니 키노륨 복합체(Alq3), 안트라센(Anthracene), 시클로펜타디엔(Cyclo pentadiene), Almq, ZnPBO, Balq 및 DPVBi로 이루어진 군에서 선택되는 1종으로 형성된다. 상기 고분자 물질은 폴리티오펜(PT;polythiophene), 폴리(p-페닐렌비닐렌)(PPV;poly(p-phenylenevinylene)), 폴리페닐렌(PPP;polyphenylene) 및 그들의 유도체로 이루어진 군에서 선택되는 1종으로 형성된다.
상기 유기막층(380)은 유기발광층 외에 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중 1이상의 층을 더욱 포함할 수 있다. 상기 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층은 통상적으로 사용되는 물질을 사용하며, 정공 주입층으로는 프탈로시아닌구리(CuPc:Copper Phthalocyanine), PEDOT 및 m-MTDATA, 정공 수송층으로는 모노아릴아민, 디아릴아민, 트리아릴아민 또는 중합체성 아릴아민과 같은 방향족 3차 아민계, 전자 수송층으로는 폴리사이클릭 하이드로 카본 계열 유도체, 헤테로사이클릭화합물, 트리스 (8-퀴놀리노라토)알루미늄(Alq3), 전자 주입층으로는 LiF 등의 물질을 사용할 수 있다.
상기 유기막층(380)은 진공증착, 스핀코팅, 잉크젯 프린팅, 레이저 열전사법 (LITI;Laser Induced Thermal Imaging)등의 방법으로 적층된다. 바람직하게 스핀코팅 방식을 통해 적층된다. 또한 상기 유기막층을 패터닝하는 것은 레이저 열전사법, 새도우 마스크를 사용한 진공증착 등을 사용하여 구현할 수 있다.
이어서, 기판 전면에 걸쳐 상기 유기막층(380) 상부에 제 2 전극(390)이 형성된다. 상기 제 2 전극(380)은 제 1 전극이 애노드인 경우 Al, Mg, Ca, Pt, Ag 및 이들의 합금으로 이루어진 반사전극으로 형성되고, 제 1 전극이 캐소드인 경우 하부층에 알루미늄(Al), 은(Ag) 또는 알루미늄-네오디늄(Al-Nd)과 같은 반사막을 포함하는 ITO 또는 IZO와 같은 투명전극으로 형성된다. 상기 제 2 전극(390)은 진공증착법으로 형성된다.
상기 제 1 전극(370), 유기막층(380) 및 제 2 전극(390)은 EL소자를 형성하고, 상기 EL소자는 상기 비아홀(355)을 통해 상기 박막트랜지스터에 연결됨으로써 상기 박막트랜지스터에 의해 구동된다.
이로써, 상기 제 2 전극(390)까지 형성된 기판을 통상의 봉지 방법에 의해 상부 기판과 봉지함으로써 유기전계발광소자를 완성한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 따르면, 개구부 내 패시베이션막에 2개 이상의 홀을 형성함으로써 빛의 상호 간섭현상을 통해 R, G 및 B에 대한 색시인성을 개선하여 유기전계발광소자의 시야각 특성을 개선시킬 수 있다.

Claims (21)

  1. 개구 영역 및 트랜지스터 영역을 구비하는 기판;
    상기 기판의 트랜지스터 영역 상부에 형성되며 소오스/드레인 영역들 및 채널 영역을 구비하는 반도체층;
    상기 반도체층 상부에 형성되는 게이트 절연막;
    상기 게이트 절연막 상부에 형성되는 게이트 전극;
    상기 게이트 전극 상부에 형성되는 층간절연막;
    상기 층간절연막의 콘택홀을 통해 상기 소오스/드레인 영역들과 접하도록 형성되는 소오스/드레인 전극;
    상기 기판의 개구 영역의 층간절연막 상부에 2개 이상의 홀을 갖으며 실리콘 질화막으로 형성되는 패시베이션막;
    상기 패시베이션막 상부에 형성되는 평탄화막;
    상기 평탄화막 상부에 형성되는 제 1 전극;
    상기 제 1 전극 상부에 형성되며 최소한 유기발광층을 포함하는 유기막층; 및
    상기 유기막층 상부에 형성되는 제 2 전극을 포함하며, 상기 패시베이션막의 홀의 크기는 3㎛이상, 개구부의 37%이하인 것을 특징으로 하는 유기전계발광소자.
  2. 제 1 항에 있어서,
    상기 홀의 크기를 합한 값은 개구부의 74%이하인 것을 특징으로 하는 유기전계발광소자.
  3. 제 2 항에 있어서,
    상기 홀의 크기를 합한 값은 개구부의 70%이하인 것을 특징으로 하는 유기전계발광소자.
  4. 제 1 항에 있어서,
    상기 패시베이션막은 3㎛이상으로 패터닝되어 형성되는 것을 특징으로 하는 유기전계발광소자.
  5. 제 1 항에 있어서,
    상기 기판 상부에 버퍼층을 더욱 포함하는 것을 특징으로 하는 유기전계발광소자.
  6. 제 5 항에 있어서,
    상기 버퍼층은 실리콘 질화막으로 형성되는 것을 특징으로 하는 유기전계발광소자.
  7. 제 1 항에 있어서,
    상기 게이트 절연막은 실리콘 산화막으로 형성되는 것을 특징으로 하는 유기전계발광소자.
  8. 제 1 항에 있어서,
    상기 층간절연막은 실리콘 산화막으로 형성되는 것을 특징으로 하는 유기전계발광소자.
  9. 제 1 항에 있어서,
    상기 패시베이션막은 PECVD 또는 LPCVD에 의해 형성되는 것을 특징으로 하는 유기전계발광소자.
  10. 제 1 항에 있어서,
    상기 패시베이션막의 홀은 비아홀 공정 시 습식 식각 또는 건식 식각을 통해 형성되는 것을 특징으로 하는 유기전계발광소자의 제조 방법.
  11. 제 1 항에 있어서,
    상기 평탄화막은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀수지로 이루어진 군에서 선택되는 1종으로 형성되는 것을 특징으로 하는 유기전계발광소자.
  12. 제 1 항에 있어서,
    상기 제 1 전극이 애노드이고, 상기 제 2 전극이 캐소드인 것을 특징으로 하는 유기전계발광소자.
  13. 제 1 항에 있어서,
    상기 제 1 전극이 캐소드이고, 상기 제 2 전극이 애노드인 것을 특징으로 하는 유기전계발광소자.
  14. 제 12 항에 있어서,
    상기 제 1 전극은 ITO 또는 IZO로 이루어진 투명전극이고, 제 2 전극은 Al, Mg, Ca, Pt, Ag 및 이들의 합금으로 이루어진 반사전극인 것을 특징으로 하는 유기전계발광소자.
  15. 제 13 항에 있어서,
    상기 제 1 전극은 Al, Mg, Ca, Pt, Ag 및 이들의 합금으로 이루어진 투과전극이고, 상기 제 2 전극은 반사막을 포함하는 ITO 또는 IZO로 이루어진 투명전극인 것을 특징으로 하는 유기전계발광소자.
  16. 제 15 항에 있어서,
    상기 반사막은 알루미늄(Al), 은(Ag) 또는 알루미늄-네오디늄(Al-Nd)인 것 을 특징으로 하는 유기전계발광소자.
  17. 제 1 항에 있어서,
    상기 유기발광층은 저분자 물질 또는 고분자 물질로 형성되는 것을 특징으로 하는 유기전계발광소자.
  18. 제 17 항에 있어서,
    상기 저분자 물질은 알루니 키노륨 복합체(Alq3), 안트라센(Anthracene), 시클로 펜타디엔(Cyclo pentadiene), BeBq2, Almq, ZnPBO, Balq, DPVBi, BSA-2 및 2PSP로 이루어진 군에서 선택되는 1종으로 형성되는 것을 특징으로 하는 유기전계발광소자.
  19. 제 17 항에 있어서,
    상기 고분자 물질은 폴리(p-페닐렌비닐렌)(PPV;poly(p-phenylenevinylene)) 및 그 유도체, 폴리티오펜(PT;Polythiophene) 및 그 유도체 및 폴리페닐렌 (PPP;Polyphenylene) 및 그 유도체로 이루어진 군에서 선택되는 1종으로 형성하는 것을 특징으로 하는 유기전계발광소자.
  20. 제 1 항에 있어서,
    상기 유기막층은 유기발광층외에 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 1이상의 층을 더욱 포함하는 것을 특징으로 하는 유기전계발광소자.
  21. 제 1 항에 있어서,
    상기 평탄화막은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀수지로 이루어진 군에서 선택되는 1종으로 형성되는 것을 특징으로 하는 유기전계발광소자.
KR1020040094756A 2004-11-18 2004-11-18 유기전계발광소자 KR100700005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040094756A KR100700005B1 (ko) 2004-11-18 2004-11-18 유기전계발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094756A KR100700005B1 (ko) 2004-11-18 2004-11-18 유기전계발광소자

Publications (2)

Publication Number Publication Date
KR20060055211A KR20060055211A (ko) 2006-05-23
KR100700005B1 true KR100700005B1 (ko) 2007-03-26

Family

ID=37151416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094756A KR100700005B1 (ko) 2004-11-18 2004-11-18 유기전계발광소자

Country Status (1)

Country Link
KR (1) KR100700005B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888860B2 (en) 2006-08-25 2011-02-15 Samsung Electronics Co., Ltd. Organic light emitting device
KR101603997B1 (ko) 2008-11-11 2016-03-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20120061312A (ko) 2010-12-03 2012-06-13 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치 및 그의 제조방법
KR102568781B1 (ko) 2016-05-31 2023-08-22 삼성디스플레이 주식회사 유기발광 표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467596A (ja) * 1990-07-09 1992-03-03 Pioneer Electron Corp 電界発光素子
KR20030057371A (ko) * 2001-12-27 2003-07-04 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 제조 방법, 회로 기판,회로 기판의 제조 방법, 전자 기기
KR20030070985A (ko) * 2002-02-27 2003-09-03 삼성에스디아이 주식회사 유기 전계 발광 표시 장치와 그 제조 방법
KR20030087335A (ko) * 2002-05-08 2003-11-14 삼성에스디아이 주식회사 발광효율이 개선된 평판표시장치 및 그의 제조방법
KR20050104158A (ko) * 2004-04-28 2005-11-02 삼성에스디아이 주식회사 유기 전계 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467596A (ja) * 1990-07-09 1992-03-03 Pioneer Electron Corp 電界発光素子
KR20030057371A (ko) * 2001-12-27 2003-07-04 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 제조 방법, 회로 기판,회로 기판의 제조 방법, 전자 기기
KR20030070985A (ko) * 2002-02-27 2003-09-03 삼성에스디아이 주식회사 유기 전계 발광 표시 장치와 그 제조 방법
KR20030087335A (ko) * 2002-05-08 2003-11-14 삼성에스디아이 주식회사 발광효율이 개선된 평판표시장치 및 그의 제조방법
KR20050104158A (ko) * 2004-04-28 2005-11-02 삼성에스디아이 주식회사 유기 전계 발광 표시 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030087335 *

Also Published As

Publication number Publication date
KR20060055211A (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
KR100700643B1 (ko) 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
KR100712111B1 (ko) 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
CN102082164B (zh) 有机发光二极管显示设备及其制造方法
KR100731739B1 (ko) 유기전계발광소자 및 그의 제조 방법
US7928653B2 (en) Organic light emitting display device with enhanced aperture ratio and method of fabricating the same
KR100721569B1 (ko) 칼라필터층을 갖는 유기전계발광소자
KR100712295B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
US8525174B2 (en) Organic light emitting display device and method of manufacturing the same
US9012890B2 (en) Organic light-emitting display device and manufacturing method of the same
KR101234230B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US8445915B2 (en) Organic light-emitting display device and method of manufacturing the same
US8513671B2 (en) Display device and method of manufacturing the same
KR102116493B1 (ko) 유기발광표시장치 및 이의 제조방법
JP2012124153A (ja) 有機発光ディスプレイ装置及びその製造方法
KR20050119891A (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
US20150333294A1 (en) Display panel and manufacturing method of the same
KR100700005B1 (ko) 유기전계발광소자
KR100685803B1 (ko) 유기전계발광소자의 제조 방법
KR100810630B1 (ko) 유기전계발광소자 및 그의 제조 방법
US8890148B2 (en) Organic light emitting display and method of manufacturing the same
KR100813852B1 (ko) 유기 전계 발광 표시장치 및 이를 제조하는 방법
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee