KR20100042037A

KR20100042037A - 발광 표시 패널 및 그의 제조 방법

Info

Publication number: KR20100042037A
Application number: KR1020080101148A
Authority: KR
Inventors: 최호원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-10-15
Filing date: 2008-10-15
Publication date: 2010-04-23

Abstract

본 발명은 제조 공정 중에 유기층 손상 없이 제조할 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.

본 발명에 따른 발광 표시 패널은 하부 기판 상에 형성된 제 1 전극과, 상기 제 1 전극 상에 형성되며 발광층을 포함하는 유기층과, 상기 유기층 상에 형성되는 제 2 전극과, 상기 유기층 및 상기 제 2 전극 사이에 형성되며, 상기 제 2 전극보다 유기층으로의 정공 주입 특성이 높은 버퍼층을 포함하는 것을 특징으로 한다.

유기층, 보조 전극, 버퍼층, 정공 주입 특성

Description

발광 표시 패널 및 그의 제조 방법{LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD OF THE SAME}

본 발명은 제조 공정 중 유기층 손상없이 제조할 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것이다.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.

액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다.

OEL 셀은 셀 구동부와 접속된 제 1 전극과, 제 1 전극 위에 형성된 유기층과, 유기층 위에 형성된 제 2 전극으로 구성된다.

셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀을 구동한다.

종래 OEL셀의 제 2 전극은 스퍼터링 방법으로 증착되므로 제 2 전극의 하부에 위치하는 유기층에 손상을 주게 된다. 이에 따라, 손상된 유기층은 발광 효율이 저하되어 그 손상된 유기층을 통해 화상을 구현하는 영역에는 블랙 포인트(Black) 또는 다크 스폿(Dark spot) 등과 같은 화질 저하가 발생하게 된다.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 제조 공정 중에 유기층 손상 없이 제조할 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 특징에 따른 발광 표시 패널은 하부 기판 상에 형성된 제 1 전극과, 상기 제 1 전극 상에 형성되며 발광층을 포함하는 유기층과, 상기 유기층 상에 형성되는 제 2 전극과, 상기 유기층 및 상기 제 2 전극 사이에 형성되며, 상기 제 2 전극보다 유기층으로의 정공 주입 특성이 높은 버퍼층을 포함하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 특징에 따른 발광 표시 패널의 제조 방법은 하부 기판 상에 제 1 전극을 형성하는 단계와, 상기 제 1 전극 상에 발광층을 포함하는 유기층을 형성하는 단계와, 상기 유기층 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 제 2 전극을 형성하는 단계를 포함하며, 상기 버퍼층은 상기 제 2 전극보다 유기층으로의 정공 주입 특성이 높으 것을 특징으로 한다.

본 발명에 따른 발광 표시 패널 및 그의 제조 방법은 다음과 같은 효과가 있다.

유기층 상에 스퍼터링 방법이 아닌 열증착 방법을 통해 유기층의 손상없이 제 2 전극을 형성하므로 화질 저하를 방지할 수 있다. 또한, 제 2 전극의 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 마그네슘(Mg), 몰리브덴(Mo), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 팔라듐(Pd)과 같은 물질은 일함수가 낮아 정공(Hole) 주입 특성이 좋지 않아 구동 전압이 높아지게 되므로, 제 2 전극과 유기층 사이에는 버퍼층을 형성하여 정공(Hole) 주입 특성 향상으로 인해 발광 표율 향상 및 저전압 구동이 가능하게 할 수 있다.

이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.

도 1은 본 발명에 따른 발광 표시 패널의 한 화소에 대한 등가 회로도이다.

도 1에 도시된 발광 표시 패널의 한 화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀과 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 커패시터(C)와, 구동 박막 트랜지스터(T2)와 접속된 OEL 셀을 포함한다.

스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 전극 중 어느 하나와 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.

스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.

구동 박막 트랜지스터(T2)는 도 2에 도시된 바와 같이 하부 기판(101) 위에 형성된 게이트 전극(102)과, 게이트 전극(102)을 덮는 게이트 절연막(106), 게이트 절연막(106)을 사이에 두고 게이트 전극(102)과 중첩되어 채널을 형성하는 활성 층(116)과, 소스 전극(110) 및 드레인 전극(108)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(116) 위에 형성된 오믹 접촉층(114)과, 채널부를 사이에 두고 대향하는 소스 전극(110) 및 드레인 전극(108)으로 이루어진다. 또한, 하부 기판(101) 상에 형성된 구동 박막 트랜지스터(T2) 상에 무기 절연 물질로 형성된 무기 보호막(104)과, 유기 절연 물질로 형성된 유기 보호막(118)을 형성한다.

OEL 셀은 구동 박막 트랜지스터(T2)를 덮는 무기 보호막(104) 및 유기 보호막(118) 상에 제 1 전극(122)과, 제 1 전극(122)을 노출시키는 유기홀(140)이 형성된 뱅크 절연막(124)과, 유기홀(140)을 통해 노출된 제 1 전극(122) 위에 형성된 발광층을 포함하는 유기층(126)과, 유기층(126) 위에 형성된 버퍼층(128)과, 버퍼층(128) 상에 형성된 제 2 전극(130)으로 구성된다.

제 1 전극(122)은 음극(Cathode)으로 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 리튬(Li) 등의 불투명한 금속과 이들의 합금으로 단일층으로 형성되거나 복수층 구조로 형성된다.

유기층(126)은 도 3과 같이, 제 1 전극(122) 상에 전자 주입층(Electron Injection layer : EIL)(210), 전자 수송층(Electron Transport Layer : ETL)(208), 발광층(Emission Layer : EML)(206), 정공 수송층(Hole Transport Layer : HTL)(204), 정공 주입층(Hole Injection Layer : HIL)(202)으로 순차적으로 적층되어 형성된다.

발광층(206)은 전자 수송층(208)으로부터의 전자와 정공 수송층(204)으로부터의 정공의 결합 형태인 여기자가 바닥 상태로 돌아가면서 특정 파장의 빛을 상부 기판(201) 방향으로 전면 발광되며, 밝기는 제 1 전극(122)과 제 2 전극(130) 사이에 흐르는 전류량에 비례한다.

제 2 전극(130)은 양극(Anode)으로 유기층(126) 상에 빛이 투과할 수 있는 정도의 박막 형태로 즉, 10Å∼300Å의 두께로 열증착(Thermal evaporation) 방법을 통해 형성된다. 이러한 제 2 전극(130)은 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 마그네슘(Mg), 몰리브덴(Mo), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 팔라듐(Pd)과 같은 물질과 이들의 합금으로 단일층으로 형성되거나 복수층 구조로 형성된다.

종래와 같이, 제 2 전극(130)을 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등의 TCO(Transparent Conductive Oxide)와 같은 물질을 스퍼터링 방법으로 형성하였을 경우, 유기층(126)에 손상을 미치게 되는 문제점이 있다. 따라서, 상기와 같이 제 2 전극(130)을 열증착 방법이 가능한 박막 금속 물질로 형성한다. 그러나, 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 마그네슘(Mg), 몰리브덴(Mo), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 팔라듐(Pd)과 같은 물질은 일함수가 낮아(예를 들어, 은(Ag)의 일함수는 4.3∼4.8eV이다.) 정공(Hole) 주입 특성이 좋지 않음으로 구동 전압이 높아지게 된다. 따라서, 정공(Hole) 주입 특성을 향상시키기 위해 제 2 전극(130)과 유기층(126) 사이에는 버퍼층(128)이 형성된다.

버퍼층(128)은 제 2 전극(130)보다 유기층(126)으로의 정공 주입 특성이 높 으며, 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질로 형성되거나, 리튬 플로라이드(LiF)와 같은 물질로 터널링 효과(Tunneling Effect)를 가질 정도의 두께, 약 1Å∼100Å의 두께로 형성된다. 표 1과 같이, 은(Ag)으로 형성된 제 2 전극 하부에 리튬 플로라이드(LiF)와 같은 버퍼층을 형성하였을 경우, 정공(Hole) 주입 특성이 향상되어 발광 효율 향상 및 저전압 구동이 가능함을 알 수 있다.

버퍼층 유무(두께)	Anode(두께)	Voltage(V)	Efficiency(cd/A)
무	Ag (150Å)	10.5	0.6
무	Ag (300Å)	6.6	1.5
유(LiF-10Å)	Ag (150Å)	5.2	2.1

이와 같이, 구동 박막 트랜지스터(T2), 제 1 전극(122), 유기층(126), 버퍼층(128) 및 제 2 전극(130)이 형성된 하부 기판(101)만으로도 발광 표시 패널의 구동이 가능하며, 발광 표시 패널이 대면적으로 갈수록 제 2 전극(130)의 저항이 높아지게 되므로 제 2 전극(130)의 저항을 낮추기 위한 보조 전극(204) 및 버스 전극(202)이 형성된 상부 기판(201)과 합착하여 형성할 수도 있다.

상부 기판(201)은 하부 기판(101)의 제 2 전극(130)과 접속되도록 기판 상에 형성된 보조 전극(204)과, 보조 전극(204)과 상부 기판(201) 사이에 형성된 버스 전극(202)을 구비한다.

보조 전극(204)은 유기층(126) 상에 형성된 제 2 전극(130)과 접속되도록 상부 기판(130) 상에 형성되며, ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO)와 같은 TCO(Transparent Conductive Oxide) 물질로 형성된다. 이와 같이 보조 전극(204)은 제 2 전극(130)과 접촉시 접촉 저항을 작게 할 수 있다.

버스 전극(202)은 도전율이 높은 금속으로 형성되어 제 2 전극(130) 및 보조 전극(204) 중 적어도 어느 하나의 저항 성분을 보상함으로써 보조 전극(204)과 제 2 전극(130) 간의 접촉 저항은 상대적으로 낮아지며, 발광 효율 및 컬러 특성을 향상시킬 수 있다.

도 4a 내지 도 4h는 본 발명에 따른 발광 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.

도 4a를 참조하면, 하부 기판(101) 상에 게이트 전극(102), 게이트 라인(GL)을 포함하는 게이트 패턴이 형성된다.

구체적으로, 하부 기판(101) 상에 게이트 금속층을 스퍼터링 등의 증착 방법을 통해 형성한다. 게이트 금속층은 몰리브덴(Molybdenum : Mo), 알루미늄(Aluminum : Al), 알루미늄-네오디뮴(Aluminum-Neodymium : Al-Nd), 구리(Copper : Cu), 크롬(Chromium : Cr), 티타늄(Titanium : Ti) 등의 금속과 이의 합금이 단일층 또는 복수층 구조로 형성된다. 게이트 금속층은 포토리소그래 공정 및 식각 공정을 통해 패터닝됨으로써 게이트 라인(GL), 게이트 전극(102)을 포함하는 게이트 패턴이 형성된다.

도 4b를 참조하면, 게이트 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(106)이 형성되고, 활성층(116) 및 오믹 콘택층(114)을 포함하는 반도체층(112)이 형성된다.

구체적으로, 게이트 패턴이 형성된 하부 기판(101) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법 통해 무기 절연 물질이 전면 증착됨으로써 게이트 절연막(106)이 형성된다. 게이트 절연막(106)과 동일한 증착 방법으로 비정질실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 패닝됨으로써 활성층(116) 및 오믹 콘택층(114)으로 이루어진 반도체층(112)이 형성된다. 반도체층(112)은 게이트 전극(102)과 중첩되어 형성된다.

게이트 절연막(106)으로는 질화 실리콘(SiOx), 산화 실리콘(SiNx) 등과 같은 무기 절연 물질이 이용된다.

도 4c를 참조하면, 반도체층(112)이 형성된 게이트 절연막(106) 상에 소스 전극(110), 드레인 전극(108)을 포함하는 소스/드레인 전극 패턴이 형성된다.

구체적으로, 반도체층(112)이 형성된 게이트 절연막(106) 위에 소스/드레인 금속층은 스퍼터링 등의 증착 방법으로 형성된다. 이 소스/드레인 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 소스 전극(110), 드레인 전극(108)을 포함하는 소스/드레인 전극 패턴이 형성된다. 이어서, 소스 전극(110)과 드레인 전극(108)을 마스크로 한 건식 식각 공정을 통해 두 전극 사이로 노출된 오믹 콘택층(114)을 제거하여 활성층(116)이 노출되게 한다.

소스/드레인 금속층(도시하지 않음)은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti), 몰리티타늄 합금(MoTi), 몰리니오븀 합금(MoNb), 타이아늄니오븀 합금(TiNb) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.

도 4d를 참조하면, 소스/드레인 전극 패턴이 형성된 게이트 절연막(106) 상에 콘택홀(120)을 포함하는 무기 및 유기 보호막(104, 118)이 형성된다.

구체적으로, 소스/드레인 전극 패턴이 형성된 게이트 절연막(106) 상에 PECVD 등의 증착 방법을 통해 무기 보호막(104)이 형성된다. 이 무기 보호막(104) 상에 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법을 통해 유기 보호막(118)이 형성된다. 그리고 무기 및 유기 보호막(104, 118)이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 드레인 전극(108)을 노출시키는 콘택홀(120)이 형성된다.

여기서, 무기 보호막(104)으로는 게이트 절연막(106)과 같은 무기 절연물질이 이용되며, 유기 보호막(118)으로는 아크릴 등과 같은 유기 절연 물질이 이용된다.

도 4e를 참조하면, 유기 보호막(118) 상에 제 1 전극(122)이 형성된다.

구체적으로, 유기 보호막(118) 상에 제 1 전극(122)을 스퍼터링 등과 같은 증착 방법으로 형성된다. 제 1 전극(122)은 박막 트랜지스터의 드레인 전극(108)과 콘택홀(120)을 통해 접속되며, 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 리튬(Li) 등의 불투명한 금속과 이들의 합금으로 단일층으로 형성되거나 복수층 구조로 형성된다.

도 4f를 참조하면, 제 1 전극(122)이 형성된 하부 기판(101) 상에 유기홀(140)이 포함된 뱅크 절연막(124)이 형성된다.

구체적으로, 제 1 전극(122)이 형성된 하부 기판(101) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포됨으로써 뱅크 절연막(124)이 형성된다. 이러한 뱅크 절연막(124)을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 제 1 전극(122)을 노출시키는 유기홀(140)이 형성된다.

도 4g를 참조하면, 유기홀(140)이 포함된 뱅크 절연막(124)이 형성된 하부 기판(101) 상에 유기층(126), 버퍼층(128) 및 제 2 전극(130)이 순차적으로 형성된다.

구체적으로, 제 1 전극(122) 상에는 정공 주입층(hole injection layer : HIL), 정공 수송층(hole transporting layer : HTL), 발광층(emission layer : EML), 전자 수송층(electron transporting layer : ETL), 전자 주입층(electron injection layer : EIL)이 포함된 유기층(126)이 열증착 방법, 스퍼터링 방법 또는 그의 조합 방법으로 순차적으로 형성된다. 이후, 유기층(126)이 형성된 하부 기판(101) 상에 버퍼층(128) 및 제 2 전극(130)이 형성된다.

제 2 전극(130)은 유기층(126) 상에 빛이 투과할 수 있는 정도의 박막 형태로 즉, 10Å∼300Å의 두께로 열증착(Thermal evaporation) 방법을 통해 형성된다. 이러한 제 2 전극(130)은 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 마그네슘(Mg), 몰리브덴(Mo), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 팔라듐(Pd)과 같은 물질과 이들의 합금으로 단일층으로 형성되거나 복수층 구조로 형성된다.

버퍼층(128)은 제 2 전극(130)보다 유기층(126)으로의 정공 주입 특성이 높으며, 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질로 형성되거나, 리튬 플로라이드(LiF)와 같은 물질로 터널링 효과(Tunneling Effect)를 가질 정도의 두께, 약 1Å∼100Å의 두께로 형성된다.

이와 같이, 구동 박막 트랜지스터(T2), 제 1 전극(122), 유기층(126), 버퍼층(128) 및 제 2 전극(130)이 형성된 하부 기판(101)만으로도 발광 표시 패널의 구동이 가능하며, 발광 표시 패널이 대면적으로 갈수록 제 2 전극(130)의 저항이 높아지게 되므로 도 4h와 같이, 제 2 전극(130)의 저항을 낮추기 위한 보조 전극(204) 및 버스 전극(202)이 형성된 상부 기판(201)과 진공 합착하여 형성할 수도 있다.

보조 전극(204)은 유기층(126) 상에 형성된 제 2 전극(130)과 접속되도록 상부 기판(130) 상에 형성되며, ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO)와 같은 TCO(Transparent Conductive Oxide) 물질로 형성된다. 이와 같이 보조 전극(132)은 제 2 전극(130)과 접촉시 접촉 저항을 작게 할 수 있다.

버스 전극(202)은 상부 기판(201)과 보조 전극(204) 사이에서 도전율이 높은 금속으로 형성되어 제 2 전극(130) 및 보조 전극(204) 중 적어도 어느 하나의 저항 성분을 보상함으로써 보조 전극과 제 2 전극(130) 간의 접촉 저항은 상대적으로 낮아지며, 발광 효율 및 컬러 특성을 향상시킬 수 있다.

이와 같이, 본 발명에 따른 발광 표시 패널 및 그 제조 방법은 유기층(126) 상에 스퍼터링 방법이 아닌 열증착 방법을 통해 유기층(126)의 손상없이 제 2 전극(132)을 형성하므로 화질 저하를 방지할 수 있다. 또한, 제 2 전극(132)의 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 마그네슘(Mg), 몰리브덴(Mo), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 팔라듐(Pd)과 같은 물질은 일함수가 낮아 정공(Hole) 주입 특성이 좋지 않음으로 구동 전압이 높아지게 되므로, 제 2 전극(130)과 유기층(126) 사이에는 버퍼층(128)을 형성하여 정공(Hole) 주입 특성 향상으로 인해 발광 표율 향상 및 저전압 구동이 가능해진다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도 2는 본 발명에 따른 발광 표시 패널의 단면도이다.

도 3은 도 2에 도시된 발광 표시 패널의 유기층을 상세히 설명하기 위한 단면도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

101 : 하부 기판 102 : 게이트 전극

104 : 무기 보호막 106 : 게이트 절연막

108 : 드레인 전극 110 : 소스 전극

112 : 반도체층 118 : 유기 보호막

120 : 콘택홀 122 : 제 1 전극

124 : 뱅크 절연막 126 : 유기층

128 : 버퍼층 130 : 제 2 전극

201 : 상부 기판 202 : 버스 전극

204 : 보조 전극

Claims

하부 기판 상에 형성된 제 1 전극과,

상기 제 1 전극 상에 형성되며 발광층을 포함하는 유기층과,

상기 유기층 상에 형성되는 제 2 전극과,

상기 유기층 및 상기 제 2 전극 사이에 형성되며, 상기 제 2 전극보다 유기층으로의 정공 주입 특성이 높은 버퍼층을 포함하는 것을 특징으로 하는 발광 표시 패널.
제 1 항에 있어서,

상기 제 2 전극은 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 마그네슘(Mg), 몰리브덴(Mo), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 팔라듐(Pd)과 같은 물질과 이들의 합금으로 단일층으로 형성되거나 복수층 구조로 형성되는 것을 특징으로 하는 발광 표시 패널.
제 2 항에 있어서,

상기 제 2 전극은 10Å∼300Å의 두께로 열증착 방법을 통해 형성하는 것을 특징으로 하는 발광 표시 패널.
제 1 항에 있어서,

상기 버퍼층은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질로 형성되거나, 리튬 플로라이드(LiF) 물질로 1Å∼100Å의 두께로 형성되는 것을 특징으로 하는 발광 표시 패널.
제 1 항에 있어서,

상기 하부 기판과 대향하는 상부 기판 상에 상기 제 2 전극과 접속되도록 형성되는 보조 전극과, 상기 보조 전극 및 상기 상부 기판 사이에 버스 전극을 추가로 구비하는 것을 특징으로 하는 발광 표시 패널.
하부 기판 상에 제 1 전극을 형성하는 단계와,

상기 제 1 전극 상에 발광층을 포함하는 유기층을 형성하는 단계와,

상기 유기층 상에 버퍼층을 형성하는 단계와,

상기 버퍼층 상에 제 2 전극을 형성하는 단계를 포함하며,

상기 버퍼층은 상기 제 2 전극보다 유기층으로의 정공 주입 특성이 높으 것을 특징으로 하는 발광 표시 패널의 제조 방법.
제 6 항에 있어서,

상기 제 2 전극은 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 마그네슘(Mg), 몰리브덴(Mo), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 팔라듐(Pd)과 같은 물질과 이들의 합금으로 단일층으로 형성되거나 복수층 구조로 형성되는 것을 특징으로 하는 발광 표시 패널의 제조방법.
제 7 항에 있어서,

상기 제 2 전극은 10Å∼300Å의 두께로 열증착 방법을 통해 형성하는 것을 특징으로 하는 발광 표시 패널의 제조방법.
제 6 항에 있어서,

상기 버퍼층은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질로 형성되거나, 리튬 플로라이드(LiF) 물질로 1Å∼100Å의 두께로 형성되는 것을 특징으로 하는 발광 표시 패널의 제조방법.
제 6 항에 있어서,

상기 하부 기판과 대향하는 상부 기판을 마련하는 단계와,

상기 상부 기판 상에 버스 전극을 형성하는 단계와,

상기 버스 전극을 포함하는 상부 기판 전면에 보조 전극을 형성하는 단계와,

상기 하부 기판의 제 2 전극과 상기 상부 기판의 보조 전극이 접속되도록 합착하는 단계를 추가로 구비하는 것을 특징으로 하는 발광 표시 패널의 제조방법.