KR101747737B1 - 발광 표시 패널 및 그의 제조 방법 - Google Patents

발광 표시 패널 및 그의 제조 방법 Download PDF

Info

Publication number
KR101747737B1
KR101747737B1 KR1020160076787A KR20160076787A KR101747737B1 KR 101747737 B1 KR101747737 B1 KR 101747737B1 KR 1020160076787 A KR1020160076787 A KR 1020160076787A KR 20160076787 A KR20160076787 A KR 20160076787A KR 101747737 B1 KR101747737 B1 KR 101747737B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
organic
lower substrate
light emitting
Prior art date
Application number
KR1020160076787A
Other languages
English (en)
Other versions
KR20160075476A (ko
Inventor
최호원
박재희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20160075476A publication Critical patent/KR20160075476A/ko
Application granted granted Critical
Publication of KR101747737B1 publication Critical patent/KR101747737B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H01L51/0002
    • H01L51/0008
    • H01L51/442
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • H10K30/82Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H01L2251/308
    • H01L2251/558
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제조 공정 중에 유기층 손상 없이 제조할 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.
본 발명에 따른 발광 표시 패널은 하부 기판 상에 형성된 제1 전극과; 상기 제1 전극 상에 형성되며 발광층을 포함하는 유기층과; 상기 유기층 상에 형성되는 박막 형태의 제2 전극과; 상기 하부 기판과 대향하는 상부 기판 상에 상기 제2 전극과 접속되도록 형성되는 보조 전극을 구비하며, 상기 제2 전극은 상기 제1 전극 및 보조 전극 중 적어도 어느 하나보다 두께가 얇게 형성되는 것을 특징으로 한다.

Description

발광 표시 패널 및 그의 제조 방법{LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD OF THE SAME}
본 발명은 제조 공정 중 유기층 손상없이 제조할 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.
액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다.
OEL 셀은 셀 구동부와 접속된 제1 전극과, 제1 전극 위에 형성된 유기층과, 유기층 위에 형성된 제2 전극으로 구성된다.
셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀을 구동한다.
종래 OEL셀의 제2 전극은 스퍼터링 방법으로 증착되므로 제2 전극의 하부에 위치하는 유기층에 손상을 주게 된다. 이에 따라, 손상된 유기층은 발광 효율이 저하되어 그 손상된 유기층을 통해 화상을 구현하는 영역에는 블랙 포인트(Black) 또는 다크 스폿(Dark spot) 등과 같은 화질 저하가 발생하게 된다.
또한, 유기층 상에 형성되는 제2 전극은 유기층의 손상을 고려하여 고온에서 증착하기 어려운 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 제조 공정 중에 유기층 손상 없이 제조할 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널은 하부 기판 상에 형성된 제1 전극과; 상기 제1 전극 상에 형성되며 발광층을 포함하는 유기층과; 상기 유기층 상에 형성되는 박막 형태의 제2 전극과; 상기 하부 기판과 대향하는 상부 기판 상에 상기 제2 전극과 접속되도록 형성되는 보조 전극을 구비하며, 상기 제2 전극은 상기 제1 전극 및 보조 전극 중 적어도 어느 하나보다 두께가 얇게 형성되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널의 제조 방법은 하부 기판 상에 제1 전극을 형성하는 단계와; 상기 제1 전극 상에 발광층을 포함하는 유기층을 형성하는 단계와; 상기 유기층 상에 박막 형태의 제2 전극을 형성하는 단계와; 상기 하부 기판과 대향하는 상부 기판 상에 보조 전극을 형성하는 단계와; 상기 제2 전극과 상기 보조 전극이 접촉하도록 상기 상부 기판 및 하부 기판을 합착하는 단계를 포함하며, 상기 제2 전극은 상기 제1 전극 및 보조 전극 중 적어도 어느 하나보다 두께가 얇게 형성되는 것을 특징으로 한다.
본 발명에 따른 발광 표시 패널 및 그의 제조 방법은 유기층 상에 형성되는 제2 전극을 유기층에 영향주지 않을 정도의 두께를 가지는 박막 형태로 열증착 방법, 또는 스퍼터링 방법 또는 그의 조합 방법으로 형성함으로써 유기층에 손상을 방지할 수 있다.
또한, 본 발명에 따른 발광 표시 패널 및 그의 제조 방법은 제2 전극과 접속되는 보조 전극을 상부 기판 상에 형성함으로써 유기층을 고려하지 않고 고온 공정이 가능하며, 고온 공정이 가능함으로써 막 특성을 향상시킬 수 있다.
그리고, 본 발명에 따른 발광 표시 패널 및 그의 제조 방법은 상부 기판과 하부 기판 사이의 셀갭을 유지시키는 컨택 스페이서에 의해 발광 표시 패널의 중앙부와 외곽부의 단차발생을 방지하므로 뉴턴링과 같은 화질 불량을 방지할 수 있다. 또한, 이러한 컨택 스페이서는 유기층 형성시 새도우 마스크와 접촉하게 되므로 유기층의 손상을 최소화할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 2는 본 발명의 제1 실시 예에 따른 발광 표시 패널의 단면도이다.
도 3은 도 2에 도시된 발광 표시 패널의 유기층을 상세히 설명하기 위한 단면도이다.
도 4는 도 2에 도시된 제2 전극에 대한 다른 실시 예를 도시한 단면도이다.
도 5는 도 2에 도시된 제2 전극에 대한 또 다른 실시 예를 도시한 단면도이다.
도 6a 내지 도 6h는 본 발명에 따른 제1 실시 예의 발광 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 제2 실시 예에 따른 발광 표시 패널의 유기층을 나타낸 단면도이다.
도 8은 본 발명의 제3 실시 예에 대한 발광 표시 패널의 단면도이다.
도 9는 본 발명의 제4 실시 예에 따른 발광 표시 패널을 간략히 나타낸 단면도이다.
도 10은 본 발명의 제1 내지 제4 실시 예에 따른 발광 표시 패널의 상부 기판과 하부 기판을 합착시키는 실런트를 나타내는 단면도이다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명에 따른 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 1에 도시된 발광 표시 패널의 한 화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀과 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 커패시터(C)와, 구동 박막 트랜지스터(T2)와 접속된 OEL 셀을 포함한다.
스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 전극 중 어느 하나와 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.
스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.
구동 박막 트랜지스터(T2)는 도 2에 도시된 바와 같이 하부 기판(101) 위에 형성된 게이트 전극(102)과, 게이트 전극(102)을 덮는 게이트 절연막(106), 게이트 절연막(106)을 사이에 두고 게이트 전극(102)과 중첩되어 채널을 형성하는 활성층(116)과, 소스 전극(110) 및 드레인 전극(108)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(116) 위에 형성된 오믹 접촉층(114)과, 채널부를 사이에 두고 대향하는 소스 전극(110) 및 드레인 전극(108)으로 이루어진다. 또한, 하부 기판(101) 상에 형성된 구동 박막 트랜지스터(T2) 상에 무기 절연 물질로 형성된 무기 보호막(104)과, 유기 절연 물질로 형성된 유기 보호막(118)을 형성할 수 있다.
OEL 셀은 구동 박막 트랜지스터를 덮는 무기 보호막(104) 및 유기 보호막(118) 상에 제1 전극(122)과, 제1 전극(122)을 노출시키는 유기홀(140)이 형성된 뱅크 절연막(124)과, 유기홀(140)을 통해 노출된 제1 전극(122) 위에 형성된 발광층을 포함하는 유기층(126)과, 유기층(126) 위에 형성된 제2 전극(128)과, 상부 기판(130) 상에 형성된 보조 전극(132)으로 구성된다.
제1 전극(122)은 음극으로 알루미늄(Al) 등과 같은 불투명한 도전 물질로 형성된다.
유기층(126)은 제1 전극(122) 상에 전자 주입층(Electron Injection layer;EIL)(210), 전자 수송층(Electron Transport Layer; ETL)(208), 발광층(206), 정공 수송층(Hole Transport Layer;HTL)(204), 정공 주입층(Hole Injection Layer;HIL)(202)으로 순차적으로 적층되어 형성된다. 발광층(206)은 제1 전극(122)으로부터의 전자와 보조 전극(132) 및 제2 전극(128)으로부터의 정공이 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 상부 기판(130) 방향으로 전면 발광하게 된다.
제2 전극(128)은 유기층(126) 상에 박막 형태로 형성된다. 이러한 제2 전극(128)은 TCO(Transparent Conductive Oxide; 이하, TCO)와 같은 물질 또는 불투명 도전 물질을 이용하여 적어도 1층 구조로 형성되거나 이들의 조합으로 다층 구조로 형성된다. 제2 전극(128)은 유기층(126)에 영향을 주지 않도록 유기층(126) 상에 열증착 방법하거나, 스퍼터링 방법 또는 그의 조합 방법을 사용한다. 이때, 제2 전극(128)은 유기층(126) 상에 스퍼터링 방법으로 증착되어도 유기층(126) 상에 영향을 주지 않을 정도의 박막 형태로 형성됨으로써 유기층(126)이 손상되지 않는다. 또한, 제2 전극(128)에 포함되는 불투명 도전 물질은 유기층(126)에서 생성된 빛이 투과될 수 있을 정도의 박막 형태로 형성된다. 이러한 제2 전극(128)은 제1 전극(122) 및 보조 전극(132) 중 적어도 어느 하나보다 얇은 두께로, 약 10~500Å정도의 두께로 형성된다.
보조 전극(132)은 유기층(126) 상에 형성된 제2 전극(128)과 접속되도록 상부 기판(130) 상에 형성된다. 이러한 보조 전극(132)은 ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO)와 같은 TCO 물질로 적어도 1층 구조로 형성된다. 또는, 상부 기판(130) 상에 투명 도전 물질 및 박막 형태의 금속층으로 적층되어 다층 구조로 형성될 수 있다. 보조 전극(132)에 포함되는 박막 형태의 불투명 금속층은 광이 투과될 수 있을 정도의 두께로, 약 10~500Å정도의 두께로 형성된다. 이와 같이 보조 전극(132)을 적어도 2층으로 형성될 경우에 제2 전극(128)과 접촉시 접촉저항을 작게 할 수 있다.
또한, 보조 전극(132)은 상부 기판(130) 상에 직접 적층되거나, 도 4에 도시된 바와 같이 상부 기판(130)과 보조 전극(132) 사이에는 보호막(132)을 형성할 수 있다. 그리고, 도 5에 도시된 바와 같이 보조 전극(132)과, 그 보조 전극(132)과 접촉하는 제2 전극(128) 각각의 계면을 플라즈마, UV등으로 표면 처리하여 요철 형태로 형성할 수 있다. 이러한 보조 전극(132)의 요부는 제2 전극(128)의 철부와 접촉하고, 보조 전극(132)의 철부는 제2 전극(128)의 요부와 접촉하게 된다. 따라서, 보조 전극(132)은 제2 전극(128)과의 접촉 면적이 넓어져 제2 전극(128)의 접촉 저항을 줄어들고 상/하판(101,130) 진공 합착시 제2 전극(128)과의 접착력이 향상된다. 또한, 표면 처리에 의해 보조 전극(132)의 일함수가 증가되어 전기적 특성이 향상된다.
도 6a 내지 도 6h는 본 발명에 따른 제1 실시 예의 발광 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 하부 기판(101) 상에 게이트 전극(102), 게이트 라인을 포함하는 게이트 금속 패턴이 형성된다.
구체적으로, 하부 기판(101) 상에 스퍼터링 등의 증착 방법을 통해 게이트 금속층이 증착된다. 게이트 금속층은 알루미늄(Al), 알루미늄 합금, 알루미늄-네오디뮴(AlAd), 구리(Cu), 티탄(Ti), 크롬(Cr) 등으로 이용된다. 게이트 금속층은 포토리소그래프 공정 및 식각 공정을 통해 패터닝됨으로써 게이트 라인, 게이트 전극(102)을 포함하는 게이트 금속 패턴이 형성된다.
도 6b를 참조하면, 게이트 전극 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(106)이 형성되고, 활성층(116) 및 오믹 접촉층(114)을 포함하는 반도체 패턴(112)이 형성된다.
구체적으로, 게이트 금속 패턴이 형성된 하부 기판(101) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법 통해 무기 절연 물질이 전면 증착됨으로써 게이트 절연막(106)이 형성된다. 게이트 절연막과 동일한 증착 방법으로 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 패닝됨으로써 활성층(116) 및 오믹 접촉층(114)을 포함하는 반도체 패턴(112)이 형성된다. 게이트 절연막(106)으로는 질화 실리콘(SiOx), 산화 실리콘(SiNx) 등과 같은 무기 절연 물질이 이용된다.
도 6c를 참조하면, 반도체 패턴(112)이 형성된 게이트 절연막(106) 상에 소스 전극(110), 드레인 전극(108)을 포함하는 소스/드레인 전극 패턴이 형성된다.
구체적으로, 반도체 패턴(112)이 형성된 게이트 절연막(106) 위에 소스/드레인 금속층은 스퍼터링 등의 증착 방법으로 형성된다. 소스/드레인 금속층으로는 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 구리(Cu) 등으로 이용된다. 이 소스/드레인 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 소스 전극(110), 드레인 전극(108)을 포함하는 소스/드레인 전극 패턴이 형성된다. 이어서, 소스 전극(110)과 드레인 전극(108)을 마스크로 하여 두 전극 사이로 노출된 오믹 접촉층(114)을 제거하여 활성층(116)이 노출되게 한다.
도 6d를 참조하면, 소스/드레인 전극 패턴이 형성된 게이트 절연막(106) 상에 컨택홀(120)을 포함하는 무기 및 유기 보호막(104,118)이 형성된다.
구체적으로, 소스/드레인 전극 패턴이 형성된 게이트 절연막(106) 상에 PECVD 등의 증착 방법을 통해 무기 보호막(104)이 형성된다. 이 무기 보호막 상에 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법을 통해 유기 보호막(118)이 형성된다. 그리고 무기 및 유기 보호막(104,118)이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 컨택홀(120)이 형성된다. 여기서, 무기 보호막(104)으로는 게이트 절연막(106)과 같은 무기 절연 물질이 이용되며, 유기 보호막(118)으로는 아크릴 등과 같은 유기 절연 물질이 이용된다.
도 6e를 참조하면, 유기 보호막(118) 상에 제1 전극(122)이 형성된다.
구체적으로, 제1 전극(122)은 유기 보호막(118) 상에 알루미늄(Al)과 같은 불투명한 도전 물질이 스퍼터링 등과 같은 증착 방법으로 형성된다. 제1 전극(122)은 박막 트랜지스터의 드레인 전극(108)과 컨택홀(120)을 통해 접속된다.
도 6f를 참조하면, 제1 전극(122)이 형성된 하부 기판(101) 상에 유기홀(140)이 포함된 뱅크 절연막(124)이 형성된다.
구체적으로, 제1 전극(122)이 형성된 하부 기판(101) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포됨으로써 뱅크 절연막(124)이 형성된다. 이러한 뱅크 절연막(124)을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 제1 전극(122)을 노출시키는 유기홀(140)이 형성된다.
도 6g를 참조하면, 유기홀(140)이 포함된 뱅크 절연막(124)이 형성된 하부 기판(101) 상에 유기층(126), 제2 전극(128)이 순차적으로 형성된다.
구체적으로, 제1 전극(122) 상에는 전자 주입층(EIL), 전자 수송층(ETL), 발광층, 정공 수송층(HTL), 정공 주입층(HIL)이 포함된 유기층(126)이 열증착 방법, 스퍼터링 방법 또는 그의 조합 방법으로 순차적으로 형성된다. 이후, 유기층(126)이 형성된 하부 기판(101) 상에 제2 전극(128)이 형성된다.
제2 전극(128)은 유기층(126)과 동일한 방법으로 투명 도전 물질이나 금속 물질를 이용하여 적어도 1층 구조로 형성되거나 투명 도전 물질 및 금속 물질을 이용하여 다층 구조로 형성될 수 있다. 제2 전극(128)의 두께는 증착 공정에 의해 유기층(126)에 영향을 주지 않고 유기층(126)에서 생성된 빛을 통과시킬 수 있을 정도의 두께, 약 10~500Å 정도의 두께로 형성된다.
도 6h를 참조하면, 보조 전극(132)이 형성된 상부 기판(130)과 박막 트랜지스터, 제1 전극(122), 유기층(126), 제2 전극(128)이 형성된 하부 기판(101)을 진공 합착하여 발광 표시 패널을 형성한다.
구체적으로, 보조 전극(132)은 상부 기판(130) 상에 적어도 한 층의 투명 도전층이 스퍼터링 등과 같은 증착 방법으로 형성된다. 투명 도전 물질으로는 ITO(Indum Tin Oxide), IZO(Indum Zinc Oxide) 등이 이용된다. 또한, 상부 기판(101) 상에 투명 도전 물질, 박막 형태의 금속층, 투명 도전 물질으로 순차적으로 적층된 다수의 도전층으로 형성될 수 있다. 그리고, 보조 전극(132)에 플라즈마, UV 등으로 표면 처리하여 보조 전극(132)의 일함수를 증가시켜 전기적 특성이 향상시킬 수 있다. 보조 전극(132)이 형성된 상부 기판(130)과 박막 트랜지스터, 제1 전극(122), 유기층(126), 제2 전극(128)이 형성된 하부 기판(101)을 진공 합착하여 발광 표시 패널을 형성한다.
이와 같이, 본 발명의 제1 실시 예에 따른 발광 표시 패널 및 그 제조 방법은 유기층(126) 상에 유기층의 손상없이 보조 전극(132)을 형성할 수 있으므로 화질 저하를 방지할 수 있습니다. 또한, 본 발명의 제1 실시 예에 따른 발광 표시 패널 및 그 제조 방법은 하부 기판 상에 형성되는 유기층(126)의 손상을 고려하지 않고서 보조 전극(132)과 보호막(134)을 상부기판(130) 상에 고온으로 증착하여 형성할 수 있으므로 유기층(126), 보조 전극(132) 및 보호막(134)의 특성을 향상할 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 발광 표시 패널의 유기층을 나타낸 도면이다.
본 발명의 제2 실시 예에 따른 발광 표시 패널은 제1 실시 예에 따른 발광 표시 패널의 OEL 셀을 제외하고 동일하므로 그에 따른 설명은 생략하기로 한다.
본 발명의 제2 실시 예에 따른 발광 표시 패널의 OEL 셀은 구동 박막 트랜지스터를 덮는 무기 보호막(104) 및 유기 보호막(118) 상에 제1 전극(122)과, 제1 전극(122)을 노출시키는 유기홀(140)이 형성된 뱅크 절연막(124)과, 유기홀(140)을 통해 노출된 제1 전극(122) 위에 형성된 발광층을 포함하는 유기층(126)과, 유기층(126) 위에 형성된 제2 전극(128)과, 상부 기판(130) 상에 형성된 보조 전극(132)으로 구성된다.
제1 전극(122)은 양극으로 금속 물질과 투명 도전 물질로 형성되며, 예로 들어, 알루미늄(Al), 은(Ag), 몰리브덴(Mo) 등과 같이 반사율이 높은 금속 물질과, ITO와 같은 투명 물질로 형성될 수 있다.
유기층(126)은 제1 전극(122) 상에 정공 주입층(202), 정공 수송층(204), 발광층(206), 전자 수송층(208), 전자 주입층(210)으로 순차적으로 적층되어 형성된다. 이러한, 유기층(126)에 포함된 발광층은 보조 전극(132) 및 제2 전극(128)으로부터의 전자와, 제1 전극(122)으로부터의 정공이 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 상부 기판(130) 방향으로 전면 발광하게 된다.
보조 전극(132)은 상부 기판(130) 상에 형성되며, 상부 기판(130) 상에 형성된 보조 전극(132)은 유기층(126) 상에 형성된 제2 전극(128)에 의해 접속된다. 제2 전극(128)은 유기층(126) 상에 박막 형태로 형성된다. 이러한, 제2 전극(128)은 TCO와 같은 투명 도전 물질이나, 알루미늄-은(AlAg) 합금 등과 같은 금속 물질로 박막 형태로 적어도 한층으로 형성되거나, 투명 도전 물질 및 금속 물질의 이중층으로 형성될 수 있다. 보조 전극(132)에 포함되는 박막 형태의 불투명 금속층은 광이 투과될 수 있을 정도의 두께, 약 10~500Å정도의 두께로 형성된다.
제2 전극(128)은 음극으로 증착 공정시 열증착 공정, 또는 스퍼터링 방법, 또는 그의 조합 방법으로 형성되며, 제1 실시 예와 동일하게 투명 도전 물질이나 금속 물질로 형성할 경우에 증착 공정에 의해 유기층에 영향을 주지 않을 두께로 예로 들어 10~500Å 정도의 두께로 형성된다.
또한, 보조 전극(132)은 도 3 및 도 4에 도시된 바와 같이 제1 실시예와 동일하게 형성하여 동일한 효과를 가지게 된다.
도 8는 본 발명의 제3 실시 예에 따른 발광 표시 패널의 단면도이다.
본 발명의 제3 실시 예에 따른 발광 표시 패널은 후면 발광하도록 제1 실시 예에 따른 발광 표시 패널의 OEL 셀을 제외하고 동일하므로 그에 따른 설명은 생략하기로 한다.
도 8를 참조하면, 본 발명의 제3 실시 예에 따른 발광 표시 패널의 제1 전극(122)은 양극으로 투명 도전 물질로 형성되며, 예로 들어 ITO, ZTO, IZO 등으로 형성된다.
유기층(126)은 제1 전극(122) 상에 정공 주입층(HIL), 정공 수송층(HTL), 발광층, 전자 수송층(ETL), 전자 주입층(EIL)으로 순차적으로 적층되어 형성된다. 이러한, 유기층(126)에 포함된 발광층은 보조 전극(132) 및 제2 전극(128)으로부터의 전자와, 제1 전극(122)으로부터의 정공이 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 하부 기판(101) 방향으로 후면 발광하게 된다.
보조 전극(132)은 상부 기판(130) 상에 알루미늄(Al), 구리(Cu), 마그네슘(Mg), 은(Ag) 등과 같은 불투명 도전 물질로 적어도 한 층으로 형성되며, 상부 기판(130) 상에 형성된 보조 전극(132)은 유기층(126) 상에 형성된 제2 전극(128)과 접속된다.
제2 전극(128)은 유기층(126) 상에 박막 형태로 형성된다. 이러한, 제2 전극(128)은 TCO와 같은 투명 도전 물질이나, 금속 물질로 박막 형태로 적어도 한층으로 형성되거나, 투명 도전 물질 및 금속 물질의 이중층으로 형성될 수 있으며, 제1 실시 예와 동일하게 형성되어 동일한 효과를 가지게 된다.
또한, 보조 전극(132)은 도 4 및 도 5에 도시된 바와 같이 보호막(134)이 형성된 상부 기판(130) 상에 형성되거나, 요철 형태로 형성될 수 있다.
도 9는 본 발명의 제4 실시 예에 따른 발광 표시 패널을 간략히 나타낸 단면도이다.
본 발명의 제4 실시 예에 따른 발광 표시 패널은 제1 실시 예에 따른 발광 표시 패널과 대비하여 제1 전극(122)과 유기 보호막(118) 사이에 무기 보호막(104)과 같은 무기 절연물질로 형성되는 버퍼층(154)과, 컨택 스페이서(142) 및 버스 전극(138)을 추가로 구비하는 것을 제외하고 동일한 구성요소를 구비한다. 따라서, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 9에 도시된 컨택 스페이서(142)는 뱅크 절연막(124) 상에 형성된다. 이 컨택 스페이서(142)는 상부 기판(130)과 하부 기판(101) 사이의 셀갭을 일정하게 유지하므로 발광 표시 패널의 외곽부와 중앙부의 단차 발생을 방지한다. 반면에, 실런트로 셀갭을 유지하는 종래 발광 표시 패널의 경우, 실런트가 형성된 외곽부보다 중앙부로 갈수록 셀갭이 좁아져 발광 표시 패널의 외곽부와 중앙부 사이에 단차가 발생된다. 이러한 단차로 인해 종래 발광 표시 패널은 실런트가 형성된 외곽부를 제외한 중앙부에 물결 무늬의 뉴턴링(Newton's ring) 현상과 같은 화질 불량이 발생되는 반면에 본원 발명은 발광 표시 패널의 외곽부와 중앙부에서 단차가 발생되지 않으므로 뉴턴링 현상과 같은 화질 불량을 방지할 수 있다.
또한, 컨택 스페이서(142)는 제1 유기 관련층(148), 발광층(146) 및 제2 유기 관련층(150) 형성시 이들 각각을 형성하기 위한 새도우 마스크와 접촉하게 된다. 반면에, 컨택 스페이서를 구비하지 않은 종래 발광 표시 패널에서는 제1 유기 관련층, 발광층 및 제2 유기 관련층 형성시 이들 각각을 형성하기 위한 새도우 마스크가 제1 전극, 제1 유기 관련층 및 발광층과 접촉하게 된다. 따라서, 종래 발광 표시 패널에서는 발광 영역에 위치하는 제1 유기관련층 및 발광층에 새도우 마스크로 인한 스크래치 등이 발생되는 이들층이 손상되어 화질이 저하되는 반면에 본원 발명의 발광 표시 패널에서는 비발광 영역에 위치하는 컨택 스페이서(142)에 스크래치 등이 발생되므로 화질에 영향을 주지 않게 된다.
이러한 컨택 스페이서(142) 상부에 형성된 제2 전극(128)은 상부 기판(130) 상에 형성된 보조 전극(132)과 접속된다. 이 보조 전극(132)은 TCO물질로 적어도 1층 구조로 형성되거나 TCO와 박막 형태의 불투명 금속층으로 이루어진 다층 구조로 형성된다. 보조 전극(132)에 포함되는 박막 형태의 불투명 금속층은 광이 투과될 수 있을 정도의 두께, 약 10~500Å정도의 두께로 형성된다. 이러한 보조 전극(132) 또는 상부 기판(130) 상에는 컨택 스페이서(142)와 중첩되는 버스 전극(138)이 형성된다. 이 버스 전극(138)은 도전율이 높은 금속으로 형성되어 제2 전극(128) 및 보조 전극(132) 중 적어도 어느 하나의 저항 성분을 보상함으로써 보조 전극(132)과 제2 전극(128) 간의 접촉 저항은 상대적으로 낮아진다.
제2 전극(128)과 제1 전극(122) 사이에는 제1 유기 관련층(148), 발광층(146) 및 제2 유기 관련층(150)을 포함하는 유기층이 형성된다.
제1 및 제2 유기 관련층(148,150)은 하부 기판(101)의 외곽부를 제외한 나머지 영역을 노출시키는 새도우 마스크를 통해 형성되므로 컨택 스페이서(142)가 형성된 하부 기판(101) 전면에 형성된다. 제1 유기 관련층(148)은 제1 전극(122)이 음극이고, 제2 전극(128)이 양극인 경우, 발광층(146)에 전자를 제공하는 전자 관련층으로 형성되며, 제2 유기 관련층(150)은 발광층(146)에 정공을 제공하는 정공 관련층으로 형성된다. 또는 제1 전극(122)이 양극이고, 제2 전극(128)이 음극인 경우, 제1 유기 관련층(148)은 발광층(146)에 정공을 제공하는 정공 관련층으로 형성되며, 제2 유기 관련층(150)은 발광층(146)에 전자를 제공하는 전자 관련층으로 형성된다.
발광층(146)은 각 화소의 발광 영역을 노출시키는 새도우 마스크를 통해 형성되므로 각 화소의 발광 영역에 형성된다. 이러한 발광층(146)은 제1 및 제2 유기 관련층(!48,150)으로부터의 전자와 정공이 재결합되어 생성된 여기자가 바닥 상태로 되돌아가면서 특정 파장의 빛을 생성한다. 이 빛은 상부기판(130) 방향으로 전면 발광하게 된다.
한편, 상부 기판(130)과 하부 기판(101)은 도 10에 도시된 바와 같이 에폭시 재질 또는 프릿 재질의 실런트(152)로 형성된다. 프릿 재질의 실런트(!52)는 에폭시 재질의 실런트(152)에 비해 상부 기판(130) 및 하부 기판(101) 각각과의 접착력이 높기 때문에 수분 방지용 게터 없이 발광 표시 패널을 보호할 수 있다.
이 프릿 재질의 실런트(152)는 상부 기판(130) 및 하부 기판(101) 중 적어도 어느 한 기판에 도포된 후 열 또는 광에 의해 경화된다. 경화된 프릿 재질의 실런트(152)에 레이저가 조사됨으로써 프릿 재질의 실런트(152)는 용융되고 고상화되어 상부 기판(130)과 하부 기판(101)은 합착된다.
이러한 프릿 재질의 실런트(152)의 높이가 발광 표시 패널의 셀갭보다 높이가 높은 경우, 도 10에 도시된 바와 같이 상부 기판(130) 및 하부 기판(101) 중 적어도 어느 한 기판에 홈(156)을 형성하여 프릿 재질의 실런트(152)와 발광 표시 패널의 셀갭을 일치시킬 수도 있다. 따라서, 본 발명에 따른 발광 표시 패널은 종래 발광 표시 패널의 실런트가 형성된 외곽부보다 중앙부가 낮은 단차로 인해 중앙부에 물결 무늬가 나타나는 뉴턴링 현상과 같은 화질 불량을 방지할 수 있다.
한편, 본 발명에 따른 발광 표시 패널 및 그 제조 방법은 발광층에서 각 화소별로 적색, 녹색 및 청색광을 생성하는 구조를 예로 들어 설명하였지만 이외에도 발광층에서 백색광을 생성하고 그 백색광이 입사되어 적색, 녹색 및 청색광을 생성하는 컬러 필터를 가지는 발광 표시 패널에도 적용가능하다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
101 : 하부 기판 102 : 게이트 전극
104 : 무기 보호막 106 : 게이트 절연막
108 : 드레인 전극 110 : 소스 전극
112 : 반도체 패턴 118 : 유기 보호막
120 : 컨택홀 122 : 제1 전극
124 : 뱅크 절연막 126 : 유기층
128 : 제2 전극 130 : 상부 기판
132 : 보조 전극 134 : 보호막
138 : 버스 전극 142: 컨택 스페이서
146 : 발광층 148,150 : 유기관련층
152 : 실런트 154 : 버퍼층
156 : 홈

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 하부 기판 상에 위치하는 박막 트랜지스터;
    상기 박막 트랜지스터를 덮는 무기 보호막;
    상기 무기 보호막 상에 위치하는 유기 보호막;
    상기 유기 보호막 상에 위치하고, 무기 절연물질로 이루어진 버퍼층;
    상기 버퍼층 상에 위치하는 제1 전극;
    상기 제1 전극이 구비된 하부 기판상에 제1 전극을 노출시키는 유기홀이 포함되고, 유기 절연 물질로 이루어진 뱅크 절연막;
    상기 뱅크 절연막의 상부에 위치하는 컨택 스페이서;
    상기 유기홀을 통해 노출된 제1 전극의 상부에 구비된 발광층을 포함하는 유기층;
    상기 유기층 위 상기 하부 기판의 일면 전체에 구비된 박막 형태의 제2 전극;
    상기 하부 기판과 대향하는 상기 상부 기판의 일면에 상기 컨택 스페이서와 중첩하도록 위치하는 버스 전극; 및
    상기 버스 전극을 덮으며, 상기 상부 기판의 일면 전체에 위치하는 보조 전극을 포함하고,
    상기 발광층을 갖는 유기층은 제 1 유기 관련층과, 발광층 및 제 2 유기 관련층으로 이루어지고, 상기 제 1 및 제 2 유기 관련층은 상기 컨택 스페이서를 포함한 상기 하부 기판의 일면 전체에 위치하고,
    상기 제 2 전극은 상기 제 1 전극 및 보조 전극 중 어느 하나보다 두께가 얇고,
    상기 보조 전극은 상기 컨택 스페이서의 상부에서만 상기 제 2 전극과 접촉되는 발광 표시 패널.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 상부 기판과 하부 기판을 합착하기 위한 프릿 재질의 실런트를 추가로 구비하는 발광 표시 패널.
  8. 제 7 항에 있어서,
    상기 상부 기판 및 하부 기판 중 적어도 어느 하나에는 상기 프릿 재질의 실런트와 대응하는 영역에 홈이 구비된 발광 표시 패널.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 하부 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 덮는 무기 보호막을 형성하는 단계;
    상기 무기 보호막 상에 유기 보호막을 형성하는 단계;
    상기 유기 보호막 상에 무기 절연물질로 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 제1 전극을 형성하는 단계;
    상기 제1 전극이 형성된 하부 기판상에 제1 전극을 노출시키는 유기홀이 포함되고, 유기 절연 물질을 이용하여 뱅크 절연막을 형성하는 단계;
    상기 뱅크 절연막의 상부에 컨택 스페이서를 형성하는 단계;
    상기 컨택 스페이서가 형성된 상기 하부 기판의 일면 전체에 제 1 유기 관련층을 형성하는 단계;
    상기 유기홀을 통해 노출된 제1 전극 및 제 1 유기 관련층 위에 발광층을 포함하는 유기층을 형성하는 단계;
    상기 제 1 유기 관련층, 발광층 및 제 2 유기 관련층을 포함하는 유기층 상에 박막 형태의 제 2 전극을 형성하는 단계;
    상기 하부 기판과 대향하는 상부 기판상에 버스 전극을 형성하는 단계;
    상기 버스 건극이 형성된 상기 상부 기판의 일면 전체에 보조 전극을 형성하는 단계; 및
    상기 제2 전극과 상기 보조 전극이 접촉하도록 상기 상부 기판 및 하부 기판을 합착하는 단계를 포함하며,
    상기 제2 전극은 상기 제1 전극 및 보조 전극 중 적어도 어느 하나보다 두께가 얇게 형성되고,
    상기 보조 전극은 상기 컨택 스페이서가 형성된 영역에서만 상기 제2 전극에 접속되며,
    상기 버스 전극은 상기 컨택 스페이서와 중첩되는 영역에 형성되는 발광 표시 패널의 제조 방법.
  14. 제13항에 있어서,
    상기 버스 전극을 형성하는 단계는
    상기 보조 전극과 접속되도록 도전성 재질로 형성되는 발광 표시 패널의 제조 방법.
  15. 제 13 항에 있어서,
    상기 상부 기판과 하부 기판은 프릿 재질의 실런트에 의해 합착되는 발광 표시 패널의 제조 방법.
  16. 제 15 항에 있어서,
    상기 상부 기판 및 하부 기판 중 적어도 어느 하나에는 상기 프릿 재질의 실런트와 대응하는 영역에 홈이 형성되는 발광 표시 패널의 제조 방법.
  17. 제 13 항에 있어서,
    상기 유기층과 상기 제2 전극은 열증착 방법, 또는 스퍼터링 방법, 또는 열증착 방법 및 스퍼터링 방법의 조합방법으로 형성되는 발광 표시 패널의 제조 방법.
KR1020160076787A 2008-06-24 2016-06-20 발광 표시 패널 및 그의 제조 방법 KR101747737B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080059890 2008-06-24
KR1020080059890 2008-06-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095845A Division KR101726620B1 (ko) 2008-06-24 2008-09-30 발광 표시 패널 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160075476A KR20160075476A (ko) 2016-06-29
KR101747737B1 true KR101747737B1 (ko) 2017-06-16

Family

ID=41495158

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080095845A KR101726620B1 (ko) 2008-06-24 2008-09-30 발광 표시 패널 및 그의 제조 방법
KR1020160076787A KR101747737B1 (ko) 2008-06-24 2016-06-20 발광 표시 패널 및 그의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080095845A KR101726620B1 (ko) 2008-06-24 2008-09-30 발광 표시 패널 및 그의 제조 방법

Country Status (2)

Country Link
KR (2) KR101726620B1 (ko)
CN (1) CN101615624B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035359B1 (ko) * 2010-01-22 2011-05-20 삼성모바일디스플레이주식회사 유기 발광 소자 및 이의 제조방법
CN102916030A (zh) * 2011-08-03 2013-02-06 尹根千 有机电致发光显示元件以及其制造方法
KR101421168B1 (ko) 2011-09-20 2014-07-21 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR101927334B1 (ko) * 2012-09-10 2018-12-10 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
KR101990321B1 (ko) * 2012-12-04 2019-06-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN103311445B (zh) * 2012-12-24 2016-03-16 上海天马微电子有限公司 有机发光二极管封装结构及其形成方法
KR102083983B1 (ko) * 2013-05-29 2020-03-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102044137B1 (ko) * 2013-06-28 2019-11-13 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
CN104659072B (zh) 2015-03-16 2017-07-28 京东方科技集团股份有限公司 阵列基板和阵列基板制作方法
CN104867958B (zh) 2015-04-01 2017-12-08 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法和显示装置
CN104821329A (zh) * 2015-05-04 2015-08-05 深圳市华星光电技术有限公司 Oled显示装置
KR102326301B1 (ko) * 2015-07-30 2021-11-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102377468B1 (ko) * 2015-10-19 2022-03-21 엘지디스플레이 주식회사 유기발광 표시장치
KR102380462B1 (ko) * 2015-10-28 2022-03-31 엘지디스플레이 주식회사 플렉서블 디스플레이 패널, 플렉서블 디스플레이 디바이스 및 그 구동 방법
CN105679961A (zh) 2016-01-26 2016-06-15 京东方科技集团股份有限公司 一种oled封装结构、显示设备及封装方法
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
TWI613942B (zh) * 2016-07-05 2018-02-01 元太科技工業股份有限公司 電連接結構
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
KR102089340B1 (ko) * 2016-08-31 2020-03-16 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102634180B1 (ko) * 2018-09-18 2024-02-06 엘지디스플레이 주식회사 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법
CN111244317B (zh) * 2018-11-27 2022-06-07 海思光电子有限公司 一种光发射器件、终端设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092192A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2005063928A (ja) * 2003-07-25 2005-03-10 Sanyo Electric Co Ltd エレクトロルミネッセンス素子及びエレクトロルミネッセンスパネル
US20050077816A1 (en) * 2003-09-19 2005-04-14 Hirokazu Yamada Organic light emitting device, manufacturing method thereof, and display unit
JP2005268062A (ja) * 2004-03-19 2005-09-29 Hitachi Displays Ltd 有機エレクトロルミネッセンス表示装置
KR100688791B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915734B2 (ja) * 2003-05-12 2007-05-16 ソニー株式会社 蒸着マスクおよびこれを用いた表示装置の製造方法、ならびに表示装置
JP4367346B2 (ja) * 2005-01-20 2009-11-18 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092192A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2005063928A (ja) * 2003-07-25 2005-03-10 Sanyo Electric Co Ltd エレクトロルミネッセンス素子及びエレクトロルミネッセンスパネル
US20050077816A1 (en) * 2003-09-19 2005-04-14 Hirokazu Yamada Organic light emitting device, manufacturing method thereof, and display unit
JP2005268062A (ja) * 2004-03-19 2005-09-29 Hitachi Displays Ltd 有機エレクトロルミネッセンス表示装置
KR100688791B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법.

Also Published As

Publication number Publication date
CN101615624A (zh) 2009-12-30
KR20100002041A (ko) 2010-01-06
CN101615624B (zh) 2014-04-02
KR101726620B1 (ko) 2017-04-14
KR20160075476A (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
KR101747737B1 (ko) 발광 표시 패널 및 그의 제조 방법
US8299702B2 (en) Luminescence display panel with auxiliary electrode and method for fabricating the same
US9653520B2 (en) Organic light emitting display panel and method of manufacturing the same
KR101386766B1 (ko) 표시 장치 및 그 제조 방법
US9023678B2 (en) Organic light emitting diode display device and method of fabricating the same
KR101432110B1 (ko) 유기 발광 장치 및 그 제조 방법
KR101779475B1 (ko) 유기전계발광소자 및 이의 제조방법
KR100560792B1 (ko) 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
US20140138668A1 (en) Organic light emitting diode display and manufacturing method of the same
US7326966B2 (en) Electroluminescence display device and method of manufacturing the same
KR102618593B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20100068644A (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
JP2001100654A (ja) El表示装置
KR20110035049A (ko) 유기전계발광소자 및 이의 제조방법
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR101352121B1 (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
JP4540303B2 (ja) エレクトロルミネッセンス表示装置
KR20100025806A (ko) 발광 표시 패널 및 그의 제조 방법
KR101493222B1 (ko) 발광 표시 패널의 제조 방법
KR101605008B1 (ko) 유기발광표시장치의 제조방법
JP2011154968A (ja) 有機エレクトロルミネッセンス表示装置とその製造方法
KR20100011034A (ko) 유기전계 발광소자의 제조 방법
KR101577219B1 (ko) 발광 표시 패널
KR20090132723A (ko) 유기전계 발광소자 및 그 제조방법
KR20100042037A (ko) 발광 표시 패널 및 그의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant