CN107564928B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107564928B
CN107564928B CN201610506488.4A CN201610506488A CN107564928B CN 107564928 B CN107564928 B CN 107564928B CN 201610506488 A CN201610506488 A CN 201610506488A CN 107564928 B CN107564928 B CN 107564928B
Authority
CN
China
Prior art keywords
layer
substrate
recess
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610506488.4A
Other languages
English (en)
Other versions
CN107564928A (zh
Inventor
李冠锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to CN201610506488.4A priority Critical patent/CN107564928B/zh
Priority to US15/611,835 priority patent/US10109655B2/en
Publication of CN107564928A publication Critical patent/CN107564928A/zh
Application granted granted Critical
Publication of CN107564928B publication Critical patent/CN107564928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种的显示装置，包括：基板，具有凹陷；发光二极管，位于凹陷中；以及薄膜晶体管，位于基板的表面上并电连接至发光二极管。薄膜晶体管与发光二极管位于基板的同一侧上，或者位于基板的不同侧上。

Description

显示装置
技术领域
本发明涉及一种显示装置，特别是涉及其发光二极管与薄膜晶体管的结构。
背景技术
无机发光二极管(LED)依电极位置的不同，主要可分作倒装式或垂直式。前者的阳极接点与阴极接点位于LED发光层的同一侧，而后者的阳极接点与阴极接点位于LED发光层的相反侧。在基板上形成LED的无机层堆叠后，进行光刻蚀刻与切割等制作工艺，形成多个独立的LED芯片。然而现有的LED芯片的厚度高达5至10微米。若将LED芯片直接接合至TFT基板上，TFT基板的上表面与LED芯片的上表面之间的距离，可能在后续制作工艺造成施力不均而使元件破损甚至断裂。或者，直接接合至TFT基板表面上的LED芯片，在发光时因为LED跟LED之间没有阻隔而可能会互相混色而降低影像品质。
综上所述，目前亟需新的结构整合LED与TFT，以改善制作工艺良率，或是可以降低混色的问题。
发明内容
本发明一实施例揭露的显示装置，包括：基板，具有凹陷；发光二极管，位于凹陷中；以及薄膜晶体管，位于基板的表面上并电连接至发光二极管。
附图说明
图1A至图1H是一实施例中，显示装置的制作工艺剖视图；
图2是一实施例中，显示装置的剖视图；
图3A至图3C是一实施例中，显示装置的制作工艺剖视图；
图4A至图4B是一实施例中，显示装置的制作工艺剖视图；
图5A至图5I是一实施例中，显示装置的制作工艺剖视图；
图6是一实施例中，显示装置的剖视图；
图7A至图7H是一实施例中，显示装置的制作工艺剖视图；
图8是一实施例中，显示装置的剖视图。
符号说明
11 基板
13a、13c 电极
13b 遮光层
13g、16 栅极
131 共同电极线
14 缓冲层
15 栅极绝缘层
15v、20v 通孔
17 半导体层
18 绝缘层
19d 漏极
19s 源极
20、31、34 保护层
21、27、27a、27b 导电层
22 光致抗蚀剂层
22o、41o 开口
23、37 穿孔
25 凹陷
29f 倒装式LED
29v 垂直式LED
29o OLED
33 导电层
35 外部电路
39 接合垫
41 绝缘层
291 发光层
292、293 电极
1101 上表面
1102 下表面
具体实施方式
图1A至图1H是一实施例中，显示装置的制作工艺剖视图。在图1A中，形成导电层于基板11的上表面1101之上，再以光刻蚀刻等制作工艺图案化导电层以定义栅极13g与电极13a及13c。导电层可为金属、透明导电物、或其他适当的导电材质。基板11为玻璃基板，其厚度介于300至500微米(μm)之间。在其他实施例中，基板11的材质可为塑胶材质或可挠性材质。接着形成栅极绝缘层15于栅极13g、电极13a及13c、与基板11上。栅极绝缘层15的材料可为氧化硅、氮化硅、氮氧化硅、或其他适合作为绝缘层的材料。接着形成半导体层于栅极绝缘层15上，再以光刻蚀刻等制作工艺图案化半导体层，以定义半导体层17对应栅极13g。在此实施例中，半导体层17的宽度小于栅极13g的宽度。但在其他实施例中，半导体层17的宽度可大于或等于栅极13g的宽度，在此并不限制，端视设计需求。在一实施例中，半导体层可为金属氧化物半导体如IGZO、多晶硅层如低温多晶硅(LTPS)、或其他适合作为半导体层的材料。
如图1B所示，接着以光刻蚀刻等制作工艺形成通孔15v露出部分电极13a，再将导电物设置于栅极绝缘层15与半导体层17上，且部分的导电物会设置于通孔15v内。接着以光刻蚀刻等制作工艺图案化导电物以形成图案化导电层，且定义出接触半导体层17两侧的源极19s与漏极19d。漏极19d经由通孔15v接触电极13a。在一实施例中，上述导电物的材料可为金属或是其他适合的导电材料，在此并不限制。至此已形成薄膜晶体管的主要结构，其包含半导体层17、源极19s与漏极19d、与栅极13g。在此实施例中，栅极13g位于半导体层17与基板11之间，即所谓的底栅极结构。
如图1C所示，接着形成保护层20于源极19s、漏极19d、半导体层17、与栅极绝缘层15上。在一实施例中，保护层20的材料为氧化硅、氮化硅、氮氧化硅、或其他适合作为绝缘层的材料。接着以光刻蚀刻等制作工艺形成通孔20v露出部分源极19s，再设置导电层21于通孔20v内及保护层20的表面上。接着以光刻蚀刻等制作工艺图案化导电层21，使其至少部分保留于通孔20v内并延伸至部分保护层20上。在一实施例中，导电层21的材料可为ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，铟锌氧化物)、经处理的导电IGZO(indium gallium zinc oxide，氧化铟镓锌)、金属、或其他适合作为导电层的导电材料。
如图1D所示，接着以光刻蚀刻、机械钻孔、激光钻孔、或其他制作工艺，形成贯穿基板11的穿孔23以露出部分电极13a与13c。之后将导电材料填入穿孔23中。在本发明其他实施例中，可在形成栅极13g及电极13a与13c的步骤前，先形成穿孔23。
如图1E所示，接着以光刻蚀刻等制作工艺定义凹陷25于基板11的下表面1102上。凹陷25在靠近基板11的下表面1102的宽度，大于凹陷25靠近基板11的上表面1101的宽度。凹陷25对应电极13a，且两者之间以穿孔23电性相连。一般而言，凹陷25的深度可容纳大部分的后述的LED(发光二极管)的体积，因LED可被适当的局限在凹陷25内，故而可以降低因后续制作工艺造成施力不均而使元件破损甚至断裂的问题。在另一实施例中，凹陷25的深度与后述的LED(发光二极管)高度实质上相同。接着形成导电层于凹陷25内及基板11的下表面1102上，再以光刻蚀刻等制作工艺使导电层27保留于凹陷25的表面上。在一实施例中，导电层27为反射性材料，例如金属或其他具反射性的材料或涂层。在一实施例中，可进一步处理导电层27的表面使其具有微结构图案，以增强反射效果。在某些实施例中，导电层27也可保留于连接至电极13c上的穿孔23上以作为接点(未图示)。
如图1F所示，将垂直式LED 29v电连接至凹陷25中的导电层27。垂直式LED 29v的结构可为未封装GaAs发光二极管，其P电极与N电极分别位于发光二极管主体的的上下两侧。在一实施例中，垂直式LED 29v的高度介于5至10微米之间。如前所述，凹陷25的深度可容纳大部分的垂直式LED 29v的体积，因垂直式LED 29v可被适当的局限在凹陷25内，故而可以降低因后续制作工艺造成施力不均而使元件破损甚至断裂的问题。在另一实施例中，凹陷25的深度与垂直式LED 29v的高度实质上相同。在一实施例中，凹陷25的深度与垂直式LED 29v的高度的差异小于100nm。若凹陷25的深度与垂直式LED 29v的高度的差异过大，则垂直式LED 29v可能会凸出基板表面或凹入基板表面，可能使后续制作工艺施力不均造成装置破损甚至断裂。或者由于凹陷25容纳大部分的垂直式LED 29v的体积，因此只要LED的发光层位置位于凹陷25中，则其发光层于其侧向方向的光线会先遇到导电层27然后再被导电层27所反射，可适当设计导电层27的图案及反射后的出光角度，可将整体出光角度调整为实质上接近于垂直基板的下表面1102，因此可改善相邻LED之间混光的问题。
如图1G所示，保护层31填入凹陷25并覆盖垂直式LED 29v与基板11。在一实施例中，上述保护层31的材料可为有机材料、无机材料、或是有机无机混合的材料。保护层31可为多层材料。
如图1H所示，以光刻蚀刻等制作工艺形成通孔露出部分垂直式LED 29v与连接至电极13c的部分穿孔23，再形成导电层33于通孔内与保护层31的表面上。接着以光刻蚀刻等制作工艺图案化导电层33。在一实施例中，导电层33可为ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，铟锌氧化物)或经处理的导电IGZO(indium gallium zincoxide，氧化铟镓锌)、金属、或其他适合作为导电层的导电材料。在图1H中，电极13c经穿孔23与导电层33连接至垂直式LED 29v的下侧，而电极13a经另一穿孔23与导电层27连接至垂直式LED 29v的上侧。接着将外部电路35如印刷电路板或集成电路(IC)电连接至导电层21，使外部电路35可控制及驱动垂直式LED 29v。
在另一实施例中，可省略导电层21与对应通孔，并于基板11另外形成穿孔(未图示)穿过保护层31与栅极绝缘层15，自下侧露出源极19s。此外，形成导电层33的步骤也将导电物形成于上述穿孔中，并形成接点于保护层31上。如此一来，外部电路35将由下方电连接至接点，并经穿孔(未图示)电连接至源极19s。
在图1A至图1H中，垂直式LED 29v位于基板11的凹陷中，且位于基板11两侧的薄膜晶体管(底栅极结构)与垂直式LED 29v经由穿孔23电连接。上述设计也适用于顶栅极结构的薄膜晶体管。在下述实施例中若无特别说明，则采用相同标号的单元其材料与形成方法，将与前述单元的材料与形成方法类似而不赘述。
图2是一实施例中，显示装置的剖视图。在一实施例中，形成遮光层13b与电极13a及13c于基板11上。遮光层13b与电极13a及13的材料可为金属。接着形成缓冲层14于遮光层13b、电极13a及13c、与基板11上。在一实施例中，缓冲层14的材料可为无机绝缘层，例如氮化硅、氧化硅、或上述的叠层结构。接着形成半导体层17于缓冲层14上以对应遮光层13b，再形成栅极绝缘层15于半导体层17与缓冲层14上。遮光层13b可为Mo、Cr、W、或其相关合金金属材料。遮光层13b可为耐高温金属材料。
栅极16位于栅极绝缘层15上，并对应半导体层17。在一实施例中，栅极16可为金属。绝缘层18位于栅极绝缘层15与栅极16上。在一实施例中，绝缘层18可为氧化硅、氮化硅、或上述的叠层结构。接着以光刻蚀刻等制作工艺形成通孔穿过绝缘层18、栅极绝缘层15、与缓冲层14，以形成露出半导体层17两侧及电极13a的通孔。接着将导电物填入通孔并成层于绝缘层18上，再以光刻蚀刻等制作工艺图案化导电物，以定义源极19s与漏极19d。源极19s经由穿过绝缘层18与栅极绝缘层15的通孔(可视作源极的一部分)接触半导体层17的一侧。漏极19d经由穿过绝缘层18与栅极绝缘层15的另一通孔(可视作漏极的一部分)接触半导体层17的另一侧，并经由穿过绝缘层18、栅极绝缘层15、与缓冲层14的通孔接触电极13a。至此已形成顶栅极结构的晶体管的主要部分。至于其余单元如导电层21、外部电路35、穿孔23、凹陷25、与垂直式LED 29v等单元，则与前述实施例类似而不赘述。
同样地，也可先形成穿孔23于基板11中，再进行后续制作工艺以完成图2所示的结构。此实施例也可省略导电层21与对应通孔，而外部电路35将改为自下方电连接至穿过保护层31、基板11、与栅极绝缘层15的穿孔，以电连接至源极19s。此实施例中凹陷25的深度可容纳大部分的垂直式LED 29v的体积，因垂直式LED 29v可被适当的局限在凹陷25内，故而可以降低因后续制作工艺造成施力不均而使元件破损甚至断裂的问题。在另一实施例中，凹陷25的深度与垂直式LED 29v的高度实质上相同，其高度差异小于100nm，可降低后续制作工艺因施力不均造成装置破损甚至断裂。或者由于凹陷25容纳大部分的垂直式LED 29v的体积，因此只要LED的发光层位置位于凹陷25中，则其发光层于其侧向方向的光线会先遇到导电层27然后再被导电层27所反射，可适当设计导电层27的图案及反射后的出光角度，可将整体出光角度调整为实质上接近于垂直基板的下表面1102，因此可改善相邻LED之间混光的问题。
图1A至图1H中的LED为垂直式LED 29v，但也可改为倒装式LED，只需设计调整电极位置即可。图3A至图3C是倒装式LED的一实施例其显示装置的制作工艺剖视图。图3A的结构接续图1D，形成凹陷25对应电极13a与13c。接着形成分隔的导电层27a与27b于凹陷25的表面上，以各自接触对应电极13a与13c的穿孔23。导电层27a与27b的材料与前述的导电层27类似。如图3B所示，接着将倒装式LED 29f其位于同侧的阳极接点与阴极接点各自电连接至导电层27a与27b。倒装式LED 29f的结构可参考未封装的GaN为主的发光二极管，其具有发光层291、电极292、与电极293。电极292与电极293分别可作为LED的阴极或阳极接点。在一实施例中，倒装式LED 29f的高度介于5至10微米之间。如图3C所示，保护层31填入凹陷25并覆盖倒装式LED 29f与基板11。接着将外部电路35电连接至导电层21。
同样地，也可先形成穿孔23于基板11中，再进行后续制作工艺以完成图3C所示的结构。此实施例也可省略导电层21与对应通孔，而外部电路35将改为自下方电连接至穿过保护层31、基板11、与栅极绝缘层15的穿孔，以电连接至源极19s。此实施例中凹陷25的深度可容纳大部分的倒装式LED 29f的体积，因倒装式LED 29f可被适当的局限在凹陷25内，故而可以降低因后续制作工艺造成施力不均而使元件破损甚至断裂的问题。在另一实施例中，凹陷25的深度与倒装式LED 29f的高度实质上相同(差异小于100nm)，可避免后续制作工艺因施力不均造成装置破损甚至断裂。或者由于凹陷25容纳大部分的倒装式LED 29f的体积，因此只要LED的发光层位置位于凹陷25中，则其发光层于其侧向方向的光线会先遇到导电层27a与27b然后再被导电层27a与27b所反射，可适当设计导电层27a与27b的图案及反射后的出光角度，可将整体出光角度调整为实质上接近于垂直基板的下表面1102，因此可改善相邻LED之间混光的问题。此外，图3A-图3C所示的底栅极结构的薄膜晶体管，也可置换为图2所示的顶栅极结构的薄膜晶体管。
图1A至图1H与图3A至图3C中的LED为无机LED，但可改为有机LED(OLED)。图4A至图4B是一实施例中，显示装置的制作工艺剖视图。图4A的结构接续图1E，形成OLED 29o于凹陷25中的导电层27上。如图4B所示，接着形成导电层33覆盖基板11与凹陷25中的OLED 29o。在一实施例中，导电层33为共同电极层而设置于基板11的表面上，导电层33可为全面覆盖的电极层，也可视设计需求将其图案化而为图案化电极层。此外，导电层33经穿孔23电连接至电极13c。
同样地，也可先形成穿孔23于基板11中，再进行后续制作工艺以完成图4B所示的结构。OLED 29o位于凹陷25中，由于凹陷25容纳大部分的OLED 29o，因此OLED 29o发光层于其侧向方向的光线会先遇到导电层27然后再被导电层27所反射，可适当设计导电层27的图案及反射后的出光角度，可将整体出光角度调整为实质上接近于垂直基板的下表面1102，因此可改善相邻OLED之间混光的问题。此外，图4A-图4B所示的底栅极结构的薄膜晶体管，也可置换为图2所示的顶栅极结构的薄膜晶体管。
在图1A至图1H、图2、图3A至图3C、与图4A至图4B所示的显示装置与相关制作工艺中，薄膜晶体管与具有LED于其中的凹陷位于基板的相反两侧，且两者之间经由贯穿基板的穿孔电性相连。然而上述凹陷也可与薄膜晶体管位于基板的同一侧。图5A至图5I是一实施例中，显示装置的制作工艺剖视图。如图5A所示，形成导电层于基板11上，再以光刻蚀刻等制作工艺图案化导电层以定义栅极13g与共同电极线13l于基板11上。接着形成栅极绝缘层15于栅极13g、共同电极线13l、与基板11上。接着形成半导体层17于栅极绝缘层15上以对应栅极13g，再形成源极19s与19d分别接触半导体层17的两侧。之后形成保护层20于源极19s、漏极19d、半导体层17、与栅极绝缘层15上。
如图5B所示，接着形成光致抗蚀剂22于保护层20上，并以光刻制作工艺形成开口22o露出部分保护层20。如图5C所示，以光致抗蚀剂22的开口22o进行蚀刻，移除部分保护层20、栅极绝缘层15、与基板11，以形成凹陷25于基板11中。
如图5D图5D所示，先移除光致抗蚀剂22后，再另以光刻蚀刻等制作工艺移除部分保护层20以形成通孔露出漏极19d。接着将导电物设置于通孔内以电连接漏极19d，并设置于保护层20与栅极绝缘层15的开口与凹陷25中及保护层20上，再以光刻蚀刻等制作工艺图案化导电层27，如图5D图5D所示。
如图5E图5E所示，接着将垂直式LED 29v电连接至凹陷25中的导电层27。在此实施例中，由于保护层20与栅极绝缘层15的开口搭配基板11的凹陷25以容置垂直式LED 29v，因此图5E图5E中基板11的凹陷25的深度将小于图1A至图1H、图2、图3A至图3C、与图4A至图4B中基板11的凹陷25的深度。
如图5F图5F所示，保护层31填入保护层20与栅极绝缘层15的开口及基板11的凹陷25中，并覆盖导电层27、保护层20、与垂直式LED 29v。如图5G所示，以光刻蚀刻等制作工艺形成通孔露出部分垂直式LED 29v与共同电极线13l，再形成导电层33于通孔内与保护层31的表面上。接着以光刻蚀刻等制作工艺图案化导电层33。在图5G中，漏极19d经导电层27连接至垂直式LED 29v的下侧，而共同电极线13l经导电层33连接至垂直式LED 29v的上侧。
如图5H所示，形成保护层34覆盖导电层33与保护层31。在一实施例中，保护层34的材料可为有机材料、无机材料、有机无机混合绝缘材料、或上述的叠层结构，用来保护显示器基板。接着以光刻蚀刻或是其他适合的制作工艺形成穿孔37贯穿基板11与栅极绝缘层15，以形成穿孔37连接至栅极13g与源极19s。如图5I所示，接着形成接合垫39于穿孔37上，再将外部电路35电连接至接合垫39以控制及驱动垂直式LED 29v。
此实施例可省略穿孔37与接合垫39，而外部电路35将改为自上方电连接至穿过保护层34、保护层31、与保护层20的穿孔(未图示)，以电连接至源极19s与栅极13g(未与半导体层17、源极19s、与漏极19d重叠的部分)。在此实施例中，保护层20与栅极绝缘层15的开口及基板11的凹陷25可容纳大部分的LED的体积，因LED可被适当的局限在凹陷25内，故而可以降低因后续制作工艺造成施力不均而使元件破损甚至断裂的问题。在另一实施例中，垂直式LED 29v的上表面与对应TFT的区域其结构上表面(比如保护层20上的导电层27的上表面)实质上等高(即两者的差距小于100nm)，可降低后续制作工艺因施力不均造成装置破损甚至断裂。或者由于凹陷25容纳大部分的垂直式LED 29v的体积，因此只要LED的发光层位置位于开口与凹陷25中，则其发光层于其侧向方向的光线会先遇到导电层27然后再被导电层27所反射，可适当设计导电层27的图案及反射后的出光角度，可将整体出光角度调整为实质上接近于垂直基板的下表面1102，因此可改善相邻LED之间混光的问题。此外，图5A-图5I所示的底栅极结构的薄膜晶体管，也可置换为图2所示的顶栅极结构的薄膜晶体管。
图5A至图5I中的LED为垂直式LED 29v，但可改为倒装式LED。图6是一实施例中，显示装置的剖视图。图6所用的LED为倒装式LED 29f，因此图5D图5D中的导电层27将分为分隔的导电层27a与27b。导电层27a经由穿过保护层20的通孔连接至漏极19d，而导电层27b经由穿过保护层20与栅极绝缘层15的通孔连接至共同电极线13l。接着将倒装式LED 29f其位于同侧的阳极接点与阴极接点各自电连接至导电层27a与27b。之后保护层31填入基板11的凹陷25与保护层20与栅极绝缘层15的开口，并覆盖倒装式LED 29f、导电层27a、导电层27b、与基板11。至于其他单元如穿孔37、接合垫39、与外部电路35则与前述实施例类似，在此不赘述。
在另一实施例中，可省略穿孔37与接合垫39，而外部电路35将改为自上方电连接至穿过保护层31与保护层20的穿孔(未图示)电连接至源极19s，以及自上方电连接至穿过保护层31、保护层20、与栅极绝缘层15的穿孔(未图示)电连接至栅极13g(未与半导体层17、源极19s、与漏极19d重叠的部分)。在此实施例中，保护层20与栅极绝缘层15的开口及基板11的凹陷25可容纳大部分的LED的体积，因此LED被适当局限于凹陷中，故而可以降低因后续制作工艺造成施力不均而使元件破损甚至断裂的问题。在另一实施例中，倒装式LED 29f的上表面与对应TFT的区域其结构上表面(比如保护层20上的导电层27的上表面)实质上等高(即两者之间的差距小于100nm)，可降低后续制作工艺因施力不均造成装置破损甚至断裂。或者由于开口与凹陷25容纳大部分的倒装式LED 29f的体积，因此只要LED的发光层位置位于凹陷25中，则其发光层于其侧向方向的光线会先遇到导电层27然后再被导电层27所反射，可适当设计导电层27的图案及反射后的出光角度，可将整体出光角度调整为实质上接近于垂直基板的下表面1102，因此可改善相邻LED之间混光的问题。此外，图6所示的底栅极结构的薄膜晶体管，也可置换为图2所示的顶栅极结构的薄膜晶体管。
图7A至图7H是一实施例中，显示装置的制作工艺剖视图。如图7A所示，形成导电层于基板11上。在一实施例中，导电层可为金属、透明导电物、或其他适当的导电材质。再以光刻蚀刻等制作工艺图案化导电层以定义栅极13g与共同电极线13l于基板11上。接着形成栅极绝缘层15于栅极13g、共同电极线13l、与基板11上。接着形成半导体层17于栅极绝缘层15上以对应栅极13g，再形成源极19s与19d分别接触半导体层17的两侧。之后形成保护层20于源极19s、漏极19d、半导体层17、与栅极绝缘层15上。
如图7B所示，接着形成绝缘层41于保护层20上，并以光刻与蚀刻等制作工艺形成开口41o露出部分保护层20。在一实施例中，绝缘层41可为压克力材料或是有机无机混合的绝缘材。如图7C所示，以绝缘层41的开口41o进行蚀刻，移除部分保护层20、栅极绝缘层15、与基板11，以形成露出部分漏极19d的通孔，并形成凹陷25于基板11中。
如图7D所示，将导电物填入通孔，并成层于绝缘层41、保护层20、与栅极绝缘层15的开口与凹陷25中及保护层20上，再以光刻蚀刻等制作工艺图案化导电层27。
如图7E所示，接着将垂直式LED 29v电连接至凹陷25中的导电层27。在此实施例中，由于绝缘层41、保护层20、与栅极绝缘层15的开口搭配基板11的凹陷25以容置垂直式LED 29v，因此图7E中基板11的凹陷25的深度将小于图1A至图1H、图2、图3A至图3C、与图4A至图4B中基板11的凹陷25的深度。与图5E图5E相较，由于图7E多了绝缘层41，因此凹陷25的深度更小。
如图7F所示，保护层31填入绝缘层41、保护层20、与栅极绝缘层15的开口及基板11的凹陷25中，并覆盖导电层27、保护层20、与垂直式LED 29v。如图7F所示，以光刻蚀刻等制作工艺形成通孔露出部分垂直式LED 29v与共同电极线13l，再形成导电层33于通孔内与保护层31的表面上。接着以光刻蚀刻等制作工艺图案化导电层33。在图7F中，漏极19d经导电层27连接至垂直式LED 29v的下侧，而共同电极线13l经导电层33连接至垂直式LED 29v的上侧。
如图7G所示，形成保护层34覆盖导电层33与保护层31。接着以光刻蚀刻等制作工艺形成穿孔37贯穿基板11与栅极绝缘层15，以形成穿孔37连接至栅极13g与源极19s。如图7H所示，接着形成接合垫39于穿孔37上，再将外部电路35电连接至接合垫39以控制及驱动垂直式LED 29v。
在另一实施例中，可省略穿孔37与接合垫39，而外部电路35将改为自上方电连接至穿过保护层34、保护层31、绝缘层41、与保护层20的穿孔(未图示)，以电连接至源极19s与栅极13g(未与半导体层17、源极19s、与漏极19d重叠的部分)。在此实施例中，绝缘层41、保护层20、与栅极绝缘层15的开口与基板11的凹陷25可容纳大部分的LED，因此LED可适当局限于开口与凹陷内，可降低后续制作工艺因施力不均造成装置破损甚至断裂。在一实施例中，薄膜晶体管的区域其结构上表面(比如绝缘层41上的导电层27其上表面)与垂直式LED29v的上表面实质上等高(即两者之间的差距小于100nm)，可降低后续制作工艺因施力不均造成装置破损甚至断裂。另外，垂直式LED 29v位于绝缘层41、保护层20、与栅极绝缘层15的开口及基板11的凹陷25中，只要LED的发光层落于凹陷内，其发光层的侧向发光可被导电层27所反射而朝向接近于垂直基板表面方向出光，此时即可改善相邻LED之间混光的问题。此外，图7A-图7H所示的底栅极结构的薄膜晶体管，也可置换为图2所示的顶栅极结构的薄膜晶体管。
图7A至图7H中的LED为垂直式LED 29v，但可改为倒装式LED。图8是一实施例中，显示装置的剖视图。图8所用的LED为倒装式LED 29f，因此图7D中的导电层27将分为分隔的导电层27a与27b。导电层27a经由穿过绝缘层41、保护层20的通孔连接至漏极19d，而导电层27b经由穿过绝缘层41、保护层20、与栅极绝缘层15的通孔连接至共同电极线13l。接着将倒装式LED 29f其位于同侧的阳极接点与阴极接点各自电连接至导电层27a与27b。之后保护层31填入基板11的凹陷25与绝缘层41、保护层20、与栅极绝缘层15的开口，并覆盖倒装式LED 29f、导电层27a、导电层27b、与基板11。至于其他单元如穿孔37、接合垫39、与外部电路35则与前述实施例类似，在此不赘述。
在另一实施例中，可省略穿孔37与接合垫39，而外部电路35将改为自上方电连接至穿过保护层31、绝缘层41、与保护层20的穿孔(未图示)电连接至源极19s，以及自上方电连接至穿过保护层31、绝缘层41、保护层20、与栅极绝缘层15的穿孔(未图示)电连接至栅极13g(未与半导体层17、源极19s、与漏极19d重叠的部分)。在此实施例中，绝缘层41、保护层20、与栅极绝缘层15的开口与基板11的凹陷25可容纳大部分的LED，因此LED可适当局限于开口与凹陷内，可降低后续制作工艺因施力不均造成装置破损甚至断裂。在另一实施例中，薄膜晶体管的区域其结构上表面(比如绝缘层41上的导电层27a其上表面)与倒装式LED29f的上表面实质上等高(即两者之间的差距小于100nm)，可避免后续制作工艺因施力不均造成装置破损甚至断裂。另外，倒装式LED 29f的发光层位于凹陷25中，可有效改善相邻LED之间混光的问题。此外，图8所示的底栅极结构的薄膜晶体管，也可置换为图2所示的顶栅极结构的薄膜晶体管。
虽然结合以上数个实施例揭露了本发明，然而其并非用以限定本发明，且上述各实施例间的设计值或结构可混合搭配，在此并不限制，端视设计需求。任何本技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作任意的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。

Claims (9)

1.一种显示装置，包括：
基板，具有一凹陷；
发光二极管，位于该凹陷中；以及
薄膜晶体管，位于该基板的表面上并电连接至该发光二极管，
其中该发光二极管的高度与该凹陷的深度的差异小于100nm。
2.如权利要求1所述的显示装置，其中该薄膜晶体管与该发光二极管位于该基板的同一侧上。
3.如权利要求2所述的显示装置，还包括有机层，覆盖该基板，且该有机层具有开口，对应该基板的该凹陷。
4.如权利要求2所述的显示装置，其中该发光二极管的上表面与覆盖于该薄膜晶体管保护层之上的导电层的上表面的差异小于100nm。
5.如权利要求1所述显示装置，其中该薄膜晶体管与该发光二极管位于该基板的不同侧上，且该薄膜晶体管经由贯穿该基板的一穿孔电连接至该发光二极管。
6.如权利要求1所述的显示装置，还包括反射层，覆盖该凹陷的表面。
7.如权利要求1所述的显示装置，其中该薄膜晶体管包括：
栅极；
半导体层，对应该栅极；
栅极绝缘层，夹设于该栅极与该半导体层之间；以及
源极与漏极接触该半导体层的两侧，
其中该源极电连接至一外部电路，且该漏极电连接至该发光二极管。
8.如权利要求7所述的显示装置，其中该外部电路包括印刷电路板或集成电路。
9.如权利要求1所述的显示装置，其中该发光二极管包括无机发光二极管，且该无机发光二极管包括倒装式无机发光二极管与垂直式无机发光二极管。
CN201610506488.4A 2016-06-30 2016-06-30 显示装置 Active CN107564928B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610506488.4A CN107564928B (zh) 2016-06-30 2016-06-30 显示装置
US15/611,835 US10109655B2 (en) 2016-06-30 2017-06-02 Display device with light-emitting diode in concave

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610506488.4A CN107564928B (zh) 2016-06-30 2016-06-30 显示装置

Publications (2)

Publication Number Publication Date
CN107564928A CN107564928A (zh) 2018-01-09
CN107564928B true CN107564928B (zh) 2020-04-14

Family

ID=60807812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610506488.4A Active CN107564928B (zh) 2016-06-30 2016-06-30 显示装置

Country Status (2)

Country Link
US (1) US10109655B2 (zh)
CN (1) CN107564928B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564928B (zh) * 2016-06-30 2020-04-14 群创光电股份有限公司 显示装置
JP2019032456A (ja) * 2017-08-09 2019-02-28 株式会社ジャパンディスプレイ 押圧センサを備える表示装置
KR102404905B1 (ko) * 2017-11-10 2022-06-07 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
US11610855B2 (en) * 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
JP6985983B2 (ja) * 2018-05-31 2021-12-22 株式会社ジャパンディスプレイ 表示装置
US10692799B2 (en) * 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
KR102526778B1 (ko) 2018-08-07 2023-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
CN109244086B (zh) * 2018-09-29 2020-06-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN109449122B (zh) * 2018-10-30 2021-03-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
CN109904186B (zh) 2019-02-28 2021-10-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN110112147A (zh) * 2019-05-20 2019-08-09 威创集团股份有限公司 一种led显示模块及其制备方法
CN110112171B (zh) * 2019-05-21 2021-08-20 京东方科技集团股份有限公司 一种显示面板的制作方法及显示面板
JP7317635B2 (ja) * 2019-08-29 2023-07-31 株式会社ジャパンディスプレイ 表示装置
CN112992918A (zh) * 2019-12-12 2021-06-18 群创光电股份有限公司 发光装置
CN112331711B (zh) * 2020-01-14 2023-04-25 友达光电股份有限公司 可挠式显示面板
CN111554783B (zh) * 2020-05-27 2021-12-28 佛山市国星光电股份有限公司 一种led阵列基板的制备方法、led阵列基板、面板及设备
KR20220054508A (ko) 2020-10-23 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN113192998A (zh) * 2021-04-29 2021-07-30 京东方科技集团股份有限公司 一种显示装置及其制备方法
CN113193000B (zh) * 2021-07-05 2021-09-21 苏州芯聚半导体有限公司 微发光二极管显示面板及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811558A (zh) * 2005-01-26 2006-08-02 三星电子株式会社 二维光源和使用该二维光源的液晶显示装置
CN103137891A (zh) * 2011-12-01 2013-06-05 群康科技(深圳)有限公司 有机发光二极管与其所组成的有机发光二极管显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624572B1 (en) * 2000-02-17 2003-09-23 Lg Electronics, Inc. Organic electroluminescence display panel and method for sealing the same
JP4620534B2 (ja) * 2004-07-22 2011-01-26 三星電子株式会社 有機電気発光表示装置
KR100807560B1 (ko) * 2006-11-30 2008-03-03 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
US7576364B2 (en) * 2007-02-15 2009-08-18 Chi Mei Optoelectronics Corp. Display device and method of manufacturing the same
US7931516B2 (en) * 2007-07-20 2011-04-26 Canon Kabushiki Kaisha Organic light-emitting apparatus and method of producing the same
CN102403344B (zh) * 2010-09-10 2013-09-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的寄生PNP双极晶体管
KR102028680B1 (ko) * 2013-03-20 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150123194A (ko) * 2014-04-24 2015-11-03 이근수 산화텅스텐 또는 텅스텐을 포함하는 하드 마스크를 식각 마스크로 이용하는 반도체 소자의 제조방법
CN107564928B (zh) * 2016-06-30 2020-04-14 群创光电股份有限公司 显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811558A (zh) * 2005-01-26 2006-08-02 三星电子株式会社 二维光源和使用该二维光源的液晶显示装置
CN103137891A (zh) * 2011-12-01 2013-06-05 群康科技(深圳)有限公司 有机发光二极管与其所组成的有机发光二极管显示器

Also Published As

Publication number Publication date
CN107564928A (zh) 2018-01-09
US20180006058A1 (en) 2018-01-04
US10109655B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
CN107564928B (zh) 显示装置
US9478594B2 (en) Organic electroluminescence display device and method of manufacturing organic electroluminescence display device
KR102116105B1 (ko) 가요성 표시 장치
WO2019073678A1 (ja) 表示装置
CN110571224B (zh) 显示装置及其制备方法
US11429215B2 (en) Electroluminescent display device
KR101424921B1 (ko) 표시 장치
KR102482986B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20160033571A (ko) 유기 발광 표시 장치 및 그의 제조방법
EP3297028B1 (en) Light emitting diode display device
WO2018179215A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、実装装置、コントローラ
CN112786648A (zh) 显示装置
KR102595921B1 (ko) 표시장치 및 표시장치 제조방법
CN112425264B (zh) 显示装置
CN111133496B (zh) 显示设备、显示设备的制造方法、显示设备的制造装置
WO2018179175A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ
KR102650513B1 (ko) 유기발광 표시장치
WO2018179265A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
TWI527210B (zh) 主動矩陣電致發光顯示裝置
KR102637116B1 (ko) 유기발광 표시장치
KR102661283B1 (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20210052876A (ko) 표시장치
KR102423680B1 (ko) 표시 장치
KR20210052953A (ko) 표시장치
KR20230140307A (ko) 투명 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant