JP5070743B2 - 薄膜トランジスタパネルおよび液晶表示装置 - Google Patents
薄膜トランジスタパネルおよび液晶表示装置 Download PDFInfo
- Publication number
- JP5070743B2 JP5070743B2 JP2006163119A JP2006163119A JP5070743B2 JP 5070743 B2 JP5070743 B2 JP 5070743B2 JP 2006163119 A JP2006163119 A JP 2006163119A JP 2006163119 A JP2006163119 A JP 2006163119A JP 5070743 B2 JP5070743 B2 JP 5070743B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- thin film
- film transistor
- data line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
図1はこの発明の第1実施形態としての液晶表示装置の要部の断面図を示し、図2は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図1は図2のI−I線に沿う部分の断面図に相当する。この液晶表示装置は、薄膜トランジスタパネル1と該薄膜トランジスタパネル1上に対向配置された対向パネル21とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材の内側における両パネル1、21間に液晶31が封入されたものからなっている。
図3はこの発明の第2実施形態としての液晶表示装置の要部の断面図を示し、図4は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図3は図4のIII−III線に沿う部分の断面図に相当する。また、図4を明確にする目的で、画素電極5の縁部に斜めの短い実線のハッチングが記入されている。
図5はこの発明の第3実施形態としての液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示し、図6は図5のVI−VI線に沿う断面図を示す。この場合も、図5を明確にする目的で、画素電極5の縁部に斜めの短い実線のハッチングが記入されている。
例えば、上記第1実施形態では、図1に示すように、遮光膜8を補助容量ライン7の補助容量電極部7bの幅方向中央部上に設けているが、これに限らず、例えば、図7に示すこの発明の第4実施形態のように、補助容量ライン7の補助容量電極部7bの幅方向中央部下におけるアクティブ基板2の上面に設けるようにしてもよい。この場合も、遮光膜8は、同一の材料(例えばクロム)により、走査ライン3およびゲート電極9の形成と同時に形成されている。
2 アクティブ基板
3 走査ライン
4 データライン
5、5a、5b 画素電極
6 薄膜トランジスタ
7 補助容量ライン
8、8a 遮光膜
10 ゲート絶縁膜
17 オーバーコート膜
19 スリット
21 対向パネル
22 対向基板
23、23a ブラックマクス
24 カラーフィルタ
25 対向電極
31 液晶
Claims (6)
- 基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられた薄膜トランジスタパネルにおいて、
前記補助容量ラインの上側に前記データラインが設けられ、前記データラインの上側に前記画素電極が設けられており、
前記補助容量ラインは、平面視して、前記データラインの両側に配置された相隣接する一組の前記画素電極の各々の一辺部と重ね合わされた補助容量電極部を有し、
前記補助容量電極部の上側且つ前記データラインの下側、または、前記補助容量電極部の下側且つ前記データラインの下側、に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とする薄膜トランジスタパネル。 - 請求項1に記載の発明において、前記遮光膜の前記データラインに直交する方向の寸法は前記補助容量電極部の同方向の寸法よりも小さくなっていることを特徴とする薄膜トランジスタパネル。
- 請求項1または2に記載の発明において、前記遮光膜は導電材料からなり、前記補助容量電極部と電気的に接続されていることを特徴とする薄膜トランジスタパネル。
- 請求項3に記載の発明において、前記遮光膜は前記走査ラインと同一の材料によって形成されていることを特徴とする薄膜トランジスタパネル。
- 薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、シール材の内側における前記両パネル間に液晶が封入された液晶表示装置において、
前記薄膜トランジスタパネルは、アクティブ基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられたものであって、
前記補助容量ラインの上側に前記データラインが設けられ、前記データラインの上側に前記画素電極が設けられており、
前記補助容量ラインは、平面視して、前記データラインの両側に配置された相隣接する一組の前記画素電極の各々の一辺部と重ね合わされた補助容量電極部を有し、
前記補助容量電極部の上側且つ前記データラインの下側、または、前記補助容量電極部の下側且つ前記データラインの下側、に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とする液晶表示装置。 - 請求項5に記載の発明において、前記対向パネルは対向基板下にブラックマスクおよび対向電極が設けられたものであって、前記ブラックマスクの一部は相隣接する前記画素電極間に対応する部分に設けられていることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163119A JP5070743B2 (ja) | 2006-06-13 | 2006-06-13 | 薄膜トランジスタパネルおよび液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163119A JP5070743B2 (ja) | 2006-06-13 | 2006-06-13 | 薄膜トランジスタパネルおよび液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007333835A JP2007333835A (ja) | 2007-12-27 |
JP5070743B2 true JP5070743B2 (ja) | 2012-11-14 |
Family
ID=38933393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163119A Expired - Fee Related JP5070743B2 (ja) | 2006-06-13 | 2006-06-13 | 薄膜トランジスタパネルおよび液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5070743B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0815711A (ja) * | 1994-06-28 | 1996-01-19 | Kyocera Corp | アクティブマトリクス基板 |
JP3433779B2 (ja) * | 1996-06-19 | 2003-08-04 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
JP2000267594A (ja) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | 表示装置 |
JP2000284323A (ja) * | 1999-03-31 | 2000-10-13 | Advanced Display Inc | アクティブマトリクス型液晶表示装置とその製造方法 |
JP2001337346A (ja) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | 液晶表示装置 |
KR101030545B1 (ko) * | 2004-03-30 | 2011-04-21 | 엘지디스플레이 주식회사 | 액정표시소자 |
-
2006
- 2006-06-13 JP JP2006163119A patent/JP5070743B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007333835A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4687259B2 (ja) | 液晶表示装置 | |
US8228478B2 (en) | Liquid crystal display device | |
JP5548488B2 (ja) | 液晶表示パネル | |
US9601072B2 (en) | Liquid crystal display device of increased holding capacitance | |
KR101458914B1 (ko) | 액정 표시 장치 | |
US8071406B2 (en) | Array substrate and method of manufacturing the same | |
WO2017119338A1 (ja) | 表示装置 | |
US11467455B2 (en) | Display device | |
JP2010134294A (ja) | 液晶表示素子 | |
JP2010134294A5 (ja) | ||
JP6554403B2 (ja) | 液晶表示装置 | |
KR101525806B1 (ko) | 박막 트랜지스터 표시판 | |
JP5088687B2 (ja) | 電界駆動型装置及び電子機器 | |
JP5076372B2 (ja) | 薄膜トランジスタパネルおよび液晶表示装置 | |
KR101620527B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
JP5066943B2 (ja) | 液晶表示装置 | |
JP4092309B2 (ja) | 液晶表示装置 | |
JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
JP4102925B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JP5070743B2 (ja) | 薄膜トランジスタパネルおよび液晶表示装置 | |
JP4784104B2 (ja) | 液晶表示装置 | |
JP2004020687A (ja) | 表示装置 | |
US11886084B2 (en) | Display substrate, display panel and display device | |
KR20110071036A (ko) | 표시장치 | |
JP4506899B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |