JP5070743B2 - 薄膜トランジスタパネルおよび液晶表示装置 - Google Patents

薄膜トランジスタパネルおよび液晶表示装置 Download PDF

Info

Publication number
JP5070743B2
JP5070743B2 JP2006163119A JP2006163119A JP5070743B2 JP 5070743 B2 JP5070743 B2 JP 5070743B2 JP 2006163119 A JP2006163119 A JP 2006163119A JP 2006163119 A JP2006163119 A JP 2006163119A JP 5070743 B2 JP5070743 B2 JP 5070743B2
Authority
JP
Japan
Prior art keywords
auxiliary capacitance
thin film
film transistor
data line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006163119A
Other languages
English (en)
Other versions
JP2007333835A (ja
Inventor
良孝 田中
伸一 下牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006163119A priority Critical patent/JP5070743B2/ja
Publication of JP2007333835A publication Critical patent/JP2007333835A/ja
Application granted granted Critical
Publication of JP5070743B2 publication Critical patent/JP5070743B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

この発明は薄膜トランジスタパネルおよび液晶表示装置に関する。
従来のアクティブマトリクス型の液晶表示装置には、アクティブ基板上に走査ラインおよびデータラインがマトリクス状に設けられ、その各交点近傍に画素電極がスイッチング素子としての薄膜トランジスタを介して走査ラインおよびデータラインに接続されて設けられ、且つ、アクティブ基板上に画素電極との間で補助容量部を形成するための補助容量ラインが画素電極と重ね合わされて設けられ、さらに、アクティブ基板上に対向配置された対向基板下にアクティブ基板上の相隣接する画素電極間からの光漏れを防止するためのブラックマスクが設けられたものがある(例えば、特許文献1参照)。
特開2004−246280号公報
ところで、上記のような液晶表示装置においては、例えば、図8に示すようなものが考えられている。この液晶表示装置は、薄膜トランジスタパネル51と該薄膜トランジスタパネル51上に対向配置された対向パネル61とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材の内側における両パネル51、61間に液晶71が封入されたものからなっている。
薄膜トランジスタパネル51はアクティブ基板52を備えている。アクティブ基板52の上面にはゲート絶縁膜53が設けられ、ゲート絶縁膜53の上面にはオーバーコート膜54が設けられ、オーバーコート膜54の上面には複数の画素電極55がマトリクス状に設けられている。相隣接する画素電極55の相対向する一辺部およびその間におけるアクティブ基板52の上面には補助容量ライン56が設けられている。相隣接する画素電極55間におけるゲート絶縁膜53の上面にはデータライン57が設けられている。
そして、補助容量ライン56と画素電極55との重合部により補助容量部が形成されている。この場合、開口率を大きくするため、補助容量ライン56はITO等の透明導電材料によって形成され、補助容量ライン56と画素電極55との重合部は透過領域となっている。
一方、対向パネル61は対向基板62を備えている。対向基板62の下面にはブラックマスク63、カラーフィルタ64および対向電極65が設けられている。この場合、ブラックマスク63は、低反射クロム等の遮光材料によって形成され、相隣接する画素電極55間からの光漏れを防止するためのものである。
次に、この液晶表示装置の一部の寸法の一例について説明する。アクティブ基板2上に形成する各パターンの合わせ精度は0.5〜1.5μmと比較的小さいが、両パネル51、61の貼り合わせ精度は3μm程度と比較的大きい。そこで、画素電極55の所定の端面とブラックマスク63の所定の端面との間隔eを3μmとすると、画素電極55とブラックマスク63との間に最大3μmの貼り合わせずれが生じても、相隣接する画素電極55間からの光漏れをブラックマスク63により確実に防止することができる。
そして、データライン57の幅fを3μmとし、画素電極55とデータライン57との間隔gを、その間の容量結合を考慮して、2.5μmとした場合には、ブラックマスク63の幅は、2e+f+2g=14μmとなる。しかしながら、両パネル51、61の貼り合わせ精度が3μm程度と比較的大きいので、画素電極55の所定の端面とブラックマスク63の所定の端面との間隔eを3μmと比較的大きくせざるを得ず、ブラックマスク63の幅が14μmと比較的大きくなり、開口率が低下するという問題がある。
そこで、この発明は、開口率を大きくすることができる薄膜トランジスタパネルおよび液晶表示装置を提供することを目的とする。
この発明は、上記目的を達成するため、基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられた薄膜トランジスタパネルにおいて、前記補助容量ラインの上側に前記データラインが設けられ、前記データラインの上側に前記画素電極が設けられており、前記補助容量ラインは、平面視して、前記データラインの両側に配置された相隣接する一組の前記画素電極の各々の一辺部と重ね合わされた補助容量電極部を有し、前記補助容量電極部の上側且つ前記データラインの下側、または、前記補助容量電極部の下側且つ前記データラインの下側、に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とするものである。
この発明によれば、相隣接する画素電極間を遮光するための遮光膜を薄膜トランジスタパネルに設けているので、対向パネルに設ける場合と比較して、遮光膜の幅を小さくしても、相隣接する画素電極間からの光漏れを確実に防止することができ、ひいては開口率を大きくすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての液晶表示装置の要部の断面図を示し、図2は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図1は図2のI−I線に沿う部分の断面図に相当する。この液晶表示装置は、薄膜トランジスタパネル1と該薄膜トランジスタパネル1上に対向配置された対向パネル21とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材の内側における両パネル1、21間に液晶31が封入されたものからなっている。
まず、図2を参照して、薄膜トランジスタパネル1の平面的な構造について説明する。薄膜トランジスタパネル1はアクティブ基板2を備えている。アクティブ基板2上には複数の走査ライン3および複数のデータライン4がマトリクス状に設けられている。この場合、複数の走査ライン3は行方向に延びて設けられ、複数のデータライン4は列方向に延びて設けられている。
アクティブ基板2上において走査ライン3とデータライン4とで囲まれた領域内には長方形状の画素電極5が設けられている。ここで、図2を明確にする目的で、画素電極5の縁部に斜めの短い実線のハッチングが記入されている。画素電極5はスイッチング素子としての薄膜トランジスタ6を介して走査ライン3およびデータライン4に接続されている。アクティブ基板2上には複数の補助容量ライン7が行方向に延びて設けられている。
画素電極5との間で補助容量部を形成するための補助容量ライン7は、基本的には、当該画素電極5の列方向中央部において行方向に延びるように配置されているが、この実施形態では、当該画素電極5の左辺部および当該画素電極5の左側に配置された画素電極5aの右辺部と重合するように配置された短冊形状の補助容量電極部7aと、当該画素電極5の右辺部および当該画素電極5の右側に配置された画素電極5bの左辺部と重合するように配置された短冊形状の補助容量電極部7bと、これらの補助容量電極部7a、7bの列方向中央部間に配置された短冊形状の補助容量電極部7cとからなっている。
この場合、補助容量電極部7a、7bの上端および下端は、図2において、画素電極5の上端および下端からやや突出するように図示しているが、同じ位置であってもよい。補助容量電極部7a、7bの行方向中央部には短冊形状の遮光膜8が設けられている。この場合、遮光膜8の上端および下端は、図2において、補助容量電極部7a、7bの上端および下端からやや突出するように図示しているが、同じ位置であってもよい。なお、行方向に延びて形成された各補助容量ライン7は、表示領域外において、列方向に延出された配線に接続され、共通電位が給電される。
次に、図1および図2を参照して説明する。アクティブ基板2の上面の所定の箇所にはクロム等からなるゲート電極9および該ゲート電極9に接続された走査ライン3が設けられている。アクティブ基板2の上面の他の所定の箇所には補助容量ライン7が設けられている。この場合、補助容量ライン7は、開口率を大きくするため、ITO等の透明導電材料によって形成されている。補助容量ライン7の補助容量電極部7a、7bの上面の行方向中央部には短冊形状の遮光膜8が設けられている。この場合、遮光膜8の幅(データライン4に直交する方向の寸法)は補助容量ライン7の補助容量電極部7a、7bの幅よりも小さくなっている。遮光膜8は、同一の材料(例えばクロム)により、走査ライン3およびゲート電極9の形成と同時に形成されている。
ゲート電極9等を含むアクティブ基板2の上面にはゲート絶縁膜10が設けられている。ゲート電極9上におけるゲート絶縁膜10の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜11が設けられている。半導体薄膜11の上面ほぼ中央部にはチャネル保護膜12が設けられている。チャネル保護膜12の上面両側およびその両側における半導体薄膜11の上面にはn型アモルファスシリコンからなるオーミックコンタクト層13、14が設けられている。
一方のオーミックコンタクト層13の上面を含むゲート絶縁膜10の上面の所定の箇所にはクロム等からなるソース電極15が設けられている。他方のオーミックコンタクト層14の上面にはクロム等からなるドレイン電極16が設けられている。ゲート絶縁膜10の上面の所定の箇所にはクロム等からなるデータライン4がドレイン電極16に接続されて設けられている。
ここで、ゲート電極9、ゲート絶縁膜10、半導体薄膜11、チャネル保護膜12、オーミックコンタクト層13、14、ソース電極15およびドレイン電極16により、薄膜トランジスタ6が構成されている。
薄膜トランジスタ6等を含むゲート絶縁膜10の上面にはオーバーコート膜17が設けられている。ソース電極15の所定の箇所に対応する部分におけるオーバーコート膜17にはコンタクトホール18が設けられている。オーバーコート膜17の上面の所定の箇所にはITO等の透明導電材料からなる画素電極5がコンタクトホール18を介してソース電極15に接続されて設けられている。ここで、遮光膜15は、導電性を有し、補助容量ライン7と電気的に接続されているが、補助容量ライン7以外とはどことも電気的に接続されていないので、別に支障はない。
一方、対向パネル21は対向基板22を備えている。対向基板22の下面には低反射クロム等の遮光材料からなるブラックマスク23、カラーフィルタ24およびITO等の透明導電材料からなる対向電極25が設けられている。この場合、ブラックマスク23は、図2において矢印で示す領域に、走査ライン3、当該走査ライン3の上側に配置された画素電極5の下辺部および当該走査ライン3の下側に配置された画素電極5の上辺部と重合するように行方向に延びて設けられている。
ところで、この液晶表示装置では、列方向に配置された画素電極5間からの光漏れがブラックマスク23により防止され、行方向に配置された画素電極5間からの光漏れが遮光膜8により防止される。この場合、アクティブ基板2上に形成する各パターンの合わせ精度が0.5〜1.5μmであると、図1において、画素電極5の所定の端面と遮光膜8の所定の端面との間隔aを同じく0.5〜1.5μmとすると、画素電極5と遮光膜8との間の行方向に最大0.5〜1.5μmの合わせずれが生じても、行方向に配置された画素電極5間からの光漏れを遮光膜8により確実に防止することができる。
そして、データライン4の幅bを3μmとし、画素電極5とデータライン4との間隔cを、その間の容量結合を考慮して、2.5μmとした場合には、遮光膜8の幅は、画素電極5、5aの間隔(b+2c)に2aを加えた寸法であり、9〜11μmとなり、図8に示すブラックマスク63の幅(14μm)と比較して、3〜5μm小さくなり、その分だけ開口率を大きくすることができる。
ところで、図1に示すように、遮光膜8の幅方向両端部は相隣接する画素電極5、5bの相対向する一辺部と重合しているが、クロム等の導電材料からなる遮光膜8は補助容量ライン7の補助容量電極部7bと電気的に接続されているため、当該重合部も画素電極5、5bとの間で補助容量部を形成するのに寄与し、別に支障はない。
(第2実施形態)
図3はこの発明の第2実施形態としての液晶表示装置の要部の断面図を示し、図4は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図3は図4のIII−III線に沿う部分の断面図に相当する。また、図4を明確にする目的で、画素電極5の縁部に斜めの短い実線のハッチングが記入されている。
この液晶表示装置において、図1および図2に示す液晶表示装置と異なる点は、対向パネル21の対向基板22の下面においてデータライン4と対応する部分にブラックマスク23aを設けた点である。すなわち、ブラックマスク23aは、図4において矢印で示す領域に、データライン4と重合するように列方向に延びて設けられている。ブラックマスク23aは、外光がデータライン4および遮光膜8で反射するのを防止して、色純度やコントラストの低下を防止するためのものである。
ところで、両パネル1、21の貼り合わせ精度が3μm程度であると、ブラックマスク23aの幅方向両端面と遮光膜8の幅方向両端面との間隔dを3μmとすると、ブラックマスク23aと遮光膜8との間においてその幅方向に最大3μmの貼り合わせずれが生じても、ブラックマスク23aの幅方向端面が遮光膜8の幅方向端面から食み出ないようにすることができる。この場合、ブラックマスク23aの幅は遮光膜8の幅から2dを引いた寸法となる。
(第3実施形態)
図5はこの発明の第3実施形態としての液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示し、図6は図5のVI−VI線に沿う断面図を示す。この場合も、図5を明確にする目的で、画素電極5の縁部に斜めの短い実線のハッチングが記入されている。
この液晶表示装置において、図1および図2に示す液晶表示装置と異なる点は、VA(垂直配向)マルチドメイン構造とするために、画素電極5の列方向中央部右側にスリット19を設け、且つ、スリット19の部分を遮光してコントラストを向上させるために、補助容量ライン7の補助容量電極部7cの上面の幅方向中央部においてスリット19に対応する部分に遮光膜8aを設けた点である。この場合、遮光膜8aは、図5において、その右側に設けられた遮光膜8と連続するように図示しているが、連続していなくてもよい。
第3実施形態の変形例として、画素電極5を4〜8分割するように画素電極5に複数のスリットを形成することができる。スリットは補助容量ライン7と平行な方向や垂直な方向に形成する以外に、画素電極5の中心部分に対して放射状に形成してもよい。そして、それら何れの場合においても、スリット19に対応して、透明導電材料からなる補助容量ライン7(7c)上に形成する遮光膜8aの幅を、各パターンの合わせ精度分だけ各画素電極5に重なるようにすることが望ましい。
(第4実施形態)
例えば、上記第1実施形態では、図1に示すように、遮光膜8を補助容量ライン7の補助容量電極部7bの幅方向中央部上に設けているが、これに限らず、例えば、図7に示すこの発明の第4実施形態のように、補助容量ライン7の補助容量電極部7bの幅方向中央部下におけるアクティブ基板2の上面に設けるようにしてもよい。この場合も、遮光膜8は、同一の材料(例えばクロム)により、走査ライン3およびゲート電極9の形成と同時に形成されている。
この発明の第1実施形態としての液晶表示装置の要部の断面図。 図1に示す液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。 この発明の第2実施形態としての液晶表示装置の要部の断面図。 図3に示す液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。 この発明の第3実施形態としての液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。 図5のVI−VI線に沿う断面図。 この発明の第4実施形態としての液晶表示装置の要部の断面図。 従来の液晶表示装置の一例の一部の断面図。
符号の説明
1 薄膜トランジスタパネル
2 アクティブ基板
3 走査ライン
4 データライン
5、5a、5b 画素電極
6 薄膜トランジスタ
7 補助容量ライン
8、8a 遮光膜
10 ゲート絶縁膜
17 オーバーコート膜
19 スリット
21 対向パネル
22 対向基板
23、23a ブラックマクス
24 カラーフィルタ
25 対向電極
31 液晶

Claims (6)

  1. 基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられた薄膜トランジスタパネルにおいて、
    前記補助容量ラインの上側に前記データラインが設けられ、前記データラインの上側に前記画素電極が設けられており、
    前記補助容量ラインは、平面視して、前記データラインの両側に配置された相隣接する一組の前記画素電極の各々の一辺部と重ね合わされた補助容量電極部を有し、
    前記補助容量電極部の上側且つ前記データラインの下側、または、前記補助容量電極部の下側且つ前記データラインの下側、に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とする薄膜トランジスタパネル。
  2. 請求項1に記載の発明において、前記遮光膜の前記データラインに直交する方向の寸法は前記補助容量電極部の同方向の寸法よりも小さくなっていることを特徴とする薄膜トランジスタパネル。
  3. 請求項1または2に記載の発明において、前記遮光膜は導電材料からなり、前記補助容量電極部と電気的に接続されていることを特徴とする薄膜トランジスタパネル。
  4. 請求項に記載の発明において、前記遮光膜は前記走査ラインと同一の材料によって形成されていることを特徴とする薄膜トランジスタパネル。
  5. 薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、シール材の内側における前記両パネル間に液晶が封入された液晶表示装置において、
    前記薄膜トランジスタパネルは、アクティブ基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられたものであって、
    前記補助容量ラインの上側に前記データラインが設けられ、前記データラインの上側に前記画素電極が設けられており、
    前記補助容量ラインは、平面視して、前記データラインの両側に配置された相隣接する一組の前記画素電極の各々の一辺部と重ね合わされた補助容量電極部を有し、
    前記補助容量電極部の上側且つ前記データラインの下側、または、前記補助容量電極部の下側且つ前記データラインの下側、に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とする液晶表示装置。
  6. 請求項に記載の発明において、前記対向パネルは対向基板下にブラックマスクおよび対向電極が設けられたものであって、前記ブラックマスクの一部は相隣接する前記画素電極間に対応する部分に設けられていることを特徴とする液晶表示装置。
JP2006163119A 2006-06-13 2006-06-13 薄膜トランジスタパネルおよび液晶表示装置 Expired - Fee Related JP5070743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006163119A JP5070743B2 (ja) 2006-06-13 2006-06-13 薄膜トランジスタパネルおよび液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006163119A JP5070743B2 (ja) 2006-06-13 2006-06-13 薄膜トランジスタパネルおよび液晶表示装置

Publications (2)

Publication Number Publication Date
JP2007333835A JP2007333835A (ja) 2007-12-27
JP5070743B2 true JP5070743B2 (ja) 2012-11-14

Family

ID=38933393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006163119A Expired - Fee Related JP5070743B2 (ja) 2006-06-13 2006-06-13 薄膜トランジスタパネルおよび液晶表示装置

Country Status (1)

Country Link
JP (1) JP5070743B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815711A (ja) * 1994-06-28 1996-01-19 Kyocera Corp アクティブマトリクス基板
JP3433779B2 (ja) * 1996-06-19 2003-08-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2000267594A (ja) * 1999-03-18 2000-09-29 Sanyo Electric Co Ltd 表示装置
JP2000284323A (ja) * 1999-03-31 2000-10-13 Advanced Display Inc アクティブマトリクス型液晶表示装置とその製造方法
JP2001337346A (ja) * 2000-05-26 2001-12-07 Toshiba Corp 液晶表示装置
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자

Also Published As

Publication number Publication date
JP2007333835A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP4687259B2 (ja) 液晶表示装置
US8228478B2 (en) Liquid crystal display device
JP5548488B2 (ja) 液晶表示パネル
US9601072B2 (en) Liquid crystal display device of increased holding capacitance
KR101458914B1 (ko) 액정 표시 장치
US8071406B2 (en) Array substrate and method of manufacturing the same
WO2017119338A1 (ja) 表示装置
US11467455B2 (en) Display device
JP2010134294A (ja) 液晶表示素子
JP2010134294A5 (ja)
JP6554403B2 (ja) 液晶表示装置
KR101525806B1 (ko) 박막 트랜지스터 표시판
JP5088687B2 (ja) 電界駆動型装置及び電子機器
JP5076372B2 (ja) 薄膜トランジスタパネルおよび液晶表示装置
KR101620527B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JP5066943B2 (ja) 液晶表示装置
JP4092309B2 (ja) 液晶表示装置
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP4102925B2 (ja) アクティブマトリックス型液晶表示装置
JP5070743B2 (ja) 薄膜トランジスタパネルおよび液晶表示装置
JP4784104B2 (ja) 液晶表示装置
JP2004020687A (ja) 表示装置
US11886084B2 (en) Display substrate, display panel and display device
KR20110071036A (ko) 표시장치
JP4506899B2 (ja) 薄膜トランジスタパネルおよびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees