JP2004020687A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004020687A JP2004020687A JP2002172491A JP2002172491A JP2004020687A JP 2004020687 A JP2004020687 A JP 2004020687A JP 2002172491 A JP2002172491 A JP 2002172491A JP 2002172491 A JP2002172491 A JP 2002172491A JP 2004020687 A JP2004020687 A JP 2004020687A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- electrode
- insulating film
- thin film
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】高開口率化のために、画素電極のエッジをデータラインと重ね合わせたアクティブマトリクス型の液晶表示装置において、データラインと画素電極との重合部分に結合容量が発生するのを防止する。
【解決手段】ガラス基板２１上にはデータライン２３、絶縁膜、補助容量電極２６、絶縁膜および画素電極２５がこの順で設けられている。そして、ほぼＨ字形状の補助容量電極２６の電極部２６ａ、２６ｂは、データライン２３の画素電極２５との重合部と画素電極２５のデータライン２３との重合部との間に配置されている。これにより、データライン２３と画素電極２５との重合部分に結合容量が発生するのを防止することができる。
【選択図】 図１
【解決手段】ガラス基板２１上にはデータライン２３、絶縁膜、補助容量電極２６、絶縁膜および画素電極２５がこの順で設けられている。そして、ほぼＨ字形状の補助容量電極２６の電極部２６ａ、２６ｂは、データライン２３の画素電極２５との重合部と画素電極２５のデータライン２３との重合部との間に配置されている。これにより、データライン２３と画素電極２５との重合部分に結合容量が発生するのを防止することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は液晶表示装置等の表示装置に関する。
【０００２】
【従来の技術】
例えばアクティブマトリクス型の液晶表示装置には、高開口率化を図ったものがある。図１５は従来のこのような液晶表示装置における薄膜トランジスタパネルの一例の一部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４および画素電極５が設けられている。図を明確にする目的で、各画素電極５の縁部に斜めの短い実線のハッチングが記入されている。
【０００３】
この場合、方形状の画素電極５の左右両側のエッジはその左右両側のデータライン３に重ね合わされている。これにより、画素電極５のうち、その左右両側のデータライン３形成領域および薄膜トランジスタ４形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。
【０００４】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図１６は図１５のＣ−Ｃ線およびＤ−Ｄ線に沿う断面図を示したものである。この場合、図１６の左側はデータライン等形成領域の断面図であり、図１６の右側は薄膜トランジスタ等形成領域の断面図である。ガラス基板１の上面の所定の箇所にはゲート電極６を含む走査ライン２が設けられている。ゲート電極６および走査ライン２を含むガラス基板１の上面にはゲート絶縁膜７が設けられている。
【０００５】
ゲート電極６上におけるゲート絶縁膜７の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜８が設けられている。ゲート電極６上における半導体薄膜８の上面の所定の箇所にはチャネル保護膜９が設けられている。チャネル保護膜９の上面両側およびその両側における半導体薄膜８の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１０、１１が設けられている。オーミックコンタクト層１０、１１の上面にはドレイン電極１２およびソース電極１３が設けられている。
【０００６】
そして、ゲート電極６、ゲート絶縁膜７、半導体薄膜８、チャネル保護膜９、オーミックコンタクト層１０、１１、ドレイン電極１２およびソース電極１３により、薄膜トランジスタ４が構成されている。
【０００７】
ゲート絶縁膜７の上面の他の所定の箇所にはデータライン３が設けられている。この場合、データライン３は、下から順に、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂおよび金属層３ｃの３層構造となっている。そして、データライン３は、ドレイン電極１２およびその下側のオーミックコンタクト層１０、半導体薄膜８に接続されている。
【０００８】
薄膜トランジスタ４およびデータライン３を含むゲート絶縁膜７の上面には層間絶縁膜１４が設けられている。ソース電極１３の所定の箇所に対応する部分における層間絶縁膜１４にはコンタクトホール１５が設けられている。層間絶縁膜１４の上面の所定の箇所には画素電極５がコンタクトホール１５を介してソース電極１３に接続されて設けられている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記構成の薄膜トランジスタパネルを備えた液晶表示装置では、画素電極５の左右両側のエッジをその左右両側のデータライン３に重ね合わせているので、この重合部分に結合容量が発生し、この結合容量に起因して垂直クロストークが発生し、表示特性が劣化してしまうという問題があった。すなわち、例えば、図１７（Ａ）に示すように、１画素１６の背景が灰色でその中に正方形の黒表示１７を行うとき、上記結合容量に起因して、画素の電位がドレイン電圧に引きずられるため、図１７（Ｂ）において符号１８で示すように、黒表示１７の上下の背景の色がやや濃くなり、黒表示１７が上下方向に尾引き、表示特性が劣化してしまう。
そこで、この発明は、垂直クロストークが発生しないようにすることができる表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、マトリクス状に設けられた走査ラインおよびデータラインと、前記データラインと対応する部分のエッジを前記データラインと重ね合わされて設けられた画素電極と、前記データラインの前記画素電極との重合部と前記画素電極の前記データラインとの重合部との間に設けられた導電層とを備えていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記導電層の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記導電層は透明導電材料によって形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項１または２に記載の発明において、前記導電層は非透明導電材料によって形成されていることを特徴とするものである。
請求項５に記載の発明は、請求項１〜４のいずれかに記載の発明において、前記導電層は、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極であることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記データライン上に絶縁膜を介して薄膜トランジスタのドレイン電極が設けられ、該ドレイン電極は前記絶縁膜に形成されたコンタクトホールを介して前記データラインに接続されていることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記補助容量電極上に絶縁膜が設けられ、該絶縁膜上に前記薄膜トランジスタのゲート電極が設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項６に記載の発明において、前記補助容量電極と前記薄膜トランジスタのゲート電極とは同一の平面上に設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項５に記載の発明において、前記データラインが設けられた面上に薄膜トランジスタのドレイン電極が前記データラインに接続されて設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項７〜９のいずれかに記載の発明において、前記薄膜トランジスタ上に別の絶縁膜を介して前記画素電極が設けられ、該画素電極は前記別の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソース電極に接続されていることを特徴とするものである。
そして、この発明によれば、データラインの画素電極との重合部と画素電極のデータラインとの重合部との間に導電層を設けているので、この導電層により、データラインと画素電極との重合部分に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができる。
【００１１】
【発明の実施の形態】
図１はこの発明の第１実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板２１を備えている。ガラス基板２１の上面側には走査ライン２２およびデータライン２３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ２４、画素電極２５および補助容量電極（導電層）２６が設けられている。図を明確にする目的で、各画素電極２５の縁部に斜めの短い実線のハッチングが、また、補助容量電極２６の縁部に多数の点からなるハッチングが記入されている。
【００１２】
この場合、方形状の画素電極２５の左右両側のエッジはその左右両側に配置されたデータライン２３に重ね合わされている。これにより、画素電極２５のうち、その左右両側のデータライン２３形成領域および薄膜トランジスタ２４形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。ただし、この場合、補助容量電極２６はＩＴＯ等の透明導電材料によって形成されているが、アルミニウム等の非透明導電材料によって形成してもよい。また、薄膜トランジスタパネル上に対向配置される対向パネル（図示せず）には、薄膜トランジスタ２４への外光の入射を防止するために、少なくとも薄膜トランジスタ２４に対応する部分にブラックマスクが設けられている。
【００１３】
補助容量電極２６は、基本的には、図１において、左側のデータライン２３と平行に配置された短冊形状の電極部２６ａと、右側のデータライン２３と平行に配置された短冊形状の電極部２６ｂと、左側の電極部２６ａの中央部と右側の電極部２６ｂの中央部とを接続する短冊形状の電極部２６ｃとを備えている。
【００１４】
この場合、電極部２６ａ、２６ｂの幅（走査ライン２２と平行な方向の長さ）はデータライン２３の幅よりもある程度大きくなっており、これにより、走査ライン２２と平行方向の位置ずれがあっても、データライン２３が直接画素電極２５と対向しないようにデータライン２３を確実に覆っている。
【００１５】
また、電極部２６ａ、２６ｂの長さ（走査ライン２２と直交する方向の長さ）は画素電極２５の同方向の長さよりもある程度大きくなっており、これにより、補助容量電極２６は、画素電極２５に対し、走査ライン２２と直交する方向の位置ずれがあっても、全長が画素電極２５と確実に重なり、位置合わせずれによる補助容量の変動を確実に防止している。
【００１６】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図２は図１のＡ−Ａ線とＢ−Ｂ線に沿う断面図およびその他の所定の部分の断面図を示したものである。この場合、図２の最も左側はデータライン等形成領域の断面図であり、その右側は薄膜トランジスタ等形成領域の断面図であり、その右側は走査ライン用接続パッド形成領域の断面図であり、その右側はデータライン用接続パッド形成領域の断面図である。
【００１７】
まず、データライン等形成領域について説明する。ガラス基板２１の上面の所定の箇所にはデータライン２３が設けられている。データライン２３を含むガラス基板２１の上面には第１層間絶縁膜３１が設けられている。データライン２３上における第１層間絶縁膜３１の上面の所定の箇所には補助容量電極２６の電極部２６ａが設けられている。補助容量電極２６の電極部２６ａを含む第１層間絶縁膜３１の上面には第２層間絶縁膜３２、ゲート絶縁膜３３およびオーバーコート膜３４がこの順で設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５が設けられている。
【００１８】
次に、薄膜トランジスタ等形成領域について説明する。ガラス基板２１の上面の所定の箇所にはデータライン２３が設けられている。データライン２３を含むガラス基板２１の上面には第１層間絶縁膜３１が設けられている。第１層間絶縁膜３１のデータライン２３の所定の箇所に対応する部分にはコンタクトホール３５が設けられている。第１層間絶縁膜３１の上面の所定の箇所には中継接続パッド３６がコンタクトホール３５を介してデータライン２３に接続されて設けられている。中継接続パッド３６を含む第１層間絶縁膜３１の上面には第２層間絶縁膜３２が設けられている。
【００１９】
第２層間絶縁膜３２の上面の所定の箇所にはゲート電極３７が設けられている。ゲート電極３７を含む第２層間絶縁膜３２の上面にはゲート絶縁膜３３が設けられている。ゲート電極３７上におけるゲート絶縁膜３３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜３８が設けられている。ゲート電極３７上における半導体薄膜３８の上面の所定の箇所にはチャネル保護膜３９が設けられている。
【００２０】
チャネル保護膜３９の上面両側およびその両側における半導体薄膜３８の上面にはｎ型アモルファスシリコンからなるコンタクト層４０、４１が設けられている。オーミックコンタクト層４０、４１の上面にはドレイン電極４２およびソース電極４３が設けられている。この場合、ドレイン電極４２は、オーミックコンタクト層４０、半導体薄膜３８、ゲート絶縁膜３３および第２層間絶縁膜３２に形成されたコンタクトホール４４を介して中継接続パッド３６に接続され、さらに中継接続パッド３６を介してデータライン２３に接続されている。
【００２１】
そして、ゲート電極３７、ゲート絶縁膜３３、半導体薄膜３８、チャネル保護膜３９、オーミックコンタクト層４０、４１、ドレイン電極４２およびソース電極４３により、薄膜トランジスタ２４が構成されている。
【００２２】
薄膜トランジスタ２４を含むゲート絶縁膜３３の上面にはオーバーコート膜３４が設けられている。オーバーコート膜３４のソース電極４３の所定の箇所に対応する部分にはコンタクトホール４５が設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５がコンタクトホール４５を介してソース電極４３に接続されて設けられている。
【００２３】
次に、走査ライン用接続パッド形成領域について説明する。走査ライン用接続パッド５１は、第２層間絶縁膜３２の上面に設けられた下部接続パッド５２と、ゲート絶縁膜３３の上面にゲート絶縁膜３３に形成されたコンタクトホール５３を介して下部接続パッド５２に接続されて設けられた中間接続パッド５４と、オーバーコート膜３４の上面にオーバーコート膜３４に形成されたコンタクトホール５５を介して中間接続パッド５４に接続されて設けられた上部接続パッド５６とからなっている。
【００２４】
この場合、コンタクトホール５３の周囲におけるゲート絶縁膜３３と中間接続パッド５４との間には、下から順に、真性アモルファスシリコン層５７およびｎ型アモルファスシリコン層５８が設けられている。
【００２５】
次に、データライン用接続パッド形成領域について説明する。データライン用接続パッド６１は、ガラス基板２１の上面に設けられた下部接続パッド６２と、第１層間絶縁膜３１の上面に第１層間絶縁膜３１に形成されたコンタクトホール６３を介して下部接続パッド６２に接続されて設けられた中継接続パッド６４と、ゲート絶縁膜３３の上面にゲート絶縁膜３３および第２層間絶縁膜３２に形成されたコンタクトホール６５を介して中継接続パッド６４に接続されて設けられた中間接続パッド６６と、オーバーコート膜３４の上面にオーバーコート膜３４に形成されたコンタクトホール６７を介して中間接続パッド６６に接続されて設けられた上部接続パッド６８とからなっている。
【００２６】
この場合、コンタクトホール６５の周囲におけるゲート絶縁膜３３と中間接続パッド６６との間には、下から順に、真性アモルファスシリコン膜６９およびｎ型アモルファスシリコン膜７０が設けられている。
【００２７】
次に、図１および図２に示す薄膜トランジスタパネルの製造方法の一例について説明する。まず、図３に示すように、ガラス基板２１の上面に成膜されたクロム等からなる金属層をパターニングすることにより、ガラス基板２１の上面の各所定の箇所にデータライン２３および下部接続パッド６２を形成する。次に、その上面に窒化シリコンからなる第１層間絶縁膜３１を成膜する。
【００２８】
次に、第１層間絶縁膜３１の各所定の箇所にコンタクトホール３５、６３を形成する。次に、その上面に成膜されたＩＴＯ等からなる透明導電層をパターニングすることにより、補助容量電極２６および中継接続パッド３６、６４を形成する。なお、中継接続パッド３６、６４は省略してもよい。次に、その上面に窒化シリコンからなる第２層間絶縁膜３２を成膜する。次に、その上面に成膜されたアルミニウム等からなる金属層をパターニングすることにより、ゲート電極３７を含む走査ライン２２および下部接続パッド５２を形成する。
【００２９】
次に、ゲート電極３７等を含む第２層間絶縁膜３２の上面に窒化シリコンからなるゲート絶縁膜３３、真性アモルファスシリコン膜７１および窒化シリコン膜を連続して成膜し、窒化シリコン膜をパターニングすることにより、チャネル保護膜３９を形成する。次に、その上面にｎ型アモルファスシリコン膜７２を成膜する。
【００３０】
次に、図４に示すように、薄膜トランジスタ等形成領域におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１、ゲート絶縁膜３３および第２層間絶縁膜３２の所定の箇所にコンタクトホール４４を形成する。また、走査ライン用接続パッド形成領域におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１およびゲート絶縁膜３３の所定の箇所にコンタクトホール５３を形成する。さらに、データライン用接続パッド形成領域におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１、ゲート絶縁膜３３および第２層間絶縁膜３２の所定の箇所にコンタクトホール６５を形成する。
【００３１】
次に、図５に示すように、その上面にクロム等からなる金属層７３を成膜する。次に、金属層７３、ｎ型アモルファスシリコン膜７２および真性アモルファスシリコン膜７１を連続してパターニングすることにより、図６に示すように、薄膜トランジスタ等形成領域に、ドレイン電極４２、ソース電極４３、オーミックコンタクト層４０、４１および半導体薄膜３８を形成する。また、走査ライン用接続パッド形成領域に、中間接続パッド５４、ｎ型アモルファスシリコン膜５８および真性アモルファスシリコン膜５７を形成する。さらに、データライン用接続パッド形成領域に、中間接続パッド６６、ｎ型アモルファスシリコン膜７０および真性アモルファスシリコン膜６９を形成する。
【００３２】
次に、図７に示すように、その上面に窒化シリコンからなるオーバーコート膜３４を成膜する。次に、オーバーコート膜３４の各所定の箇所にコンタクトホール４５、５５、６７を形成する。次に、その上面に成膜されたＩＴＯ等からなる透明導電層をパターニングすることにより、図２に示すように、画素電極２５および上部接続パッド５６、６８を形成する。かくして、図１および図２に示す薄膜トランジスタパネルが得られる。
【００３３】
このようにして得られた薄膜トランジスタパネルを備えた液晶表示装置では、図２のデータライン等形成領域に示すように、データライン２３の画素電極２５との重合部と画素電極２５のデータライン２３との重合部との間に、データライン２３の幅よりも広く、画素電極２５の走査ライン２２と直交する方向の長さよりも長い形状を有する補助容量電極２６の電極部２６ａを設けているので、この電極部２６ａにより、データライン２３と画素電極２５との重合部分に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【００３４】
なお、上記第１実施形態では、図２に示すように、第２層間絶縁膜３２下に補助容量電極２６を設け、第２層間絶縁膜３２上にゲート電極３７を設けた場合について説明したが、これに限定されるものではない。例えば、図８に示すこの発明の第２実施形態のように、第２層間絶縁膜３２を省略し、第１層間絶縁膜３１の上面の各所定の箇所に補助容量電極２６およびゲート電極３７を設けるようにしてもよい。この場合、補助容量電極２６は、ゲート電極３７を含む走査ライン２２の形成と同時にアルミニウム等の非透明導電材料によって形成してもよく、またゲート電極３７を含む走査ライン２２の形成とは別工程でＩＴＯ等の透明導電材料によって形成してもよい。
【００３５】
また、図９に示すこの発明の第３実施形態のようにしてもよい。すなわち、まず、データライン等形成領域について説明する。ガラス基板２１の上面にはゲート絶縁膜３３が設けられている。ゲート絶縁膜３３の上面の所定の箇所にはデータライン２３が設けられている。この場合、データライン２３は、下から順に、真性アモルファスシリコン膜２３ａ、ｎ型アモルファスシリコン膜２３ｂおよび金属層２３ｃの３層構造となっている。
【００３６】
データライン２３を含むゲート絶縁膜３３の上面には層間絶縁膜８１が設けられている。データライン２３上における層間絶縁膜８１の上面の所定の箇所には補助容量電極２６の電極部２６ａが設けられている。補助容量電極２６の電極部２６ａを含む層間絶縁膜８１の上面にはオーバーコート膜３４が設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５が設けられている。
【００３７】
次に、薄膜トランジスタ等形成領域について説明する。ガラス基板２１の上面の所定の箇所にはゲート電極３７が設けられている。ゲート電極３７を含むガラス基板２１の上面にはゲート絶縁膜３３が設けられている。ゲート電極３７上におけるゲート絶縁膜３３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜３８が設けられている。ゲート電極３７上における半導体薄膜３８の上面の所定の箇所にはチャネル保護膜３９が設けられている。
【００３８】
チャネル保護膜３９の上面両側およびその両側における半導体薄膜３８の上面にはｎ型アモルファスシリコンからなるコンタクト層４０、４１が設けられている。オーミックコンタクト層４０、４１の上面にはドレイン電極４２およびソース電極４３が設けられている。この場合、ドレイン電極４２、オーミックコンタクト層４０および半導体薄膜３８は、ゲート絶縁膜３３上においてそのままデータライン２３に接続されている。
【００３９】
薄膜トランジスタ２４等を含むゲート絶縁膜３３の上面には層間絶縁膜８１およびオーバーコート膜３４がこの順で設けられている。オーバーコート膜３４および層間絶縁膜８１のソース電極４３の所定の箇所に対応する部分にはコンタクトホール４５が設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５がコンタクトホール４５を介してソース電極４３に接続されて設けられている。
【００４０】
次に、走査ライン用接続パッド形成領域について説明する。走査ライン用接続パッド５１は、ガラス基板２１の上面に設けられた下部接続パッド５２と、オーバーコート膜３４の上面にオーバーコート膜３４、層間絶縁膜８１およびゲート絶縁膜３３に形成されたコンタクトホール５５を介して下部接続パッド５２に接続されて設けられた上部接続パッド５６とからなっている。
【００４１】
次に、データライン用接続パッド形成領域について説明する。データライン用接続パッド６１は、ゲート絶縁膜３３の上面に設けられた下部接続パッド６２と、オーバーコート膜３４の上面にオーバーコート膜３４および層間絶縁膜８１に形成されたコンタクトホール６７を介して下部接続パッド６２に接続されて設けられた上部接続パッド６８とからなっている。こば、下部接続パッド６２は、下から順に、真性アモルファスシリコン膜６２ａ、ｎ型アモルファスシリコン膜６２ｂおよび金属層６２ｃの３層構造となっている。
【００４２】
次に、図９に示す薄膜トランジスタパネルの製造方法の一例について説明する。まず、図１０に示すように、ガラス基板２１の上面に成膜されたアルミニウム等からなる金属層をパターニングすることにより、ガラス基板２１の上面の各所定の箇所にゲート電極３７および下部接続パッド５２を形成する。
【００４３】
次に、ゲート電極３７等を含むガラス基板２１の上面に窒化シリコンからなるゲート絶縁膜３３、真性アモルファスシリコン膜８２および窒化シリコン膜を連続して成膜し、窒化シリコン膜をパターニングすることにより、チャネル保護膜３９を形成する。次に、その上面にｎ型アモルファスシリコン膜８３および金属層８４を連続して成膜する。この場合、金属層８４はＩＴＯ等の透明導電材料によって形成してもよく、またクロム等の非透明導電材料によって形成してもよい。
【００４４】
次に、金属層８４、ｎ型アモルファスシリコン膜８３および真性アモルファスシリコン膜８２を連続してパターニングすることにより、図１１に示すように、データライン等形成領域に、真性アモルファスシリコン膜２３ａ、ｎ型アモルファスシリコン膜２３ｂおよび金属層２３ｃからなる３層構造のデータライン２３を形成する。また、薄膜トランジスタ等形成領域に、ドレイン電極４２、ソース電極４３、オーミックコンタクト層４０、４１および半導体薄膜３８を形成する。さらに、データライン用接続パッド形成領域に、真性アモルファスシリコン膜６２ａ、ｎ型アモルファスシリコン膜６２ｂおよび金属層６２ｃからなる３層構造の下部接続パッド６２を形成する。
【００４５】
次に、図１２に示すように、その上面に窒化シリコンからなる層間絶縁膜８１を成膜する。次に、その上面に成膜された金属層をパターニングすることにより、補助容量電極２６を形成する。次に、図１３に示すように、その上面に窒化シリコンからなるオーバーコート膜３４を成膜する。次に、オーバーコート膜３４の所定の箇所にコンタクトホール４５、５５、６７を形成する。次に、その上面に成膜されたＩＴＯ等からなる透明導電層をパターニングすることにより、図９に示すように、画素電極２５および上部接続パッド５６、６８を形成する。かくして、図９に示す薄膜トランジスタパネルが得られる。
【００４６】
なお、上記各実施形態では、図１に示すように、補助容量電極２６をほぼＨ字形状とした場合について説明したが、これに限定されるものではない。例えば、図１４に示すこの発明の第４実施形態のように、補助容量電極２６をほぼコ字形状とし、その中間の電極部２６ｃを画素電極２５の上辺部に重ね合わせるようにしてもよい。ただし、図１４に示す薄膜トランジスタパネルの断面形状は、例えば図９に示す場合とほぼ同じである。
【００４７】
【発明の効果】
以上説明したように、この発明によれば、データラインの画素電極との重合部と画素電極のデータラインとの重合部との間に導電層を設けているので、この導電層により、データラインと画素電極との重合部分に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図２】図１のＡ−Ａ線とＢ−Ｂ線に沿う断面図およびその他の所定の部分の断面図。
【図３】図２に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図６に続く工程を示す断面図。
【図８】この発明の第２実施形態としての薄膜トランジスタパネルの図２同様の断面図。
【図９】この発明の第３実施形態としての薄膜トランジスタパネルの図２同様の断面図。
【図１０】図９に示す液晶表示装置の製造に際し、当初の工程の断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】この発明の第４実施形態としての薄膜トランジスタパネルの図１同様の透過平面図。
【図１５】従来の液晶表示装置における薄膜トランジスタパネルの一部の透過平面図。
【図１６】図１５のＣ−Ｃ線およびＤ−Ｄに沿う断面図。
【図１７】（Ａ）および（Ｂ）は従来の液晶表示装置の問題点を説明するために示す図。
【符号の説明】
２１ ガラス基板
２２ 走査ライン
２３ データライン
２４ 薄膜トランジスタ
２５ 画素電極
２６ 補助容量電極
３７ ゲート電極
４２ ドレイン電極
４３ ソース電極
４４、４５ コンタクトホール
【発明の属する技術分野】
この発明は液晶表示装置等の表示装置に関する。
【０００２】
【従来の技術】
例えばアクティブマトリクス型の液晶表示装置には、高開口率化を図ったものがある。図１５は従来のこのような液晶表示装置における薄膜トランジスタパネルの一例の一部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４および画素電極５が設けられている。図を明確にする目的で、各画素電極５の縁部に斜めの短い実線のハッチングが記入されている。
【０００３】
この場合、方形状の画素電極５の左右両側のエッジはその左右両側のデータライン３に重ね合わされている。これにより、画素電極５のうち、その左右両側のデータライン３形成領域および薄膜トランジスタ４形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。
【０００４】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図１６は図１５のＣ−Ｃ線およびＤ−Ｄ線に沿う断面図を示したものである。この場合、図１６の左側はデータライン等形成領域の断面図であり、図１６の右側は薄膜トランジスタ等形成領域の断面図である。ガラス基板１の上面の所定の箇所にはゲート電極６を含む走査ライン２が設けられている。ゲート電極６および走査ライン２を含むガラス基板１の上面にはゲート絶縁膜７が設けられている。
【０００５】
ゲート電極６上におけるゲート絶縁膜７の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜８が設けられている。ゲート電極６上における半導体薄膜８の上面の所定の箇所にはチャネル保護膜９が設けられている。チャネル保護膜９の上面両側およびその両側における半導体薄膜８の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１０、１１が設けられている。オーミックコンタクト層１０、１１の上面にはドレイン電極１２およびソース電極１３が設けられている。
【０００６】
そして、ゲート電極６、ゲート絶縁膜７、半導体薄膜８、チャネル保護膜９、オーミックコンタクト層１０、１１、ドレイン電極１２およびソース電極１３により、薄膜トランジスタ４が構成されている。
【０００７】
ゲート絶縁膜７の上面の他の所定の箇所にはデータライン３が設けられている。この場合、データライン３は、下から順に、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂおよび金属層３ｃの３層構造となっている。そして、データライン３は、ドレイン電極１２およびその下側のオーミックコンタクト層１０、半導体薄膜８に接続されている。
【０００８】
薄膜トランジスタ４およびデータライン３を含むゲート絶縁膜７の上面には層間絶縁膜１４が設けられている。ソース電極１３の所定の箇所に対応する部分における層間絶縁膜１４にはコンタクトホール１５が設けられている。層間絶縁膜１４の上面の所定の箇所には画素電極５がコンタクトホール１５を介してソース電極１３に接続されて設けられている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記構成の薄膜トランジスタパネルを備えた液晶表示装置では、画素電極５の左右両側のエッジをその左右両側のデータライン３に重ね合わせているので、この重合部分に結合容量が発生し、この結合容量に起因して垂直クロストークが発生し、表示特性が劣化してしまうという問題があった。すなわち、例えば、図１７（Ａ）に示すように、１画素１６の背景が灰色でその中に正方形の黒表示１７を行うとき、上記結合容量に起因して、画素の電位がドレイン電圧に引きずられるため、図１７（Ｂ）において符号１８で示すように、黒表示１７の上下の背景の色がやや濃くなり、黒表示１７が上下方向に尾引き、表示特性が劣化してしまう。
そこで、この発明は、垂直クロストークが発生しないようにすることができる表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、マトリクス状に設けられた走査ラインおよびデータラインと、前記データラインと対応する部分のエッジを前記データラインと重ね合わされて設けられた画素電極と、前記データラインの前記画素電極との重合部と前記画素電極の前記データラインとの重合部との間に設けられた導電層とを備えていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記導電層の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記導電層は透明導電材料によって形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項１または２に記載の発明において、前記導電層は非透明導電材料によって形成されていることを特徴とするものである。
請求項５に記載の発明は、請求項１〜４のいずれかに記載の発明において、前記導電層は、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極であることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記データライン上に絶縁膜を介して薄膜トランジスタのドレイン電極が設けられ、該ドレイン電極は前記絶縁膜に形成されたコンタクトホールを介して前記データラインに接続されていることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記補助容量電極上に絶縁膜が設けられ、該絶縁膜上に前記薄膜トランジスタのゲート電極が設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項６に記載の発明において、前記補助容量電極と前記薄膜トランジスタのゲート電極とは同一の平面上に設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項５に記載の発明において、前記データラインが設けられた面上に薄膜トランジスタのドレイン電極が前記データラインに接続されて設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項７〜９のいずれかに記載の発明において、前記薄膜トランジスタ上に別の絶縁膜を介して前記画素電極が設けられ、該画素電極は前記別の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソース電極に接続されていることを特徴とするものである。
そして、この発明によれば、データラインの画素電極との重合部と画素電極のデータラインとの重合部との間に導電層を設けているので、この導電層により、データラインと画素電極との重合部分に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができる。
【００１１】
【発明の実施の形態】
図１はこの発明の第１実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板２１を備えている。ガラス基板２１の上面側には走査ライン２２およびデータライン２３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ２４、画素電極２５および補助容量電極（導電層）２６が設けられている。図を明確にする目的で、各画素電極２５の縁部に斜めの短い実線のハッチングが、また、補助容量電極２６の縁部に多数の点からなるハッチングが記入されている。
【００１２】
この場合、方形状の画素電極２５の左右両側のエッジはその左右両側に配置されたデータライン２３に重ね合わされている。これにより、画素電極２５のうち、その左右両側のデータライン２３形成領域および薄膜トランジスタ２４形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。ただし、この場合、補助容量電極２６はＩＴＯ等の透明導電材料によって形成されているが、アルミニウム等の非透明導電材料によって形成してもよい。また、薄膜トランジスタパネル上に対向配置される対向パネル（図示せず）には、薄膜トランジスタ２４への外光の入射を防止するために、少なくとも薄膜トランジスタ２４に対応する部分にブラックマスクが設けられている。
【００１３】
補助容量電極２６は、基本的には、図１において、左側のデータライン２３と平行に配置された短冊形状の電極部２６ａと、右側のデータライン２３と平行に配置された短冊形状の電極部２６ｂと、左側の電極部２６ａの中央部と右側の電極部２６ｂの中央部とを接続する短冊形状の電極部２６ｃとを備えている。
【００１４】
この場合、電極部２６ａ、２６ｂの幅（走査ライン２２と平行な方向の長さ）はデータライン２３の幅よりもある程度大きくなっており、これにより、走査ライン２２と平行方向の位置ずれがあっても、データライン２３が直接画素電極２５と対向しないようにデータライン２３を確実に覆っている。
【００１５】
また、電極部２６ａ、２６ｂの長さ（走査ライン２２と直交する方向の長さ）は画素電極２５の同方向の長さよりもある程度大きくなっており、これにより、補助容量電極２６は、画素電極２５に対し、走査ライン２２と直交する方向の位置ずれがあっても、全長が画素電極２５と確実に重なり、位置合わせずれによる補助容量の変動を確実に防止している。
【００１６】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図２は図１のＡ−Ａ線とＢ−Ｂ線に沿う断面図およびその他の所定の部分の断面図を示したものである。この場合、図２の最も左側はデータライン等形成領域の断面図であり、その右側は薄膜トランジスタ等形成領域の断面図であり、その右側は走査ライン用接続パッド形成領域の断面図であり、その右側はデータライン用接続パッド形成領域の断面図である。
【００１７】
まず、データライン等形成領域について説明する。ガラス基板２１の上面の所定の箇所にはデータライン２３が設けられている。データライン２３を含むガラス基板２１の上面には第１層間絶縁膜３１が設けられている。データライン２３上における第１層間絶縁膜３１の上面の所定の箇所には補助容量電極２６の電極部２６ａが設けられている。補助容量電極２６の電極部２６ａを含む第１層間絶縁膜３１の上面には第２層間絶縁膜３２、ゲート絶縁膜３３およびオーバーコート膜３４がこの順で設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５が設けられている。
【００１８】
次に、薄膜トランジスタ等形成領域について説明する。ガラス基板２１の上面の所定の箇所にはデータライン２３が設けられている。データライン２３を含むガラス基板２１の上面には第１層間絶縁膜３１が設けられている。第１層間絶縁膜３１のデータライン２３の所定の箇所に対応する部分にはコンタクトホール３５が設けられている。第１層間絶縁膜３１の上面の所定の箇所には中継接続パッド３６がコンタクトホール３５を介してデータライン２３に接続されて設けられている。中継接続パッド３６を含む第１層間絶縁膜３１の上面には第２層間絶縁膜３２が設けられている。
【００１９】
第２層間絶縁膜３２の上面の所定の箇所にはゲート電極３７が設けられている。ゲート電極３７を含む第２層間絶縁膜３２の上面にはゲート絶縁膜３３が設けられている。ゲート電極３７上におけるゲート絶縁膜３３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜３８が設けられている。ゲート電極３７上における半導体薄膜３８の上面の所定の箇所にはチャネル保護膜３９が設けられている。
【００２０】
チャネル保護膜３９の上面両側およびその両側における半導体薄膜３８の上面にはｎ型アモルファスシリコンからなるコンタクト層４０、４１が設けられている。オーミックコンタクト層４０、４１の上面にはドレイン電極４２およびソース電極４３が設けられている。この場合、ドレイン電極４２は、オーミックコンタクト層４０、半導体薄膜３８、ゲート絶縁膜３３および第２層間絶縁膜３２に形成されたコンタクトホール４４を介して中継接続パッド３６に接続され、さらに中継接続パッド３６を介してデータライン２３に接続されている。
【００２１】
そして、ゲート電極３７、ゲート絶縁膜３３、半導体薄膜３８、チャネル保護膜３９、オーミックコンタクト層４０、４１、ドレイン電極４２およびソース電極４３により、薄膜トランジスタ２４が構成されている。
【００２２】
薄膜トランジスタ２４を含むゲート絶縁膜３３の上面にはオーバーコート膜３４が設けられている。オーバーコート膜３４のソース電極４３の所定の箇所に対応する部分にはコンタクトホール４５が設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５がコンタクトホール４５を介してソース電極４３に接続されて設けられている。
【００２３】
次に、走査ライン用接続パッド形成領域について説明する。走査ライン用接続パッド５１は、第２層間絶縁膜３２の上面に設けられた下部接続パッド５２と、ゲート絶縁膜３３の上面にゲート絶縁膜３３に形成されたコンタクトホール５３を介して下部接続パッド５２に接続されて設けられた中間接続パッド５４と、オーバーコート膜３４の上面にオーバーコート膜３４に形成されたコンタクトホール５５を介して中間接続パッド５４に接続されて設けられた上部接続パッド５６とからなっている。
【００２４】
この場合、コンタクトホール５３の周囲におけるゲート絶縁膜３３と中間接続パッド５４との間には、下から順に、真性アモルファスシリコン層５７およびｎ型アモルファスシリコン層５８が設けられている。
【００２５】
次に、データライン用接続パッド形成領域について説明する。データライン用接続パッド６１は、ガラス基板２１の上面に設けられた下部接続パッド６２と、第１層間絶縁膜３１の上面に第１層間絶縁膜３１に形成されたコンタクトホール６３を介して下部接続パッド６２に接続されて設けられた中継接続パッド６４と、ゲート絶縁膜３３の上面にゲート絶縁膜３３および第２層間絶縁膜３２に形成されたコンタクトホール６５を介して中継接続パッド６４に接続されて設けられた中間接続パッド６６と、オーバーコート膜３４の上面にオーバーコート膜３４に形成されたコンタクトホール６７を介して中間接続パッド６６に接続されて設けられた上部接続パッド６８とからなっている。
【００２６】
この場合、コンタクトホール６５の周囲におけるゲート絶縁膜３３と中間接続パッド６６との間には、下から順に、真性アモルファスシリコン膜６９およびｎ型アモルファスシリコン膜７０が設けられている。
【００２７】
次に、図１および図２に示す薄膜トランジスタパネルの製造方法の一例について説明する。まず、図３に示すように、ガラス基板２１の上面に成膜されたクロム等からなる金属層をパターニングすることにより、ガラス基板２１の上面の各所定の箇所にデータライン２３および下部接続パッド６２を形成する。次に、その上面に窒化シリコンからなる第１層間絶縁膜３１を成膜する。
【００２８】
次に、第１層間絶縁膜３１の各所定の箇所にコンタクトホール３５、６３を形成する。次に、その上面に成膜されたＩＴＯ等からなる透明導電層をパターニングすることにより、補助容量電極２６および中継接続パッド３６、６４を形成する。なお、中継接続パッド３６、６４は省略してもよい。次に、その上面に窒化シリコンからなる第２層間絶縁膜３２を成膜する。次に、その上面に成膜されたアルミニウム等からなる金属層をパターニングすることにより、ゲート電極３７を含む走査ライン２２および下部接続パッド５２を形成する。
【００２９】
次に、ゲート電極３７等を含む第２層間絶縁膜３２の上面に窒化シリコンからなるゲート絶縁膜３３、真性アモルファスシリコン膜７１および窒化シリコン膜を連続して成膜し、窒化シリコン膜をパターニングすることにより、チャネル保護膜３９を形成する。次に、その上面にｎ型アモルファスシリコン膜７２を成膜する。
【００３０】
次に、図４に示すように、薄膜トランジスタ等形成領域におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１、ゲート絶縁膜３３および第２層間絶縁膜３２の所定の箇所にコンタクトホール４４を形成する。また、走査ライン用接続パッド形成領域におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１およびゲート絶縁膜３３の所定の箇所にコンタクトホール５３を形成する。さらに、データライン用接続パッド形成領域におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１、ゲート絶縁膜３３および第２層間絶縁膜３２の所定の箇所にコンタクトホール６５を形成する。
【００３１】
次に、図５に示すように、その上面にクロム等からなる金属層７３を成膜する。次に、金属層７３、ｎ型アモルファスシリコン膜７２および真性アモルファスシリコン膜７１を連続してパターニングすることにより、図６に示すように、薄膜トランジスタ等形成領域に、ドレイン電極４２、ソース電極４３、オーミックコンタクト層４０、４１および半導体薄膜３８を形成する。また、走査ライン用接続パッド形成領域に、中間接続パッド５４、ｎ型アモルファスシリコン膜５８および真性アモルファスシリコン膜５７を形成する。さらに、データライン用接続パッド形成領域に、中間接続パッド６６、ｎ型アモルファスシリコン膜７０および真性アモルファスシリコン膜６９を形成する。
【００３２】
次に、図７に示すように、その上面に窒化シリコンからなるオーバーコート膜３４を成膜する。次に、オーバーコート膜３４の各所定の箇所にコンタクトホール４５、５５、６７を形成する。次に、その上面に成膜されたＩＴＯ等からなる透明導電層をパターニングすることにより、図２に示すように、画素電極２５および上部接続パッド５６、６８を形成する。かくして、図１および図２に示す薄膜トランジスタパネルが得られる。
【００３３】
このようにして得られた薄膜トランジスタパネルを備えた液晶表示装置では、図２のデータライン等形成領域に示すように、データライン２３の画素電極２５との重合部と画素電極２５のデータライン２３との重合部との間に、データライン２３の幅よりも広く、画素電極２５の走査ライン２２と直交する方向の長さよりも長い形状を有する補助容量電極２６の電極部２６ａを設けているので、この電極部２６ａにより、データライン２３と画素電極２５との重合部分に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【００３４】
なお、上記第１実施形態では、図２に示すように、第２層間絶縁膜３２下に補助容量電極２６を設け、第２層間絶縁膜３２上にゲート電極３７を設けた場合について説明したが、これに限定されるものではない。例えば、図８に示すこの発明の第２実施形態のように、第２層間絶縁膜３２を省略し、第１層間絶縁膜３１の上面の各所定の箇所に補助容量電極２６およびゲート電極３７を設けるようにしてもよい。この場合、補助容量電極２６は、ゲート電極３７を含む走査ライン２２の形成と同時にアルミニウム等の非透明導電材料によって形成してもよく、またゲート電極３７を含む走査ライン２２の形成とは別工程でＩＴＯ等の透明導電材料によって形成してもよい。
【００３５】
また、図９に示すこの発明の第３実施形態のようにしてもよい。すなわち、まず、データライン等形成領域について説明する。ガラス基板２１の上面にはゲート絶縁膜３３が設けられている。ゲート絶縁膜３３の上面の所定の箇所にはデータライン２３が設けられている。この場合、データライン２３は、下から順に、真性アモルファスシリコン膜２３ａ、ｎ型アモルファスシリコン膜２３ｂおよび金属層２３ｃの３層構造となっている。
【００３６】
データライン２３を含むゲート絶縁膜３３の上面には層間絶縁膜８１が設けられている。データライン２３上における層間絶縁膜８１の上面の所定の箇所には補助容量電極２６の電極部２６ａが設けられている。補助容量電極２６の電極部２６ａを含む層間絶縁膜８１の上面にはオーバーコート膜３４が設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５が設けられている。
【００３７】
次に、薄膜トランジスタ等形成領域について説明する。ガラス基板２１の上面の所定の箇所にはゲート電極３７が設けられている。ゲート電極３７を含むガラス基板２１の上面にはゲート絶縁膜３３が設けられている。ゲート電極３７上におけるゲート絶縁膜３３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜３８が設けられている。ゲート電極３７上における半導体薄膜３８の上面の所定の箇所にはチャネル保護膜３９が設けられている。
【００３８】
チャネル保護膜３９の上面両側およびその両側における半導体薄膜３８の上面にはｎ型アモルファスシリコンからなるコンタクト層４０、４１が設けられている。オーミックコンタクト層４０、４１の上面にはドレイン電極４２およびソース電極４３が設けられている。この場合、ドレイン電極４２、オーミックコンタクト層４０および半導体薄膜３８は、ゲート絶縁膜３３上においてそのままデータライン２３に接続されている。
【００３９】
薄膜トランジスタ２４等を含むゲート絶縁膜３３の上面には層間絶縁膜８１およびオーバーコート膜３４がこの順で設けられている。オーバーコート膜３４および層間絶縁膜８１のソース電極４３の所定の箇所に対応する部分にはコンタクトホール４５が設けられている。オーバーコート膜３４の上面の所定の箇所には画素電極２５がコンタクトホール４５を介してソース電極４３に接続されて設けられている。
【００４０】
次に、走査ライン用接続パッド形成領域について説明する。走査ライン用接続パッド５１は、ガラス基板２１の上面に設けられた下部接続パッド５２と、オーバーコート膜３４の上面にオーバーコート膜３４、層間絶縁膜８１およびゲート絶縁膜３３に形成されたコンタクトホール５５を介して下部接続パッド５２に接続されて設けられた上部接続パッド５６とからなっている。
【００４１】
次に、データライン用接続パッド形成領域について説明する。データライン用接続パッド６１は、ゲート絶縁膜３３の上面に設けられた下部接続パッド６２と、オーバーコート膜３４の上面にオーバーコート膜３４および層間絶縁膜８１に形成されたコンタクトホール６７を介して下部接続パッド６２に接続されて設けられた上部接続パッド６８とからなっている。こば、下部接続パッド６２は、下から順に、真性アモルファスシリコン膜６２ａ、ｎ型アモルファスシリコン膜６２ｂおよび金属層６２ｃの３層構造となっている。
【００４２】
次に、図９に示す薄膜トランジスタパネルの製造方法の一例について説明する。まず、図１０に示すように、ガラス基板２１の上面に成膜されたアルミニウム等からなる金属層をパターニングすることにより、ガラス基板２１の上面の各所定の箇所にゲート電極３７および下部接続パッド５２を形成する。
【００４３】
次に、ゲート電極３７等を含むガラス基板２１の上面に窒化シリコンからなるゲート絶縁膜３３、真性アモルファスシリコン膜８２および窒化シリコン膜を連続して成膜し、窒化シリコン膜をパターニングすることにより、チャネル保護膜３９を形成する。次に、その上面にｎ型アモルファスシリコン膜８３および金属層８４を連続して成膜する。この場合、金属層８４はＩＴＯ等の透明導電材料によって形成してもよく、またクロム等の非透明導電材料によって形成してもよい。
【００４４】
次に、金属層８４、ｎ型アモルファスシリコン膜８３および真性アモルファスシリコン膜８２を連続してパターニングすることにより、図１１に示すように、データライン等形成領域に、真性アモルファスシリコン膜２３ａ、ｎ型アモルファスシリコン膜２３ｂおよび金属層２３ｃからなる３層構造のデータライン２３を形成する。また、薄膜トランジスタ等形成領域に、ドレイン電極４２、ソース電極４３、オーミックコンタクト層４０、４１および半導体薄膜３８を形成する。さらに、データライン用接続パッド形成領域に、真性アモルファスシリコン膜６２ａ、ｎ型アモルファスシリコン膜６２ｂおよび金属層６２ｃからなる３層構造の下部接続パッド６２を形成する。
【００４５】
次に、図１２に示すように、その上面に窒化シリコンからなる層間絶縁膜８１を成膜する。次に、その上面に成膜された金属層をパターニングすることにより、補助容量電極２６を形成する。次に、図１３に示すように、その上面に窒化シリコンからなるオーバーコート膜３４を成膜する。次に、オーバーコート膜３４の所定の箇所にコンタクトホール４５、５５、６７を形成する。次に、その上面に成膜されたＩＴＯ等からなる透明導電層をパターニングすることにより、図９に示すように、画素電極２５および上部接続パッド５６、６８を形成する。かくして、図９に示す薄膜トランジスタパネルが得られる。
【００４６】
なお、上記各実施形態では、図１に示すように、補助容量電極２６をほぼＨ字形状とした場合について説明したが、これに限定されるものではない。例えば、図１４に示すこの発明の第４実施形態のように、補助容量電極２６をほぼコ字形状とし、その中間の電極部２６ｃを画素電極２５の上辺部に重ね合わせるようにしてもよい。ただし、図１４に示す薄膜トランジスタパネルの断面形状は、例えば図９に示す場合とほぼ同じである。
【００４７】
【発明の効果】
以上説明したように、この発明によれば、データラインの画素電極との重合部と画素電極のデータラインとの重合部との間に導電層を設けているので、この導電層により、データラインと画素電極との重合部分に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図２】図１のＡ−Ａ線とＢ−Ｂ線に沿う断面図およびその他の所定の部分の断面図。
【図３】図２に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図６に続く工程を示す断面図。
【図８】この発明の第２実施形態としての薄膜トランジスタパネルの図２同様の断面図。
【図９】この発明の第３実施形態としての薄膜トランジスタパネルの図２同様の断面図。
【図１０】図９に示す液晶表示装置の製造に際し、当初の工程の断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】この発明の第４実施形態としての薄膜トランジスタパネルの図１同様の透過平面図。
【図１５】従来の液晶表示装置における薄膜トランジスタパネルの一部の透過平面図。
【図１６】図１５のＣ−Ｃ線およびＤ−Ｄに沿う断面図。
【図１７】（Ａ）および（Ｂ）は従来の液晶表示装置の問題点を説明するために示す図。
【符号の説明】
２１ ガラス基板
２２ 走査ライン
２３ データライン
２４ 薄膜トランジスタ
２５ 画素電極
２６ 補助容量電極
３７ ゲート電極
４２ ドレイン電極
４３ ソース電極
４４、４５ コンタクトホール
Claims (10)
- マトリクス状に設けられた走査ラインおよびデータラインと、前記データラインと対応する部分のエッジを前記データラインと重ね合わされて設けられた画素電極と、前記データラインの前記画素電極との重合部と前記画素電極の前記データラインとの重合部との間に設けられた導電層とを備えていることを特徴とする表示装置。
- 請求項１に記載の発明において、前記導電層の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とする表示装置。
- 請求項１または２に記載の発明において、前記導電層は透明導電材料によって形成されていることを特徴とする表示装置。
- 請求項１または２に記載の発明において、前記導電層は非透明導電材料によって形成されていることを特徴とする表示装置。
- 請求項１〜４のいずれかに記載の発明において、前記導電層は、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極であることを特徴とする表示装置。
- 請求項５に記載の発明において、前記データライン上に絶縁膜を介して薄膜トランジスタのドレイン電極が設けられ、該ドレイン電極は前記絶縁膜に形成されたコンタクトホールを介して前記データラインに接続されていることを特徴とする表示装置。
- 請求項６に記載の発明において、前記補助容量電極上に絶縁膜が設けられ、該絶縁膜上に前記薄膜トランジスタのゲート電極が設けられていることを特徴とする表示装置。
- 請求項６に記載の発明において、前記補助容量電極と前記薄膜トランジスタのゲート電極とは同一の平面上に設けられていることを特徴とする表示装置。
- 請求項５に記載の発明において、前記データラインが設けられた面上に薄膜トランジスタのドレイン電極が前記データラインに接続されて設けられていることを特徴とする表示装置。
- 請求項７〜９のいずれかに記載の発明において、前記薄膜トランジスタ上に別の絶縁膜を介して前記画素電極が設けられ、該画素電極は前記別の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソース電極に接続されていることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172491A JP4114409B2 (ja) | 2002-06-13 | 2002-06-13 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172491A JP4114409B2 (ja) | 2002-06-13 | 2002-06-13 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004020687A true JP2004020687A (ja) | 2004-01-22 |
| JP4114409B2 JP4114409B2 (ja) | 2008-07-09 |
Family
ID=31172032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172491A Expired - Fee Related JP4114409B2 (ja) | 2002-06-13 | 2002-06-13 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4114409B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005345585A (ja) * | 2004-06-01 | 2005-12-15 | Casio Comput Co Ltd | 表示装置およびその製造方法 |
| JP2007249211A (ja) * | 2006-03-15 | 2007-09-27 | Samsung Electronics Co Ltd | 表示装置とその製造方法 |
| JP2008116529A (ja) * | 2006-11-01 | 2008-05-22 | Epson Imaging Devices Corp | 液晶表示パネルの製造方法及び液晶表示パネル |
| JP2008153688A (ja) * | 2008-02-18 | 2008-07-03 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
| JP2015018257A (ja) * | 2009-09-04 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 表示装置及び表示装置の作製方法 |
| JPWO2013021607A1 (ja) * | 2011-08-10 | 2015-03-05 | シャープ株式会社 | 液晶表示装置、および液晶表示装置の製造方法 |
| CN116184730A (zh) * | 2023-04-27 | 2023-05-30 | 惠科股份有限公司 | 阵列基板及其制备方法和显示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4077181B2 (ja) * | 2001-09-27 | 2008-04-16 | 本田技研工業株式会社 | 金属用又はセラミック用接合材及び金属又はセラミックの接合方法 |
| CN102385207B (zh) * | 2011-11-01 | 2014-04-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
-
2002
- 2002-06-13 JP JP2002172491A patent/JP4114409B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005345585A (ja) * | 2004-06-01 | 2005-12-15 | Casio Comput Co Ltd | 表示装置およびその製造方法 |
| JP4670263B2 (ja) * | 2004-06-01 | 2011-04-13 | カシオ計算機株式会社 | 表示装置 |
| JP2007249211A (ja) * | 2006-03-15 | 2007-09-27 | Samsung Electronics Co Ltd | 表示装置とその製造方法 |
| JP2008116529A (ja) * | 2006-11-01 | 2008-05-22 | Epson Imaging Devices Corp | 液晶表示パネルの製造方法及び液晶表示パネル |
| JP2008153688A (ja) * | 2008-02-18 | 2008-07-03 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
| US11069817B2 (en) | 2009-09-04 | 2021-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9257082B2 (en) | 2009-09-04 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2018041089A (ja) * | 2009-09-04 | 2018-03-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10134912B2 (en) | 2009-09-04 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10700215B2 (en) | 2009-09-04 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2015018257A (ja) * | 2009-09-04 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 表示装置及び表示装置の作製方法 |
| US11430899B2 (en) | 2009-09-04 | 2022-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11652174B2 (en) | 2009-09-04 | 2023-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JPWO2013021607A1 (ja) * | 2011-08-10 | 2015-03-05 | シャープ株式会社 | 液晶表示装置、および液晶表示装置の製造方法 |
| US9261746B2 (en) | 2011-08-10 | 2016-02-16 | Sharp Kabushiki Kaisha | Liquid crystal display device and manufacturing method of liquid crystal display device |
| CN116184730A (zh) * | 2023-04-27 | 2023-05-30 | 惠科股份有限公司 | 阵列基板及其制备方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4114409B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101055011B1 (ko) | 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치 | |
| KR101290709B1 (ko) | 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US7633090B2 (en) | Thin film transistor panel | |
| KR100748442B1 (ko) | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 | |
| TWI400539B (zh) | 薄膜電晶體陣列基板 | |
| JP4004672B2 (ja) | 液晶表示装置用基板及びその製造方法 | |
| JP5418421B2 (ja) | 液晶表示素子 | |
| KR19980027840A (ko) | 액티브매트릭스기판의 구조 | |
| JP2002151699A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4114409B2 (ja) | 表示装置 | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP4182779B2 (ja) | 表示装置およびその製造方法 | |
| JP2004341185A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP4048711B2 (ja) | 薄膜トランジスタパネル | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP4506899B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JPH09297302A (ja) | 液晶表示装置 | |
| KR100529574B1 (ko) | 평면 구동 방식의 액정 표시 장치 및 그 제조방법 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| KR20130064262A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| JP5070743B2 (ja) | 薄膜トランジスタパネルおよび液晶表示装置 | |
| KR100635939B1 (ko) | 액정 표시 장치 및 그에 사용되는 기판과 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4114409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |