TWI400539B - 薄膜電晶體陣列基板 - Google Patents

薄膜電晶體陣列基板 Download PDF

Info

Publication number
TWI400539B
TWI400539B TW098124181A TW98124181A TWI400539B TW I400539 B TWI400539 B TW I400539B TW 098124181 A TW098124181 A TW 098124181A TW 98124181 A TW98124181 A TW 98124181A TW I400539 B TWI400539 B TW I400539B
Authority
TW
Taiwan
Prior art keywords
electrode
thin film
film transistor
signal line
array substrate
Prior art date
Application number
TW098124181A
Other languages
English (en)
Other versions
TW201013284A (en
Inventor
Hiromitsu Ishii
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW201013284A publication Critical patent/TW201013284A/zh
Application granted granted Critical
Publication of TWI400539B publication Critical patent/TWI400539B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體陣列基板
本發明係關於恰當地被應用於液晶顯示裝置等之顯示裝置之可高開口率化及高精細化之薄膜電晶體陣列基板。
以往的液晶顯示裝置例如日本專利公開2004-341185號公報所揭露，其被構成為具備：薄膜電晶體，其具有複數條掃描線及信號線、畫素電極、在掃描線和信號線之各交點附近被設置成與掃描線連接的閘極電極、被設置成與信號線連接的汲極電極、以及被設置成與畫素電極連接的源極電極；補助電容線，其藉由與畫素電極重疊的部分來形成補助電容部；對向電極；以及液晶，其被設置在各畫素電極和該對向電極之間。
在此液晶顯示裝置中，薄膜電晶體之與畫素電極連接的源極電極和與信號線連接的汲極電極的配對被沿著掃描線的排列方向設置。
此外，源極電極係被形成為與沿著掃描線而平行延伸的台座部成為一體，而台座部和畫素電極係經由在此台座部上之絕緣層所設置的接觸孔而相連接，藉此畫素電極與源極電極相連接。
在這種液晶顯示裝置中，在掃描線以及信號線上隔著第1絕緣膜而設置補助電容部，並藉由此補助電容部來覆蓋掃描線以及信號線。在此補助電容部上隔著第2絕緣膜來形成畫素電極。藉此，可重疊配置掃描線、信號線及薄膜電晶體和畫素電極而將畫素電極的間隔窄化至其加工極限為止，實現了高開口率化。
另一方面，在日本專利公開2002-098993號公報中，揭露了具備所謂三角(delta)排列之畫素電極的液晶顯示裝置。在此液晶顯示裝置中，當將交互錯開而配置之相同顏色的畫素電極連接於信號線時，以薄膜電晶體之閘極電極、汲極電極及源極電極的配置方向作為行方向，使汲極電極從信號線朝向列方向突出，所以在源極電極附近形成例如L字狀的溝槽。此L字狀的溝槽係在形成含有汲極電極的信號線及源極電極的時候，由於光阻膜的存在而深達某個程度，將此光阻膜作為遮罩而蝕刻金屬膜的時候，蝕刻液容易滯留於上述L字狀的溝槽內。因此會有發生加工不良之虞，視情況甚至在包含汲極電極之信號線及源極電極之間會有發生短路的情況。
因此，在日本專利公開2002-098993號公報的液晶顯示裝置中，將信號線之側緣原封不動利用來作為汲極電極，同時，相對於汲極電極，在掃描線的方向上配置源極電極，並排除前述L字狀之溝槽。
藉此，在形成汲極電極、與該汲極電極連接之信號線以及源極電極的時候，將光阻膜作為遮罩來蝕刻金屬膜的時候，蝕刻液不會滯留，能夠迴避加工不良、汲極電極和源極電極之間的短路。
然而，在日本專利公開2004-341185號公報所示的液晶顯示裝置中，進一步進行高精細化時，劃分畫素之掃描線及信號線的間距狹小化至例如低於20μm之程度時，在鄰接的信號線之間，在掃描線的方向上直線狀配置薄膜電晶體的源極電極和汲極電極將變得困難。
於是，考慮到如第7圖所示之液晶顯示裝置1的構成。亦即，液晶顯示裝置1係具備：複數條掃描線2，其被配置成沿著列方向；複數條信號線3，其被配置成沿著行方向；複數個薄膜電晶體4，其被配置在由掃描線2及信號線3所劃分之每個區域；畫素電極5，其經由接觸孔而被連接於各薄膜電晶體4的源極電極4a；以及補助電容電極6，其隔著絕緣膜(未圖示)而被設置在畫素電極5和掃描線2及信號線3之間。
在此情況下，為了因應鄰接之信號線3間的狹小間距，薄膜電晶體4之源極電極4a及汲極電極4b被沿著信號線3之方向配置，而且薄膜電晶體4的閘極電極4c係由掃描線2之一部分所構成。另外，在信號線3當中與掃描線2交叉的部位，信號線3之線寬變寬，且被延伸設置直到閘極電極4c上並構成平面視點為L字狀的連接部3a。且作為在此連接部3a當中從信號線3與掃描線2之長邊方向平行地突出之部分的尖端部，上述汲極電極4b被形成為與信號線3成為一體。
因為藉由此L字狀的連接部3a來形成三方被包圍的凹部區域4g，所以與前述日本專利公開2002-098993號公報相同，在形成信號線3、汲極電極4b的時候，形成包含連接部3a及汲極電極4b的凹部區域4g時之蝕刻液或蝕刻後的洗淨液會滯留於此凹部區域4g，視情況會有洗淨後依然殘留而發生加工不良、乾燥不良等之虞。
不過，在此液晶顯示裝置1中，因為由掃描線2之一部分構成閘極電極4c，信號線間之間距狹窄，所以為了迴避這種凹部區域4g，便難以採用如同日本專利公開2002-098993號公報的構成。
另外，雖然因應狹小間距而將各信號線3支線寬窄化至例如3μm程度，但是因為在與掃描線2交叉之處附近在列方向上配設了掃描線2，所以產生隆起，且因為越過掃描線2而形成信號線3，所以會擴大沿著信號線3之長邊方向的連接部3a的部分之寬度來防止所謂的段落切斷。因此，信號線3的狹小化受到限制。
此外，雖已知有反過來配置汲極電極和源極電極，並將源極電極連接於信號線的同時，汲極電極被連接於畫素電極之構成的液晶顯示裝置，但在這種構成的液晶顯示裝置中也有同樣的問題。
有鑑於上述課題，本發明之目的在於提供因應高開口率化及高精細化之薄膜電晶體陣列基板。
藉由本發明，提供一種薄膜電晶體陣列基板，其具有：複數條掃描線；絕緣膜，其被形成為覆蓋前述掃描線；複數條信號線，其被設置在前述絕緣膜上，且具有隔著前述絕緣膜而與前述各掃描線交叉的交叉部；複數個薄膜電晶體，其分別具有半導體層、閘極絕緣膜、與前述掃描線連接的閘極電極、汲極電極以及源極電極；複數個中繼電極，其分別具有第1疊合部、第2疊合部及連接部分，且電氣連接前述信號線和前述汲極電極，而第1疊合部係被設置在前述信號線之至少前述交叉部上且具有與前述信號線之前述交叉部的長度相同或者更長的長度，第2疊合部係被形成在前述汲極電極上，且連接部分將前述第1疊合部和前述第2疊合部連接；以及畫素電極，其被連接於前述各薄膜電晶體的前述源極電極。
另外，藉由本發明，提供一種薄膜電晶體陣列基板，其具有：掃描線；下部絕緣膜，其被形成為覆蓋前述掃描線；信號線，其被設置在前述下部絕緣膜上，且具有隔著前述下部絕緣膜而與前述掃描線交叉的交叉部；畫素電極，其被配設為鄰接於前述掃描線和前述信號線；薄膜電晶體，其具有半導體層、閘極絕緣膜、以及與前述掃描線連接的閘極電極、汲極電極以及源極電極；中繼電極，其具有第1疊合部且電氣連接前述信號線和前述汲極電極，而第1疊合部係被設置在前述信號線之至少前述交叉部上且具有與前述信號線之前述交叉部的長度相同或者更長的長度；台座部，其具有形成於前述源極電極的疊合部、以及與前述信號線之延伸方向平行且從前述疊合部延伸出去的本體部；上部絕緣膜，其被形成為覆蓋前述薄膜電晶體，且具有露出前述台座部的前述本體部之一部分的開口部；以及畫素電極，其被設置在前述上部絕緣膜上，且經由前述開口部而與前述台座部之前述本體部相連接。
藉由本發明的薄膜電晶體陣列基板，連接於信號線的汲極電極係與信號線分離。信號線和汲極電極雖具有藉由中繼電極而連接的構造，但中繼電極係被形成於與信號線及汲極電極相異之層。因此，形成信號線和汲極電極時，因為凹部區域不存在，所以能抑制因蝕刻液之滯留所引起的加工不良等的發生。
以下，參照圖面來詳細說明本發明的實施形態。在各圖中，相同或者對應的構件則使用相同的符號。
第1A圖係表示被應用於液晶顯示裝置等之作為本發明之一實施型態的薄膜電晶體陣列基板之構成的示意平面圖，第1B圖係第1A圖之IB -IB 線截面圖，第1C圖係第1A圖之IC -IC 線截面圖。
如第1A圖、第1B圖所示，實施形態的薄膜電晶體陣列基板10具備：透明基板11，其由玻璃等的透明材料所組成；掃描線12，其被形成為在透明基板11上於列方向上延伸且被配設成相互平行並列；絕緣膜21，其被形成為覆蓋掃描線12；信號線13，其被配設成在透明基板11上於行方向上延伸且相互平行並列；薄膜電晶體14，其等分別被配設在各掃瞄線12與各信號線13所劃分之每個區域中各掃瞄線12與各信號線13之各交點附近；各畫素電極15，其等分別和掃瞄線12與信號線13鄰接，亦即其等被配設在各掃瞄線12與各信號線13所劃分之每個區域中，並與薄膜電晶體14連接；以及補助電容電極16，其被配置在掃瞄線12及信號線13與畫素電極15之間。在此，絕緣膜21係包含後述的閘極絕緣膜。
雖省略了圖示，若要使用此薄膜電晶體陣列基板10來構成液晶顯示裝置，只要在薄膜電晶體陣列基板10上設置空間而配置具有對向電極的對向基板，並在各畫素電極和對向電極之間注入液晶即可。
如第1A圖所示，在薄膜電晶體陣列基板10中，藉由一對掃描線12及一對信號線13，沿著信號線13之長邊方向而劃分出細長的區域，此區域對應一個畫素份量，這種構成係以矩陣狀而被配置在薄膜電晶體陣列基板10上。
掃描線12係由己層積於透明基板11上之Al、Cr等的第一導電膜所形成。
信號線13係由以下所組成：非晶矽膜13A，其已層積在SiN等之第一絕緣膜21上；歐姆接觸層13B，其由已形成於此非晶矽膜13A上之n+非晶矽所組成；以及Al、Cr等的第二導電膜部分13C，其已形成於此歐姆接觸層13B上。在本實施形態中，信號線13具有於各掃描線12交叉的交叉部13D，此交叉部13D的寬度係被形成為和信號線13之其他部分實質相同。關於信號線13之交叉部13D的寬度係在後述製造方法的說明中詳述。
各薄膜電晶體14具有：閘極電極14c，其連接於由多晶矽膜所組成之半導體層22a、閘極絕緣膜21和掃描線12；汲極電極14b，其連接於信號線13；源極電極14a，其連接於畫素電極15；汲極側的歐姆接觸層24a以及源極側的歐姆接觸層24b，其分別由n+非晶矽所組成。在本實施形態中，汲極電極14b和源極電極14a係在沿著信號線13的方向上被配置成直線狀。汲極電極14b係隔著中繼電極17而連接於信號線13。中繼電極17係被配置成疊合於汲極電極14b及信號線13上，在汲極電極14b與信號線13之間，設置在作為第一絕緣膜的閘極絕緣膜21上。此外，各薄膜電晶體14的閘極電極14c係由掃描線12之一部分所形成。
畫素電極15係由ITO所構成，並經由接觸孔19而連接於與薄膜電晶體14之源極電極14a連接的台座部18。
畫素電極15係如第1A圖所示，在平面圖中，被設置成遍及位於一個畫素周緣的上下之掃描線12及左右之信號線13之間的整個區域。
補助電容電極16係由Al、Cr等所構成，並形成為位於沿著一個畫素之周緣。具體而言，補助電容電極16在平面視角上形成為框狀，從上方覆蓋上下的掃描線12和左右的信號線13以及薄膜電晶體14，此外其內周緣16a係以一部分重疊於畫素電極15之周緣部的方式被形成於畫素電極15之外側緣15a的內側。
中繼電極17係由以下而被形成為一體：第1疊合部17a，其跨過信號線13之掃描線12的區域，亦即重疊於交叉部13D；延伸部17b，其從此第1疊合部17a之一端沿著掃描線12的長邊方向而延伸；以及第2疊合部17c，其從延伸部17b之尖端，與第1疊合部17a平行地延伸並重疊於薄膜電晶體14的汲極電極14b。
藉此，中繼電極17係以第1重疊部17a和延伸部17b和第2疊合部17c來劃分被三方包圍的區域17d。
第1疊合部17a係在上述交叉部13D中，沿著信號線13之長邊方向而擴大。具體而言，第1疊合部17a係如第1C圖所示，具有覆蓋與掃描線12之寬度方向的兩側邊12b、12c對應的絕緣膜21之隆起部13E、13F的長度，第1疊合部17a係跨過交叉部13D而將信號線13越過掃描線12之全體區域覆蓋。此第1疊合部17a較佳為在沿著信號線13之長邊方向且比交叉部13D之區域還要寬的區域中與信號線13重疊，並被形成為比掃描線12之線寬還要長。關於第1疊合部17a的寬度，將在後述製造方法之說明中詳述。
第2疊合部17c係被形成為將在汲極電極14b之寬度方向，亦即在第1A圖中之掃描線12的長邊方向上的兩側端面覆蓋。此外，在第1B圖中，則表示了汲極電極14b之寬度方向的一側端面14d被第2疊合部17c所覆蓋的狀態。
另外，這些第1疊合部17a、延伸部17b以及第2疊合部17c係由彼此為一體之一個導電層所構成，作為與信號線13不同形體的導電層，較佳係被形成為藉由透明電極膜而重疊在信號線13及薄膜電晶體14的汲極電極14b上。
此外，在圖示的情況下，第2疊合部17c雖被形成為覆蓋薄膜電晶體14的汲極電極14b全體，但並非侷限於此，也可以形成為部分覆蓋汲極電極14b。
台座部18係由以下構成為一體：第3疊合部18a，其重疊於薄膜電晶體14的源極電極14a；寬度狹窄的連接部18b，其從該第3疊合部18a突出於與第2疊合部相反之側；以及本體部18c，其與該連接部18b連成一體且在左右的信號線13之間的區域中被配置在閘極絕緣膜21上，並沿著信號線13之方向而延伸出去。
台座部18係由與信號線13不同形體的導電層所構成。具體而言，台座部18係由和中繼電極17相同的導電性材料所形成，較佳為藉由透明電極膜所形成。
第3疊合部18a係被形成為覆蓋在源極電極14a之寬度方向，亦即在第1A圖中之掃描線12的長邊方向上之兩側端面。此外，在第1B圖中則表示了與源極電極14a之前行方向，亦即與寬度方向正交之方向上的一側端面14e被第3疊合部18a所覆蓋的狀態。在台座部18當中，第3疊合部18a係被形成為重疊在薄膜電晶體14之源極電極14a上。
台座部18係如第1圖所示，本體部18c之寬度W1被設定成比第3疊合部18a之寬度W2還要寬。
此外，在圖示的情況下，第3疊合部18a雖被形成為覆蓋薄膜電晶體14的源極電極14a全體，但並非侷限於此，也可以形成為部分覆蓋源極電極14a。
為了連接台座部18和畫素電極15，在台座部18之中央上方貫通分別以SiN等所構成之第二絕緣膜25及第三絕緣膜26來形成接觸孔19，在形成畫素電極15的時候，畫素電極15之一部分會形成在接觸孔19之內壁以及因接觸孔19而露出之台座部18的一部分表面。藉此，畫素電極15係電氣地連接於台座部18。
接著，從第2圖至第6圖表示薄膜電晶體陣列基板10之製造方法的各步驟。
首先，在第2A圖、第2B圖所示之第一步驟中，在透明基板11上形成第一導電膜，藉由圖案化遮罩來對該第一導電膜進行加工，形成包含閘極電極14c的掃描線12。此外，藉由掃描線12之一部分來構成閘極電極14c。在第1A圖、第2A圖中，以二點鏈線所示之區域12a來表示閘極電極14c的區域。
然後，從這些掃描線12以及閘極電極14c上，依序形成由SiN等所構成之閘極絕緣膜21、由非晶矽膜等所構成之半導體層22、由SiN等所構成之用以形成通道保護膜的絕緣膜以後，在絕緣膜上設置圖案畫用之遮罩，藉由蝕刻而形成蝕刻阻擋層23。
接著，在第3A圖、第3B圖中所示的第二步驟中，在蝕刻阻擋層23及半導體層22的上面，依序形成用於歐姆接觸的n+非晶矽層24及第二導電膜，在此第二導電膜上設置用於圖案化的遮罩，藉由蝕刻第二導電膜來形成信號線13的第二導電膜部分13C、源極電極14a以及汲極電極14b。另外，以信號線13的第二導電膜部分13C、源極電極14a以及汲極電極14b作為遮罩，蝕刻n+非晶矽層24以及半導體層22來形成歐姆接觸層13B、汲極側的歐姆接觸層24a、源極側的歐姆接觸層24b、以及作為活性層之由非晶矽膜所組成的半導體層22a。在此，信號線13係被形成為己層積非晶矽膜13A、歐姆接觸層13B以及第二導電膜部分13C的層積構造，另外，遍及包含與掃描線12交叉之交叉部13D的全長都是以相同的線寬所形成。
薄膜電晶體14的汲極電極14b係從信號線13分離，且被形成為作為汲極電極14b所必要之最小尺寸。同樣地，薄膜電晶體14的源極電極14a被形成為作為源極電極所必要之最小尺寸。
藉此，在此時間點，汲極電極14b尚未藉由中繼電極17而被連接至信號線13。換言之，藉由蝕刻來對汲極電極14b和信號線13之第二導電層部分13C進行圖案化之加工就是形成在與信號線13平行之方向上貫通汲極電極14b和第二導電層部分13C之溝槽槽的加工，而非形成具有與信號線13正交之方向的導電層之凹部區域14g的加工。同樣地，使非晶矽膜13A和汲極側之歐姆接觸層24a分離的加工以及使非晶矽膜13A和半導體層22a分離的加工也是形成在與信號線13平行之方向上貫通之溝槽槽的加工，而非形成具有與信號線13正交之方向的導電層的凹部區域14g之加工。因此，蝕刻液和蝕刻後之洗淨液就不會因為與信號線13正交之方向的導電層而無法在與信號線13平行之方向上流動。亦即，因為不會發生蝕刻液之滯留、蝕刻後的洗淨液之滯留和乾燥不良，所以不會發生加工不良。
爾後，在第4A圖、第4B圖中所示的第三步驟中，從信號線13、源極電極14a、汲極電極14b上方，遍及整個表面而形成第三導電膜，在這第三導電膜上設置用於圖案化的遮罩，藉由蝕刻來形成中繼電極17以及台座部18。
藉此，汲極電極14b係隔著中繼電極17而連接於信號線13，同時源極電極14a係連接於台座部18。
此時，中繼電極17以及台座部18能夠取得與汲極電極14b及源極電極14a的良好歐姆接觸。
此外，因中繼電極17之第1疊合部17a藉由疊合在信號線13之交叉部13a上，而發揮作為信號線13之襯底的功能。藉此，不會在跨過與掃描線12交叉之交叉部13a的區域中使信號線13之線寬變寬，能夠排除信號線13之所謂段落切斷的影響。
在此，敘述關於在信號線13之交叉部13D中的中繼電極17之第1疊合部17a的寬度。在交叉部13D之第1疊合部17a的寬度就是沿著列方向(掃描線12之延伸方向)的長度。基本上，交叉部D之信號線13的寬度和中繼電極17之第1疊合部17a的寬度亦可相同。不過，於在具有隆起的層上形成配線的情況下，利用在使光阻曝光時的高度偏差而形成的配線方面，隆起之上面側的寬度會變得比在隆起之下面形成的寬度還要小。例如，在閘極電極14c之厚度為1800的情況下，隆起之上面側會縮小1μm左右。因此，在將信號線13之寬度設為3μm的時候，在隆起的上面，將信號線之寬度設計成4μm左右。換言之，信號線13之交叉部的寬度係被設計成加上了圖案形成時對應隆起而縮小的份量。這情況在中繼電極17之第1疊合部17a方面也相同，但因為中繼電極17之第1疊合部17a並非具有將信號傳送至前段及後段的功能，所以信號線13之交叉部以外的部分之寬度即使在上述情況作為3μm也無妨。
在此，構成中繼電極17以及台座部18的第三導電膜係在此蝕刻時，必須不影響信號線13、薄膜電晶體14的源極電極14a以及汲極電極14b。
滿足這種條件的第二導電膜以及第三導電膜之組合雖經過各種考量，但作為第三導電膜，較佳為使用ITO等之透明導電膜。這是因為ITO等的透明導電膜係由於比較薄的膜厚會呈現良好的隆起被覆性能，所以特別是中繼電極17之第1疊合部17a適合作為信號線13之襯底，同時不會使薄膜電晶體14的立體形狀產生大幅變化，較少有擾亂配置於其上的液晶胞元之液晶配向之虞。
另外，因為台座部18是由與信號線13不同的步驟所形成，所以能夠將台座部18之一側緣與信號線13之間的間隔d(參照第4A圖)形成為比以相同製程來形成台座部18和信號線13時還要狹小。針對此情況而詳述時，現狀的曝光機之解析度係2.5～3.0μm左右。因此，在以相同製程來形成台座部18和信號線13時，在用以形成光阻遮罩的曝光步驟中，必須將台座部18之一側緣與信號線13之間的間隔d設為2.5～3.0μm，在台座部18之兩側，則必須有5.0～6.0μm的空間。不過，在本案的發明中，形成信號線13之後，形成台座部18。換言之，在形成台座部18的步驟中，將與鄰接之台座部18的間隔設為2.5～3.0μm以上即可。因為在台座部18之間介入有信號線13，所以可確保曝光機之解析度以上的間隔。
因此，台座部18和信號線13之間的間隔d僅藉由對位裝置之對位精度來決定。不過，因為對位裝置的對位精度是1μm以下，所以在台座部18之兩側可設為2μm以下的間隔。如同這般，藉由本案的發明，能夠縮小台座部18和信號線13的間隔，換句話說，能夠縮小信號線13的間距。因此，對於既定面積的顯示面板，能夠排列多數的信號線，可進一步顯示高精細的畫像。
接著，在第5圖所示之第四步驟中，從中繼電極17、台座部18上方，遍及整個表面而形成第二絕緣膜25以及第四導電膜，在此第四導電膜上設置用以圖案畫的遮罩，藉由蝕刻來形成補助電容電極16。
此補助電容電極16係被形成為從上方覆蓋掃描線12以及信號線13，並且避免覆蓋在接下來之第五步驟中形成的接觸孔19之區域。此外，在圖示的情況下，雖然補助電容電極16也覆蓋了薄膜電晶體14之上方，但也可以切除薄膜電晶體14的上方區域。
爾後，在第6圖所示之第五步驟中，從補助電容電極16之上，遍及整體表面來形成第三絕緣膜26，在第三絕緣膜26上設置用以形成圖案的遮罩，藉由蝕刻來形成貫通第三絕緣膜26及第二絕緣膜25的接觸孔19。
在最後的第六步驟中，從第三絕緣膜26之上，遍及整個表面而形成膜狀之ITO等的畫素電極材料，在該畫素電極材料上設置用以圖案化之遮罩，藉由蝕刻來形成畫素電極15。
此時，因為畫素電極材料係在接觸孔19之內壁以及於接觸孔19的底部露出的台座部18之本體部18c的表面上形成為膜狀，畫素電極15係經由接觸孔19而與台座部18連接，進一步與薄膜電晶體14之源極電極14a連接。藉此，形成第1A圖所示之薄膜電晶體陣列基板。
本發明並不侷限於上述實施形態，可在專利請求之範圍所記載的發明範圍內進行各種變化，這些也必須被包含在本發明之範圍內則是不言而喻。
例如，在上述的實施形態中，薄膜電晶體14的源極電極14a係從台座部18經由接觸孔19而連接於畫素電極15，汲極電極14b則連接於信號線13，但亦可與此相反，源極電極14a係連接於信號線13，汲極電極14b則連接於畫素電極15。
本發明的薄膜電晶體陣列基板也可以是在畫素電極和掃描線及信號線之間，分別隔著絕緣膜而不具備框狀之補助電容電極16的構成。另外，本發明的薄膜電晶體陣列基板並非侷限於液晶顯示裝置，也適用於有機EL等之其他的顯示裝置。
10．．．薄膜電晶體陣列基板
11．．．透明基板
12．．．掃描線
12a．．．閘極電極
13．．．信號線
13A．．．非晶矽膜
13B．．．歐姆接觸層
13C．．．第二導電膜
13D．．．交叉部
14．．．薄膜電晶體
14a．．．源極電極
14b．．．汲極電極
14c．．．閘極電極
14d,14e．．．端面
15．．．畫素電極
15a．．．外側緣
16．．．補助電容電極
16a．．．內周緣
17．．．中繼電極
17a．．．第1疊合部
17b．．．延伸部
17c．．．第2疊合部
17d．．．區域
18．．．台座部
18a．．．第3疊合部
18b．．．連接部
18c．．．本體部
19．．．接觸孔
21．．．第一絕緣膜
22．．．非晶矽膜
22a．．．半導體層
23．．．蝕刻阻擋層
24．．．歐姆接觸層
25．．．第二絕緣膜
26．．．第三絕緣膜
第1A圖係表示被應用於液晶顯示裝置等之1個畫素份量的薄膜電晶體陣列基板之構成例的示意平面圖，第1B圖係ⅠB -ⅠB 線切斷截面圖，第1C圖係ⅠC -ⅠC 線切斷截面圖。
第2A圖係表示由第1A～1C圖所示之薄膜電晶體陣列基板的製造工程之第一步驟的示意平面圖，第2B圖係ⅡB -ⅡB 線切斷截面圖。
第3A圖係表示薄膜電晶體陣列基板的製造工程之第二步驟的示意平面圖，第3B圖係ⅢB -ⅢB 線切斷截面圖。
第4A圖係表示薄膜電晶體陣列基板的製造工程之第三步驟的示意平面圖，第4B圖係ⅣB -ⅣB 線切斷截面圖。
第5A圖係表示薄膜電晶體陣列基板的製造工程之第四步驟的示意平面圖，第5B圖係ⅤB -ⅤB 線切斷截面圖。
第6A圖係表示薄膜電晶體陣列基板的製造工程之第五步驟的示意平面圖，第6B圖係ⅥB -ⅥB 線切斷截面圖。
第7圖係模式地表示以往的液晶顯示裝置之1個畫素份量之構造的圖。
10．．．薄膜電晶體陣列基板
12．．．掃描線
12a．．．閘極電極
13．．．信號線
13D．．．交叉部
14．．．薄膜電晶體
14a．．．源極電極
14b．．．汲極電極
14c．．．閘極電極
15．．．畫素電極
15a．．．外側緣
16．．．補助電容電極
16a．．．內周緣
17．．．中繼電極
17a．．．第1疊合部
17b．．．延伸部
17c．．．第2疊合部
17d．．．區域
18．．．台座部
18a．．．第3疊合部
18b．．．連接部
18c．．．本體部
19．．．接觸孔
23．．．蝕刻阻擋層

Claims (20)

  1. 一種薄膜電晶體陣列基板，其特徵為具有：複數條掃描線；絕緣膜，其被形成為覆蓋前述複數條掃描線；複數條信號線，其被設置在前述絕緣膜上，且分別具有隔著前述絕緣膜而與各個前述複數條掃描線交叉的複數個交叉部；複數個薄膜電晶體，其分別具有半導體層、閘極絕緣膜、與前述掃描線連接的閘極電極、汲極電極以及源極電極；複數個中繼電極，其分別具有被設置在前述信號線之至少前述交叉部上且長度與前述信號線之前述交叉部的相同或者更長的第1疊合部、被形成在前述汲極電極上的第2疊合部、及連接前述第1疊合部和前述第2疊合部的連接部分，並電氣連接前述信號線和前述汲極電極及前述源極電極的任一者；以及畫素電極，其被連接於前述各薄膜電晶體的前述源極電極，前述各中繼電極，係由與前述各薄膜電晶體的前述汲極電極、前述源極電極、及前述各信號線不同層的導電層形成。
  2. 如申請專利範圍第1項所記載之薄膜電晶體陣列基板， 其中前述中繼電極之第1疊合部的寬度與位於前述交叉部之前述信號線的寬度相同或以下。
  3. 如申請專利範圍第1項所記載之薄膜電晶體陣列基板，其中前述中繼電極之前述第1疊合部的長度比前述掃描線的寬度還要長。
  4. 如申請專利範圍第1項所記載之薄膜電晶體陣列基板，其中前述第2疊合部具有覆蓋前述汲極電極之在寬度方向上的兩側端面的部分。
  5. 如申請專利範圍第1項所記載之薄膜電晶體陣列基板，其中進一步具有具備重疊於前述源極電極上的第3疊合部和沿著前述信號線之方向而延伸的本體部的台座部，而前述畫素電極係使前述台座部介於中間而連接於前述源極電極。
  6. 如申請專利範圍第5項所記載之薄膜電晶體陣列基板，其中前述中繼電極以及前述台座部係由相同的材料所形成。
  7. 如申請專利範圍第5項所記載之薄膜電晶體陣列基板，其中前述中繼電極以及前述台座部係由透明電極膜所構成。
  8. 如申請專利範圍第5項所記載之薄膜電晶體陣列基板，其中前述第3疊合部具有覆蓋前述源極電極之寬度方向上的兩側端面的部分。
  9. 如申請專利範圍第5項所記載之薄膜電晶體陣列基板，其中前述本體部之寬度係被形成為比前述第3疊合部還 要寬。
  10. 如申請專利範圍第5項所記載之薄膜電晶體陣列基板，其中前述本體部係被形成在前述閘極絕緣膜上。
  11. 如申請專利範圍第1項所記載之薄膜電晶體陣列基板，其中進一步具有：被設置在前述畫素電極和前述信號線之間的其他絕緣膜；以及在前述畫素電極之外周部內側具有內周緣的框狀之補助電容電極。
  12. 如申請專利範圍第11項所記載之薄膜電晶體陣列基板，其中進一步具有台座部，其具有重疊於前述源極電極上的第3疊合部和沿著前述信號線之方向而延伸的本體部，而前述畫素電極係使前述台座部介於中間而連接於前述源極電極。
  13. 如申請專利範圍第12項所記載之薄膜電晶體陣列基板，其中前述中繼電極以及前述台座部係由透明電極膜所構成。
  14. 如申請專利範圍第12項所記載之薄膜電晶體陣列基板，其中前述本體部之寬度係被形成為比前述第3疊合部還要寬。
  15. 如申請專利範圍第13項所記載之薄膜電晶體陣列基板，其中前述本體部係被形成在前述閘極絕緣膜上。
  16. 一種薄膜電晶體陣列基板，其特徵為具有：掃描線；下部絕緣膜，其被形成為覆蓋前述掃描線；信號線，其被設置在前述下部絕緣膜上，且具有隔 著前述下部絕緣膜而與前述掃描線交叉的交叉部；薄膜電晶體，其具有半導體層、閘極絕緣膜、以及與前述掃描線連接的閘極電極、汲極電極以及源極電極；中繼電極，其具有第1疊合部且電氣連接前述信號線和前述汲極電極，而第1疊合部係被設置在前述信號線之至少前述交叉部上且具有與前述信號線之前述交叉部的長度相同或者更長的長度；台座部，其具有形成於前述源極電極的疊合部、以及與前述信號線之延伸方向平行且從前述疊合部延伸出去的本體部；上部絕緣膜，其被形成為覆蓋前述薄膜電晶體，且具有將前述台座部的前述本體部之一部分露出的開口部；以及畫素電極，其被配設為與前述掃描線和前述信號線鄰接，被設置在前述上部絕緣膜上，且經由前述開口部而與前述台座部之前述本體部相連接，前述各中繼電極，係由與前述各薄膜電晶體的前述汲極電極、前述源極電極、及前述各信號線不同層的導電層形成。
  17. 如申請專利範圍第16項所記載之薄膜電晶體陣列基板，其中，前述畫素電極之與前述信號線之延伸方向平行的邊長係比與前述掃描線之延伸方向平行的方向的邊長還要長。
  18. 如申請專利範圍第16項所記載之薄膜電晶體陣列基板， 其中，前述台座部之前述本體部和前述信號線的間隔係1μm以下。
  19. 如申請專利範圍第16項所記載之薄膜電晶體陣列基板，其中，前述薄膜電晶體的前述汲極電極、前述源極電極以及前述台座部係與前述信號線之延出方向平行，且被排列成大致一直線狀。
  20. 如申請專利範圍第16項所記載之薄膜電晶體陣列基板，其中，前述信號線係具有複數個導電層的積層構造，前述台座部係單層的導電層。
TW098124181A 2008-07-19 2009-07-17 薄膜電晶體陣列基板 TWI400539B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008187981A JP4661913B2 (ja) 2008-07-19 2008-07-19 液晶表示装置

Publications (2)

Publication Number Publication Date
TW201013284A TW201013284A (en) 2010-04-01
TWI400539B true TWI400539B (zh) 2013-07-01

Family

ID=41529500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124181A TWI400539B (zh) 2008-07-19 2009-07-17 薄膜電晶體陣列基板

Country Status (5)

Country Link
US (1) US8379175B2 (zh)
JP (1) JP4661913B2 (zh)
KR (1) KR101039154B1 (zh)
CN (1) CN101630685B (zh)
TW (1) TWI400539B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5418421B2 (ja) * 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
JP5615605B2 (ja) * 2010-07-05 2014-10-29 三菱電機株式会社 Ｆｆｓモード液晶装置
JP2012053372A (ja) 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置
JPWO2012032749A1 (ja) * 2010-09-09 2014-01-20 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
WO2012038999A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
WO2012042824A1 (ja) * 2010-09-30 2012-04-05 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
WO2013145958A1 (ja) * 2012-03-26 2013-10-03 シャープ株式会社 タッチパネル基板、表示パネル、および表示装置
CN103365005A (zh) * 2012-03-30 2013-10-23 群康科技(深圳)有限公司 阵列基板结构、阵列基板结构的制造方法与显示面板
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
CN104062815A (zh) * 2013-03-21 2014-09-24 瀚宇彩晶股份有限公司 液晶显示装置
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
CN105793773B (zh) * 2013-12-02 2019-01-01 夏普株式会社 液晶面板及其使用的有源矩阵基板
CN103943564B (zh) * 2014-02-24 2017-02-08 上海中航光电子有限公司 一种tft阵列基板及其制作方法、显示面板
CN108663862B (zh) * 2014-02-25 2020-02-07 群创光电股份有限公司 显示面板
US10429688B2 (en) * 2014-12-25 2019-10-01 Japan Display Inc. Liquid crystal display device
TWI576646B (zh) * 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US11061263B2 (en) * 2016-07-28 2021-07-13 Sharp Kabushiki Kaisha Touch-panel-equipped display device
KR102596126B1 (ko) * 2016-10-19 2023-10-31 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
JP7181776B2 (ja) * 2018-12-05 2022-12-01 株式会社ジャパンディスプレイ 表示装置
CN113805392A (zh) * 2020-06-12 2021-12-17 京东方科技集团股份有限公司 显示基板、显示面板及显示基板的制作方法
CN113703235A (zh) * 2021-07-30 2021-11-26 惠科股份有限公司 阵列基板、阵列基板的制作工艺及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771083A (en) * 1995-10-16 1998-06-23 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
TWI256513B (en) * 2000-05-12 2006-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
TW200729508A (en) * 2005-10-20 2007-08-01 Casio Computer Co Ltd Thin-film transistor panel and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391721A (ja) * 1989-09-04 1991-04-17 Sharp Corp アクティブマトリクス基板
JP3622934B2 (ja) * 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JP4643774B2 (ja) * 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
JP4112672B2 (ja) * 1998-04-08 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
JP2002098993A (ja) 2000-09-25 2002-04-05 Casio Comput Co Ltd 液晶表示装置
CN1170196C (zh) * 2001-06-04 2004-10-06 友达光电股份有限公司 薄膜晶体管液晶显示器的制作方法
CN1240117C (zh) * 2001-09-20 2006-02-01 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
JP2003215634A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ液晶表示装置
JP4102925B2 (ja) 2003-05-15 2008-06-18 カシオ計算機株式会社 アクティブマトリックス型液晶表示装置
JP4687259B2 (ja) 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771083A (en) * 1995-10-16 1998-06-23 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
TWI256513B (en) * 2000-05-12 2006-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
TW200729508A (en) * 2005-10-20 2007-08-01 Casio Computer Co Ltd Thin-film transistor panel and method for manufacturing the same

Also Published As

Publication number Publication date
KR20100009620A (ko) 2010-01-28
CN101630685B (zh) 2013-02-13
JP4661913B2 (ja) 2011-03-30
JP2010026269A (ja) 2010-02-04
TW201013284A (en) 2010-04-01
US8379175B2 (en) 2013-02-19
US20100012939A1 (en) 2010-01-21
CN101630685A (zh) 2010-01-20
KR101039154B1 (ko) 2011-06-03

Similar Documents

Publication Publication Date Title
TWI400539B (zh) 薄膜電晶體陣列基板
KR101055011B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치
CN109117016B (zh) 显示面板与其制造方法
JP4306654B2 (ja) トランジスタアレイパネル
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
TWI426334B (zh) 薄膜電晶體陣列基板及其製作方法
JP2004020687A (ja) 表示装置
JP2002258324A (ja) 液晶表示装置
JP2007334082A (ja) 薄膜トランジスタパネルおよび液晶表示装置
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR100275932B1 (ko) 액정표시장치 및 그 제조방법
JP5316511B2 (ja) 表示装置
JPH11218782A (ja) アクティブマトリックス型液晶表示装置
JP4789915B2 (ja) アクティブマトリクス基板及びその製造方法
JP4212148B2 (ja) 液晶表示装置
JP2001331124A (ja) マトリクスアレイ基板
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
JP4506899B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP4134253B2 (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
JP4670263B2 (ja) 表示装置
JP5500537B2 (ja) 液晶表示装置及びその製造方法
JP2004246190A (ja) 液晶表示装置
JP2001264802A (ja) マトリクスアレイ基板
JP2714649B2 (ja) 液晶表示素子
JP2002091340A (ja) マトリクスアレイ基板