JP5316511B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5316511B2 JP5316511B2 JP2010243206A JP2010243206A JP5316511B2 JP 5316511 B2 JP5316511 B2 JP 5316511B2 JP 2010243206 A JP2010243206 A JP 2010243206A JP 2010243206 A JP2010243206 A JP 2010243206A JP 5316511 B2 JP5316511 B2 JP 5316511B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal line
- display device
- scanning line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
このため、特許文献2の液晶表示装置では、信号線の側縁をそのままドレイン電極として利用すると共に、ドレイン電極に対して走査線の方向にソース電極を配置して、前述したL字状の溝を排除している。
これにより、ドレイン電極、該ドレイン電極に接続された信号線及びソース電極の形成の際に、フォトレジスト膜をマスクとして金属膜をエッチングするときエッチング液が滞留することはなく、加工不良、ドレイン電極とソース電極との間のショートを可及的に回避することができる。
このL字状の接続部3aによって三方が囲われた領域4gが形成されるため、前述した特許文献2の場合と同様に、信号線3,ドレイン電極4bを形成する際、接続部3aおよびドレイン電極4bを含む領域4gを形成する際のエッチング液やエッチング後の洗浄液がこの領域4gに滞留し、場合によっては洗浄後も残留して、加工不良,乾燥不良等が発生するおそれがある。
しかしながら、この液晶表示装置1においては、ゲート電極4cが走査線2の一部で構成され、信号線間のピッチが狭いことから、このような領域4gを回避するために、特許文献2のような構成を適用することは困難である。
また、請求項5に記載の発明は、請求項1から4の何れかに記載の表示装置において、前記中継電極は透明性の材料からなることを特徴とする。
また、請求項6に記載の発明は、請求項1から5の何れかに記載の表示装置において、前記ソース電極及び前記ドレイン電極の何れか他方の電極に電気的に接続された画素電極を備えていることを特徴とする。
また、請求項7に記載の発明は、請求項6に記載の表示装置において、前記中継電極と前記画素電極の間の層として補助容量電極を備えていることを特徴とする。
図1(A)は本発明の一実施形態に係る液晶表示装置の内、TFT基板の構成を示す概略平面図であり、(B)は(A)におけるA−A線断面図である。
図示を省略するが、液晶表示装置10は、対向電極(所謂共通電極)と、各画素電極と対向電極との間に配設される液晶セルと、を備えている。
図1に示すように、液晶表示装置10では、一対の走査線12及び一対の信号線13によって、信号線13の長手方向に沿って細長い領域が画成され、この領域が一画素分に対応しており、液晶表示装置10にはこのような構成がマトリックス状に配置される。なお、カラー表示の場合には、例えばこの構成がRGBに対応して設けられて一画素分となる。
信号線13は、SiN等の第一の絶縁膜21の上に積層したアモルファスシリコン膜13Aと、このアモルファスシリコン膜13Aの上に形成したn+アモルファスシリコンなどからなるオーミックコンタクト層13Bと、このオーミックコンタクト層13B上に形成したAl,Cr等の第二の導電膜13Cとから成る。本実施形態において、信号線13は、各走査線12に交差する交差部13Dを有し、この交差部13Dの幅は信号線13の他の部分と実質的に同じに形成されている。信号線13の交差部13Dにおける幅に関しては、後述の製造方法の説明において詳述する。
各薄膜トランジスタ14は、それぞれが半導体層22a、ゲート絶縁膜21、走査線12に接続されたゲート電極14cと、信号線13に接続されたドレイン電極14bと、画素電極15に接続されたソース電極14aとを有する。本実施形態において、ドレイン電極14bとソース電極14aとは信号線13に沿う方向に直線状に配置されている。ドレイン電極14bは中継電極17を介して信号線13に接続されている。中継電極17は、ドレイン電極14b及び信号線13上に重なり合うように設けられ、ドレイン電極14bと信号線13との間では第一の絶縁膜としてのゲート絶縁膜21上に設けられている。なお、各薄膜トランジスタ14のゲート電極14cは、走査線12の一部で形成されている。
画素電極15は、図1(A)に示されているように、平面図において一つの画素の周縁に位置する上下の走査線12と左右の信号線13の間の領域全体に亘って設けられている。
これにより、中継電極17は、第1の重ね合わせ部17aと延出部17bと第2の重ね合わせ部17cとで三方を囲われた領域17dを画成している。
第2の重ね合わせ部17cは、ドレイン電極14bの幅方向、即ち図1(A)における走査線12の長手方向における両側端面を覆うように形成されている。なお、図1(B)では、ドレイン電極14bの幅方向における一方の端面14dが、第2の重ね合わせ部17cによって覆われている状態が表されている。
なお、図示の場合、第2の重ね合わせ部17cは薄膜トランジスタ14のドレイン電極14b全体を覆うように形成されているが、これに限らず、ドレイン電極14bを部分的に覆うように形成されていてもよい。
台座部18は、信号線13とは別体の導電層で成る。具体的には、台座部18は中継電極17と同じ導電性材料で形成され、好ましくは透明電極膜によって形成される。
第3の重ね合わせ部18aは、ソース電極14aの幅方向、即ち図1(A)における走査線12の長手方向における両側端面を覆うように形成されている。なお、図1(B)では、ソース電極14aの奥行方向、即ち幅方向に直交する方向における一方の端面14eが、第3の重ね合わせ部18aによって覆われている状態が表されている。台座部18のうち第3の重ね合わせ部18aは薄膜トランジスタ14のソース電極14aの上に重ねて形成されている。
台座部18は、図1に示すように本体部18cの幅W1が第3の重ね合わせ部18aの幅W2よりも広く設定されている。
なお、図示の場合、第3の重ね合わせ部18aは、薄膜トランジスタ14のソース電極14a全体を覆うように形成されているが、これに限らず、ソース電極14aを部分的に覆うように形成されていてもよい。
まず、図2に示す第一ステップでは、透明基板11上に第一の導電膜を形成し、この第一の導電膜をパターニングマスクによって加工して、ゲート電極14cを含む走査線12を形成する。なお、ゲート電極14cは、走査線12の一部により構成されている。図1(A)、図2(A)において、二点鎖線で示す領域12aがゲート電極14cの領域を示す。
そして、これらの走査線12及びゲート電極14cの上から、SiN等で成るゲート絶縁膜21、アモルファスシリコン膜等で成る半導体層22、SiN等で成るチャネル保護膜(絶縁膜)を順次形成した後、チャネル保護膜をパターニングマスクにより加工して、エッチングストッパー層23を形成する。
これにより、この時点ではドレイン電極14bが信号線13に対して中継電極17により連結されていないので、領域17d(図1)も存在しない。従って、パターンニングのためのエッチング工程において、ドレイン電極14bおよび信号線13を形成するためのエッチング液の滞留やエッチング後の洗浄液の滞留や乾燥不良が発生しないので、加工不良が発生するようなことはない。
これにより、ドレイン電極14bは中継電極17を介して信号線13に接続されると共に、ソース電極14aは台座部18と接続される。
その際、中継電極17及び台座部18は、ドレイン電極14b及びソース電極14aと良好なオーミックコンタクトを取ることができる。
さらに、中継電極17の第1の重ね合わせ部17aが信号線13の交差部13a上に重ね合わさることによって、信号線13の裏打ちとして機能する。これにより、走査線12との交差部13aを跨ぐ領域で信号線13の線幅を広くすることなく、信号線13の所謂段切れの影響を排除することができる。
ここで、信号線13の交差部13Dにおける幅および中継電極17の第1の重ね合わせ部17cにおける幅に関して述べる。交差部13Dにおける幅及び第1の重ね合わせ部17cにおける幅とは行方向に沿った幅である。基本的には、信号線13の交差部における幅も中継電極17が第1の重ね合わせ部17cにおける幅も全て同一でよい。しかしながら、段差を有する層上に配線を形成する場合には、フォトレジストを露光する際の高さずれによって、形成される配線は、段差の上面側における幅が段差の下面に形成される幅よりも小さくなる。例えば、ゲート電極14cの厚さが1800Åの場合に、段差の上面側の方が1μm程度小さくなる。このため、信号線13の幅を3μmとするとき、段差の上面においては信号線の幅を4μm程度に設計する。つまり、信号線13の交差部における幅は、パターン形成時に段差に対応して縮小される分を加えて設計される。このことは、中継電極17の第1の重ね合わせ部17cについても同様であるが、中継電極17の第1の重ね合わせ部17cは、前段および後段に信号を伝送する機能を有するものではないので、信号線13の交差部以外の部分の幅、上述の場合には3μmとしても差し支えない。
このような条件を満たす第二の導電膜及び第三の導電膜の組合せは、種々考えられるが、第三の導電膜としては、好ましくはITO等の透明導電膜が使用される。これは、ITO等の透明導電膜は、比較的薄い膜厚で良好な段差被覆性能を示すので、特に中継電極17の第1の重ね合わせ部17aが信号線13の裏打ちとして好適であると共に、薄膜トランジスタ14の立体形状を大きく変化させることがなく、その上に配置される液晶セルの液晶配向を乱すおそれが少ないためである。
この補助容量電極16は、走査線12及び信号線13を上方から覆うように、且つ台座部18上に形成されるべきコンタクトホール19の領域を覆わないように形成されている。なお、図示の場合、補助容量電極16は、薄膜トランジスタ14の上方も覆っているが、薄膜トランジスタ14の上方領域をくり抜いてもよい。
このとき、画素電極材料がコンタクトホール19の内壁及びコンタクトホール19の底部に露出した台座部18の本体部18cの表面に成膜されるので、画素電極15はコンタクトホール19を介して台座部18と接続され、さらに薄膜トランジスタ14のソース電極14aと接続される。
例えば、上述した実施形態においては、薄膜トランジスタ14のソース電極14aが台座部18からコンタクトホール19を介して画素電極15に接続され、ドレイン電極14bが信号線13に接続されているが、これとは逆に、ソース電極14aが信号線13と接続され、ドレイン電極14bが画素電極15と接続されていてもよい。
本発明の液晶表示装置は、画素電極と走査線及び信号線との間に、それぞれ絶縁膜を介して枠状の補助容量電極16を備えずに構成されてもよい。
11 透明基板
12 走査線
12a ゲート電極
13 信号線
13A アモルファスシリコン膜
13B オーミックコンタクト層
13C 第二の導電膜
13D 交差部
14 薄膜トランジスタ
14a ソース電極
14b ドレイン電極
14c ゲート電極
14d,14e 端面
15 画素電極
15a 外側縁
16 補助容量電極
16a 内周縁
17 中継電極
17a 第1の重ね合わせ部
17b 延出部
17c 第2の重ね合わせ部
17d 領域
18 台座部
18a 第3の重ね合わせ部
18b 連結部
18c 本体部
19 コンタクトホール
21 第一の絶縁膜
22 アモルファスシリコン膜
22a 半導体層
23 エッチングストッパー層
24 オーミックコンタクト層
25 第二の絶縁膜
26 第三の絶縁膜
Claims (7)
- 所定の方向に延伸するように配置された走査線と、
絶縁膜を介して前記走査線の上層側に前記走査線と交差するように配置された信号線と、
ソース電極及びドレイン電極の何れか一方の電極が前記信号線に中継電極を介して電気的に接続されるとともに、前記走査線の所定の領域がゲート電極にされた薄膜トランジスタと、
を備え、
前記中継電極は、前記信号線と前記走査線との交差部で前記走査線の厚みに伴って前記信号線の表面に生じる段差部を覆うように設けられ、前記信号線に重なる第1の領域と、前記一方の電極に重なる第2の領域と、前記信号線と前記一方の電極の何れにも重ならない第3の領域と、を有していることを特徴とする表示装置。 - 前記第1の領域は前記走査線を跨ぐように設けられていることを特徴とする請求項1に記載の表示装置。
- 前記中継電極は、前記段差部を含む前記信号線の表面に接触するように設けられていることを特徴とする請求項1又は2に記載の表示装置。
- 前記一方の電極と前記信号線は、同時に成膜された薄膜が互いに分離された薄膜パターンとして形成されていることを特徴とする請求項1から3の何れかに記載の表示装置。
- 前記中継電極は透明性の材料からなることを特徴とする請求項1から4の何れかに記載の表示装置。
- 前記ソース電極及び前記ドレイン電極の何れか他方の電極に電気的に接続された画素電極を備えていることを特徴とする請求項1から5の何れかに記載の表示装置。
- 前記中継電極と前記画素電極の間の層として補助容量電極を備えていることを特徴とする請求項6に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243206A JP5316511B2 (ja) | 2010-10-29 | 2010-10-29 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243206A JP5316511B2 (ja) | 2010-10-29 | 2010-10-29 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008187981A Division JP4661913B2 (ja) | 2008-07-19 | 2008-07-19 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011043850A JP2011043850A (ja) | 2011-03-03 |
JP5316511B2 true JP5316511B2 (ja) | 2013-10-16 |
Family
ID=43831262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243206A Active JP5316511B2 (ja) | 2010-10-29 | 2010-10-29 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5316511B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391721A (ja) * | 1989-09-04 | 1991-04-17 | Sharp Corp | アクティブマトリクス基板 |
JP3622934B2 (ja) * | 1996-07-31 | 2005-02-23 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタ型液晶表示装置 |
JPH10282520A (ja) * | 1997-04-03 | 1998-10-23 | Hitachi Ltd | 液晶表示装置 |
JP4643774B2 (ja) * | 1997-10-18 | 2011-03-02 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
JP4112672B2 (ja) * | 1998-04-08 | 2008-07-02 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置用アレイ基板及びその製造方法 |
JP2003215634A (ja) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ液晶表示装置 |
-
2010
- 2010-10-29 JP JP2010243206A patent/JP5316511B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011043850A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4661913B2 (ja) | 液晶表示装置 | |
KR101055011B1 (ko) | 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치 | |
EP2784574B1 (en) | Tft array substrate and forming method thereof, and display panel | |
JP4519759B2 (ja) | Tft−lcdのアレイ基板及びその製造方法 | |
KR100841379B1 (ko) | 전기광학 표시장치 및 그 제조방법 | |
JP5418421B2 (ja) | 液晶表示素子 | |
JP2006317516A (ja) | 液晶表示装置及びその製造方法 | |
JP5907697B2 (ja) | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 | |
JP5950638B2 (ja) | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 | |
JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
US20100245223A1 (en) | Active matrix substrate and liquid crystal display device | |
JP2005164854A (ja) | 液晶表示装置 | |
US20110116029A1 (en) | Liquid crystal display device and manufacturing method therefor | |
JP2009222798A (ja) | 液晶表示装置、及びその製造方法 | |
TWI426334B (zh) | 薄膜電晶體陣列基板及其製作方法 | |
JP2004020687A (ja) | 表示装置 | |
JP5316511B2 (ja) | 表示装置 | |
JP4670263B2 (ja) | 表示装置 | |
JP6295543B2 (ja) | 液晶表示装置及びその製造方法 | |
KR101969428B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
JP5286438B2 (ja) | 液晶表示装置 | |
JP4506899B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
JP5324359B2 (ja) | 表示装置及びその製造方法 | |
JP5395566B2 (ja) | 表示装置及びその製造方法 | |
JP5346494B2 (ja) | 表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5316511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |