JPH10282520A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10282520A JPH10282520A JP8479897A JP8479897A JPH10282520A JP H10282520 A JPH10282520 A JP H10282520A JP 8479897 A JP8479897 A JP 8479897A JP 8479897 A JP8479897 A JP 8479897A JP H10282520 A JPH10282520 A JP H10282520A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- signal line
- films
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 信号線として適当な材料を選択できるとも
に、極めて工程が簡単にも拘らず該信号線にテーパが形
成されたものを得る。 【解決手段】 液晶を介して互いに対向配置される透明
基板のうち少なくともその一方の透明基板の液晶側の面
に、各画素を駆動させるための信号線が形成されている
液晶表示装置において、ＣｒあるいはＣｒを主成分とす
る合金膜とＩＴＯ膜との積層膜で形成された信号線が備
えられている。
に、極めて工程が簡単にも拘らず該信号線にテーパが形
成されたものを得る。 【解決手段】 液晶を介して互いに対向配置される透明
基板のうち少なくともその一方の透明基板の液晶側の面
に、各画素を駆動させるための信号線が形成されている
液晶表示装置において、ＣｒあるいはＣｒを主成分とす
る合金膜とＩＴＯ膜との積層膜で形成された信号線が備
えられている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、たとえばアクティブ・マトリックス方式と称される
液晶表示装置に関する。
り、たとえばアクティブ・マトリックス方式と称される
液晶表示装置に関する。
【０００２】
【従来の技術】アクティブ・マトリックス方式の液晶表
示装置は、液晶を介して互いに対向配置される透明基板
のうち一方の透明基板の液晶側の面に、ｘ方向に延在し
ｙ方向に並設される走査信号線とこれら走査信号線に絶
縁されｙ方向に延在しｘ方向に並設される映像信号線と
で囲まれる各領域によって画素領域を構成している。
示装置は、液晶を介して互いに対向配置される透明基板
のうち一方の透明基板の液晶側の面に、ｘ方向に延在し
ｙ方向に並設される走査信号線とこれら走査信号線に絶
縁されｙ方向に延在しｘ方向に並設される映像信号線と
で囲まれる各領域によって画素領域を構成している。
【０００３】そして、それぞれの画素領域には、走査信
号線からの走査信号の供給によってオンされる薄膜トラ
ンジスタと、このオンされた薄膜トランジスタを介して
映像信号線からの映像信号が供給される透明のＩＴＯ膜
からなる画素電極とが形成されている。
号線からの走査信号の供給によってオンされる薄膜トラ
ンジスタと、このオンされた薄膜トランジスタを介して
映像信号線からの映像信号が供給される透明のＩＴＯ膜
からなる画素電極とが形成されている。
【０００４】このような液晶表示装置は、透明基板の表
面の全域に形成した材料層を周知のフォトリソグラフィ
技術による選択エッチングすることによって所定のパタ
ーンに形成する工程を数回繰返すことによって形成され
る各種材料の多層構造からなっている。
面の全域に形成した材料層を周知のフォトリソグラフィ
技術による選択エッチングすることによって所定のパタ
ーンに形成する工程を数回繰返すことによって形成され
る各種材料の多層構造からなっている。
【０００５】このため、最下層以外の材料層を除く他の
材料層はその下層に形成された材料層の段差部を股ぐよ
うにして形成され、たとえばこの材料層が信号線の場合
にはその段差部の個所で断切れが生じてしまう場合があ
る。
材料層はその下層に形成された材料層の段差部を股ぐよ
うにして形成され、たとえばこの材料層が信号線の場合
にはその段差部の個所で断切れが生じてしまう場合があ
る。
【０００６】この場合の対策の一つとして、たとえば、
パターン化された材料層の外輪郭における側壁に透明基
板側に末広がり状となるテーパを形成することによっ
て、急俊な段差部が形成されるのを防止する構造のもの
が知られている。
パターン化された材料層の外輪郭における側壁に透明基
板側に末広がり状となるテーパを形成することによっ
て、急俊な段差部が形成されるのを防止する構造のもの
が知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うなテーパを形成することは、そのための工程を特に必
要として工程数の増加を招いたり、また、工程数の増加
はないがたとえば本来的な機能を若干損なう覚悟で特別
の材料を選定しなければならないというような不都合が
指摘されていた。
うなテーパを形成することは、そのための工程を特に必
要として工程数の増加を招いたり、また、工程数の増加
はないがたとえば本来的な機能を若干損なう覚悟で特別
の材料を選定しなければならないというような不都合が
指摘されていた。
【０００８】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、信号線として適当な材料
を選択できるともに、極めて工程が簡単にも拘らず該信
号線にテーパが形成された液晶表示装置を提供すること
にある。
れたものであり、その目的は、信号線として適当な材料
を選択できるともに、極めて工程が簡単にも拘らず該信
号線にテーパが形成された液晶表示装置を提供すること
にある。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、液晶を介して互いに対向配置さ
れる透明基板のうち少なくともその一方の透明基板の液
晶側の面に、各画素を駆動させるための信号線が形成さ
れている液晶表示装置において、ＣｒあるいはこのＣｒ
を主成分とする合金膜とＩＴＯ膜との積層膜で形成され
た信号線が備えられていることを特徴とするものであ
る。
れる透明基板のうち少なくともその一方の透明基板の液
晶側の面に、各画素を駆動させるための信号線が形成さ
れている液晶表示装置において、ＣｒあるいはこのＣｒ
を主成分とする合金膜とＩＴＯ膜との積層膜で形成され
た信号線が備えられていることを特徴とするものであ
る。
【００１１】このように構成された液晶表示装置は、そ
の信号線としてＣｒあるいはこのＣｒを主成分とする合
金膜で形成され、それ自体は液晶表示装置の信号線とし
てたとえば抵抗値等を勘案して適当な材料とされる。
の信号線としてＣｒあるいはこのＣｒを主成分とする合
金膜で形成され、それ自体は液晶表示装置の信号線とし
てたとえば抵抗値等を勘案して適当な材料とされる。
【００１２】そして、この合金層の上面にＩＴＯ膜を形
成して、フォトリソグラフィ技術による選択エッチング
をする場合のエッチング液としてはＣｒのエッチング液
を用いるのみで所定のパターンを形成できるようにな
る。
成して、フォトリソグラフィ技術による選択エッチング
をする場合のエッチング液としてはＣｒのエッチング液
を用いるのみで所定のパターンを形成できるようにな
る。
【００１３】この場合、所定のパターンに形成された信
号線は、その側壁面において、透明基板側に末広がり状
となるテーパが自動的に形成されるようになる。
号線は、その側壁面において、透明基板側に末広がり状
となるテーパが自動的に形成されるようになる。
【００１４】このことから、信号線として適当な材料を
選択できるともに、工程が極めて簡単にも拘らず該信号
線にテーパを形成することができるようになる。
選択できるともに、工程が極めて簡単にも拘らず該信号
線にテーパを形成することができるようになる。
【００１５】
【発明の実施の形態】以下、本発明による液晶表示装置
の一実施例を図面を用いて説明をする。
の一実施例を図面を用いて説明をする。
【００１６】〔実施例Ｉ〕全体の概略構成 図２に示すように、まず、矩形状の透明ガラス基板１が
ある。この透明ガラス基板１はいわゆるＴＦＴ基板と称
されるもので、液晶を介していわゆるフィルタ基板と対
向配置されるようになっている。
ある。この透明ガラス基板１はいわゆるＴＦＴ基板と称
されるもので、液晶を介していわゆるフィルタ基板と対
向配置されるようになっている。
【００１７】前記透明ガラス基板１の液晶側の面には、
図中ｘ方向に延在しｙ方向に並設される複数の走査信号
線（ゲート信号線）２が形成され、これら各走査信号線
２と絶縁されて図中ｙ方向に延在しｘ方向に並設される
複数の映像信号線（ドレイン信号線）３が形成されてい
る。
図中ｘ方向に延在しｙ方向に並設される複数の走査信号
線（ゲート信号線）２が形成され、これら各走査信号線
２と絶縁されて図中ｙ方向に延在しｘ方向に並設される
複数の映像信号線（ドレイン信号線）３が形成されてい
る。
【００１８】これら走査信号線２と映像信号線３とで囲
まれる矩形状の各領域はそれぞれ画素領域（図中点線枠
Ａで示す）を構成し、この画素領域のそれぞれには、そ
の領域の大部分を占めるようにして透明の画素電極が形
成され、この画素電極の周辺に薄膜トランジスタおよび
付加容量素子が形成されている。なお、この画素領域に
おける詳細な構成は後に詳述する。
まれる矩形状の各領域はそれぞれ画素領域（図中点線枠
Ａで示す）を構成し、この画素領域のそれぞれには、そ
の領域の大部分を占めるようにして透明の画素電極が形
成され、この画素電極の周辺に薄膜トランジスタおよび
付加容量素子が形成されている。なお、この画素領域に
おける詳細な構成は後に詳述する。
【００１９】そして、これら各画素領域の集合によって
表示領域（図中点線枠Ｂで示す）が形成され、前記走査
信号線２のそれぞれの一端側（図中左側）はこの表示領
域を越え透明ガラス基板１の一辺部にまで延在されて形
成されている。
表示領域（図中点線枠Ｂで示す）が形成され、前記走査
信号線２のそれぞれの一端側（図中左側）はこの表示領
域を越え透明ガラス基板１の一辺部にまで延在されて形
成されている。
【００２０】また、この透明ガラス基板１の一辺部にま
で延在された走査信号線２は、その部分において線幅が
大きく形成されることによってゲート端子部２Ａが備え
られている。このゲート端子部２Ａは外付け部品となる
図示しない走査駆動回路と接続される個所となってい
る。
で延在された走査信号線２は、その部分において線幅が
大きく形成されることによってゲート端子部２Ａが備え
られている。このゲート端子部２Ａは外付け部品となる
図示しない走査駆動回路と接続される個所となってい
る。
【００２１】さらに、映像信号線３においても、それぞ
れの一端側（図中上側）は前記表示領域を越え透明ガラ
ス基板１の一辺部にまで延在されて形成されている。そ
して、この透明ガラス基板１の一辺部にまで延在された
映像信号線３は、その部分において線幅が大きく形成さ
れることによってドレイン端子部３Ａが備えられてい
る。このドレイン端子部３Ａは外付け部品となる図示し
ない映像駆動回路と接続される個所となっている。
れの一端側（図中上側）は前記表示領域を越え透明ガラ
ス基板１の一辺部にまで延在されて形成されている。そ
して、この透明ガラス基板１の一辺部にまで延在された
映像信号線３は、その部分において線幅が大きく形成さ
れることによってドレイン端子部３Ａが備えられてい
る。このドレイン端子部３Ａは外付け部品となる図示し
ない映像駆動回路と接続される個所となっている。
【００２２】そして、このように構成されるＴＦＴ基板
には、フィルタ基板がその外輪郭を図中一点鎖線Ｃの部
分に位置づけられるようにして対向配置され、走査信号
線２のゲート端子部２Ａおよび映像信号線３のドレイン
端子部３Ａのそれぞれは該フィルタ基板から露呈される
ようになっている。前記走査駆動回路および映像駆動回
路との接続を容易にできるためである。
には、フィルタ基板がその外輪郭を図中一点鎖線Ｃの部
分に位置づけられるようにして対向配置され、走査信号
線２のゲート端子部２Ａおよび映像信号線３のドレイン
端子部３Ａのそれぞれは該フィルタ基板から露呈される
ようになっている。前記走査駆動回路および映像駆動回
路との接続を容易にできるためである。
【００２３】ＴＦＴ基板とフィルタ基板は図中一点鎖線
の部分においてスペーサを兼ねるシール材が介在される
ことによって互いに固着され、該ＴＦＴ基板とフィルタ
基板との間に介在される液晶を封止するようになってい
る。
の部分においてスペーサを兼ねるシール材が介在される
ことによって互いに固着され、該ＴＦＴ基板とフィルタ
基板との間に介在される液晶を封止するようになってい
る。
【００２４】なお、フィルタ基板は、その液晶側の面に
おいて、各画素領域に共通に透明な共通電極が形成され
ているとともに、対応する画素領域にはＲ（赤）、Ｇ
（緑）、Ｂ（赤）のうちのいずれかのカラーフィルタが
たとえば樹脂材によって形成されている。
おいて、各画素領域に共通に透明な共通電極が形成され
ているとともに、対応する画素領域にはＲ（赤）、Ｇ
（緑）、Ｂ（赤）のうちのいずれかのカラーフィルタが
たとえば樹脂材によって形成されている。
【００２５】画素領域の構成 図３は、前記走査信号線と映像信号線とで囲まれる画素
領域の構成を示す平面図である。なお、図中I−I線にお
ける断面図を図１に、VI−VI線における断面図を図４
に、V−V線における断面図を図５に示す。
領域の構成を示す平面図である。なお、図中I−I線にお
ける断面図を図１に、VI−VI線における断面図を図４
に、V−V線における断面図を図５に示す。
【００２６】まず、図３において、図中ｘ方向に延在し
ｙ方向に並設される走査信号線２が形成されている。こ
の走査信号線２は、Ａｌ−Ｔｉ−Ｔａの合金層２ａで構
成され、その表面は陽極化成されてＡｌ2Ｏ3の酸化膜２
ｂが形成されている（図１参照）。この酸化膜２ｂは走
査信号線２中に含まれるＡｌによるいわゆるヒロックの
発生を防止するとともに、後述の映像信号線３に対する
層間絶縁を強化する等のために設けられている。
ｙ方向に並設される走査信号線２が形成されている。こ
の走査信号線２は、Ａｌ−Ｔｉ−Ｔａの合金層２ａで構
成され、その表面は陽極化成されてＡｌ2Ｏ3の酸化膜２
ｂが形成されている（図１参照）。この酸化膜２ｂは走
査信号線２中に含まれるＡｌによるいわゆるヒロックの
発生を防止するとともに、後述の映像信号線３に対する
層間絶縁を強化する等のために設けられている。
【００２７】そして、この走査信号線２上の一部（図中
画素領域の右上）は、薄膜トランジスタＴＦＴの形成領
域となっており、この部分にＳｉＮ膜５ａとａ−Ｓｉ膜
５ｂとが順次積層された積層膜５が形成されている。
画素領域の右上）は、薄膜トランジスタＴＦＴの形成領
域となっており、この部分にＳｉＮ膜５ａとａ−Ｓｉ膜
５ｂとが順次積層された積層膜５が形成されている。
【００２８】この場合、積層膜５は走査信号線２に対す
る映像信号線３との交差部分にも延在されて形成され、
この延在部は該映像信号線３に対する層間絶縁を強化で
きるようになっている。
る映像信号線３との交差部分にも延在されて形成され、
この延在部は該映像信号線３に対する層間絶縁を強化で
きるようになっている。
【００２９】前記積層膜５の上面に形成されたａ−Ｓｉ
膜５ｂにドレイン電極３Ｄおよびソース電極３Ｓを形成
することにより、走査信号線２の一部をゲート電極と
し、その表面に形成された酸化膜（Ａｌ2Ｏ3）２ｂをゲ
ート絶縁膜とするＭＩＳ型のトラジスタが形成されるこ
とになるが、該ドレイン電極３Ｄおよびソース電極３Ｓ
はそれぞれ映像信号線３の形成と同時に形成されるよう
になっている（なお、薄膜トランジスタＴＦＴのドレイ
ン、ソースは本来その間のバイアス極性によって決定さ
れるが、この明細書では、画素電極に接続される側の電
極をソース電極として、他方をドレイン電極と定義す
る）。
膜５ｂにドレイン電極３Ｄおよびソース電極３Ｓを形成
することにより、走査信号線２の一部をゲート電極と
し、その表面に形成された酸化膜（Ａｌ2Ｏ3）２ｂをゲ
ート絶縁膜とするＭＩＳ型のトラジスタが形成されるこ
とになるが、該ドレイン電極３Ｄおよびソース電極３Ｓ
はそれぞれ映像信号線３の形成と同時に形成されるよう
になっている（なお、薄膜トランジスタＴＦＴのドレイ
ン、ソースは本来その間のバイアス極性によって決定さ
れるが、この明細書では、画素電極に接続される側の電
極をソース電極として、他方をドレイン電極と定義す
る）。
【００３０】すなわち、図中ｙ方向に延在しｘ方向に並
設される映像信号線３が形成されている。この映像信号
線３の走査信号線２に対する交差部には、上述したよう
にＳｉＮ膜５ａとａ−Ｓｉ層５ｂとからなる積層膜５が
形成され、また、走査信号線２の表面には酸化膜２ｂが
形成されていることから、これら信号線の層間絶縁に関
して高い信頼性を持たせることができるのは上述した通
りである。
設される映像信号線３が形成されている。この映像信号
線３の走査信号線２に対する交差部には、上述したよう
にＳｉＮ膜５ａとａ−Ｓｉ層５ｂとからなる積層膜５が
形成され、また、走査信号線２の表面には酸化膜２ｂが
形成されていることから、これら信号線の層間絶縁に関
して高い信頼性を持たせることができるのは上述した通
りである。
【００３１】そして、この映像信号線３から延在されて
ドレイン電極３Ｄが一体に形成され、また、このドレイ
ン電極３Ｄと離間されてソース電極３Ｓが形成されてい
る。
ドレイン電極３Ｄが一体に形成され、また、このドレイ
ン電極３Ｄと離間されてソース電極３Ｓが形成されてい
る。
【００３２】この場合、ソース電極３Ｓは画素領域の一
部にまで延在されて形成され、この延在部は後述する画
素電極８とのコンタクトを図る端子部３Ｔとなってい
る。
部にまで延在されて形成され、この延在部は後述する画
素電極８とのコンタクトを図る端子部３Ｔとなってい
る。
【００３３】映像信号線３、ドレイン電極３Ｄ、および
ソース電極３Ｓは、この実施例では、特に、それぞれＣ
ｒとＭｏとの合金膜３ａとＩＴＯ膜３ｂとを順次積層さ
せた積層膜から構成されている。
ソース電極３Ｓは、この実施例では、特に、それぞれＣ
ｒとＭｏとの合金膜３ａとＩＴＯ膜３ｂとを順次積層さ
せた積層膜から構成されている。
【００３４】この場合、映像信号線３、ドレイン電極３
Ｄ、およびソース電極３Ｓは、フォトリソグラフィ技術
による選択エッチングの際のエッチング液として、Ｃｒ
のとＭｏとの合金膜３ｂのエッチング液（硝酸第二セリ
ウムアンモニウムを用いるのみで、所定のパターンに形
成することができる。すなわち、ＩＴＯ膜３ｂのエッチ
ング液、およびＣｒとＭｏとの合金膜３ａの各エッチン
グ液をそれぞれ順次使用する必要がないという効果を奏
する。
Ｄ、およびソース電極３Ｓは、フォトリソグラフィ技術
による選択エッチングの際のエッチング液として、Ｃｒ
のとＭｏとの合金膜３ｂのエッチング液（硝酸第二セリ
ウムアンモニウムを用いるのみで、所定のパターンに形
成することができる。すなわち、ＩＴＯ膜３ｂのエッチ
ング液、およびＣｒとＭｏとの合金膜３ａの各エッチン
グ液をそれぞれ順次使用する必要がないという効果を奏
する。
【００３５】そして、フォトリソグラフィ技術による選
択エッチングは、そのマスクとしてフォトレジスト膜を
用いることは周知であるが、このフォトレジスト膜はＩ
ＴＯ膜に対して極めて密着性が良好なことから、該映像
信号線３、ドレイン電極３Ｄ、およびソース電極３Ｓの
加工を精度よくできる効果を奏する。
択エッチングは、そのマスクとしてフォトレジスト膜を
用いることは周知であるが、このフォトレジスト膜はＩ
ＴＯ膜に対して極めて密着性が良好なことから、該映像
信号線３、ドレイン電極３Ｄ、およびソース電極３Ｓの
加工を精度よくできる効果を奏する。
【００３６】また、前記積層膜の選択エッチングは、上
層のＩＴＯ膜３ｂが後退しながらエッチングされること
が確かめられ、その下層のＣｒとＭｏとの合金膜３ａ
は、図１に示すように、その側壁面が透明基板１側に末
広がり状のテーパを形成するようにエッチングされるよ
うになる。
層のＩＴＯ膜３ｂが後退しながらエッチングされること
が確かめられ、その下層のＣｒとＭｏとの合金膜３ａ
は、図１に示すように、その側壁面が透明基板１側に末
広がり状のテーパを形成するようにエッチングされるよ
うになる。
【００３７】このことは、図１に示すように、たとえば
前記積層膜からなるソース電極３Ｄ（正確にはその端子
部３Ｔ）を保護膜７を介して乗り越える画素電極８の段
差部における断切れの防止を図ることができる効果を奏
する。
前記積層膜からなるソース電極３Ｄ（正確にはその端子
部３Ｔ）を保護膜７を介して乗り越える画素電極８の段
差部における断切れの防止を図ることができる効果を奏
する。
【００３８】さらに、ＣｒとＭｏとの合金膜３ａとＩＴ
Ｏ膜３ｂとの順次積層からなる積層膜は、それ自体断切
れに対して冗長性を有することが確認されている。
Ｏ膜３ｂとの順次積層からなる積層膜は、それ自体断切
れに対して冗長性を有することが確認されている。
【００３９】なお、薄膜トランジスタＴＦＴのソース電
極３Ｓおよびドレイン電極３Ｄはその下層のａ−Ｓｉ層
５ｂとの間で、該ａ−Ｓｉ層５ｂの表面にドーピングさ
れた高濃度のｎ型不純物層５ｃを介することによってオ
ーミック接続が図れるように構成されている。
極３Ｓおよびドレイン電極３Ｄはその下層のａ−Ｓｉ層
５ｂとの間で、該ａ−Ｓｉ層５ｂの表面にドーピングさ
れた高濃度のｎ型不純物層５ｃを介することによってオ
ーミック接続が図れるように構成されている。
【００４０】この場合のｎ型不純物層５ｃは、ａ−Ｓｉ
層５ｂの形成の段階でその表面の全域に形成されてお
り、ソース電極３Ｓおよびドレイン電極３Ｄを形成した
後にこれら各電極自体をマスクとしてこれら各電極から
露呈されている不要なｎ型不純物層５ｃをエッチングす
ることによりａ−Ｓｉ層５ｂと各電極３Ｓ、３Ｄとの間
にのみ残存させることができる。
層５ｂの形成の段階でその表面の全域に形成されてお
り、ソース電極３Ｓおよびドレイン電極３Ｄを形成した
後にこれら各電極自体をマスクとしてこれら各電極から
露呈されている不要なｎ型不純物層５ｃをエッチングす
ることによりａ−Ｓｉ層５ｂと各電極３Ｓ、３Ｄとの間
にのみ残存させることができる。
【００４１】このように加工された表面には、その全域
にわたってＳｉＮ膜からなる保護膜７が形成されてい
る。この保護膜７は薄膜トランジスタＴＦＴの液晶に対
する直接の接触を回避しこれにより薄膜トランジスタＴ
ＦＴの特性の劣化を防止することを主たる目的で形成さ
れている。
にわたってＳｉＮ膜からなる保護膜７が形成されてい
る。この保護膜７は薄膜トランジスタＴＦＴの液晶に対
する直接の接触を回避しこれにより薄膜トランジスタＴ
ＦＴの特性の劣化を防止することを主たる目的で形成さ
れている。
【００４２】また、この保護膜７は、その一部におい
て、薄膜トランジスタＴＦＴのソース電極３Ｓの端子部
３Ｔの一部を露呈させるためのコンタクト孔７Ａが形成
され、このコンタクト孔７Ａを通して該ソース電極３Ｓ
と次に述べる画素電極８との接続が図れるようになって
いる。
て、薄膜トランジスタＴＦＴのソース電極３Ｓの端子部
３Ｔの一部を露呈させるためのコンタクト孔７Ａが形成
され、このコンタクト孔７Ａを通して該ソース電極３Ｓ
と次に述べる画素電極８との接続が図れるようになって
いる。
【００４３】ここで、この保護膜７は、該コンタクト孔
７Ａの側壁面にテーパ（透明ガラス基板１側に末広がり
となるテーパ）が形成されるように、図示はしていない
がエッチングレートの遅いＳｉＮ膜とエッチングレート
の速いＳｉＮ膜の順次積層からなる積層体からなってい
る。
７Ａの側壁面にテーパ（透明ガラス基板１側に末広がり
となるテーパ）が形成されるように、図示はしていない
がエッチングレートの遅いＳｉＮ膜とエッチングレート
の速いＳｉＮ膜の順次積層からなる積層体からなってい
る。
【００４４】そして、この保護膜７の上面には、各画素
領域毎に独立した画素電極８が形成されている。この画
素電極８はＩＴＯ膜から構成され、上述したように前記
コンタクト孔７Ａを通して保護膜７下の薄膜トランジス
タＴＦＴのソース電極３Ｓとの接続が図れるようになっ
ている。
領域毎に独立した画素電極８が形成されている。この画
素電極８はＩＴＯ膜から構成され、上述したように前記
コンタクト孔７Ａを通して保護膜７下の薄膜トランジス
タＴＦＴのソース電極３Ｓとの接続が図れるようになっ
ている。
【００４５】この場合、ソース電極３Ｄ（正確にはその
端子部３Ｔ）は、その側壁面にテーパが形成されている
ことから、保護膜７を介してこのソース電極３Ｓを保護
膜７を介して乗り越える画素電極８の段差部における断
切れの防止を図ることができる効果を奏することは上述
した通りである。
端子部３Ｔ）は、その側壁面にテーパが形成されている
ことから、保護膜７を介してこのソース電極３Ｓを保護
膜７を介して乗り越える画素電極８の段差部における断
切れの防止を図ることができる効果を奏することは上述
した通りである。
【００４６】また、この画素電極８は、前記薄膜トラン
ジスタＴＦＴのゲート電極を兼ねる走査信号線２とは異
なる他の隣接する走査信号線２の一部に重畳できるよう
に延在されて形成されている。
ジスタＴＦＴのゲート電極を兼ねる走査信号線２とは異
なる他の隣接する走査信号線２の一部に重畳できるよう
に延在されて形成されている。
【００４７】この延在部によって、画素電極８と前記他
の隣接する走査信号線２との間には付加容量素子Ｃａｄ
ｄが形成され、この付加容量素子Ｃａｄｄは該走査信号
線２の表面に形成された酸化膜（Ａｌ2Ｏ3）とその上面
の保護膜７を誘電体膜とするものである。
の隣接する走査信号線２との間には付加容量素子Ｃａｄ
ｄが形成され、この付加容量素子Ｃａｄｄは該走査信号
線２の表面に形成された酸化膜（Ａｌ2Ｏ3）とその上面
の保護膜７を誘電体膜とするものである。
【００４８】この付加容量素子Ｃａｄｄは、薄膜トラン
ジスタＴＦＴがオフした際に、画素電極８に供給された
映像信号を長く蓄積させておく等のために設けられてい
る。
ジスタＴＦＴがオフした際に、画素電極８に供給された
映像信号を長く蓄積させておく等のために設けられてい
る。
【００４９】この場合の画素電極８は、映像信号線３と
保護膜７を介して形成していることから、該映像信号線
３との接触を憂えることなく大きな面積で形成すること
ができるようになる。このため、いわゆる各画素領域の
開口率を向上させることができるようになる。
保護膜７を介して形成していることから、該映像信号線
３との接触を憂えることなく大きな面積で形成すること
ができるようになる。このため、いわゆる各画素領域の
開口率を向上させることができるようになる。
【００５０】なお、図示していないが、このように加工
された表面には、その全域にわたって配向膜が形成さ
れ、この配向膜と直接に接触して配置される液晶の配向
を規制できるようになっている。
された表面には、その全域にわたって配向膜が形成さ
れ、この配向膜と直接に接触して配置される液晶の配向
を規制できるようになっている。
【００５１】ゲート端子部の構成 図６は、前記ゲート端子部２Ａの一実施例を示す構成図
であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）
のｂ−ｂ線における断面図である。
であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）
のｂ−ｂ線における断面図である。
【００５２】まず、透明ガラス基板１面において、走査
信号線２から延在されて形成される端子部は、その材料
自体であるＡｌ−Ｔｉ−Ｔａの合金層２ａからなり、そ
の表面に陽極化成による酸化膜（Ａｌ2Ｏ3）２ｂが形成
されていないものとなっている。
信号線２から延在されて形成される端子部は、その材料
自体であるＡｌ−Ｔｉ−Ｔａの合金層２ａからなり、そ
の表面に陽極化成による酸化膜（Ａｌ2Ｏ3）２ｂが形成
されていないものとなっている。
【００５３】そして、この端子部を充分覆うようにして
ＣｒとＭｏとの合金膜３ａとＩＴＯ膜３ｂとの順次積層
からなる積層膜３’が形成されている。この積層膜３’
は、画素領域における映像信号線３の形成の際に、同一
の材料で同時に形成されるようになっている。
ＣｒとＭｏとの合金膜３ａとＩＴＯ膜３ｂとの順次積層
からなる積層膜３’が形成されている。この積層膜３’
は、画素領域における映像信号線３の形成の際に、同一
の材料で同時に形成されるようになっている。
【００５４】さらに、この端子部には、その一部にまで
画素領域における保護膜７が延在されて形成され、この
保護膜７から露呈された前記積層膜３’の上にこの積層
膜３’を充分に覆うようにしてＩＴＯ膜８’が形成され
ている。このＩＴＯ膜８’は画素電極８の形成と同時に
形成されるようになっている。
画素領域における保護膜７が延在されて形成され、この
保護膜７から露呈された前記積層膜３’の上にこの積層
膜３’を充分に覆うようにしてＩＴＯ膜８’が形成され
ている。このＩＴＯ膜８’は画素電極８の形成と同時に
形成されるようになっている。
【００５５】ＩＴＯ膜８’は比較的硬質の材料からな
り、このＩＴＯ膜８’に直接に接続される走査駆動回路
の端子による押圧に充分に耐え得るように構成されてい
る。
り、このＩＴＯ膜８’に直接に接続される走査駆動回路
の端子による押圧に充分に耐え得るように構成されてい
る。
【００５６】また、このＩＴＯ膜８’は、上層にＩＴＯ
膜３ｂが形成されたＣｒとＭｏとの合金膜３ａを下地層
として形成されていることから、接触抵抗の低減が図れ
信頼性ある端子部を構成することができるようになる。
このことは、ソース電極３Ｓの端子部３Ｔにおいても同
じである。
膜３ｂが形成されたＣｒとＭｏとの合金膜３ａを下地層
として形成されていることから、接触抵抗の低減が図れ
信頼性ある端子部を構成することができるようになる。
このことは、ソース電極３Ｓの端子部３Ｔにおいても同
じである。
【００５７】ドレイン端子部の構成 図７は、前記ドレイン端子部３Ａの一実施例を示す構成
図であり、同図（ａ）は平面図、同図（ｂ）は同図
（ａ）のｂ−ｂ線における断面図である。
図であり、同図（ａ）は平面図、同図（ｂ）は同図
（ａ）のｂ−ｂ線における断面図である。
【００５８】まず、透明ガラス基板１面において、映像
信号線３が延在されて形成される端子部は、その材料自
体であるＣｒとＭｏとの合金膜３ａとＩＴＯ膜３ｂとの
順次積層からなる積層膜からなっている。
信号線３が延在されて形成される端子部は、その材料自
体であるＣｒとＭｏとの合金膜３ａとＩＴＯ膜３ｂとの
順次積層からなる積層膜からなっている。
【００５９】そして、この端子部には、その一部にまで
画素領域における保護膜７が延在されて形成され、この
保護膜７から露呈された前記積層膜の上にこの積層膜を
充分に覆うようにしてＩＴＯ膜８’が形成されている。
このＩＴＯ膜８’は画素電極８の形成と同時に形成され
るようになっている。
画素領域における保護膜７が延在されて形成され、この
保護膜７から露呈された前記積層膜の上にこの積層膜を
充分に覆うようにしてＩＴＯ膜８’が形成されている。
このＩＴＯ膜８’は画素電極８の形成と同時に形成され
るようになっている。
【００６０】このＩＴＯ膜８’は、上層にＩＴＯ膜３ｂ
が形成されたＣｒとＭｏとの合金膜３ａを下地層として
形成されていることから、接触抵抗の低減が図れ信頼性
ある端子部を構成することができるようになる。
が形成されたＣｒとＭｏとの合金膜３ａを下地層として
形成されていることから、接触抵抗の低減が図れ信頼性
ある端子部を構成することができるようになる。
【００６１】製造方法 上述した構成からなる液晶表示装置の製造方法の一実施
例を図８を用いて説明する。
例を図８を用いて説明する。
【００６２】工程１．（図８（ａ）） 透明ガラス基板１を用意し、この透明ガラス基板の表面
の全域にたとえばスパッタリング方法によりＡｌ−Ｔｉ
−Ｔａの合金層２ａを厚さ３００ｎｍに形成する。
の全域にたとえばスパッタリング方法によりＡｌ−Ｔｉ
−Ｔａの合金層２ａを厚さ３００ｎｍに形成する。
【００６３】その後、フォトリソグラフィ技術による選
択エッチングを行うことにより、同図に示すパターンで
走査信号線２を形成する。
択エッチングを行うことにより、同図に示すパターンで
走査信号線２を形成する。
【００６４】工程２．（図８（ｂ）） 走査信号線２を陽極化成することにより、その表面に酸
化膜（Ａｌ2Ｏ3）２ｂを形成する。
化膜（Ａｌ2Ｏ3）２ｂを形成する。
【００６５】この場合、酸化膜２ｂの厚さは約１７５ｎ
ｍ程度とし、これにより、この酸化膜によって被われる
Ａｌ−Ｔｉ−Ｔａの合金層２ａの厚さが約１７５ｎｍ程
度とすることが望ましい。
ｍ程度とし、これにより、この酸化膜によって被われる
Ａｌ−Ｔｉ−Ｔａの合金層２ａの厚さが約１７５ｎｍ程
度とすることが望ましい。
【００６６】工程３．（図８（ｃ）） このように加工された透明ガラス基板１の表面に、たと
えばプラズマＣＶＤ方法により、ＳｉＮ層、ｉ型のａ−
Ｓｉ層、高濃度のｎ型のａ−Ｓｉ層を、それぞれ約２２
０ｎｍ、約２００ｎｍ、約３０ｎｍの厚さで順次形成す
る。
えばプラズマＣＶＤ方法により、ＳｉＮ層、ｉ型のａ−
Ｓｉ層、高濃度のｎ型のａ−Ｓｉ層を、それぞれ約２２
０ｎｍ、約２００ｎｍ、約３０ｎｍの厚さで順次形成す
る。
【００６７】その後、フォトリソグラフィ技術による選
択エッチングを行うことにより、同図に示すパターンか
らなる積層体５を形成する。この積層体はそれぞれ同一
パターンのＳｉＮ膜５ａ、ｉ型のａ−Ｓｉ層５ｂ、高濃
度のｎ型のａ−Ｓｉ層５ｃからなっている。
択エッチングを行うことにより、同図に示すパターンか
らなる積層体５を形成する。この積層体はそれぞれ同一
パターンのＳｉＮ膜５ａ、ｉ型のａ−Ｓｉ層５ｂ、高濃
度のｎ型のａ−Ｓｉ層５ｃからなっている。
【００６８】工程４．（図８（ｄ）） このように加工された透明ガラス基板１の表面の全域
に、たとえばスパッタリング方法により、ＣｒとＭｏと
の合金層、ＩＴＯ膜を、それぞれ約２００ｎｍ、約１０
０ｎｍの厚さで順次形成する。
に、たとえばスパッタリング方法により、ＣｒとＭｏと
の合金層、ＩＴＯ膜を、それぞれ約２００ｎｍ、約１０
０ｎｍの厚さで順次形成する。
【００６９】その後、フォトリソグラフィ技術による選
択エッチングを行うことにより、同図に示すパターンか
らなる映像信号線３、ドレイン電極３Ｄ、ソース電極３
Ｓを形成する。
択エッチングを行うことにより、同図に示すパターンか
らなる映像信号線３、ドレイン電極３Ｄ、ソース電極３
Ｓを形成する。
【００７０】この場合の選択エッチングの際のエッチン
グ液としては、ＣｒのとＭｏとの合金膜３ｂエッチング
液（硝酸第二セリウムアンモニウム）を用いるのみで、
所定のパターンに形成することができる。特に、ＩＴＯ
膜３ｂのエッチング液、およびＣｒとＭｏとの合金膜３
ａの各エッチング液をそれぞれ順次使用する必要がなく
なる。
グ液としては、ＣｒのとＭｏとの合金膜３ｂエッチング
液（硝酸第二セリウムアンモニウム）を用いるのみで、
所定のパターンに形成することができる。特に、ＩＴＯ
膜３ｂのエッチング液、およびＣｒとＭｏとの合金膜３
ａの各エッチング液をそれぞれ順次使用する必要がなく
なる。
【００７１】工程５．（図８（ｅ）） このように加工された透明ガラス基板１の表面の全域
に、たとえばスパッタリング方法により、ＳｉＮ膜を厚
さ約３００ｎｍで形成する。
に、たとえばスパッタリング方法により、ＳｉＮ膜を厚
さ約３００ｎｍで形成する。
【００７２】その後、フォトリソグラフィ技術による選
択エッチングを行うことにより、ＳｉＮ膜にソース電極
３Ｓの端子部３Ｔの一部を露呈させるコンタクト孔７Ａ
を形成し、同図に示すパターンからなる保護膜７を形成
する。
択エッチングを行うことにより、ＳｉＮ膜にソース電極
３Ｓの端子部３Ｔの一部を露呈させるコンタクト孔７Ａ
を形成し、同図に示すパターンからなる保護膜７を形成
する。
【００７３】工程６．（図８（ｆ）） このように加工された透明ガラス基板１の表面の全域
に、たとえばスパッタリング方法により、ＩＴＯ膜を厚
さ約１４０ｎｍで形成する。
に、たとえばスパッタリング方法により、ＩＴＯ膜を厚
さ約１４０ｎｍで形成する。
【００７４】その後、フォトリソグラフィ技術による選
択エッチングを行うことにより、同図に示すパターンか
らなる画素電極８を形成する。
択エッチングを行うことにより、同図に示すパターンか
らなる画素電極８を形成する。
【００７５】〔実施例II〕図９は、本発明による液晶表
示装置の他の実施例を示す画素領域の平面図である。
示装置の他の実施例を示す画素領域の平面図である。
【００７６】図３と対応する図であり、同一の機能を有
する部分には同一の符号を付している。
する部分には同一の符号を付している。
【００７７】図３と異なる部分は保護膜に形成するコン
タクト孔７Ａの位置にある。図３においては、薄膜トラ
ンジスタＴＦＴのソース電極３Ｓの端子部３Ｔの略中央
部を露呈させるようにしてコンタクト孔７Ａを設けたも
のであるが、この実施例では、前記端子部３Ｔの一辺部
が露呈するようにして設けられている。
タクト孔７Ａの位置にある。図３においては、薄膜トラ
ンジスタＴＦＴのソース電極３Ｓの端子部３Ｔの略中央
部を露呈させるようにしてコンタクト孔７Ａを設けたも
のであるが、この実施例では、前記端子部３Ｔの一辺部
が露呈するようにして設けられている。
【００７８】これにより、図９のX−X線における断面図
である図１０に示すように、画素電極８は、透明ガラス
基板１に直接接触している保護膜７Ａ上を延在した後
に、前記コンタクト孔７Ａにおいて、ソース電極３Ｓと
接続され、さらに保護膜８を乗り越えるようにして延在
されて形成される。
である図１０に示すように、画素電極８は、透明ガラス
基板１に直接接触している保護膜７Ａ上を延在した後
に、前記コンタクト孔７Ａにおいて、ソース電極３Ｓと
接続され、さらに保護膜８を乗り越えるようにして延在
されて形成される。
【００７９】ここで、特徴的な構造して、画素電極８は
透明ガラス基板１に直接接触している保護膜７Ａの段差
部を股いでソース電極３Ｓと接続されることにある。そ
の理由は、透明ガラス基板１に直接接触してる保護膜７
Ａは、その界面において安定化が図れてることから、保
護膜７Ａのコンタクト孔７Ａの側壁面におけるテーパを
所望通りに形成でき、この部分の段差を股がる画素電極
８に断切れが生じることがないという効果を奏する。
透明ガラス基板１に直接接触している保護膜７Ａの段差
部を股いでソース電極３Ｓと接続されることにある。そ
の理由は、透明ガラス基板１に直接接触してる保護膜７
Ａは、その界面において安定化が図れてることから、保
護膜７Ａのコンタクト孔７Ａの側壁面におけるテーパを
所望通りに形成でき、この部分の段差を股がる画素電極
８に断切れが生じることがないという効果を奏する。
【００８０】ちなみに、保護膜８の下層にＩＴＯ膜等の
他の金属層が存在する場合、該金属層との接着の安定性
が図れない場合があり、これが原因で該保護膜８のコン
タクト孔７Ａの内壁面に所定通りのテーパが形成されな
い場合（いわゆる逆テーパが形成される場合がある）が
あるからである。
他の金属層が存在する場合、該金属層との接着の安定性
が図れない場合があり、これが原因で該保護膜８のコン
タクト孔７Ａの内壁面に所定通りのテーパが形成されな
い場合（いわゆる逆テーパが形成される場合がある）が
あるからである。
【００８１】なお、図９においては、実施例Ｉと異な
り、映像信号線３が形成される部分に、ＳｉＮ膜５ａと
ａ−Ｓｉ膜５ｂとの積層体５が形成されている構成とな
っている。
り、映像信号線３が形成される部分に、ＳｉＮ膜５ａと
ａ−Ｓｉ膜５ｂとの積層体５が形成されている構成とな
っている。
【００８２】このようにすることにより、映像信号線３
が段差を股がない構成とするとともに、その下層の金属
層がＭｏを含まないＣｒのみとした場合に、そのストレ
スによる弊害を除去することができるからである。
が段差を股がない構成とするとともに、その下層の金属
層がＭｏを含まないＣｒのみとした場合に、そのストレ
スによる弊害を除去することができるからである。
【００８３】上述した実施例では、映像信号線３、ドレ
イン電極３Ｄ、およびソース電極３Ｓは、その下層の金
属としてＣｒとＭｏの合金層を用いたものである。しか
し、これに限定されることはなく、Ｍｏを含まないＣｒ
のみの金属層であってもよい。同様の効果を奏するから
である。
イン電極３Ｄ、およびソース電極３Ｓは、その下層の金
属としてＣｒとＭｏの合金層を用いたものである。しか
し、これに限定されることはなく、Ｍｏを含まないＣｒ
のみの金属層であってもよい。同様の効果を奏するから
である。
【００８４】また、上述した実施例では、走査信号線２
は、その材料としてＡｌを用いその表面を陽極酸化した
ものである。しかし、これに限定されることはなく、映
像信号線３等と同様に、ＣｒとＭｏの合金層とＩＴＯ膜
との順次積層からなる積層膜、あるいはＣｒ層とＩＴＯ
膜との順次積層からなる積層膜で形成してもよいことは
いうまでもない。
は、その材料としてＡｌを用いその表面を陽極酸化した
ものである。しかし、これに限定されることはなく、映
像信号線３等と同様に、ＣｒとＭｏの合金層とＩＴＯ膜
との順次積層からなる積層膜、あるいはＣｒ層とＩＴＯ
膜との順次積層からなる積層膜で形成してもよいことは
いうまでもない。
【００８５】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、信号線として適当
な材料を選択できるともに、極めて工程が簡単にも拘ら
ず該信号線にテーパが形成されたものを得ることができ
るようになる。
本発明による液晶表示装置によれば、信号線として適当
な材料を選択できるともに、極めて工程が簡単にも拘ら
ず該信号線にテーパが形成されたものを得ることができ
るようになる。
【図１】本発明による液晶表示装置の一実施例を示す構
成図であり、図３のI−I線における断面図を示す。
成図であり、図３のI−I線における断面図を示す。
【図２】本発明による液晶表示装置の一実施例を示す全
体概略構成図である。
体概略構成図である。
【図３】本発明による液晶表示装置の画素領域の構成の
一実施例を示す平面図である。
一実施例を示す平面図である。
【図４】図３のVI−VI線における断面図である。
【図５】図３のV−V線における断面図である。
【図６】本発明による液晶表示装置のゲート端子部の一
実施例を示す構成図である。
実施例を示す構成図である。
【図７】本発明による液晶表示装置のドレイン端子部の
一実施例を示す構成図である。
一実施例を示す構成図である。
【図８】本発明による液晶表示装置の製造方法の一実施
例を示す工程図である。
例を示す工程図である。
【図９】本発明による液晶表示装置の他の実施例を示す
平面図である。
平面図である。
【図１０】図９のX−X線における断面図である。
１…透明ガラス基板、２…走査信号線、２Ａ…ゲート端
子部、３…映像信号線、３Ａ…ドレイン端子部、３ａ…
ＣｒとＭｏの合金層、３ｂ…ＩＴＯ膜、３Ｄ…ドレイン
電極、３Ｓ…ソース電極、７…保護膜、８…画素電極、
ＴＦＴ…薄膜トランジスタ、Ｃａｄｄ…付加容量素子。
子部、３…映像信号線、３Ａ…ドレイン端子部、３ａ…
ＣｒとＭｏの合金層、３ｂ…ＩＴＯ膜、３Ｄ…ドレイン
電極、３Ｓ…ソース電極、７…保護膜、８…画素電極、
ＴＦＴ…薄膜トランジスタ、Ｃａｄｄ…付加容量素子。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年２月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】この場合、映像信号線３、ドレイン電極３
Ｄ、およびソース電極３Ｓは、フォトリソグラフィ技術
による選択エッチングの際のエッチング液として、Ｃｒ
のとＭｏとの合金膜３ｂのエッチング液（硝酸第二セリ
ウムアンモニウム系混合液）を用いるのみで、所定のパ
ターンに形成することができる。すなわち、ＩＴＯ膜３
ｂのエッチング液、およびＣｒとＭｏとの合金膜３ａの
各エッチング液をそれぞれ順次使用する必要がないとい
う効果を奏する。
Ｄ、およびソース電極３Ｓは、フォトリソグラフィ技術
による選択エッチングの際のエッチング液として、Ｃｒ
のとＭｏとの合金膜３ｂのエッチング液（硝酸第二セリ
ウムアンモニウム系混合液）を用いるのみで、所定のパ
ターンに形成することができる。すなわち、ＩＴＯ膜３
ｂのエッチング液、およびＣｒとＭｏとの合金膜３ａの
各エッチング液をそれぞれ順次使用する必要がないとい
う効果を奏する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正内容】
【００７０】この場合の選択エッチングの際のエッチン
グ液としては、ＣｒのとＭｏとの合金膜３ｂエッチング
液（硝酸第二セリウムアンモニウム系混合液）を用いる
のみで、所定のパターンに形成することができる。特
に、ＩＴＯ膜３ｂのエッチング液、およびＣｒとＭｏと
の合金膜３ａの各エッチング液をそれぞれ順次使用する
必要がなくなる。
グ液としては、ＣｒのとＭｏとの合金膜３ｂエッチング
液（硝酸第二セリウムアンモニウム系混合液）を用いる
のみで、所定のパターンに形成することができる。特
に、ＩＴＯ膜３ｂのエッチング液、およびＣｒとＭｏと
の合金膜３ａの各エッチング液をそれぞれ順次使用する
必要がなくなる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１６Ｖ (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 天野 智 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 高野 隆男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 大原 和博 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 島倉 剛毅 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 肥田 宏之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 安生 健二 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 有吉 知幸 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 合田 貴博 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 堀井 寿一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (3)
- 【請求項１】 液晶を介して互いに対向配置される透明
基板のうち少なくともその一方の透明基板の液晶側の面
に、各画素を駆動させるための信号線が形成されている
液晶表示装置において、 ＣｒあるいはＣｒを主成分とする合金膜とＩＴＯ膜との
積層膜で形成された信号線が備えられていることを特徴
とする液晶表示装置。 - 【請求項２】 液晶を介して互いに対向配置される透明
基板のうち一方の透明基板の液晶側の面に、薄膜トラン
ジスタのドレイン電極およびソース電極を介して映像信
号線からの映像信号が供給されるＩＴＯ膜からなる画素
電極を備えたものであって、 前記画素電極のソース電極に対する接続は、該画素電極
の下層に形成された保護膜に設けられたコンタクト孔を
通してなされている液晶表示装置において、 少なくとも前記ソース電極は、ＣｒあるいはＣｒを主成
分とする合金膜とＩＴＯ膜との順次積層からなる積層膜
で形成されていることを特徴とする液晶表示装置。 - 【請求項３】 映像信号線、薄膜トランジスタのドレイ
ン電極およびソース電極は、それぞれ同一の材料からな
り、ＣｒあるいはＣｒを主成分とする合金膜とＩＴＯ膜
との順次積層からなる積層膜で形成されていることを特
徴とする請求項２記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8479897A JPH10282520A (ja) | 1997-04-03 | 1997-04-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8479897A JPH10282520A (ja) | 1997-04-03 | 1997-04-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10282520A true JPH10282520A (ja) | 1998-10-23 |
Family
ID=13840734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8479897A Pending JPH10282520A (ja) | 1997-04-03 | 1997-04-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10282520A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000075719A1 (fr) * | 1999-06-03 | 2000-12-14 | Hitachi, Ltd. | Affichage a cristaux liquides |
| US6836299B2 (en) * | 2001-02-12 | 2004-12-28 | Samsung Electronics Co., Ltd. | TFT LCD device having multi-layered pixel electrodes |
| KR100481344B1 (ko) * | 2000-11-10 | 2005-04-07 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| JP2005340569A (ja) * | 2004-05-28 | 2005-12-08 | Casio Comput Co Ltd | 金属膜パターンの形成方法および金属膜パターンを備えた薄膜トランジスタパネル |
| JP2006235284A (ja) * | 2005-02-25 | 2006-09-07 | Casio Comput Co Ltd | 表示装置およびその製造方法 |
| JP2007103569A (ja) * | 2005-10-03 | 2007-04-19 | Nec Lcd Technologies Ltd | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 |
| JP2007258726A (ja) * | 2007-03-29 | 2007-10-04 | Advanced Display Inc | アクティブマトリクス基板のコンタクトホール形成方法 |
| US7371622B2 (en) | 2003-05-28 | 2008-05-13 | Samsung Electronics Co., Ltd. | Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant |
| JP2010026269A (ja) * | 2008-07-19 | 2010-02-04 | Casio Comput Co Ltd | 液晶表示装置 |
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| JP2011043850A (ja) * | 2010-10-29 | 2011-03-03 | Casio Computer Co Ltd | 表示装置 |
| JP2012018970A (ja) * | 2010-07-06 | 2012-01-26 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
| JP2013153219A (ja) * | 2004-09-15 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| TWI489628B (zh) * | 2009-04-02 | 2015-06-21 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| JP2022171733A (ja) * | 2007-12-03 | 2022-11-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1997
- 1997-04-03 JP JP8479897A patent/JPH10282520A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000075719A1 (fr) * | 1999-06-03 | 2000-12-14 | Hitachi, Ltd. | Affichage a cristaux liquides |
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| KR100481344B1 (ko) * | 2000-11-10 | 2005-04-07 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| US6836299B2 (en) * | 2001-02-12 | 2004-12-28 | Samsung Electronics Co., Ltd. | TFT LCD device having multi-layered pixel electrodes |
| USRE41927E1 (en) * | 2001-02-12 | 2010-11-16 | Samsung Electronics Co., Ltd. | TFT LCD device having multi-layered pixel electrodes |
| US7371622B2 (en) | 2003-05-28 | 2008-05-13 | Samsung Electronics Co., Ltd. | Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant |
| JP2005340569A (ja) * | 2004-05-28 | 2005-12-08 | Casio Comput Co Ltd | 金属膜パターンの形成方法および金属膜パターンを備えた薄膜トランジスタパネル |
| US10573757B2 (en) | 2004-09-15 | 2020-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11482624B2 (en) | 2004-09-15 | 2022-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10903367B2 (en) | 2004-09-15 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9252227B2 (en) | 2004-09-15 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10109744B2 (en) | 2004-09-15 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013153219A (ja) * | 2004-09-15 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8786794B2 (en) | 2004-09-15 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9716180B2 (en) | 2004-09-15 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2006235284A (ja) * | 2005-02-25 | 2006-09-07 | Casio Comput Co Ltd | 表示装置およびその製造方法 |
| JP2007103569A (ja) * | 2005-10-03 | 2007-04-19 | Nec Lcd Technologies Ltd | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 |
| JP2007258726A (ja) * | 2007-03-29 | 2007-10-04 | Advanced Display Inc | アクティブマトリクス基板のコンタクトホール形成方法 |
| JP2022171733A (ja) * | 2007-12-03 | 2022-11-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4661913B2 (ja) * | 2008-07-19 | 2011-03-30 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2010026269A (ja) * | 2008-07-19 | 2010-02-04 | Casio Comput Co Ltd | 液晶表示装置 |
| TWI489628B (zh) * | 2009-04-02 | 2015-06-21 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| JP2012018970A (ja) * | 2010-07-06 | 2012-01-26 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
| JP2011043850A (ja) * | 2010-10-29 | 2011-03-03 | Casio Computer Co Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| US20030169382A1 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| JPH10282520A (ja) | 液晶表示装置 | |
| JPH06250211A (ja) | 液晶表示基板とその製造方法 | |
| US6404473B1 (en) | Display device having a wiring multi-layered structure with tapered first layer and a manufacturing process for the tapered structure | |
| WO2005078790A1 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| US5194136A (en) | Process for making a display panel | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| EP0603622A1 (en) | Thin-film transistor array and method of fabricating the same | |
| JPH10111518A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH09152626A (ja) | 液晶表示装置およびその製造方法 | |
| JPS6349914B2 (ja) | ||
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100212272B1 (ko) | 액정 표시 장치의 제조 방법 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH0239030A (ja) | Ｔｆｔパネル | |
| KR100655276B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조 방법 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH06160877A (ja) | 薄膜配線構造及びそれを用いた液晶表示装置 | |
| JP3982730B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 |