JPH06250211A - 液晶表示基板とその製造方法 - Google Patents

液晶表示基板とその製造方法

Info

Publication number
JPH06250211A
JPH06250211A JP3337093A JP3337093A JPH06250211A JP H06250211 A JPH06250211 A JP H06250211A JP 3337093 A JP3337093 A JP 3337093A JP 3337093 A JP3337093 A JP 3337093A JP H06250211 A JPH06250211 A JP H06250211A
Authority
JP
Japan
Prior art keywords
liquid crystal
layer
crystal display
gate
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3337093A
Other languages
English (en)
Inventor
Ryoji Oritsuki
良二 折付
Minoru Hiroshima
實 廣島
Masahiro Yanai
雅弘 箭内
Masaaki Matsuda
正昭 松田
Juichi Horii
寿一 堀井
Yuichi Hashimoto
雄一 橋本
Kiyao Kozai
甲矢夫 香西
Kenkichi Suzuki
堅吉 鈴木
Masaru Takahata
勝 高畠
Takashi Isoda
高志 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP3337093A priority Critical patent/JPH06250211A/ja
Priority to US08/193,868 priority patent/US5555112A/en
Priority to KR1019940003098A priority patent/KR940020162A/ko
Priority to DE69408000T priority patent/DE69408000T2/de
Priority to EP94102716A priority patent/EP0613038B1/en
Publication of JPH06250211A publication Critical patent/JPH06250211A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 製造工数を大幅に低減させる。 【構成】 画素電極に電圧を印加する際に、ＴＦＴのゲ
ート電極に電圧を印加することによってそのドレイン、
ソースを介してなされる液晶表示基板において、前記ゲ
ート電極およびこのゲート電極に接続される配線層は、
ゲート層および少なくともゲート絶縁膜と、ａ−Ｓｉ膜
の２層を含む順次積層体からなり、この積層体は一マス
クによるエッチングによって構成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示基板とその製
造方法に係り、特に、スイッチ素子である薄膜トランジ
スタ（ＴＦＴ）を内蔵する液晶表示基板とその製造方法
に関する。
【０００２】
【従来の技術】いわゆるアクティブ・マトリックス方式
の液晶表示基板は、マトリックス状に配列された複数の
画素電極のそれぞれに対応して非線形素子（スイッチン
グ素子）を設けたものである。各画素における液晶は理
論的には常時駆動（デューティ比１．０）されているの
で、時分割駆動方式を採用している、いわゆる単純マト
リックス方式と比べてアクティブ方式はコントラストが
良く、特にカラー液晶表示装置では欠かせない技術とな
りつつある。スイッチング素子として代表的なものとし
ては薄膜トランジスタ（ＴＦＴ）がある。
【０００３】そして、この薄膜トランジスタ（ＴＦＴ）
は、画素電極が形成される透明からなる基板面に、ゲー
ト、ゲート絶縁膜、およびアモルファスＳｉ（ａ−Ｓ
ｉ）層またはポリＳｉ（ｐ−Ｓｉ）からなるＳｉ層が順
次形成されて構成され、該Ｓｉ層面に形成されるドレイ
ン電極、およびソース電極は、それぞれ電圧を供給する
配線層、および画素電極と一体に形成されている。
【０００４】なお、薄膜トランジスタ（ＴＦＴ）を使用
したアクティブ・マトリックス方式の液晶表示基板は、
たとえば特開昭６３−３０９９２１号公報や、「冗長構
成を採用した１２．５型アクティブ・マトリックス方式
カラー液晶ディスプレィ」、日経エレクトロニクス、頁
１９３〜２１０、１９８６年１２月１５日、日経マグロ
ウヒル社発行、で知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示基板の薄膜トランジスタ（ＴＦ
Ｔ）は、それらゲート、ゲート絶縁膜、Ｓｉ層をそれぞ
れ別個に周知のフォトエッチング技術を用いて所定のパ
ターンで形成しており、製造工数が多くなっていたとい
う点が問題とされるに到った。
【０００６】それ故、本発明は、このような事情に基づ
いてなされたものであり、その目的とするところのもの
は、製造工数を大幅に低減できる液晶表示基板を提供す
るにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、画素電極に電圧を印
加する際に、ＴＦＴのゲート電極に電圧を印加すること
によってそのドレイン、ソースを介してなされる液晶表
示基板において、前記ゲート電極およびこのゲート電極
に接続される配線層は、ゲート層および少なくともゲー
ト絶縁膜と、Ｓｉ膜の２層を含む順次積層体からなり、
この積層体は一マスクによるエッチングによって構成さ
れていることを特徴とするものである。
【０００８】
【作用】このように構成された液晶表示基板は、その一
方の透明基板側から順次、ゲート層、ゲート絶縁膜、Ｓ
ｉ層およびコンタクト層またはエッチングストップ膜の
積層構造を形成し、これを一マスクによるエッチングに
よりゲート配線を形成することによって、このゲート配
線は同時にＴＦＴを内蔵させた構成にすることができる
ようになる。
【０００９】このことから、従来にみられたように、各
ゲート層、ゲート絶縁膜、Ｓｉ層をそれぞれ各別に選択
エッチングしていた場合と比べて、大幅に工数を低減さ
せることができる。
【００１０】
【実施例】以下、本発明による液晶表示基板の実施例に
ついて説明する。ここで、各実施例に示すそれぞれの図
は該液晶表示基板の一方の基板に形成される一画素当た
りの画素電極とこの画素電極の周辺を示した構成図であ
る。
【００１１】〔実施例１．〕構造 図１は、本発明による液晶表示基板の一方の側の透明基
板面の構成図であり、また図２は図１のＡ−Ａ’線にお
ける断面図である。
【００１２】まず、図１において、ガラス基板１０の図
示しない液晶側の主表面に図中ｘ方向に延在して走行す
るゲート配線１２がｙ方向に並設されている。
【００１３】このゲート配線１２は、図２に示すように
多層構造からなり、ガラス基板１０側からＡｌ層１２
ａ、ＳｉＮ膜１２ｂ、アモルファスＳｉ（ａ−Ｓｉ）層
１２ｃが形成され、さらに、後述するＩＴＯドレイン１
４とＩＴＯ画素１６とが跨って形成される部分に、前記
ａ−Ｓｉ層１２ｃの表面に高濃度のｎ型不純物をドーピ
ングしたｎ（＋）層１２ｄ、Ｃｒ層１２ｅが順次形成さ
れて構成されている。
【００１４】ここで、Ｃｒ層１２ｅおよびその下層のｎ
（＋）層１２ｄはコンタクト層として設けられるもので
ある。なお、Ｃｒ層１２ｅはコンタクトを確実にするた
めのものであり、濃度の濃いｎ層１２ｄ単独であっても
よいことはいうまでもない。
【００１５】そして、このような多層構造からなるゲー
ト配線１２は、そのＡｌ層１２ａにおける側壁面が酸化
処理されてたとえばアルミナ化成膜１８が形成され、こ
の結果、該Ａｌ層１２ａはその周辺において全て絶縁膜
で被われる構造となる。
【００１６】なお、前記Ａｌ層１２ａは、その金属に限
定されず、たとえばＡｌとＳｉ層、Ｔａ層、Ｔｉ層、Ｃ
ｕ層、あるいはＰｄ層等の他の金属、またはＴａＮ、Ｔ
ｉＮ等の窒化物であってもよく、さらにはそれらの積層
体であってもよいことはいうまでもない。この場合、ゲ
ート配線の側壁部は陽極化成によりこれら金属の酸化物
となる。
【００１７】また、このようなゲート配線１２とは別個
の配線層であるＩＴＯドレイン１４が図中ｙ方向に延在
して走行されｘ方向に並設されて形成されている。
【００１８】このＩＴＯドレイン１４は、透明からなる
ＩＴＯ膜から構成され、前記ゲート配線１２に跨って形
成されたものとなっている。この結果、ＩＴＯドレイン
１４は、ゲート配線１２の最上層であるＣｒ層１２ｅと
電気的に接続され、Ａｌ層１２ａに対しては、上述した
アルミナ化成膜１８によって絶縁された状態になってい
る。
【００１９】そして、このようなゲート配線１２、ＩＴ
Ｏドレイン１４に囲まれる矩形領域内の前記ガラス基板
１０面には、画素電極となるＩＴＯ電極１６が形成さ
れ、このＩＴＯ電極１６の一部１６Ａは、図中上側のゲ
ート配線１２にまで延在され、このゲート配線１２に跨
って形成されている。この場合においても、ＩＴＯ電極
１６の一部１６Ａは、ゲート配線１２の最上層であるＣ
ｒ層１２ｅと電気的に接続され、Ａｌ層１２ａに対して
は絶縁された状態になっている。
【００２０】該ＩＴＯ電極１６の該一部１６Ａは、図中
左側に位置付けられているＩＴＯドレイン１４と平行に
かつ近接されて形成され、これにより、前記ＩＴＯドレ
イン１４とＩＴＯ電極１６の一部１６Ａとの間のゲート
配線１２に薄膜トランジスタ（ＴＦＴ）を内蔵する構成
となる。
【００２１】すなわち、ＩＴＯドレイン１４をドレイ
ン、ＩＴＯ電極１６の一部１６ＡをソースとするＴＦＴ
であり、それらの間に存在するａ−Ｓｉ層１２ｃに、Ｓ
ｉＮ膜１２ｂを介したＡｌ層１２ａへの電圧印加によっ
て、該ａ−Ｓｉ層１２ｃにチャネル層が形成されるため
前記ドレイン、ソースが互いに導通するようになってい
る。
【００２２】また、ＩＴＯ電極１６の他の一部１６Ｂに
おいては図中下側のゲート配線１２にまで延在され、該
ゲート配線１２の比較的幅広に形成された領域１２Ａに
比較的広い面積で重畳されるようにして形成されてい
る。この重畳領域は、ＩＴＯ電極１６の前記一部１６Ｂ
とゲート配線１２のＡｌ層１２ａとの間に保持容量を構
成するようになっている。
【００２３】製造方法 以下、上述した構成からなる液晶表示基板の製造方法の
一実施例について図３等を用いて説明する。
【００２４】 工程１．（図中、ステップ１、ステップ２） ガラス基板１０を用意し、このガラス基板１０の液晶に
当接する側の面の全域にＡｌ層１２ａを１２０ｎｍの厚
さに、ＳｉＮ膜１２ｂを４００ｎｍの厚さに、ａ−Ｓｉ
層１２ｃを２３０ｎｍの厚さに順次形成する。その後該
ａ−Ｓｉ膜１２ｃの表面に高濃度のｎ型不純物をドーピ
ングしてｎ（＋）層１２ｄを形成する。
【００２５】その後、さらにＣｒ層１２ｅを順次形成す
る。この際における各層の形成は、たとえば真空容器内
においてその真空を破らずに連続成膜することができる
ようになる。
【００２６】工程２．（ステップ３） 工程１．で形成した積層体をフォトエッチングで選択除
去し、ゲート配線１２を図１に示したパターンで形成す
る。
【００２７】工程３．（ステップ４） 各ゲート配線１２を共通に接続する個所に局部的にレー
ザ光線を照射することにより、該個所におけるＣｒ層１
２ｅ、ｎ（＋）層１２ｄ、ａ−Ｓｉ層１２ｃ、ＳｉＮ膜
１２ｂを除去し、最下層のＡｌ層１２ａを露呈させる。
【００２８】図４は、ガラス基板１０の全域にわたって
ゲート配線１２を形成した場合の平面図を示すものであ
り、それぞれのゲート配線１２は後に除去される配線層
１２Ｘを介して共通接続され、さらに、表示の有効領域
外において最下層のＡｌ層１２ａを露呈させた個所が示
されている。
【００２９】なお、図６は、Ａｌ層１２ａが露呈された
ゲート配線１２の断面を示す図である。なお、該Ａｌ層
の露呈はレーザ処理でなく、通常のフォトエッチングで
加工してもよいことはいうまでもない。
【００３０】工程４．（ステップ５） 露呈されたＡｌ層１２ａ面を一方の電極として前記積層
体の側壁面に露呈されているＡｌ層１２ａ面にたとえば
陽極化成を用いてアルミナ化成膜１８を形成して絶縁化
を図る。
【００３１】図５は、この陽極化成を行うことにより前
記アルミナ化成膜を形成する方法を示した説明図であ
る。同図において、陽極酸化液３０が充填された容器３
１があり、この容器３１内の陽極酸化液３０に上述の工
程まで加工されたガラス基板１０と白金電極３２を対向
させて浸漬させ、この白金電極３２をマイナス側に前記
ガラス基板１０面のＡｌ層１２ａをプラス側にしてそれ
らの間に電圧を印加させるようにしている。
【００３２】これによって、陽極酸化液３０に接触する
Ａｌ層１２ａの表面、すなわち、積層体であるゲート配
線１２の側壁面に露呈されているＡｌ層１２ａ面にアル
ミナ化成膜１８が形成されることになる。
【００３３】この場合、仮に、前記ゲート配線１２の該
側壁面を除く上表面にいわゆるフレーク欠陥跡が生じて
Ａｌ層１２ａが露呈していた場合、この露呈部分にもＡ
ｌ化成膜が形成されて該フレーク欠陥跡を同時に修復し
てしまうという効果を奏するようになる。
【００３４】工程５．（ステップ６） このように表面加工されたガラス基板１０の主表面の全
域にＩＴＯ膜を形成する。
【００３５】工程６．（ステップ７） 前記ＩＴＯ膜をフォトエッチングで選択除去し、ＩＴＯ
ドレイン１４を図１に示したパターンで形成する。
【００３６】この際、ゲート配線１２の表面に形成され
ているＣｒ層１２ｅ、ｎ（＋）層１２ｄをも同一のマス
クを用いてエッチングする。これにより、コンタクト層
である前記Ｃｒ層１２ｅ、ｎ（＋）層１２ｄはゲート配
線１２とＩＴＯドレイン１４との交差部のみ形成される
ことになり、コンタクト層としての機能を有するように
なる。
【００３７】工程７．（ステップ８） 電気検査を行うことにより、ゲート配線１２、ＩＴＯド
レイン１４、ＴＦＴ等が正常に動作するか否かをチェッ
クする。
【００３８】工程８．（ステップ９） 正常に動作することが確認された場合は、これまでの製
造が完了したものと判断する。
【００３９】工程９．（ステップ１０） このように形成されたガラス基板１０（上板基板）に、
予め用意されているもう一方のガラス基板、すなわち、
共通電極が形成されているガラス基板（下板基板）をシ
ール剤を介して互いに対向配置させる。そして、このよ
うに対向配置された各ガラス基板の間に液晶を充填す
る。
【００４０】工程１０．（ステップ１１） ゲート配線端子だしを行って完了する。すなわち、図１
におけるゲート端子は、この段階で、ガラス基板１０側
から、Ａｌ層１２ａ、ＳｉＮ膜１２ｂ、ａ−Ｓｉ層１２
ｃで構成されている。下板基板をマスクにして、ＳｉＮ
膜１２ｂとａ−Ｓｉ層１２ｃを除去し、Ａｌ層１２ａか
らなるゲート端子を得るものである。なお、この工程は
先程と同様にレーザ加工で行ってもよいことはいうまで
もない。
【００４１】また、図７は、このようにして組み立てら
れた液晶表示基板の断面を示す図である。
【００４２】このように構成した実施例１．による液晶
表示基板によれば、ガラス基板１０側から順次、Ａｌ層
１２ａ、ＳｉＮ膜１２ｂ、ａ−Ｓｉ層１２ｃ、およびコ
ンタクト層（ｎ（＋）層１２ｄ、Ｃｒ層１２ｅ）の積層
構造を形成し、これを一マスクによるエッチングにより
ゲート配線１２を形成することによって、このゲート配
線１２ｆ同時にＴＦＴを内蔵させた構成にすることがで
きるようになる。
【００４３】このことから、工数を極めて低減させた状
態でこのような構造を得ることができるようになる。
【００４４】そして、その後に、ＩＴＯドレイン１４、
ＩＴＯ画素１６を図１に示したパターンで同時に形成
し、さらに同一のマスクでゲート配線１２の最上層であ
るＣｒ層１２ｅ、さらにその下層であるｎ（＋）層１２
ｄをエッチングすることにより、前記ＴＦＴのドレイン
およびソースを形成することができる。
【００４５】さて、図７に示すように、ＴＦＴ基板表面
には、ここでは図示しない液晶配向のための厚さ１００
ｎｍ程度の配向膜が存在するが、通常、ドレイン配線の
膜厚の１倍ないし２倍に相当する、４００ｎｍないし１
０００ｎｍ厚さのＳｉＮ膜からなる最終保護膜を省略し
ている。これは、ドレイン線をＩＴＯ単独材料としたた
め、寿命中におけるドレイン配線の電蝕の心配がなく、
また、ゲート配線を絶縁体で被覆しているので、ゲート
配線の電蝕もないためである。なお、ゲート配線は上板
基板（ＴＦＴ基板でないほう）側の共通電極に対し、使
用中は常時ＤＣ−２０Ｖ程度印加されるので、必ず、絶
縁膜を被覆し、液晶材料へのＤＣ印加を軽減し、液晶の
分解によるシミの発生を防止しなければならない。すな
わち、ゲート配線を絶縁膜で被覆し、ドレイン配線と画
素電極をＩＴＯ単独材料としたＴＦＴ基板では、配線保
護のための最終保護膜を省略できることが判った。
【００４６】〔実施例２．〕実施例１．に示した積層体
からなるゲート配線１２はその最下層が、たとえばＡｌ
層１２ａからなるゲートであり、その側壁面を酸化処理
してＩＴＯドレイン１４との間での絶縁を図ったものと
なっている。しかし、このような絶縁構造に限らず図８
および図９に示すような構造にしてもよいことはいうま
でもない。
【００４７】構造 図８は平面図、図９は図８のＡ−Ａ’線における断面図
である。
【００４８】図８および図９に示すように、ガラス基板
１０の主表面において、ゲート配線１２の形成領域以外
の他の領域の全域にわたってアルミナ化成膜１８が形成
されており、このアルミナ化成膜１８は該ゲート配線１
２の最下層におけるＡｌ層１２ａと同一工程で形成され
たＡｌ層を酸化処理することによって形成されたものと
なっている。
【００４９】なお、このようにガラス基板１０面のほぼ
全域にわたって形成されたアルミナ化成膜１８は透明か
らなる材料であるため、液晶表示においては全く支障の
ないものとなる。
【００５０】製造方法 以下、上述した構成からなる液晶表示基板の製造方法の
一実施例について図１０等を用いて説明する。
【００５１】工程１．（ステップ１、ステップ２） ガラス基板１０を用意し、このガラス基板１０の液晶に
当接する側の面の全域にＡｌ層１２ａを１２０ｎｍの厚
さに、ＳｉＮ膜１２ｂを４００ｎｍの厚さに、ａ−Ｓｉ
層１２ｃを２３０ｎｍの厚さに順次形成する。その後該
ａ−Ｓｉ層１２ｃの表面にｎ型不純物をドーピングしｎ
（＋）層１２ｄを形成する。その後さらにＣｒ層１２ｅ
を順次形成する。この際における各層の形成は、たとえ
ば真空容器内においてその真空を破らずに連続成膜する
ことができるようになる。
【００５２】工程２．（ステップ３） 工程１．で形成した積層体を一マスクによるフォトエッ
チングで選択除去し、ゲート配線１２を図８に示したパ
ターンで形成する。この場合、フォトエッチングによる
選択除去は、Ｃｒ層１２ｅから始まってＳｉＮ膜１２ｂ
までとし、最下層のＡｌ層１２ａはそのまま残存させる
ようにする。すなわち、ゲート配線１２の形成領域はも
ちろんのことそれ以外の他の領域においてＡｌ層１２ａ
が全域にわたって形成されている状態となっている。
【００５３】ここで、図１２は、前記ゲート配線１２を
その幅方向に断面を行った断面図である。
【００５４】工程３．（ステップ４） 上述した工程までの処理がなされたガラス基板１０は、
図１１に示すように、その全域にわたってＡｌ層１２ａ
が露呈され、この露呈されたＡｌ層１２ａを電極として
陽極化成を行う。
【００５５】この陽極化成を行う方法は、図５において
示したと同様の方法を用いて行う。
【００５６】そして、その後の工程であるステップ５な
いしステップ１０は、実施例１．に示したと同様の工程
を経て完成される。
【００５７】ここで、完成された液晶表示基板の断面図
を図１３に示している。
【００５８】この実施例においても、一マスクによる選
択エッチングによりゲート配線１２を形成することによ
って、このゲート配線１２は同時にＴＦＴを内蔵させた
構成にすることができるようになる。
【００５９】〔実施例３．〕上述した各実施例は、それ
らいずれにおいても、ＩＴＯドレイン１４とゲート配線
１２との電気的短絡を回避するため、陽極化成によるア
ルミナ化成膜を形成したものとなっている。しかし、こ
れに限定されず、たとえば、図１４および図１５に示す
ように、有機絶縁剤を用いて同様の効果を図るようにし
てもよいことはいうまでもない。
【００６０】構造 図１４は平面図、図１５は図１４のＡ−Ａ’における断
面図である。図１５に示すように、Ａｌ層１２ａ、Ｓｉ
Ｎ膜１２ｂ、ａ−Ｓｉ層１２ｃ、ｎ（＋）層１２ｄ、Ｃ
ｒ層１２ｅの積層体からなるゲート配線１２の両脇に相
当する側壁面を被って、ガラス基板１０面との間に有機
絶縁剤からなる有機端面保護膜４０が形成されている。
【００６１】ＩＴＯドレイン１４は、該有機端面保護膜
４０と当接し、かつゲート配線１２をその最上層に形成
されているＣｒ層１２ｅと電気的に接触した状態で跨っ
て形成されている。
【００６２】このため、ゲート配線１２のＡｌ層１２ａ
とＩＴＯドレイン１４は、前記有機端面保護膜４０によ
って互いに絶縁された構成となっている。
【００６３】製造方法 上述した構成からなる液晶表示基板の製造方法の一実施
例を図１６等を用いて説明する。
【００６４】図１６において、ステップ３までは、上記
実施例１．におけるステップ３までの工程と同様であ
る。その際のゲート配線１２の断面は図１７に示すよう
に構成されている。なお、本方式の場合、ゲート配線の
陽極化成を行わないので、前述のＡｌ、Ｔａ、Ｔｉ等の
金属に限らず、Ｃｒ、ＩＴＯ等の材料をゲート金属に用
いることができるのはいうまでもない。以下の工程を説
明する。
【００６５】工程１．（ステップ４） ガラス基板１０面に有機絶縁剤を塗布する。この場合に
おける有機絶縁剤は、図１８に示すように、ガラス基板
１０の表面およびゲート配線１２の上面はもちろんのこ
と、その両脇の側壁面においても表面張力によって塗布
されるようになる。
【００６６】工程２．（ステップ５） ポストベークを行うことにより、前記有機絶縁剤を硬化
させ、有機端面保護膜４０を形成する。この際のゲート
配線１２の断面は図１８に示す通りである。
【００６７】工程３．（ステップ６） エッチバックを行うことにより、ガラス基板１０および
ゲート配線１２の上面に形成されている有機絶縁剤を除
去し、該ゲート配線１２の最上層であるＣｒ層１２ｅを
露呈させる。この場合、ゲート配線１２の側壁面に形成
されている有機絶縁剤をも同時に除去されるが、膜厚が
充分厚いため該側壁面を被った状態で残存されることに
なる。
【００６８】この際のゲート配線１２の断面は図１９に
示す通りである。
【００６９】その後、ＩＴＯ膜を形成してＩＴＯドレイ
ン１４を形成する以降の工程は、実施例１．に示したと
同様である。
【００７０】このようにして構成された液晶表示基板の
断面図は図２０に示すようになる。
【００７１】〔実施例４．〕また、本発明は、上述の実
施例１．に示した技術と実施例３．に示した技術を併用
することによって、ＩＴＯドレイン１４とゲート配線１
２との電気的短絡をさらに信頼性よく回避できるように
構成するようにしてもよいことはいうまでもない。
【００７２】構造 図２１は平面図、図２２は図２１のＡ−Ａ’における断
面図である。図２２において、ゲート配線１２の最下層
にあるＡｌ層１２ａの側壁面にはアルミナ化成膜１８が
形成されているとともに、このアルミナ化成膜１８をも
被って、該ゲート配線１２の側壁面には有機端面保護膜
４０が形成されている。
【００７３】製造方法 上述した構成の製造方法の一実施例を図２３に示す。
【００７４】この図２３に示す工程図のうち、ステップ
３およびステップ４は実施例１．に示したと同様の工程
でアルミナ化成膜１８を形成し、その後において、ステ
ップ５ないしステップ８を経ることにより実施例３と同
様に有機端面保護膜４０を形成している。
【００７５】この場合の有機端面保護膜４０の形成は実
施例３と全く同様に行ってもよいが、この実施例では、
有機絶縁剤のベークをその塗布後のプリベーク（ステッ
プ６）とエッチバック後のポストベーク（ステップ８）
とに分けている。
【００７６】なお、図２４はステップ３、図２５はステ
ップ６、図２６はステップ７、図２７はステップ１４に
それぞれ対応づけられている。
【００７７】〔実施例５．〕また、上述した実施例で
は、それらのいずれにおいても、いわゆるパッシベーシ
ョン膜と称される保護膜を形成していない構成としたも
のであるが、これに限定されず、たとえば、図２８およ
び図２９に示すように該保護膜を形成するようにしても
よい。
【００７８】構造 図２８は平面図、図２９は図２８のＡ−Ａ’における断
面図である。
【００７９】図２８において、ゲート配線１２、ＩＴＯ
ドレイン１４、ＩＴＯ画素１６が形成されたガラス基板
１０の表面に該保護膜である有機ＰＡＳ５０が形成され
ている。
【００８０】製造方法 図３０に示すように、上述した実施例５．とほぼ同様の
工程を経て形成され、ＩＴＯドレイン１４の形成の後に
おいて、有機絶縁剤を塗布方法により形成した後（ステ
ップ１２）、ポストベークを行って硬化する（ステップ
１３）ことにより、有機ＰＡＳ５０を形成する。
【００８１】このようにして構成された液晶表示基板の
断面図を図３１に示す。
【００８２】なお、有機ＰＡＳ５０は窒化シリコン膜等
の無機膜でもよいことはいうまでもない。
【００８３】〔実施例６．〕また、上述の実施例５に示
した技術は、ゲート配線１２におけるゲート端子はその
最下層のＡｌ層１２ａを有機ＰＡＳ５０から露出させて
形成したものである。しかし、これに限定されず、図３
２および図３３に示すように、該Ａｌ層１２ａに接続さ
せたＩＴＯ膜をゲート端子６０とするようにしてもよい
ことはいうまでもない。
【００８４】構造 図３２は平面図、図３３は図３２のＡ−Ａ’における断
面図である。
【００８５】ゲート配線１４は、図３３に示すように、
ガラス基板１０面側からＡｌ層、Ｔａ層、ＳｉＮ層、ａ
−Ｓｉ層、ｎ（＋）層、Ｃｒ層が順次形成された積層体
からなり、特に、Ａｌ層の表面にＴａ層を形成したもの
となっている。
【００８６】そして、図３２に示すように、ゲート配線
１４のゲート端子の取り出し部分において、前記Ａｌ層
を下層としたＴａ層が露呈され、このＴａ層に接続され
てＩＴＯからなるゲート端子６０が形成されている。
【００８７】ここで、前記Ｔａ層はＡｌ層とＩＴＯとの
接続を良好にする介在層となるものである。
【００８８】そして、有機ＰＡＳ５０はＩＴＯからなる
ゲート端子６０とゲート配線１２との接続部をも被って
形成されている。
【００８９】製造方法 実施例５．の製造方法と基本的に異なる部分は、図３４
に示すように、まず、ガラス基板１０面に順次、Ａｌ
層、Ｔａ層、ＳｉＮ層、ａ−Ｓｉ層、Ｃｒ層を形成し
（ステップ２）、この積層体を選択エッチングすること
によりゲート配線１２を形成する（ステップ３）。
【００９０】そして、このようにして形成されたゲート
配線１２の側壁面に露呈されているＡｌ層とＴａ層を陽
極化成によって酸化する（ステップ５）。その後、レー
ザ加工によるゲート端子出しによって（ステップ１
０）、前記ゲート配線１４のＣｒ層、ａ−Ｓｉ層、Ｓｉ
Ｎ層をそれぞれ順次エッチングし、これによりＴａ層を
露呈させる。
【００９１】そして、ＩＴＯ膜を形成した後、適当に選
択エッチングすることによりＩＴＯ画素１６と同時にゲ
ート端子６０を形成する（ステップ１２）。
【００９２】そして、液晶組立て後のゲートドレイン端
子出しでは、有機ＰＡＳを基板全域に塗布したので、下
板マスクでゲートとドレインの端子出しを行っている
（ステップ１８）。
【００９３】このようにして構成された液晶表示基板の
断面図を図３５に示す。
【００９４】〔実施例７．〕さらに実施例５．および実
施例６．に示した各有機ＰＡＳ５０は、それぞれ、各Ｉ
ＴＯ画素１６等を含んでガラス基板１０の全域にわたっ
て形成したものであるが、図３６および図３７に示すよ
うに、必要最小限の範囲で形成するようにしてもよいこ
とはいうまでもない。
【００９５】構造 図３６は平面図、図３７は図３６のＡ−Ａ’における断
面図である。
【００９６】図３６において、有機ＰＡＳ５０は一画素
毎に少なくともＩＴＯ画素１６の形成領域を回避して形
成され、ゲート配線１２およびＩＴＯドレイン１４を被
って形成されている。
【００９７】そして、この実施例では、特に、このよう
に形成された有機ＰＡＳ５０の下層に位置づけられるＩ
ＴＯドレイン１４の表面にはＡｌ層８０が形成されてい
る。
【００９８】さらに、有機ＰＡＳ５０の形成領域からゲ
ート配線１２の一部が露呈され、この露呈されたゲート
配線１２の最上層であるａ−Ｓｉ層、が前記有機ＰＡＳ
５０をマスクとしてエッチングされ、その下層であるＳ
ｉＮ膜が露呈されているようになっている。
【００９９】このような構成からなる液晶表示基板は、
その有機ＰＡＳ５０下のＩＴＯドレイン１４、およびＩ
ＴＯ画素の一部にＡｌ層が形成された構成となる。この
ことは、ＩＴＯドレイン１４およびＩＴＯ画素の抵抗値
が減少することになって、比較的抵抗の大きな材料であ
るＩＴＯに原因する輝度ムラ不良を解消することができ
るという効果を奏する。
【０１００】製造方法 このように構成された液晶表示基板の製造は、図３８に
示すように、実施例６．の場合と比較して次のような部
分が異なっている。
【０１０１】ガラス基板１０の全面にわたってＩＴＯ膜
を形成した際に、さらに該ＩＴＯ膜の全域にわたってＡ
ｌ膜を形成（ステップ１０）し、このＡｌ膜とともに前
記ＩＴＯ膜をＩＴＯドレイン１４のパターンに従って選
択エッチングをする（ステップ１１）。この場合、ＩＴ
Ｏドレイン１４下のゲート配線１２以外のゲート配線１
２の最上層であるＣｒ層、ｎ（＋）層をもともにエッチ
ングされることは同様である。
【０１０２】そして、このように加工されたガラス基板
１０の全域にわたって有機絶縁剤を塗布およびポストベ
ークした後（ステップ１２、１３）、該有機絶縁剤をレ
ーザ加工によって図３６に示すパターンどおりに選択エ
ッチングをし有機ＰＡＳ５０を形成する。なお、該有機
絶縁剤のレーザ加工は通常のフォトプロセス加工でもよ
いことはいうまでもない。さらに、この有機ＰＡＳ５０
をマスクとして、この有機ＰＡＳ５０から露呈された、
ＩＴＯドレイン１４の表面のＡｌ層８０、およびゲート
配線１２の表面のａ−Ｓｉ層をエッチングする（ステッ
プ１４）。ここで、ａ−Ｓｉ層をエッチングすることに
より、ゲート配線上に延在するａ−Ｓｉの一部を除去す
るので浮遊トランジスタ要素が消滅し、表示品質が向上
するものである。
【０１０３】〔実施例８．〕この実施例では、図４０に
示すように、有機ＰＡＳ５０は、ＩＴＯドレイン１４の
表面、およびＩＴＯ画素１６の中央部を除く周辺部の表
面にのみ形成した構造となっている。
【０１０４】そして、図４０のＡ−Ａ’における断面図
である図４１に示すように、ＩＴＯドレイン１４のＩＴ
Ｏ端子は、レーザ加工による有機ＰＡＳ５０、Ａｌ層の
エッチングによってＩＴＯ膜が露呈されている。
【０１０５】〔実施例９．〕図４２は、ゲート配線１２
に沿った断面図を示すものであり、そのゲート端子とし
てＩＴＯ層を用いる場合に、該ゲート配線１２のＡｌ層
１２ａとの接続を安定になるため、該Ａｌ層１２ａの表
面に界面金属層１２ｆを設けているものである。この界
面金属層１２ｆとしては、たとえばＴａ、Ｗ、Ｃｒ、Ｍ
ｏ等の金属が選定される。ただし、Ｗ、Ｃｒ、Ｍｏ材料
を用いる場合は、これらの金属が陽極化成できないの
で、ゲート配線側壁の絶縁化は有機絶縁体の被覆で可能
となる。
【０１０６】さて、以上述べた実施例のＴＦＴ構造はゲ
ートの上にゲート絶縁膜とａ−Ｓｉ膜を積層するいわゆ
る逆スタガー構造の中でも、ａ−Ｓｉ膜に連続してホス
フィンをドープしたｎ（高濃度）−ａＳｉ膜を形成する
チャンネルエッチ型に関するものであった。
【０１０７】しかし、本発明は逆スタガー構造であれば
チャンネルエッチ型に限るものではなく、いわゆるチャ
ンネル保護型であってもよいことはいうまでもない。
【０１０８】〔実施例１０．〕実施例１．に示したチャ
ンネルエッチ型ＴＦＴをチォンネル保護型ＴＦＴに変更
するものである。
【０１０９】構造 図４３は平面図、図４４は図４３のＡ−Ａ’線における
断面図である。図４３、図４４に示すように、Ａｌ層１
２ａ、ＳｉＮ膜１２ｂ、ａ−Ｓｉ層１２Ｃ、およびＳｉ
Ｎ膜１２ｆの積層体からなるゲート配線１２の両脇に相
当するゲート金属の側壁面が陽極化成法により絶縁化さ
れている。
【０１１０】ＳｉＮ膜１２ｆはチャンネル保護膜であ
り、ドレインおよびソースが交差する個所のみコンタク
トホールが開けられており、該チャンネル保護膜の下層
のａ−ＳＩ膜とドレインおよびソースがコンタクトされ
る構成である。
【０１１１】したがって、図４４にコンタクトホールに
あたるので、該チャンネル保護膜は図示されていない。
【０１１２】製造方法 上述した構成からなる液晶表示基板の製造方法の一実施
例を図４５等を用いて説明する。
【０１１３】図４５において、ステップ２の連続成膜
は、ゲート金属、ゲート絶縁膜、ａ−Ｓｉ膜、およびチ
ャンネル保護膜としてＳｉＮ膜が形成される。この方式
は、ｎ（高濃度）−ａＳｉ膜とａ−Ｓｉ膜の選択エッチ
ング工程がないので、該ａ−Ｓｉ膜を５０ｍｍと薄くす
ることができる利点がある。
【０１１４】ステップ３からステップ５までのゲート金
属の端面の絶縁化は実施例１．と同じであり、図４６を
得る。
【０１１５】次いで、ステップ５において、チャンネル
保護膜の一部にコンタクトホールを通常のホトリソ法に
より形成する。次いで、露出したａ−Ｓｉ膜にホスフィ
ン（ＰＨ3）をイオン打ち込みし、コンタクトホール部
のａ−Ｓｉをｎ型に変更する。なお、この工程はｎ（高
濃度）−ａＳｉを成膜、加工してもよいことはいうまで
もない。以下のステップ８以降は実施例１と同様であ
る。
【０１１６】このようにして構成された液晶表示基板の
断面図を図４７に示す。
【０１１７】〔実施例１１．〕以上、述べた実施例はシ
リコン膜としてａ−Ｓｉを用いたものであったが、これ
らは全てポリシリコン膜（ｐ−Ｓｉ）を用いてもよいこ
とは自明である。ここでは、その一例として、実施例１
０において、ａ−Ｓｉの代わりにｐ−Ｓｉを用いてい
る。
【０１１８】構造 図４８は平面図、図４９は図４８のＡ−Ａ’線における
断面図である。図４８、図４９に示すように、その構造
は実施例１０．とほぼ同じであるが使用するシリコン膜
がアモルファスでなくポリがあることが異なっている。
【０１１９】製造方法 図５０等に示すように、上述した実施例１０．とほぼ同
様であるが、ステップ４において、ゲート線上のａ−Ｓ
ｉ膜に紫外線レーザを照射して結晶化させる。このた
め、ステップ５の陽極化成のための端子出しが完了した
時点での断面は図５１に示すように、基板側からＡｌ：
１２０ｍｍ、ＳｉＮ：４００ｍｍ、ｐ−Ｓｉ：５０ｍ
ｍ、ＳｉＮ：２００ｍｍとなる。
【０１２０】このようにして構成された液晶表示基板の
断面図を図５２に示す。なお、本実施例はチャンネル保
護型ＴＦＴで示したが、チャンネルエッチ型ＴＦＴでも
よいことはいうまでもない。
【０１２１】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板によれば、製造工数を大幅に
低減させることができるようになる。
【図面の簡単な説明】
【図１】 本発明による液晶表示基板の一実施例を示す
平面図である。
【図２】 図１のＡ−Ａ’における断面図である。
【図３】 本発明による液晶表示基板の製造方法の一実
施例を示す工程図である。
【図４】 本発明による液晶表示基板の製造方法におけ
る陽極化成前の液晶表示基板の一実施例を示す平面図で
ある。
【図５】 本発明による液晶表示基板の製造方法におけ
る陽極化成方法の一実施例を示す説明図である。
【図６】 本発明による液晶表示基板の製造方法の一工
程における基板断面図である。
【図７】 本発明による液晶表示基板の製造方法におけ
る完成時の基板断面図である。
【図８】 本発明による液晶表示基板の他の実施例を示
す平面図である。
【図９】 図８のＡ−Ａ’における断面図である。
【図１０】 本発明による液晶表示基板の製造方法の他
の実施例を示す工程図である。
【図１１】 本発明による液晶表示基板の製造方法にお
ける陽極化成前の液晶表示基板の他の実施例を示す平面
図である。
【図１２】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図１３】 本発明による液晶表示基板の製造方法にお
ける完成時の基板断面図である。
【図１４】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図１５】 図１４のＡ−Ａ’における断面図である。
【図１６】 本発明による液晶表示基板の製造方法の他
の実施例を示す工程図である。
【図１７】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図１８】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図１９】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図２０】 本発明による液晶表示基板の製造方法にお
ける完成時の基板断面図である。
【図２１】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図２２】 図２１のＡ−Ａ’における断面図である。
【図２３】 本発明による液晶表示基板の製造方法の他
の実施例を示す工程図である。
【図２４】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図２５】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図２６】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図２７】 本発明による液晶表示基板の製造方法にお
ける完成時の基板断面図である。
【図２８】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図２９】 図２８のＡ−Ａ’における断面図である。
【図３０】 本発明による液晶表示基板の製造方法の他
の実施例を示す工程図である。
【図３１】 本発明による液晶表示基板の製造方法にお
ける完成時の基板断面図である。
【図３２】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図３３】 図３２のＡ−Ａ’における断面図である。
【図３４】 本発明による液晶表示基板の製造方法の他
の実施例を示す工程図である。
【図３５】 本発明による液晶表示基板の製造方法にお
ける完成時の基板断面図である。
【図３６】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図３７】 図３６のＡ−Ａ’における断面図である。
【図３８】 本発明による液晶表示基板の製造方法の他
の実施例を示す工程図である。
【図３９】 本発明による液晶表示基板の製造方法の一
工程における基板断面図である。
【図４０】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図４１】 図４０のＡ−Ａ’における断面図である。
【図４２】 本発明による液晶表示基板の他の実施例を
示す断面図である。
【図４３】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図４４】 図４３のＡ−Ａ’における断面図である。
【図４５】 図４３に示した液晶表示基板の製造方法の
一実施例を示した工程図である。
【図４６】 図４５に示す工程中の一工程における液晶
表示基板の構成を示す図である。
【図４７】 図４５に示す工程中の一工程における液晶
表示基板の構成を示す図である。
【図４８】 本発明による液晶表示基板の他の実施例を
示す平面図である。
【図４９】 図４８のＡ−Ａ’における断面図である。
【図５０】 図４８に示した液晶表示基板の製造方法の
一実施例を示した工程図である。
【図５１】 図５０に示す工程中の一工程における液晶
表示基板の構成を示す図である。
【図５２】 図５０に示す工程中の一工程における液晶
表示基板の構成を示す図である。
【符号の説明】
１０ ガラス基板 １２ ゲート配線 １４ ＩＴＯドレイン １６ ＩＴＯ画素 １８ アルミナ化成膜 ４０ 有機端面保護膜 ５０ 有機ＰＡＳ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 箭内 雅弘 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 松田 正昭 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 堀井 寿一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 橋本 雄一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 香西 甲矢夫 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 鈴木 堅吉 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 高畠 勝 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 磯田 高志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 画素電極に電圧を印加する際に、ＴＦＴ
    のゲート電極に電圧を印加することによってそのドレイ
    ン、ソースを介してなされる液晶表示基板において、前
    記ゲート電極およびこのゲート電極に接続される配線層
    は、ゲート層および少なくともゲート絶縁膜と、Ｓｉ膜
    の２層を含む順次積層体からなり、この積層体は一マス
    クによるエッチングによって構成されていることを特徴
    とする液晶表示基板。
  2. 【請求項２】 請求項１記載の積層体からなるゲート電
    極およびこのゲート電極に接続される配線層はその側壁
    面におけるゲート層面が絶縁化されていることを特徴と
    する液晶表示基板。
  3. 【請求項３】 請求項２記載の液晶表示基板において、
    ゲート層面の絶縁化は該ゲート金属の陽極化成によって
    なされていることを特徴とする液晶表示基板。
  4. 【請求項４】 請求項３記載の液晶表示基板において、
    ゲート電極に接続される配線層の表面の一部にゲート金
    属層を露呈させる穴をレーザ加工により形成し、このゲ
    ート金属層の露呈部を陽極化成の際の電極としたことを
    特徴とする液晶表示基板の製造方法。
  5. 【請求項５】請求項２記載の液晶表示基板において、上
    記ゲート金属が少なくともＡｌ、Ｔａ、Ｔｉ等の金属ま
    たは合金の単層または積層体からなることを特徴とする
    液晶表示基板。
  6. 【請求項６】請求項２記載の液晶表示基板において、ゲ
    ート層面の絶縁化が該ゲート金属の側壁部に設けた有機
    絶縁体によりなされていることを特徴とする液晶表示基
    板。
  7. 【請求項７】 画素電極に電圧を印加する際に、ＴＦＴ
    のゲート電極に電圧を印加することによってそのドレイ
    ン、ソースを介してなされる液晶表示基板において、前
    記ゲート電極およびこのゲート電極に接続される配線層
    は、ゲート層および少なくともゲート絶縁膜と、Ｓｉ膜
    の２層を含む順次積層体をゲート絶縁膜まで一マスクに
    よるエッチングによってパターン化させ、このパターン
    から露呈されるゲート層を絶縁化して構成されているこ
    とを特徴とする液晶表示基板。
  8. 【請求項８】 請求項７記載の液晶表示基板において、
    該パターンから露呈されるゲート層の絶縁化を陽極化成
    によってなされていることを特徴とする液晶表示基板。
  9. 【請求項９】 請求項８記載の液晶表示基板において、
    ゲート層の陽極化成はその上層に順次形成された少なく
    ともゲート絶縁膜と、Ｓｉ膜を含む順次積層体をマスク
    とし、このマスクから露呈されたゲート層を電極として
    行うことを特徴とする液晶表示基板の製造方法。
  10. 【請求項１０】 請求項１または７記載の液晶表示基板
    において、最終保護膜、または液晶表示素子においてＴ
    ＦＴ基板と対をなす他方の基板をマスクとして、ゲート
    配線上のＳｉ層および絶縁層を除去し、ゲート配線端子
    部のコンタクト部を形成する液晶表示基板の製造方法。
  11. 【請求項１１】 請求項１あるいは７記載の液晶表示基
    板において、ＴＦＴのドレインに接続される配線層が画
    素電極と同材料かつ同工程で形成されていることを特徴
    とする液晶表示基板。
  12. 【請求項１２】 請求項１１記載の液晶表示基板におい
    て、少なくとも画素電極の中央部を除く領域にソースド
    レイン配線と同一形状の導電層と画素電極の中央部と端
    子部を除く領域に保護膜の積層体が形成されていること
    を特徴とする液晶表示基板。
  13. 【請求項１３】 液晶表示素子の画面有効部に損するゲ
    ート配線が絶縁膜で被覆されており、かつ、ドレイン配
    線と画素電極がＩＴＯ材料単独で構成される液晶表示基
    板において、ゲート線およびドレイン線を同時に保護す
    る目的をもって、厚さ２００ｎｍ以上の保護膜を有さな
    いことを特徴とする液晶表示基板。
JP3337093A 1993-02-23 1993-02-23 液晶表示基板とその製造方法 Pending JPH06250211A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3337093A JPH06250211A (ja) 1993-02-23 1993-02-23 液晶表示基板とその製造方法
US08/193,868 US5555112A (en) 1993-02-23 1994-02-09 Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor
KR1019940003098A KR940020162A (ko) 1993-02-23 1994-02-22 액정표시기판과 그 제조방법
DE69408000T DE69408000T2 (de) 1993-02-23 1994-02-23 Flüssigkristall-Anzeigevorrichtungen mit aus Metalloxid und Halbleitermaterial bestehenden Mehrschicht-Gatebusleitungen
EP94102716A EP0613038B1 (en) 1993-02-23 1994-02-23 Liquid crystal display devices having a multi-layer gate busline composed of metal oxide and semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3337093A JPH06250211A (ja) 1993-02-23 1993-02-23 液晶表示基板とその製造方法

Publications (1)

Publication Number Publication Date
JPH06250211A true JPH06250211A (ja) 1994-09-09

Family

ID=12384702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3337093A Pending JPH06250211A (ja) 1993-02-23 1993-02-23 液晶表示基板とその製造方法

Country Status (5)

Country Link
US (1) US5555112A (ja)
EP (1) EP0613038B1 (ja)
JP (1) JPH06250211A (ja)
KR (1) KR940020162A (ja)
DE (1) DE69408000T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031651A (ja) * 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2008060324A (ja) * 2006-08-31 2008-03-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
US7709844B2 (en) 1998-07-16 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof
US7880380B2 (en) 2003-06-17 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP2012109582A (ja) * 2011-12-20 2012-06-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
KR20120060745A (ko) * 2010-12-01 2012-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2017138354A (ja) * 2016-02-01 2017-08-10 株式会社ジャパンディスプレイ 表示装置、および表示装置の作製方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
TW354380B (en) 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
KR100230595B1 (ko) * 1996-12-28 1999-11-15 김영환 액정 표시 장치 및 그 제조방법
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
JP3654490B2 (ja) * 1998-12-25 2005-06-02 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタマトリクスとその製造方法
US6885110B1 (en) * 1999-09-08 2005-04-26 Matsushita Electric Industrial Co., Ltd. Electrical circuit board and TFT array substrate and liquid crystal display device utilizing the same
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
TW586336B (en) * 2003-06-30 2004-05-01 Ritdisplay Corp Electrode substrate of flat panel display
TWI234124B (en) * 2003-06-30 2005-06-11 Ritdisplay Corp Display panel, electrode panel and electrode substrate thereof
WO2008021269A2 (en) * 2006-08-11 2008-02-21 E. I. Du Pont De Nemours And Company Device chip carriers, modules, and methods of forming thereof
KR101282404B1 (ko) * 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPH028821A (ja) * 1988-06-28 1990-01-12 Sharp Corp アクティブマトリックス基板
JPH02278326A (ja) * 1989-04-19 1990-11-14 Sharp Corp 情報入出力装置
JPH03190141A (ja) * 1989-12-12 1991-08-20 Samsung Electron Devices Co Ltd 平板ディスプレー用薄膜トランジスタ及びその製造方法
GB2244860A (en) * 1990-06-04 1991-12-11 Philips Electronic Associated Fabricating mim type device array and display devices incorporating such arrays
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5245450A (en) * 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709844B2 (en) 1998-07-16 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof
US8917016B2 (en) 2003-06-17 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
US7880380B2 (en) 2003-06-17 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP2005031651A (ja) * 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
US9887241B2 (en) 2003-06-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP2008060324A (ja) * 2006-08-31 2008-03-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
US8293593B2 (en) 2006-08-31 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and method for manufacturing display device
KR20120060745A (ko) * 2010-12-01 2012-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2012178545A (ja) * 2010-12-01 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2017022389A (ja) * 2010-12-01 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP2012109582A (ja) * 2011-12-20 2012-06-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
JP2017138354A (ja) * 2016-02-01 2017-08-10 株式会社ジャパンディスプレイ 表示装置、および表示装置の作製方法

Also Published As

Publication number Publication date
US5555112A (en) 1996-09-10
KR940020162A (ko) 1994-09-15
EP0613038B1 (en) 1998-01-21
DE69408000T2 (de) 1998-06-04
DE69408000D1 (de) 1998-02-26
EP0613038A1 (en) 1994-08-31

Similar Documents

Publication Publication Date Title
JPH06250211A (ja) 液晶表示基板とその製造方法
EP0301571B1 (en) Thin film transistor array
US20030197181A1 (en) Thin film transistor array substrate and manufacturing method thereof
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JP2005292661A (ja) 半透過型液晶表示装置およびその製造方法
JPH11133455A (ja) 液晶表示装置の製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
JP2005292660A (ja) 半透過型液晶表示装置およびその製造方法
JP2002343970A (ja) 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
JPH10282520A (ja) 液晶表示装置
JP2001177097A (ja) 薄膜トランジスタ及びその製造方法
JPS6349914B2 (ja)
JP3094610B2 (ja) 薄膜トランジスタの製造方法
US7561223B2 (en) Device and method for protecting gate terminal and lead
JPS60261174A (ja) マトリツクスアレ−
JPH10170951A (ja) 液晶表示装置の製造方法
JP3114303B2 (ja) 薄膜トランジスタパネル及びその製造方法
KR100655276B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조 방법
JPH1039331A (ja) アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置
JP3599174B2 (ja) 薄膜トランジスタパネル及びその製造方法
JP3982730B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JPH05152327A (ja) 薄膜トランジスタパネルの製造方法
JPH0792488A (ja) 液晶表示基板の製造方法
JP3104356B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JPH06252171A (ja) アクティブマトリクスパネルの製造方法