KR100669688B1 - 박막트랜지스터 및 이를 구비한 평판표시소자 - Google Patents

박막트랜지스터 및 이를 구비한 평판표시소자 Download PDF

Info

Publication number
KR100669688B1
KR100669688B1 KR1020030015357A KR20030015357A KR100669688B1 KR 100669688 B1 KR100669688 B1 KR 100669688B1 KR 1020030015357 A KR1020030015357 A KR 1020030015357A KR 20030015357 A KR20030015357 A KR 20030015357A KR 100669688 B1 KR100669688 B1 KR 100669688B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
thin film
film transistor
aluminum alloy
Prior art date
Application number
KR1020030015357A
Other languages
English (en)
Other versions
KR20040080531A (ko
Inventor
김태성
유경진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030015357A priority Critical patent/KR100669688B1/ko
Priority to US10/767,281 priority patent/US20040183072A1/en
Priority to EP04250862A priority patent/EP1458030A3/en
Priority to JP2004066092A priority patent/JP2004282066A/ja
Priority to CNB2004100287328A priority patent/CN100351691C/zh
Publication of KR20040080531A publication Critical patent/KR20040080531A/ko
Priority to US11/218,496 priority patent/US20060011914A1/en
Application granted granted Critical
Publication of KR100669688B1 publication Critical patent/KR100669688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

본 발명은, 열처리공정이 수행되어도 소스전극과 드레인전극 간의 정상적인 채널형성이 확보되는 박막트랜지스터 및 이를 구비한 평판표시소자를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은:
소스전극, 드레인전극, 게이트전극, 및 반도체층를 구비한 박막트랜지스터로서,
상기 소스전극, 드레인전극, 및 게이트전극 중 적어도 하나는 알루미늄합금층을 구비하고, 상기 알루미늄합금층의 양면에는 티탄층이 형성된 것을 특징으로 하는 박막트랜지스터를 제공한다.

Description

박막트랜지스터 및 이를 구비한 평판표시소자 {Thin film transistor and flat display device comprising it}
도 1 은 박막트랜지스터의 소스전극 또는 드레인전극을 도시하는 단면도이고,
도 2 는 박막트랜지스터 패널의 회로도이고,
도 3 은 박막트랜지스터 패널의 일부를 도시하는 평면도이고,
도 4 는 박막트랜지스터를 구비한 전계발광소자의 단면도이고,
도 5 는 박막트랜지스터를 구비한 액정표시소자의 단면도이고,
도 6 은 종래의 박막트랜지스터의 반도체층을 도시하는 단면도이고,
도 7 은 본 발명에 따른 박막트랜지스터의 반도체층을 도시하는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 제1박막트랜지스터 11: 제1게이트전극
12: 제1소스전극 13: 제1드레인전극
20: 제1도선 30: 제2도선
40: 스토리지 커패시터 50: 제2박막트랜지스터
51: 제2게이트전극 52: 제2소스전극
53: 제2드레인전극 60: 발광부
61: 제1전극 62: 제2전극
70: 제3도선 80: 반도체층
81: 기판 87: 발광층
91: 제1기판 102: 제2기판
130: 소스전극 또는 드레인전극 131: 알루미늄합금층
132, 133: 티탄층 134: 135: 질화티탄층
H: 수평구동회로 V: 수직구동회로
본 발명은 박막트랜지스터 및 이를 구비한 평판표시소자에 관한 것이다. 더 상세하게는 반도체층이 오염되지 않은 박막트랜지스터 및 이를 구비한 평판표시소자에 관한 것이다.
박막트랜지스터는 게이트전극에 인가되는 전압을 제어함으로써 소스전극과 드레인전극을 연결하는 반도체층에 채널을 형성여부를 결정하여 소스전극과 드레인전극을 서로 통전시키거나 절연시키는 소자로서, 주로 능동행렬형(Active Matrix type)형 평판표시소자, 예를 들면 전계발광소자 또는 액정표시소자에 사용되며, 상기 평판표시소자의 각 화소, 또는 각 화소의 적색발광부, 청색발광부, 및 녹색발광부를 독립적으로 발광시키는 기능을 한다.
상기 평판표시소자의 박막트랜지스터 패널에 형성된 박막트랜지스터의 소스 전극과 게이트전극은 도선에 의하여 평판표시소자의 단부에 배치된 구동회로와 연결되고, 상기 소스전극, 드레인 전극, 및 이들 각각과 통전되는 도선은 제조공정상의 이유로 인하여 동일한 소재 및 구조로 함께 형성되는 것이 일반적이다. 이하에서는 상기 소스전극, 드레인전극, 및 이들 각각과 통전되는 도선을 'S/D전극 등'으로 통칭하기로 한다.
상기 S/D전극 등은 크롬계 금속, 몰리브덴계 금속(Mo, MoW 등) 등의 소재로 형성될 수도 있으나, 이들 소재는 저항이 비교적 크기 때문에 알루미늄이 이들의 소재로서 주목받고 있다. 그러나 알루미늄은 상기 소스전극 및 드레인전극의 형성에 후속하는 열처리공정(평판표시소자의 화소전극으로서 통상 사용되는 ITO(Indium Tin Oxide)층이 충분히 결정화되기 위하여는, 상기 ITO층이 400℃이상의 고온에서 스퍼터링(sputtering)되거나 또는 저온에서 스퍼터링된 후에 고온(400℃ 이상)에서 어닐링(annealing)되어야 하는바, 상기 고온의 스퍼터링과 어닐링을 본 열처리공정의 예로서 들 수 있다)에 의하여 반도체층으로 확산된다는 문제점이 있다.
도 6 는 티탄층(두께:500Å)/알루미늄층(두께:4000Å)/티탄층(두께:500Å)의 3층 구조를 갖는 S/D전극 등(52, 53)이 450℃의 열처리공정을 받은 경우에, 상기 S/D 전극 등에 인접한 반도체층(80)을 도시한 것인데, 이로부터 알루미늄이 반도체층(80)으로 확산된 확산불량부(52a, 53a)를 확인할 수 있다. 이 확산불량부는 반도체층을 도체인 알루미늄으로 덮는 것과 같은 결과를 낳는바, 상기 소스전극과 드레인전극 간의 정상적인 채널형성을 방해할 뿐만 아니라 심한 경우에는 소스전극과 드레인전극을 쇼트시켜서 트랜지스터로서의 기능을 상실할 수도 있다는 문제점을 야기한다.
미국 공개특허공보 US2002085157호에는 알루미늄을 구비한 전극을 개시하고 있다. 상기 전극은 공보의 도 7 에 도시된 바와 같이 질화티탄층/알루미늄층, 질화티탄층/티탄층/알루미늄층, 및 질화티탄층/알루미늄층/티탄층의 구조를 갖는데, 이는 상기 전극에 접촉하는 단자와의 접촉저항을 저감시키거나 상기 전극의 형성에 후속하는 열처리공정에 의하여 알루미늄에 힐록(hillock)이 발생하는 것을 저지하기 위한 것이고, 상기와 같은 문제점을 해결하기 위한 사항은 개시되어 있지 않다.
한편 상기 소스전극 및 드레인전극과 연결되는 도선이 티탄층/알루미늄층/티탄층의 3층 구조를 갖는 경우에는 상기 열처리공정에 의하여 알루미늄과 티탄 사이의 계면에서 TiAl3이 생성되는데, 이는 상기 도선의 저항을 상승시켜서 평판표시소자가 대형이거나 또는 그 화소가 미세한 경우에는 구동회로로부터 화소까지의 전압강하가 커지고, 따라서 화소의 응답속도가 느려지거나 화질의 균일성이 악화된다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하여, 열처리공정이 수행되어도 소스전극과 드레인전극 간의 정상적인 채널형성이 확보되는 박막트랜지스터 및 이를 구비한 평판표시소자를 제공하는 것을 목적으로 한다.
또한 본 발명은 상기 열처리공정이 수행되어도 알루미늄에 힐록이 발생하지 않는 박막트랜지스터 및 이를 구비한 평판표시소자를 제공하는 것을 목적으로 한 다.
나아가 본 발명은 열처리공정이 수행되어도 충분히 낮은 저항을 갖는 전극 및 이에 연결되는 도선을 구비하여, 화소의 응답속도 및 화질이 향상되는 박막트랜지스터 및 이를 구비한 평판표시소자를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 소스전극, 드레인전극, 게이트전극, 및 반도체층를 구비한 박막트랜지스터로서, 상기 소스전극, 드레인전극, 및 게이트전극 중 적어도 하나는 알루미늄합금층을 구비하고, 상기 알루미늄합금층의 양면에는 티탄층이 형성된 것을 특징으로 하는 박막트랜지스터를 제공한다.
또한 상기 목적을 달성하기 위하여, 본 발명은:
기판;
상기 기판의 일면에 배치되고, 소스전극, 드레인전극, 게이트전극, 및 반도체층를 구비한 박막트랜지스터;
상기 소스전극과 통전된 제1도선;
상기 게이트전극과 통전된 제2도선; 및
상기 드레인전극에 의하여 구동되는 제1전극;을 구비한 평판표시소자에 있어서,
상기 소스전극, 드레인전극, 게이트전극, 제1도선, 및 제2도선 중 적어도 하나는 알루미늄합금층을 구비하고, 상기 알루미늄합금층의 일면에는 티탄층이 형성된 것을 특징으로 하는 평판표시소자를 제공한다.
상기 소스전극과 드레인전극은 동일한 수평면 상에서 서로 간극을 두고 배치되되 상기 반도체층에 의하여 통전될 수 있으며, 상기 게이트전극은 소스전극, 드레인전극, 및 반도체층과 절연되되 상기 수평면에 수직하고 상기 간극에 위치한 수직선 상에 배치되는 것이 바람직하다.
상기 알루미늄합금층은 실리콘, 구리, 네오디뮴, 백금, 및 니켈 중에서 선택된 원소가 대략 0.1 질량% 내지 5 질량% 함유된 알루미늄합금층인 것이 바람직하다.
상기 알루미늄합금층과 티탄층 사이에는 확산방지층이 개재되는 것이 바람직하고, 상기 확산방지층은 질화티탄으로 형성된 질화티탄층인 것이 바람직하다.
상기 질화티탄층은 대략 100Å 내지 500Å의 두께를 갖는 것이 바람직하다.
상기 질화티탄층에는 15 질량% 내지 35 질량%의 질소가 함유되는 것이 바람직하다.
도 2 에는 평판표시소자에 형성되는 박막트랜지스터를 구비한 회로의 일 실시예가 도시되어 있다. 상기 회로는 제1박막트랜지스터(10), 제2박막트랜지스터(50), 스토리지 커패시터(storage capacitor; 40), 및 발광부(60)를 구비하는데, 상기 제1박막트랜지스터의 제1소스전극(12)은 제1도선(20)에 의하여 수평구동회로(H)에 연결되고, 제1박막트랜지스터의 제1게이트전극(11)은 제2도선(30)에 의하여 수직구동회로(V)에 연결되며, 제1박막트랜지스터의 제1드레인전극(13)은 스토리지 커패시터의 제1커패시터전극(41) 및 제2박막트 랜지스터(50)의 제2게이트전극(51)과 연결된다. 상기 스토리지 커패시터의 제2커패시터전극(42)과 제2박막트랜지스터의 제2소스전극(52)은 제3도선(70)과 연결되고, 제2박막트랜지스터의 제2드레인전극(53)은 발광부(60)의 제1전극(61)과 연결되며, 발광부의 제2전극(62)은 상기 제1전극과 소정의 간극을 두고 제1전극에 대향하게 배치되며, 제1전극과 제2전극 사이에는 평판표시소자의 종류에 따라서 유기물, 무기물, 또는 액정 등이 배치된다.
도 3 에는 상기 제1박막트랜지스터(10)와 제2박막트랜지스터(50)를 구비한 평판표시소자의 일 구동단위(일 화소를 구성하는 적색부, 청색부, 및 녹색부 중의 하나)가 도시되어 있다. 도 3 은 도 2 에 도시된 회로가 물리적으로 어떤 구조를 갖는지를 도시하는 대략적인 평면도이고, 전기가 통하는 부분만이 도시되었으며, 도 4 및 도 5 에 도시된 기판, 버퍼층, 각종 절연층, 평탄화층, 발광층, 액정층, 제2전극, 편광층, 배향층, 칼라필터층 등은 도시되지 않았다. 도 3 의 각 구성부분이 겹친 부분 중 빗금으로서 표시된 부분만 통전되도록 연결되어 있다.
상기 제1게이트전극(11)에 전압이 인가되면 제1소스전극(12)과 제1드레인전극(13)을 연결하는 반도체층에 도전채널이 형성되는데, 이 때 상기 제1도선에 의하여 제1소스전극에 전하가 공급되면 제1드레인전극(13)으로 전하가 이동하게 된다. 제3도선(70)에는 상기 일 구동단위에 표현되는 휘도를 결정하는 전하량이 공급되고, 상기 제1드레인전극에 의하여 제2게이트전극(51)에 전하가 공급되면 제2소스전극(52)의 전하가 제2드레인전극(53)으로 이동하여 발광부의 제1전극(53)을 구동하게 된다. 상기 스토리지 커패시터(40)는 제1전극의 발광을 유지하거나 또는 구동 속도를 향상시키는 기능을 한다. 참고적으로, 상기 제1박막트랜지스터와 제2박막트랜지스터의 단면구조는 서로 유사하고, 연결되는 인접 구성요소가 상이하다.
도 4 에 도시된 전계발광소자는 박막트랜지스터 패널, 발광층(87), 및 제2전극(62)을 구비하고, 상기 박막트랜지스터 패널은 기판(81), 박막트랜지스터(50), 제1도선(20), 제2도선(30), 및 제1전극(61)을 구비한다.
전계발광소자가 배면발광형인 경우에는 상기 기판(81)이 투명한 소재, 예를 들면 유리로 형성되고, 상기 제2전극은 알루미늄과 같이 반사율이 좋은 금속 소재로 형성되는 것이 바람직하다. 전계발광소자가 전면발광형인 경우에는 상기 제2전극이 투명한 도전체, 예를 들면 ITO 등으로 형성되고, 제1전극은 반사율이 좋은 금속소재로 형성되는 것이 바람직하다.
상기 기판 상에는 전체적으로 버퍼층(82)이 형성되고, 그 위에는 반도체층(80)이 소정 패턴으로 형성되며, 그 위에는 전체적으로 제1절연층(83)이 형성되고, 그 위에는 제2게이트전극(51)이 소정 패턴으로 형성되며, 그 위에는 전체적으로 제2절연층(84)이 형성된다. 제2절연층이 형성된 후에는 드라이에칭 등의 공정에 의하여 상기 제1절연층과 제2절연층을 식각하여 상기 반도체층의 일부가 드러나도록 하고, 이 부분은 소정의 패턴으로 형성되는 제2소스전극(52) 및 제2드레인전극(53)과 연결된다. 상기 제2소스전극(52) 및 제2드레인전극(53)이 형성된 후에는 이들 위에 제3절연층(85)를 형성하고, 그 일부를 식각하여 제2드레인전극(53)과 제1전극(61)과의 도전통로를 형성한다. 상기 제3절연층 위에 제1전극을 형성한 후에는 평탄화층(86)을 형성하고, 제1전극에 대응하는 부분을 식각해낸다. 그 후 상기 제1전극 상에 발광층(87)을 형성하고, 발광층 위에 제2전극(62)을 형성한다.
상기 박막트랜지스터(50)는 제2소스전극(52), 제2드레인전극(53), 제2게이트전극(51), 및 반도체층(80)을 구비하는데, 일반적으로 상기 제2소스전극(52)과 제2드레인전극(53)은 동일한 수평면 상에서 서로 간극을 두고 배치되되 상기 반도체층(80)에 의하여 통전될 수 있도록 각각 반도체층과 연결되며, 상기 제2게이트전극(51)은 제2소스전극, 제2드레인전극, 및 제2반도체층과 절연되되 상기 수평면에 수직하고 상기 간극에 위치한 수직선 상에 배치된다. 한편 박막트랜지스터는 상기 전극들과 반도체층의 배치구조에 따라서 스태거형(staggered type), 역 스태거형(inverted staggered type), 및 코플래너형(coplanar type), 역 코플래너형(inverted coplanar type) 등으로 구분되는데, 본 실시예에서는 코플래너형을 예로 들어 설명하지만 본 발명이 이에 한정되는 것은 않는다.
상기 박막트랜지스터는 도 3 에 도시된 제2박막트랜지스터에 해당하는데, 이 경우에는 상기 제2소스전극은 제3도선(70)과 연결되고, 제2게이트전극(51)은 제1박막트랜지스터의 제1드레인전극(13)과 연결되며, 제2드레인전극(53)은 상기 제1전극(61)과 연결되고, 제1박막트랜지스터의 제1소스전극(12)은 상기 제1도선(20)과 연결되며, 제1게이트전극(11)은 제2도선(30)과 연결된다. 본 실시예에 있어서는 상기 제1도선이 데이터를 전송하는 데이터라인(data line)인 것으로 하고, 제2도선이 스캔라인(scan line)에 해당하는 것으로 한다.
도 4 를 참조하여 전계발광소자의 구조를 상세히 설명한다. 전계발광소자에 있어서는 상기 제1전극(61) 상에 발광층(87)이 형성되고, 상기 발광층 위에 제2전 극(62)이 형성된다. 전계발광소자는 유기전계발광소자와 무기전계발광소자로 구분될 수 있는바, 유기전계발광소자인 경우에는 상기 발광층이 크게 전자수송층, 발광물질층, 및 홀수송층으로 구성되고, 무기전계발광소자인 경우에는 상기 제1전극 및 제2전극 각각과 발광층 사이에 절연층이 개재된다.
유기전계발광소자의 발광물질층을 형성하는 유기물로서는, 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3)등이 이용되는데, 상기 제1전극 및 제2전극에 전하를 공급하면 홀(hole)과 전자가 결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라서 상기 발광물질층이 발광한다.
무기전계발광소자의 경우에는, 상기 제1전극 및 제2전극의 내측면에 배치된 절연층들 사이의 무기물층이 발광하는데, 상기 무기물로서는 금속황화물인 ZnS, SrS, CsS 등이 이용되며, 최근에는 CaCa2S4, SrCa2S4 등의 알카리 토류 칼륨 황화물과 금속산화물 들도 이용되고 있다. 상기 무기물과 함께 발광층을 형성하는 발광중심원자들로서는 Mn, Ce, Tb, Eu, Tm, Er, Pr, Pb 등을 포함하는 천이 금속 또는 알카리 희토류 금속들이 이용된다. 상기 제1전극 및 제2전극에 전압을 가하면 전자가 가속되어 발광중심원자와 충돌하는데, 이 때 발광중심원자의 전자들이 더 높은 에너지 준위로 여기 되었다가 기저 상태로 천이 되고, 이에 따라서 상기 무기물층 이 발광한다.
도 5 에 도시된 액정표시소자의 박막트랜지스터 패널은 전계발광소자의 박막트랜지스터 패널과 유사한 구성을 갖는 반면에 그 주변의 구성은 상이한바, 이하에서는 상이한 사항을 중심으로 설명한다.
상기 액정표시소자는 박막트랜지스터 패널, 제1배향층(97), 제2기판(102), 제2전극(62), 제2배향층(99), 액정층(98), 및 편광층(103)을 구비하고, 상기 박막트랜지스터 패널은 제1기판(81), 박막트랜지스터(50), 제1도선(20), 제2도선(30), 및 제1전극(61)을 구비하는데, 제1기판은 전계발광소자의 기판에 대응한다.
상기 제2기판(102)는 상기 제1기판과는 별도로 제조되고, 그 내측면에는 칼라필터층(101)이 형성된다. 제2전극(62)은 상기 칼라필터층 상에 형성된다. 제1전극(61)과 제2전극 상에는 각각 제1배향층(97)과 제2배향층(99)이 형성되는데, 이들은 이들 사이에 형성되는 액정층(98)의 액정을 배향한다. 편광층(103)은 상기 제1기판과 제2기판의 외면에 형성된다. 스페이서(104)는 상기 제1기판과 제2기판 간의 간격을 유지시킨다.
액정표시소자는 상기 액정의 배열에 따라서 빛을 통과시키거나 통과시키지 않는데, 이 액정은 상기 제1전극과 제2전극 간의 전위차에 의하여 그 배열이 결정되고, 상기 액정층을 통과한 빛은 상기 칼라필터층(101)의 색을 띠게 되어 화상을 구현한다.
이하에서는 도 1 을 참조하여 S/D전극 등의 구체적인 층구조에 관하여 설명한다. 본 실시예에서는 상기 제1, 2게이트전극(11, 53) 및 제2도선(30)이 동일소재 로 함께 형성되고, 상기 제1, 2소스전극(12, 52), 제1, 2드레인전극(13, 53), 제1도선(30), 및 제3도선(70)이 동일소재로 함께 형성되지만, 이는 제조공정에 따라서 달라질 수 있는 것이므로 본 발명이 이에 한정되지는 않는다.
본 실시예에 있어서 S/D전극 등(130)의 적어도 하나는 알루미늄합금층(131)과 티탄층(132, 133)을 구비하고, 이 알루미늄합금층과 티탄층 사이에는 확산방지층(134, 135)이 형성된다. 본 실시예에서는 상기 알루미늄합금층의 양측에 확산방지층과 티탄층이 형성된 것으로 하였으나, 확산방지층이 없는 경우도 본 발명의 범위를 벗어나지 않는다.
상기 알루미늄합금층(131)은 0.1 질량% 내지 5 질량%의 실리콘(Si), 구리(Cu), 네오디뮴(Nd), 백금(Pt), 및 니켈(Ni) 중의 적어도 일 원소를 0.1 질량% 내지 5 질량% 함유한 합금인 것이 바람직하고, 상기 함량은 2 질량%인 것이 더 바람직하다. 실험에 따르면 본 실시예에 따른 S/D 전극 등이 티탄층(두께:250Å)/질화티탄층(두께:250Å)/알루미늄합금층(두께:4000Å)/질화티탄층(두께:250Å)/티탄층(두께:250Å)의 5층 구조를 갖는 경우에는 450℃ 의 열처리공정 후에도 그 알루미늄 성분이 반도체층으로 확산되지 않고, 상기 반도체층이 도 7 과 같이 깨끗한 상태로 유지된다. 상기와 같은 실험결과는 상기 알루미늄합금층이 상기와 같이 형성된 경우라면, 상기 S/D 전극 등이 티탄층(두께:500Å)/알루미늄합금층(두께:4000Å)/티탄층(두께:500Å)의 3층 구조를 갖는 경우에도 마찬가지이다. 참고적으로, 도 7 은 도 6 에 도시된 바와 같은 결과를 낳은 실험조건과 동일한 조건 하에서 실험한 결과를 도시하고, 도 7 의 각 부분은 도 6 의 각 부분과 동일한 참조번호로서 표시되었다.
상기 티탄층들은 열처리공정에 의한 힐록의 생성을 방지하고, 상기 확산방지층은 열처리공정에 의하여 상기 알루미늄합금층의 알루미늄이 티탄층의 티탄과 반응하여 TiAl3이 생성되는 것을 저지함으로써, 상기 S/D 전극 등과 구동회로를 연결하는 도선의 저항을 낮게 한다. 상기 확산방지층은 질화티탄(TiN)으로 형성되는 것이 바람직한데, 그 두께가 너무 얇으면 알루미늄의 확산에 의한 티탄과의 반응을 충분히 저지할 수 없고 반면에 너무 두꺼우면 소재가 낭비되어 제조원가의 상승을 초래하므로 대략 100Å 내지 500Å의 두께로 형성되고, 바람직하게는 대략 250Å의 두께로 형성된다. 또한 상기 질화티탄층에는 15 질량% 내지 35 질량%의 질소가 함유되는 것이 바람직하다.
참고적으로, 상기 알루미늄합금층(131)과 티탄층(132, 133)은 아르곤(Ar)가스 분위기 속에서 디씨 마그네트론(DC magnetron) 방식의 스퍼터링(sputtering)에 의하여 적층되고, 상기 질화티탄층은 아르곤과 질소(N2)의 혼합가스 또는 아르곤과 산소(O2)의 혼합가스 분위기 속에서 리액티브(reactive) 방식의 스퍼터링에 의하여 적층된다. 또한 적층 후에 상기 도선 등을 소정의 패턴으로 식각함에 있어서는, 고주파 유도 플라즈마 방식으로 드라이에칭(dry etching)한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기 술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
본 발명에 의하여, 열처리공정이 수행되어도 소스전극과 드레인전극 간의 정상적인 채널형성이 확보되는 박막트랜지스터 및 이를 구비한 평판표시소자가 제공된다.
또한 본 발명에 의하여, 열처리공정이 수행되어도 알루미늄에 힐록이 발생하지 않는 박막트랜지스터 및 이를 구비한 평판표시소자가 제공된다.
나아가 본 발명에 의하여, 열처리공정이 수행되어도 충분히 낮은 저항을 갖는 전극 및 이에 연결되는 도선을 구비하여, 화소의 응답속도 및 화질이 향상되는 박막트랜지스터 및 이를 구비한 평판표시소자가 제공된다.

Claims (4)

  1. 소스전극, 드레인전극, 게이트전극, 및 반도체층를 구비한 박막트랜지스터에 있어서,
    상기 소스전극, 및 드레인전극 중 적어도 하나는 알루미늄합금층을 구비하고, 상기 알루미늄합금층의 양면에는 티탄층이 형성되며, 상기 알루미늄합금층과 양 티탄층들의 사이에는 각각 확산방지층이 개재되고,
    상기 알루미늄합금층은 실리콘, 구리, 네오디뮴, 백금, 및 니켈 중에서 선택된 원소가 적어도 하나 포함되는 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 알루미늄합금층은 실리콘, 구리, 네오디뮴, 백금, 및 니켈 중에서 선택된 원소가 0.1 질량% 내지 5 질량% 함유된 알루미늄합금층인 것을 특징으로 하는 박막트랜지스터.
  3. 기판;
    상기 기판의 일면에 배치되고, 소스전극, 드레인전극, 게이트전극, 및 반도체층를 구비한 박막트랜지스터;
    상기 소스전극과 통전된 제1도선;
    상기 게이트전극과 통전된 제2도선; 및
    상기 드레인전극에 의하여 구동되는 제1전극;을 구비한 평판표시소자에 있어서,
    상기 소스전극, 및 드레인전극 중 적어도 하나는 알루미늄합금층을 구비하고, 상기 알루미늄합금층의 양면에는 티탄층이 형성되며, 상기 알루미늄합금층과 양 티탄층들의 사이에는 각각 확산방지층이 개재되고,
    상기 알루미늄합금층은 실리콘, 구리, 네오디뮴, 백금, 및 니켈 중에서 선택된 원소가 적어도 하나 포함되는 평판표시소자.
  4. 제 3 항에 있어서,
    상기 알루미늄합금층은 실리콘, 구리, 네오디뮴, 백금, 및 니켈 중에서 선택된 원소가 0.1 질량% 내지 5 질량% 함유된 알루미늄합금층인 것을 특징으로 하는 평판표시소자.
KR1020030015357A 2003-03-12 2003-03-12 박막트랜지스터 및 이를 구비한 평판표시소자 KR100669688B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030015357A KR100669688B1 (ko) 2003-03-12 2003-03-12 박막트랜지스터 및 이를 구비한 평판표시소자
US10/767,281 US20040183072A1 (en) 2003-03-12 2004-01-30 Novel conductive elements for thin film transistors used in a flat panel display
EP04250862A EP1458030A3 (en) 2003-03-12 2004-02-18 Novel and conductive elements for thin film transistors used in a flat panel display
JP2004066092A JP2004282066A (ja) 2003-03-12 2004-03-09 薄膜トランジスタ及びこれを具備した平板表示素子
CNB2004100287328A CN100351691C (zh) 2003-03-12 2004-03-12 平板显示器中使用的薄膜晶体管的新颖导电元件
US11/218,496 US20060011914A1 (en) 2003-03-12 2005-09-06 Novel conductive elements for thin film transistors used in a flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030015357A KR100669688B1 (ko) 2003-03-12 2003-03-12 박막트랜지스터 및 이를 구비한 평판표시소자

Publications (2)

Publication Number Publication Date
KR20040080531A KR20040080531A (ko) 2004-09-20
KR100669688B1 true KR100669688B1 (ko) 2007-01-18

Family

ID=32768636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015357A KR100669688B1 (ko) 2003-03-12 2003-03-12 박막트랜지스터 및 이를 구비한 평판표시소자

Country Status (5)

Country Link
US (2) US20040183072A1 (ko)
EP (1) EP1458030A3 (ko)
JP (1) JP2004282066A (ko)
KR (1) KR100669688B1 (ko)
CN (1) CN100351691C (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
US7492028B2 (en) * 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
KR100799824B1 (ko) * 2005-08-17 2008-01-31 가부시키가이샤 고베 세이코쇼 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
KR101251351B1 (ko) 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR100774950B1 (ko) * 2006-01-19 2007-11-09 엘지전자 주식회사 전계발광소자
CN101427609B (zh) * 2006-04-27 2012-02-22 株式会社爱发科 显示装置和复合显示装置
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
AT12768U1 (de) 2010-03-29 2012-11-15 Ctr Carinthian Tech Res Ag Hochtemperaturbeständige, elektrisch leitfähige dünnschichten
JP5016712B2 (ja) 2010-09-21 2012-09-05 三井金属鉱業株式会社 電極箔および有機デバイス
US8841733B2 (en) * 2011-05-17 2014-09-23 United Microelectronics Corp. Semiconductor device and method of fabricating the same
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
JPWO2014178282A1 (ja) * 2013-05-01 2017-02-23 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子
CN111529048B (zh) * 2013-12-18 2024-03-26 诺服塞尔有限公司 汽化组织的设备及方法
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9548349B2 (en) * 2014-06-25 2017-01-17 International Business Machines Corporation Semiconductor device with metal extrusion formation
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
KR20200089789A (ko) 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200093100A (ko) * 2019-01-25 2020-08-05 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
KR20200100890A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153529A (en) * 1975-04-21 1979-05-08 Hughes Aircraft Company Means and method for inducing uniform parallel alignment of liquid crystal material in a liquid crystal cell
DE8232492U1 (de) * 1982-11-19 1986-03-27 Siemens AG, 1000 Berlin und 8000 München Solarzelle aus amorphem Silizium
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
US4933296A (en) * 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US5742468A (en) * 1994-10-24 1998-04-21 Olympus Optical Co., Ltd. Electric charge generator for use in an apparatus for producing an electrostatic latent image
US5538921A (en) * 1994-12-22 1996-07-23 At&T Corp. Integrated circuit fabrication
US6790714B2 (en) * 1995-07-03 2004-09-14 Sanyo Electric Co., Ltd. Semiconductor device, display device and method of fabricating the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
JP2850850B2 (ja) * 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
US5759916A (en) * 1996-06-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
JP3728755B2 (ja) * 1996-10-22 2005-12-21 セイコーエプソン株式会社 アクティブマトリックス型液晶パネル
JP3480791B2 (ja) * 1996-12-25 2003-12-22 三菱電機株式会社 薄膜トランジスタの製造方法
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6028003A (en) * 1997-07-03 2000-02-22 Motorola, Inc. Method of forming an interconnect structure with a graded composition using a nitrided target
DE19734434C1 (de) * 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JP3221373B2 (ja) * 1997-10-24 2001-10-22 日本電気株式会社 積層配線のパターニング方法
JPH11186190A (ja) * 1997-12-25 1999-07-09 Sharp Corp 半導体装置の製造方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
KR100301530B1 (ko) * 1998-06-30 2001-10-19 한신혁 반도체소자의 층간 절연막 형성방법
EP0986084A3 (en) * 1998-09-11 2004-01-21 Pioneer Corporation Electron emission device and display apparatus using the same
JP2000150520A (ja) * 1998-11-10 2000-05-30 Internatl Business Mach Corp <Ibm> 相互接続部、及び相互接続部の製造方法
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
US6380625B2 (en) * 1999-01-13 2002-04-30 Advanced Micro Devices, Inc. Semiconductor interconnect barrier and manufacturing method thereof
US6534393B1 (en) * 1999-01-25 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity
US6224942B1 (en) * 1999-08-19 2001-05-01 Micron Technology, Inc. Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon
JP2001060590A (ja) * 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001250956A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
TW447138B (en) * 2000-04-28 2001-07-21 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
TW538246B (en) * 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
US6503641B2 (en) * 2000-12-18 2003-01-07 International Business Machines Corporation Interconnects with Ti-containing liners
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
US6440752B1 (en) * 2001-03-26 2002-08-27 Sharp Laboratories Of America, Inc. Electrode materials with improved hydrogen degradation resistance and fabrication method
KR100374228B1 (ko) * 2001-03-28 2003-03-03 주식회사 하이닉스반도체 금속배선 형성 방법
JP2003015105A (ja) * 2001-06-28 2003-01-15 Hitachi Ltd 画像表示装置
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
EP1343206B1 (en) * 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
JP4334811B2 (ja) * 2002-03-28 2009-09-30 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
CN100351691C (zh) 2007-11-28
US20040183072A1 (en) 2004-09-23
CN1530725A (zh) 2004-09-22
KR20040080531A (ko) 2004-09-20
JP2004282066A (ja) 2004-10-07
EP1458030A2 (en) 2004-09-15
EP1458030A3 (en) 2006-03-15
US20060011914A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
KR100669688B1 (ko) 박막트랜지스터 및 이를 구비한 평판표시소자
US7315047B2 (en) Light-emitting device
KR100843302B1 (ko) 발광장치 및 그의 제작방법
TW525402B (en) Process for producing a light emitting device
US20050285109A1 (en) Novel conductive elements for thin film transistors used in a flat panel display
JP2001109405A (ja) Ｅｌ表示装置
JP2010153397A (ja) 発光装置
JPH08330600A (ja) 薄膜トランジスタ、有機ｅｌディスプレイ装置及び有機ｅｌディスプレイ装置の製造方法
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
KR20120048489A (ko) 박막 트랜지스터 및 그 제조 방법
EP0706748B1 (en) Color thin film electroluminescent display
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US7592635B2 (en) Organic electroluminescent device
JP2003288983A (ja) 発光装置およびその作製方法、及び製造装置
JP6827270B2 (ja) 半導体装置の作製方法
WO2003075615A1 (fr) Affichage a electroluminescence organique et procede de fabrication correspondant
KR20050090732A (ko) 평판 표시 장치 및 그의 제조 방법
CN1259807C (zh) 光发射器以及其制造方法
KR100553747B1 (ko) 박막트랜지스터 및 이를 구비한 평판표시소자
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8947610B2 (en) Display device comprising a TFT with a barrier metal formed of a first layer and a second layer wherein an amount of oxygen in the first layer is larger than in the second layer
CN112186004A (zh) 显示设备
US7420325B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14