JPH0666287B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0666287B2
JPH0666287B2 JP63185005A JP18500588A JPH0666287B2 JP H0666287 B2 JPH0666287 B2 JP H0666287B2 JP 63185005 A JP63185005 A JP 63185005A JP 18500588 A JP18500588 A JP 18500588A JP H0666287 B2 JPH0666287 B2 JP H0666287B2
Authority
JP
Japan
Prior art keywords
silicon substrate
barrier layer
thin film
gas
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63185005A
Other languages
English (en)
Other versions
JPH0234918A (ja
Inventor
實 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63185005A priority Critical patent/JPH0666287B2/ja
Priority to EP89401978A priority patent/EP0353120A1/en
Priority to KR1019890010029A priority patent/KR920005805B1/ko
Priority to US07/383,511 priority patent/US4976839A/en
Publication of JPH0234918A publication Critical patent/JPH0234918A/ja
Publication of JPH0666287B2 publication Critical patent/JPH0666287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 〔概 要〕 シリコン基板とアルミニゥム薄膜電極との間に介在する
バリヤ層に関し， 層形成後に特別の熱処理を行うことなくシリコン基板と
アルミニゥム薄膜の相互拡散に対してすぐれた防止性能
を有するバリヤ層を形成することを目的とし， アルゴン等の不活性ガスに窒素化合物，炭素化合物また
は硼素化合物のガスと酸素を添加して成る雰囲気中でシ
リコン基板を所定温度に加熱するとともに，該シリコン
基板に対して該雰囲気を介して対向するように配置され
た高融点金属から成るターゲットをスパッタリングさせ
ることにより，該シリコン基板上に該高融点金属の窒化
物，炭化物または硼化物から成るバリヤ層を堆積する工
程と，該バリヤ層が形成された該シリコン基板上にアル
ミニゥム薄膜を堆積する工程とを含むことにより構成さ
れる。
〔産業上の利用分野〕 本発明は，シリコン基板とアルミニゥム薄膜電極との間
に介在するバリヤ層に関する。
〔従来の技術〕
高集積化，高密度化にともない，半導体装置における金
属電極および配線が微細化しつつある。従来，シリコン
基板との接続を構成する金属電極には１〜２重量％程度
のシリコンが添加されたアルミニゥム薄膜が用いられて
いた。このシリコンの添加は，シリコン基板がアルミニ
ゥム電極に拡散するのを防止するために，あらかじめア
ルミニゥム薄膜中におけるシリコン濃度を高くしておく
ことを目的として行われる。
しかしながら，アルミニゥム薄膜電極が形成された後の
種々の熱処理工程において，アルミニゥム薄膜中で固溶
限界以上になったシリコンの析出がコンタクト窓内で生
じる。シリコンは高抵抗であるため，このような析出シ
リコンにより，アルミニゥム薄膜と電極窓の有効接触面
積が減少し，シリコン基板との接触抵抗が高くなる。
〔発明が解決しようとする課題〕
これに対して，シリコン基板とアルミニゥム電極との間
に，相互拡散を防止するためのバリヤ層を設けることが
行われている。このようなバリヤ層として高融点金属の
窒化物や炭化物あるいは硼化物の薄膜が最近注目されて
いる。これらの薄膜は，通常，高融点金属をターゲット
とする反応性スパッタリングにより形成される。しか
し，反応性スパッタリングは，一般に，反応性ガスの分
圧，ターゲットに供給する電力，基板温度，基板電位等
多くの条件によって形成される薄膜の特性が変化しやす
い。このため，バリヤ層としての特性の再現性が充分で
ない欠点があった。
上記のように，反応性スパッタリングにより形成された
バリヤ層の特性を安定化させるために，堆積後に薄膜を
酸素を含有する雰囲気中で熱処理することも行われてい
る。しかしながら，従来は薄膜堆積後，スパッタリング
装置から大気中に取り出し，これを熱処理する方法が採
用されていたため，工程数の増加や，多数の基板を取り
扱う上での工数の増加あるいは塵埃による基板の汚染等
が避けられない問題があった。
本発明は堆積後に特別の熱処理を行うことなくシリコン
基板とアルミニゥム薄膜の相互拡散に対してすぐれた阻
止機能を有するバリヤ層を形成可能とすることを目的と
する。
〔課題を解決するための手段〕
上記目的は，アルゴン等の不活性ガスに窒素化合物，炭
素化合物または硼素化合物のガスを添加して成る雰囲気
中でシリコン基板を所定温度に加熱するとともに，該シ
リコン基板に対して該雰囲気を介して対向するように配
置された高融点金属から成るターゲットをスパッタリン
グさせることにより，該シリコン基板上に該高融点金属
の窒化物，炭化物または硼化物から成るバリヤ層を堆積
する工程と，該バリヤ層が形成された該シリコン基板上
にアルミニゥム薄膜を堆積する工程とを含むことを特徴
とする本発明に係る半導体装置の製造方法によって達成
される。
〔作 用〕
反応性スパッタリングにより該高融点金属の窒化物，炭
化物または硼化物から成るバリヤ層をシリコン基板上に
堆積するに際して，シリコン基板をあらかじめ350℃程
度以上の温度に加熱しておき，反応性ガスに酸素を副成
分として添加することによって，膜形成後の熱処理を施
さなくとも良好な特性を有するバリヤ層が得られる。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第１図は本発明を実施するために用いた反応性スパッタ
リング装置の概要構成を示す模式図であって，例えばス
テンレスから成る真空容器１の内部には，電極２と試料
台４が設置されている。電極２には，例えば金属チタン
（Ti）等の高融点金属から成るターゲット2Aが固定して
取り付けられている。2Bは真空容器１と同電位にされた
シールドである。一方，試料台４にはバリヤ層を構成す
る薄膜が堆積されるシリコン基板３が，ターゲット2Aと
所定距離の空間を隔て対向するように取り付けられてい
る。シリコン基板３は，例えばその背後からヒータ５に
よって加熱され，所定温度に保持される。
真空容器１内部は排気管８を通じて，図示しない排気装
置により高真空に排気可能とされている。また，真空容
器１にはガス導入管6A,6B,6Cが取り付けられている。ガ
ス導入管6Aからは，例えばアルゴン（Ar）ガスのような
不活性ガスが，ガス導入管6Bからは，例えばバリヤ層と
して窒化物薄膜を形成する場合には窒素（N2）が，ガス
導入管6Cからは酸素（O2）がそれぞれ導入される。
真空容器１内に所定の各ガスを導入し，直流電源７から
電極２に約５〜7KVの直流の負電圧を印加することによ
りガスプラズマが発生し，ターゲット2Aがスパッタされ
るとともに，前記導入ガス等と反応して窒化膜等がシリ
コン基板３に堆積する。
次に，窒化チタン（TiN）膜を形成する場合を例とし
て，上記の反応性スパッタリングの具体的な条件をまと
めて示す。
ターゲット2A:直径８インチ，純度99.99％の金属チタン シリコン基板3:直径４インチ ターゲット2A−シリコン基板３間距離:55cm 導入ガス：アルゴン，窒素，酸素 窒素分圧（流量比）:50〜75％ 酸素分圧（流量比）:2〜５％ 導入ガス全圧:1〜5mmTorr ターゲット2A供給電力:3〜7KW シリコン基板３温度:350℃ TiN膜厚:500〜2000Å なお，窒化チタン以外のバリヤ層として用い得る材料と
しては次表の組合せが挙げられる。
Ta:タンタル,Zr:ジルコニゥム,Hf:ハフニゥム,W:タング
ステン 炭化物および硼化物を形成する場合には，窒素を，それ
ぞれ，気体状の炭素化合物，例えばメタン（CH4）およ
び気体状の硼素化合物，例えばジボラン（B2H6）で置き
換えればよい。
第２図は本発明によって形成されたバリヤ層を介して接
続されたシリコン基板とアルミニゥム電極とを示す断面
図である。シリコン基板11上にはSiO2またはPSG（燐珪
酸ガラス）から成る絶縁層12が形成されており，絶縁層
12の所定位置に開口13が設けられている。絶縁層12上お
よび開口13内には，例えば純アルミニゥム，チタンまた
は多結晶シリコン薄膜から成るコンタクト層14と，前記
高融点金属の窒化物等から成るバリヤ層15と，アルミニ
ゥムから成る電極層16が堆積されている。コンタクト層
14ないし電極層16は所定の電極および配線形状をなすよ
うにパターンニングされている。このようにして，アル
ミニゥム電極層16は前記条件で形成された本発明に係る
バリヤ層15を介してシリコン基板11と接続されている。
なお，コンタクト層14は，シリコン基板内に設けられた
拡散層に対してオーミック接触を形成するために設けら
れたものであって，本発明者によりすでに開示されてい
る（特願昭62−165795,昭和62年07月02日付）。
上記のように，本発明においては，加熱されたシリコン
基板上にバリヤ層を堆積することにより，すぐれた特性
を有するバリヤ層が得られる。この場合，バリヤ層形成
後の熱処理を必要としない。高温に加熱されたシリコン
基板に窒化物等の薄膜を堆積すると，膜の結晶化が進み
緻密化するため，シリコン基板とアルミニゥム電極との
相互拡散が起こり難くなることは，上記出願においてす
でに示唆されている。本発明においては，基板温度を35
0℃以上とし，反応性スパッタリングを行う雰囲気に副
成分として酸素を添加することにより，シリコン基板−
アルミニゥム電極間の相互拡散をより起こり難くし，バ
リヤ性を一層向上可能とした。
本発明によるバリヤ層を備えたシリコン基板−アルミニ
ゥム電極の熱的安定性を試験したところ,480℃で90分間
の加熱後においても相互拡散は認められなかった。これ
は，バリヤ層を構成する窒化物等の薄膜中の結晶粒界や
結晶欠陥に酸素が捕捉されているため，シリコン原子や
アルミニゥム原子の移動が妨げられ，シリコン基板−ア
ルミニゥム電極間の相互拡散がより起こり難くなったこ
とを示すものと考えられる。
なお，一般に，薄膜中に酸素が多く取り込まれると膜抵
抗が増加する。第３図は，反応性スパッタリングにおけ
るガスに添加する酸素の流量と堆積される膜の比抵抗の
関係を示すグラフであって，添加する酸素の流量，すな
わち，スパッタリング雰囲気中における酸素濃度が増す
にしたがって膜抵抗が増加する傾向を示している。同図
においてパラメータは基板温度であり，高温度の基板に
堆積する膜ほど比抵抗が小さい。本発明のように,350℃
以上の高温のシリコン基板にバリヤ層を堆積することに
よって，酸素添加による膜抵抗の増加は充分に補償でき
ることが分かる。
〔発明の効果〕
本発明によれば、層堆積後の熱処理を行うことなくすぐ
れたバリヤ性と低抵抗性を有するバリヤ層を形成するこ
とでき，高集積度・高密度の半導体装置の製造工程の簡
略化を可能とするとともに，装置の信頼性ならびに性能
の向上を可能とする効果がある。
【図面の簡単な説明】
第１図は本発明を実施するために用いた反応性スパッタ
リング装置の概要構成を示す模式図， 第２図は本発明によるバリヤ層を備えたシリコン基板と
アルミニゥム電極構造を示す断面図， 第３図は反応性スパッタリング雰囲気に対する添加酸素
流量と堆積膜の比抵抗の関係を示すグラフ である。 図において、 １は真空容器， ２は電極， 2Aはターゲット， 2Bはシールド， ３と11はシリコン基板， ４は試料台， ５はヒータ， 6A,6B,6Cはガス導入管， ７は直流電源， ８は排気管， 12は絶縁層， 13は開口， 14はコンタクト層， 15はバリヤ層， 16は電極層， である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】不活性ガスに窒素化合物，炭素化合物また
    は硼素化合物のガスと酸素が添加されて成る雰囲気中で
    シリコン基板を所定温度に加熱するとともに，該シリコ
    ン基板に対して該雰囲気を介して対向するように配置さ
    れた高融点金属から成るターゲットをスパッタリングさ
    せることにより，該シリコン基板上に該高融点金属の窒
    化物，炭化物または硼化物から成るバリヤ層を堆積する
    工程と， 該バリヤ層が形成された該シリコン基板上にアルミニゥ
    ム薄膜を堆積する工程 とを含むことを特徴とする半導体装置の製造方法。
JP63185005A 1988-07-25 1988-07-25 半導体装置の製造方法 Expired - Lifetime JPH0666287B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63185005A JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法
EP89401978A EP0353120A1 (en) 1988-07-25 1989-07-10 A method of forming a barrier layer between a silicon substrate and an aluminium electrode of a semiconductor device
KR1019890010029A KR920005805B1 (ko) 1988-07-25 1989-07-14 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법
US07/383,511 US4976839A (en) 1988-07-25 1989-07-24 Method of forming a barrier layer between a silicon substrate and an aluminum electrode of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63185005A JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0234918A JPH0234918A (ja) 1990-02-05
JPH0666287B2 true JPH0666287B2 (ja) 1994-08-24

Family

ID=16163109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63185005A Expired - Lifetime JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4976839A (ja)
EP (1) EP0353120A1 (ja)
JP (1) JPH0666287B2 (ja)
KR (1) KR920005805B1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
EP0459690A1 (en) * 1990-05-31 1991-12-04 AT&T Corp. Integrated circuit interconnection
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
KR930002672B1 (ko) * 1990-06-29 1993-04-07 삼성전자 주식회사 비정질 질화티타늄막을 이용한 금속배선 형성방법
US7335570B1 (en) * 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5086016A (en) * 1990-10-31 1992-02-04 International Business Machines Corporation Method of making semiconductor device contact including transition metal-compound dopant source
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
JPH04368126A (ja) * 1991-06-10 1992-12-21 Kaho Denshi Kofun Yugenkoshi 金属障壁層の酸素プラズマ充填法
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
DE69327600T2 (de) * 1992-02-28 2000-06-21 St Microelectronics Inc Herstellungsverfahren von Submikronkontakten
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5329161A (en) * 1992-07-22 1994-07-12 Vlsi Technology, Inc. Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5514908A (en) 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
GB2291264B (en) * 1994-07-07 1998-07-29 Hyundai Electronics Ind Method for forming a metallic barrier layer in semiconductor device and device made by the method
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5895266A (en) 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US7943505B2 (en) * 1997-03-14 2011-05-17 Micron Technology, Inc. Advanced VLSI metallization
US5925225A (en) * 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
TW406317B (en) * 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer
US6010960A (en) * 1997-10-29 2000-01-04 Advanced Micro Devices, Inc. Method and system for providing an interconnect having reduced failure rates due to voids
US6346175B1 (en) 1997-11-20 2002-02-12 International Business Machines Corporation Modification of in-plate refractory metal texture by use of refractory metal/nitride layer
JP4947834B2 (ja) 1997-11-26 2012-06-06 アプライド マテリアルズ インコーポレイテッド ダメージフリー被覆刻設堆積法
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP3374901B2 (ja) * 1998-02-27 2003-02-10 日本電気株式会社 半導体装置
WO1999053114A1 (en) * 1998-04-10 1999-10-21 Applied Materials, Inc. Continuous process for sputtering tantalum nitride films
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US6337151B1 (en) 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6583460B1 (en) * 2000-08-29 2003-06-24 Micron Technology, Inc. Method of forming a metal to polysilicon contact in oxygen environment
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6599835B1 (en) * 2001-07-13 2003-07-29 Advanced Micro Devices, Inc. Testing dielectric and barrier layers for integrated circuit interconnects
JP2005518088A (ja) 2001-07-16 2005-06-16 アプライド　マテリアルズ　インコーポレイテッド タングステン複合膜の形成
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US7091412B2 (en) 2002-03-04 2006-08-15 Nanoset, Llc Magnetically shielded assembly
US7162302B2 (en) 2002-03-04 2007-01-09 Nanoset Llc Magnetically shielded assembly
US20040164291A1 (en) * 2002-12-18 2004-08-26 Xingwu Wang Nanoelectrical compositions
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
US7211508B2 (en) 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US20060105016A1 (en) * 2004-11-12 2006-05-18 Gray Robert W Device compatible with magnetic resonance imaging
JP4943111B2 (ja) * 2006-10-13 2012-05-30 株式会社アルバック 半導体装置の製造方法
WO2011081202A1 (ja) 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
JP5649441B2 (ja) * 2009-12-29 2015-01-07 キヤノンアネルバ株式会社 金属膜を埋め込む工程を有する電子部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132507B2 (ja) * 1972-05-17 1976-09-13
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＴｈｉｎＳｏｌｉｄＦｉｌｍｓ，Ｖｏｌ．５２（１９７８）Ｐ．４１５−４４３

Also Published As

Publication number Publication date
EP0353120A1 (en) 1990-01-31
US4976839A (en) 1990-12-11
JPH0234918A (ja) 1990-02-05
KR900002442A (ko) 1990-02-28
KR920005805B1 (ko) 1992-07-18

Similar Documents

Publication Publication Date Title
JPH0666287B2 (ja) 半導体装置の製造方法
EP0070751B1 (en) Method for lpcvd co-deposition of metal and silicon to form metal silicide
JPH0819516B2 (ja) 薄膜状のアルファＴａを形成するための方法および構造
JPH1154459A (ja) バリア膜形成方法
JPS60230983A (ja) ガス相析出による金属ケイ化物層形成方法
JP2814445B2 (ja) 選択的な金の低温化学蒸着
JP4498476B2 (ja) 還元性雰囲気炉用炭素複合材料及びその製造方法
JP3086556B2 (ja) 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
US5350720A (en) Triple-layered ceramic heater
JP3304541B2 (ja) オーミック電極の形成方法
Olowolafe et al. Al/TiW reaction kinetics: Influence of Cu and interface oxides
JPH0641631B2 (ja) 酸化タンタル膜の化学気相成長法および化学気相成長装置
JPS5884111A (ja) ケイ素の改良されたプラズマ析出法
Yang et al. Cosputtered W75C25 thin film diffusion barriers
JPH0193149A (ja) 半導体装置
JP2997371B2 (ja) 集積回路装置
JPH05175157A (ja) チタン系化合物の成膜方法
JP2518406B2 (ja) 容量絶縁膜の形成方法
JPH0414493B2 (ja)
JPH07122724A (ja) ｎ型半導体立方晶窒化ホウ素のオ−ミック電極およびその形成方法
JPH02165632A (ja) 半導体装置の製造方法
JPH03110842A (ja) 堆積膜形成法
JPS58157139A (ja) 窒化モリブデン膜の気相成長方法
JPS6316464B2 (ja)
JPH06275554A (ja) 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法