JPH04368126A - 金属障壁層の酸素プラズマ充填法 - Google Patents

金属障壁層の酸素プラズマ充填法

Info

Publication number
JPH04368126A
JPH04368126A JP16505091A JP16505091A JPH04368126A JP H04368126 A JPH04368126 A JP H04368126A JP 16505091 A JP16505091 A JP 16505091A JP 16505091 A JP16505091 A JP 16505091A JP H04368126 A JPH04368126 A JP H04368126A
Authority
JP
Japan
Prior art keywords
barrier layer
oxygen
sputtering
metal barrier
oxygen plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16505091A
Other languages
English (en)
Inventor
Saimei Su
鄒   才 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KAHO DENSHI KOFUN YUGENKOSHI
Original Assignee
KAHO DENSHI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KAHO DENSHI KOFUN YUGENKOSHI filed Critical KAHO DENSHI KOFUN YUGENKOSHI
Priority to JP16505091A priority Critical patent/JPH04368126A/ja
Publication of JPH04368126A publication Critical patent/JPH04368126A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は金属障壁層の酸素プラズ
マ充填法に関し、特に集積回路サブミクロン部品の製作
過程において、プラズマチャンバ(Plasma−Ch
amber)内に酸素プラズマを注入して、その金属障
壁層(Barrier Metal Layer) に
対して金属スパッタ(Sputter) を施して結晶
粒界を完全充填する金属障壁層の酸素プラズマ充填法に
関する。
【0002】
【従来の技術】因に、サブミクロン(Sub−Micr
on)部品のうち、窒化チタン(TiN)浸透の障壁層
の操作やメカニズムについては、すでに関連ある文献が
発表されており、例えば、1989年3月15日発行の
応用物理学報(Journal of Applied
 Physics)の第2464〜第2469ページに
、超大規模集積回路(VLSI)素子の金属導線スパッ
タ過程において、その障壁層、例えば、TiN障壁層の
結晶粒界(Grain Boundary)間に充填物
(Stuff) が存在していないため、該金属スパッ
タ過程中、特に比較的高温、例えば400℃の応力(S
tress)下において、チップのシリコン素子が障壁
層に浸透し、全体素子の絶縁状態が悪化してスパイク漏
電(SpikingLeakage) が生じることな
どが報じられている。この現象は、VLSIチップの部
分断面表示図である図1に示す如く、その接点10上に
金属スパッタ方式によって金属障壁層11が形成され、
かつ、その上に金属導体12がスパッタされて、該接点
10と金属導体12が接触しない部分にシリカ(SiO
2 )層が形成される。そして、普通、該金属障壁層1
1はTi、TiN、TiW、Mo、またはWなどの材料
でなり、産業界では良く窒化チタンを採用し、その金属
導体12はシルミン(AlSi)を使用するが、該Ti
Nの金属障壁層11の結晶粒界に適当な充填物がないた
め、単晶薄層内のシリカが拡散し、若しくは金属導体1
2のアルミニウムが拡散して上記接点10に浸透し、図
示のn+ /p− 界面において逆向き偏圧がかかると
容易にスパイク漏電現象が発生する。
【0003】このスパイク漏電現象を解決するため、最
近、VLSIのサブミクロンチップ製作過程において、
該製作過程の一密室(Isolated Chambe
r)内に酸素を充満させ、いわゆる真空破壊技術(Va
cuum Break)によって、酸素の活性を利用し
て金属障壁層スパッタを行ない、TiN金属障壁層11
の結晶粒界を充填してTiNx Oy の合金層を形成
させ、絶縁効果を向上させてスパイク漏電の影響を減少
するようにしている。この技術により金属障壁層の性能
を確かに改善するのであるが、上記真空破壊技術を行な
うため、該密室は、時には酸素を充満し時には真空状態
に内部気体を排出するので、酸素の充満や気体の抜出し
に時間がかかり、生産能率に対してかなり大きい影響を
もたらすのである。
【0004】
【発明が解決しようとする課題】本発明は、上記従来の
金属スパッタ方法における問題点と、VLSIのサブミ
クロン素子の製作需要に鑑み、TiN障壁層に形成され
たTiNx Oy 合金層内の酸素量を増加して、その
結晶粒界を完全充填してスパイク漏電の発生を減少でき
るようにする金属障壁層の酸素プラズマ充填法を提供す
ることを目的とする。
【0005】
【課題を解決するための手段】本発明は、酸素の活性を
利用して、真空破壊技術(Vacuum Break)
により金属障壁層スパッタを行なう集積回路の極微チッ
プ製作過程において、上記金属障壁層スパッタを行なう
際に、酸素プラズマを添加して、酸化物含有量が比較的
多い金属障壁層を形成するようにして目的を達成する。
【0006】
【作用】上記のように、本発明は、集積回路の極微チッ
プ製作過程において、真空破壊技術により、酸素の活性
を利用して金属障壁層スパッタを行なう時、酸素プラズ
マを添加しているので、該金属障壁層表面に比較的多量
の酸素合金が形成されて結晶粒界を完全充填する。
【0007】この発明の上記またはその他の目的、特徴
および利点は、図面を参照しての以下の実施例の詳細な
説明から一層あきらかとなろう。
【0008】
【実施例】本発明の金属障壁層スパッタ法の表示図であ
る図2に示す如く、そのVLSIを形成するウェーハ(
Wafers)は所定の製作ステップに沿って、逐次多
数のスパッタ室20の中の幾つかの部屋に伝送され、か
つそれぞれ部屋に1、2、3、4…の番号を振り付け、
例えば、そのうちの4号部屋が金属障壁層スパッタをす
るものとすれば、該4号部屋を真空破壊する必要がなく
、酸素イオンプラズマを提供する酸素イオン(O・)プ
ラズマ発生装置21を配設して、該4号部屋内に酸素プ
ラズマを注入し、TiNx Oy 障壁層スパッタをな
し遂げるのである。本発明の一実施例では、該酸素プラ
ズマ発生装置21として、日本プラズマシステム株式会
社(Plasma System Corporati
on JAPAN) 製作の酸素プラズマ光線除去機(
O・  Plasma Photo Stripper
)を採用する。
【0009】この金属スパッタ技術は、IC製作におい
てすでに広く知られており、本発明では詳細な記述を省
く。但し、本発明を実施する場合、その酸素プラズマ発
生装置21の条件を次のように設定する。 工率(POWER) :300W 圧力(PRESSURE):480m.torr酸素流
出率(O2 FLOW RATE):220sccm温
度(TEMPERATURE) :65℃時間(TIM
E):3min
【0010】本発明の金属障壁層スパッタ法によって製
作された部品が、そのスパイク漏電の特性をどれだけ改
善されたかを比較し了解するため、該部品を温度425
℃の下で300分間の応力処理(Stress Pro
cess)、または焼きなまし(Anneal Pro
cess)をして、部品のn+ /p− 接触面の漏電
情況を測定した。即ち、逆向き偏圧(Reverse 
Bias)の下で、電流密度(J)が2.5×10A/
μm2 の時: 従来の真空破壊法の漏電電流は  2〜4nA(10−
9A) 本発明の酸素プラズマ充填法は  約300pA(30
0×10−12 A) であり、本発明の方法を利用すれば、そのスパイク漏電
は約10倍改善され得る。
【0011】他方、物理性質の方面から考慮し、オージ
ェ電子分光計(Auger Electron Spe
ctrometer) で従来および本発明の酸素プラ
ズマに対し、オージェ分析(Auger Analys
is)を行なった結果、図3の本発明によって製作され
た成品のオージェ分析図と、図4の従来の真空破壊法に
よって製作された成品のオージェ分析図の両図を得た。 該図3及び図4から分かるように、本発明の酸素プラズ
マスパッタ法の方が比較的良好な充填効果を備えており
、その金属障壁層表面の酸素含有量は、ほぼ従来の真空
破壊法の3倍(64%対23%左右)に及び、従ってそ
の表面により多量のTiNx Oy 合金を形成して、
結晶粒界(Grain Boundaries)を完全
充填することができることが証明される。
【0012】
【発明の効果】上記のような本発明の金属障壁層スパッ
タ法によって製作された集積回路の極微素子は、従来の
真空破壊技術によって製作されたものに比べて、そのス
パイク漏電が1/10程度に改善され、他方、オージェ
電子分光計で従来のものおよび本発明の酸素プラズマに
ついて、オージェ分析を行なった結果、本発明の酸素プ
ラズマスパッタ法の方が比較的良好な充填効果を奏して
おり、その製作された金属障壁層表面の酸素含有量は、
ほぼ従来の真空破壊法で製作したものの3倍(64%対
23%左右)にも及び、従ってその表面により多量のT
iNx Oy 合金を形成して、結晶粒界を完全充填す
る。
【図面の簡単な説明】
【図1】VLSI製作過程における金属スパッタ障壁層
の断面表示図。
【図2】本発明の金属障壁層の酸素プラズマ充填法で、
ICを製作する場合の製作系統表示図。
【図3】本発明の金属障壁層の酸素プラズマ充填法で製
作した極微素子のオージェ分析図。
【図4】従来の真空破壊法で製作した部品のオージェ分
析図。
【符号の説明】
1  スパッタ室に振り付けた番号 2  スパッタ室に振り付けた番号 3  スパッタ室に振り付けた番号 4  スパッタ室に振り付けた番号 10  接点 11  TiN金属障壁層 12  金属導体 20  スパッタ室 21  プラズマ発生装置 n+ /p−   結晶粒子界面

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】酸素の活性を利用して、真空破壊技術によ
    り金属障壁層スパッタを行なう集積回路の極微チップ製
    作過程において、前記金属障壁層スパッタを行なう際に
    、酸素プラズマを添加して、酸化物含有量が比較的多い
    金属障壁層を形成するようにしてなる金属障壁層の酸素
    プラズマ充填法。
JP16505091A 1991-06-10 1991-06-10 金属障壁層の酸素プラズマ充填法 Pending JPH04368126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16505091A JPH04368126A (ja) 1991-06-10 1991-06-10 金属障壁層の酸素プラズマ充填法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16505091A JPH04368126A (ja) 1991-06-10 1991-06-10 金属障壁層の酸素プラズマ充填法

Publications (1)

Publication Number Publication Date
JPH04368126A true JPH04368126A (ja) 1992-12-21

Family

ID=15804884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16505091A Pending JPH04368126A (ja) 1991-06-10 1991-06-10 金属障壁層の酸素プラズマ充填法

Country Status (1)

Country Link
JP (1) JPH04368126A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234918A (ja) * 1988-07-25 1990-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH02291124A (ja) * 1989-04-28 1990-11-30 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234918A (ja) * 1988-07-25 1990-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH02291124A (ja) * 1989-04-28 1990-11-30 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
US5796151A (en) Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
US5707901A (en) Method utilizing an etch stop layer
US6555204B1 (en) Method of preventing bridging between polycrystalline micro-scale features
US6208009B1 (en) RC-networks in semiconductor devices and method therefor
JPH04368126A (ja) 金属障壁層の酸素プラズマ充填法
JPS6257255A (ja) 化合物半導体装置の製造方法
JP2001250795A (ja) 半導体集積回路装置の製造方法
TWI455189B (zh) 形成具有一金屬電極之半導體裝置的技術及該半導體裝置之結構
JPH1064898A (ja) 半導体装置の製造方法
JPH0235777A (ja) 半導体装置およびその製造方法
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
US5994219A (en) Add one process step to control the SI distribution of Alsicu to improved metal residue process window
KR100296133B1 (ko) 반도체 장치의 금속 게이트 전극 형성방법
US20090108364A1 (en) Dual workfunction silicide diode
JP3067433B2 (ja) 半導体装置の製造方法
KR100274748B1 (ko) 반도체소자의 장벽 금속막 형성방법
JPH11162879A (ja) 半導体装置用配線構造及びその製造方法
JPH07107926B2 (ja) 半導体容量素子の製造方法
JP3238804B2 (ja) 半導体装置の製造方法
JP3280416B2 (ja) 半導体装置および半導体装置の製造方法
JPS63314872A (ja) 半導体装置の製造方法
JPS63224342A (ja) 半導体装置及びその製造方法
KR100565450B1 (ko) 반도체 소자의 제조 방법
KR950000657B1 (ko) 반도체장치 및 제조방법