KR950000657B1 - 반도체장치 및 제조방법 - Google Patents
반도체장치 및 제조방법 Download PDFInfo
- Publication number
- KR950000657B1 KR950000657B1 KR1019920001782A KR920001782A KR950000657B1 KR 950000657 B1 KR950000657 B1 KR 950000657B1 KR 1019920001782 A KR1019920001782 A KR 1019920001782A KR 920001782 A KR920001782 A KR 920001782A KR 950000657 B1 KR950000657 B1 KR 950000657B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- semiconductor device
- salicide
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1a 도 내지 제 1c 도는 종래의 금속배선의 고융점 금속 살리사이드 형성방법을 나타낸 공정순서 단면도이고,
제 2 도는 종래 반도체기판의 액티브영역상에 도전접촉을 위한 고융점금속 살리사이드 형성방법의 일단면도이고,
제 3a 도는 본 발명에 의한 금속배선상에 고융점 금속 살리사이드를 형성하는 바람직한 일 실시예의 일 단면도이고,
제 3b 도는 본 발명에 의한 액티브 영역상에 도전접촉을 위한 고융점 금속 살리사이드를 형성하는 바람직한 다른 실예의 일 단면도이다.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 고융점 금속을 이용한 실리사이드(또는 살리사이드)의 열적으로 불안정한 특성을 개선시키는 방법에 관한 것이다.
반도체장치의 고집적화로 반도체소자의 설계치수가 스켈링다운(Scaling down)되어 선폭이 써브미크론(submicron)화 하면서 액티브영역, 게이트 및 금속배선의 선폭이 크게 축소되고 있다. 이에 따라 게이트전극 및 액티브영역의 접촉저항을 감소시키고 도전층의 금속배선의 저저항화를 위하여 고융점금속(refractory metal)을 이용하여 고전도도의 도전층을 개재, 또는 형성시키는 실리사이드(silicide), 또는 자기정합 실리사이드(self aligned silicide ; 이하 salicide) 기술이 금속배선 분야에서 크게 주목을 받게 되었다.
한편, 반도체장치의 고집적화로 인해 금속배선의 재료로서 일반적으로 사용되는 도프드 폴리실리콘(doped polysilicon)의 저항을 감소시키기 위하여 고융점금속(Mo, W, Ta, Ti, Pt등)과 도프드 폴리실리콘을 일정한 공정조건에서 반응시켜 형성하는 폴리사이드(Polycide) 구조가 널리 사용되고 있다. 특히, 티타늄(Ti)을 사용하는 살리사이드(Salicide)공정은 티타늄의 저저항과 제조방법의 편이성으로 제조현장에서 각광받고 있으나, 상기 티타늄 살리사이드의 막질은 그 열적 안정성이 살리사이드 공정시의 여러 변수에 취약하다. 즉, 티타늄 살리사이드막을 형성한 다음 후속의 열처리 공정과정에서 도프드 폴리실리콘에 존재하는 고농도의 불순물이 이동되거나. 티타늄 살리사이드막의 실리콘 성분과 고농도 불순물과의 반응활성화 속도가 가속되어 티타늄 살리사이드막이 응집되는 현상이 발생되게 된다.
첨부된 도면을 참조하여 종래의 반도체 제조공정에 있어서 티타늄 살리사이드 형성방법을 살펴보기로 한다.
제 1 도가 종래의 티타늄 살리사이드 형성방법에 있어서 금속배선 제조공정 형상의 일부를 순서적으로 나타낸 단면도이다.
먼저, 제 1a 도를 참조하면 반도체기판(100)상에 유전막(11), 도프드 폴리실리콘막(12), 및 티타늄막(13)을 구비하여 차례로 적층형성된 구조를 이루고, 제 1b 도에서와 같이 상측막인 티타늄막(13)의 열처리 공정으로 하지층인 도프드 폴리실리콘막(12) 상부에 티타늄 살리사이드막(14)을 형성시킨 다음 제 1c 도에서처럼 하지층(12)과 반응되지 않은 티타늄막(13)을 제거하면 티타늄 살리사이드 공정이 완성되는 것이다.
이때, 상기 적층막 구조형성시 티타늄 금속을 증착하기전에 도프드 폴리실리콘막(12) 상부 계면의 고농도 불순물에 의해 자연산화막(도면에서는 생략되었음)이 불균일하게 성장이 촉진될 수 있으며, 상기 불균일한 자연산화막 상에 티타늄막(13)을 침적하여 열처리공정을 거치게 되면 티타늄 살리사이드막(14)질이 불균일하게 형성된다. 또한 티타늄 살리사이드막(14) 형성후 후속 열처리 공정에 의해 도프드 폴리실리콘막(12)에 존재하는 고농도 불순물 이동이 생기게 되며, 이 불순물과 티타늄 살리사이드막(14)내의 실리콘 이온과의 반응이 급속도로 활성화되어 티타늄 살리사이드막(14)에 응집현상이 발생되게 된다.
이와 같이 상기한 문제들은 균일하고 안정된 살리사이드막을 형성하기 어렵게 하고 있으며 금속배선의 전기적 특성 및 신뢰성에 나쁜 영향을 주는 단점이 있다.
또, 제 2 도는 반도체기판의 액티브영역 도전접촉을 위해 티타늄 살리사이드를 형성하는 공정의 일 단면도를 나타내고 있으며, 반도체기판의 액티브영역(21)상에 살리사이드 형성을 위해 티타늄막(23)이 침적되어 있으며, 그 사이에 공정과정에서 자연히 발생되는 자연산화막(22)이 개재되어 있음을 나타내고 있다.
앞에서 고찰한 바와 마찬가지로 상기 자연산화막(22)의 성장은 균일하지가 않으므로 열처리 공정을 거치고 난후의 티타늄 살리사이드막질은 불균일하게 된다.
따라서, 본 발명에서는 하지층상에 고융점 금속을 침적하기 이전에 얇은 산화막을 성장하여 그 사이에 개재함으로써 안정된 살리사이드를 형성시키는 방법을 제공한다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 실시예의 일 구성은 하지층상에 얇은 열산화막을 성장시키는 공정, 상기 열산화막상에 고융점 금속을 침적하는 공정 및 살리사이드화 열처리공정을 구비하여 이루어진 것을 특징으로 한다.
상기한 본 발명의 구성에 의하면 상부에 자연산화막이 형성되어 있는 반도체기판 및 도프드 폴리실리콘막 상부를 얇은 열산화막으로 덮어 살리사이드 반응계면에서 격리함으로써 균일하고 응집되는 현상이 없는 고융점 금속 살리사이드를 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 살리사이드 형성방법을 상세히 설명한다.
제 3a 도는 본 발명의 금속배선에 있어서, 고융점 금속 살리사이드 형성방법을 나타낸 제조 형상의 부분 단면도이고, 제 3b 도는 액티브영역에 도전접촉을 위한 본 발명의 살리사이드 형성방법을 나타낸 제조형상의 부분단면도이다. 즉, 하지층(32, 38)상에 40Å∼80Å정도의 얇은 열산화막(33, 36)을 형성한 다음, 티타늄막(34, 37)을 침적하고 열처리하게 되면 안정된 티타늄 살리사이드막이 형성된다. 이때, 상기 하지층(32, 38)은 구체적으로 고온 로(Furnace)에서 행하는 포클(POCl3) 공정, 또는 이온주입공정을 통해 불순물이 주입된 도프드 폴리실리콘막(32)과 그 상부에 형성된 자연산화막(도면에서는 생략됨)의 적층층, 또 상부에 자연산화막(35)이 형성되어 있는 반도체기판의 액티브영역층(38)으로 이루어진다.
또, 상기 티타늄 대신에 유사한 특성의 고융점 금속으로 텅스텐(W), 몰리브덴(Mo), 백금(Pt) 및 탄탈륨(Ta)등이 사용될 수 있다.
따라서, 상기한 본 발명의 방법에 의하면, 상부에 자연산화막이 형성되어 있는 반도체기판 및 도프드 폴리실리콘막 상부를 얇은 열산화막으로 덮어 살리사이드 반응계면에서 격리함으로써 균일하고, 응집되는 현상이 없는 고융점 금속 살리사이드를 형성할 수도 있으므로 반도체장치의 전기적 특성 및 신뢰성을 크게 향상시키는 효과가 있다.
Claims (10)
- 반도체장치의 고융점 금속 살리사이드를 형성하는데 있어서 하지층상에 얇은 열산화막을 성장시키는 공정, 상기 열산화막상에 고융점 금속을 침적하는 공정 및 살리사이드와 열처리공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 하지층은 자연산화막이 상단에 형성되어 있는 도프드 폴리실리콘막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 하지층은 자연산화막이 상단에 형성되어 있는 반도체기판이 액티브영역층인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 2 항에 있어서, 상기 도프드 폴리실리콘막은 폴리실리콘막을 형성후 고온도에서 포클(POCl3)공정에 의해 불순물이 상기 폴리실리콘막에 도프(dope)된 것을 특징으로 하는 반도체장치의 제조방법.
- 제 2 항에 있어서, 폴리실리콘막 형성후 이온주입공정에 의해 상기 폴리실리콘막에 불순물을 주입하여 도프드 폴리실리콘막이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 열산화막의 성장두께는 40Å∼80Å 정도인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 고융점금속은 티타늄, 텅스텐, 몰리브덴, 백금, 탄탈륨등이 이용되는 것을 특징으로 하는 반도체장치의 제조방법.
- 고신뢰성의 고융점 금속 실리사이드를 형성하기 위한 실리사이드화 열처리공정전의 막층구조로 하지층과 고융점 금속층 사이에 얇은 열산화막을 개재하는 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 상기 하지층은 자연산화막이 상단에 형성되어 있는 도프드 폴리실리콘막인 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 상기 하지층은 자연산화막이 상단에 형성되어 있는 반도체기판의 액티브영역층인 것을 특징으로 하는 반도체장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920001782A KR950000657B1 (ko) | 1992-02-07 | 1992-02-07 | 반도체장치 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920001782A KR950000657B1 (ko) | 1992-02-07 | 1992-02-07 | 반도체장치 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018653A KR930018653A (ko) | 1993-09-22 |
| KR950000657B1 true KR950000657B1 (ko) | 1995-01-27 |
Family
ID=19328713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920001782A KR950000657B1 (ko) | 1992-02-07 | 1992-02-07 | 반도체장치 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950000657B1 (ko) |
-
1992
- 1992-02-07 KR KR1019920001782A patent/KR950000657B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930018653A (ko) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0168125B1 (en) | Wiring layers in semiconductor devices | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JP3045946B2 (ja) | 半導体デバイスの製造方法 | |
| JP3103063B2 (ja) | 金属ポリサイド構造の熱的安定性を改善する方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| KR950001950B1 (ko) | 집적회로내의 mos전계효과 트랜지스터 제조방법 | |
| US20050087815A1 (en) | Semiconductor resistance element and fabrication method thereof | |
| KR950009283B1 (ko) | 반도체장치의 제조방법 | |
| EP0197738A2 (en) | Method for manufacturing an LDD semiconductor device | |
| KR950000657B1 (ko) | 반도체장치 및 제조방법 | |
| JP3033526B2 (ja) | 半導体装置の製造方法 | |
| KR950005266B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| KR100369340B1 (ko) | 티타늄실리사이드의 형성 방법 | |
| KR20040013146A (ko) | 폴리실리콘 에미터를 가진 바이폴라 트랜지스터의 제조 방법 | |
| JPH10172921A (ja) | 半導体装置の製造方法 | |
| KR950006974B1 (ko) | 반도체장치의 제조방법 | |
| KR0151055B1 (ko) | 반도체 장치의 폴리사이드 간의 층간 접속방법 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| KR100336042B1 (ko) | 반도체 장치의 실리콘-실리콘 계면에 오믹 콘택 형성방법 | |
| KR100414025B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR20000041468A (ko) | 비정질실리콘막을 이용한 폴리사이드 게이트 전극 형성방법 | |
| KR20000066096A (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011207 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |