TWI455189B - 形成具有一金屬電極之半導體裝置的技術及該半導體裝置之結構 - Google Patents
形成具有一金屬電極之半導體裝置的技術及該半導體裝置之結構 Download PDFInfo
- Publication number
- TWI455189B TWI455189B TW096151427A TW96151427A TWI455189B TW I455189 B TWI455189 B TW I455189B TW 096151427 A TW096151427 A TW 096151427A TW 96151427 A TW96151427 A TW 96151427A TW I455189 B TWI455189 B TW I455189B
- Authority
- TW
- Taiwan
- Prior art keywords
- sacrificial layer
- forming
- metal
- metal electrode
- approximately
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 93
- 239000002184 metal Substances 0.000 title claims description 93
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 14
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 9
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 8
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910000420 cerium oxide Inorganic materials 0.000 description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- -1 yttrium oxide) Chemical class 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- MRPWWVMHWSDJEH-UHFFFAOYSA-N antimony telluride Chemical compound [SbH3+3].[SbH3+3].[TeH2-2].[TeH2-2].[TeH2-2] MRPWWVMHWSDJEH-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Description
此申請案已在2007年1月4日以專利申請案11/619,861於美國提申。
此揭示概括有關半導體裝置，且更特別有關具有一金屬電極之半導體裝置。
一閘極電極與一接觸部之間的寄生閘極電容將不良地降低裝置的速度。可藉由降低閘極電極的厚度來降低寄生閘極電容。一共同閘極電極係包括多晶矽及一形成於多晶矽上方之矽化物。若多晶矽厚度降低過多，多晶矽將在矽化製程期間被消耗。這將不良地導致閘極電極只是矽化物。因此，矽化物將接觸於下屬閘極介電質導致不良的低限值電壓。因此，需要一用於降低一閘極電極與一接觸部之間的寄生閘極電容而不使矽化物接觸於下屬閘極介電質之製程。
依據本發明之一實施例，係特地提出一種用於形成一半導體裝置之方法，包含：形成一閘極介電質於一基材上方；形成一金屬電極於該閘極介電質上方；形成一第一可犧牲層於該金屬電極上方，其中該第一可犧牲層包含選自
由多晶矽及一金屬所組成的群組之一材料；移除該第一可犧牲層；及形成一閘極電極接觸部於該金屬電極上方且使其耦合。
依據本發明之一實施例，係特地提出一種用於形成一半導體裝置之方法，包含：形成一閘極介電質於一基材上方；形成一金屬電極於該閘極介電質上方；形成一第一可犧牲層於該金屬電極上方，該第一可犧牲層包含多晶矽；形成一第二可犧牲層於該第一可犧牲層上方；將一間隔件形成為與該金屬電極、該第一可犧牲層、及該第二可犧牲層相鄰；移除該第二可犧牲層；移除該第一可犧牲層；及形成一閘極電極接觸部於該金屬電極上方且使其耦合。
依據本發明之一實施例，係特地提出一種半導體裝置，包含：一閘極介電質，其位於一基材上方；一閘極電極，其位於該閘極介電質上方；一閘極電極接觸部，其位於該金屬電極上方且耦合至該金屬電極；及一間隔件，其與該金屬電極相鄰，其中該間隔件具有至少為該金屬閘極電極及該閘極介電質的一合併高度兩倍之一高度。
本發明藉由範例顯示且不受限於圖式，其中類似的編號代表類似的元件。圖中元件基於簡單及清楚加以顯示而未必依實際比例繪製。
第1圖顯示一半導體裝置的橫剖視圖，其根據一實施例包括一半導體基材、一閘極介電質、一金屬電極、一第一可犧牲層、及一第二可犧牲層。
第2圖顯示根據一實施例將閘極介電質、金屬電極、第一可犧牲層、及第二可犧牲層予以圖案化後之第1圖的橫剖視圖；第3圖顯示根據一實施例形成間隔件及源極/汲極區後之第2圖的橫剖視圖；第4圖顯示根據一實施例移除第二可犧牲層後之第3圖的橫剖視圖；第5圖顯示根據一實施例移除第一可犧牲層後之第4圖的橫剖視圖；第6圖顯示根據一實施例形成一介電層及接觸部後之第5圖的橫剖視圖。
一實施例中，一第二可犧牲層(譬如氮化物層)係形成於一金屬電極上方所形成之一第一可犧牲層(譬如多晶矽層)上方。第二可犧牲層可在圖案化及矽化期間保護多晶矽層，且第一可犧牲層可在源極/汲極區植入期間保護下屬金屬電極。第二可犧牲層及第一可犧牲層係在一實施例中於一間位準介電層及接觸部形成之前被移除。接觸部形成期間，一接觸部可直接地形成至電極，而非一矽化物形成於一閘極電極上方。一實施例中，只形成第一可犧牲層。可犧牲層亦可稱為假體層(dummy layers)。如熟習該技術者所瞭解，閘極堆積體在此實施例中不需包括一矽化物。此外，第一可犧牲層(其可為多晶矽)係在後續處理期間被移除，而
不同於使多晶矽仍留在最終裝置中之典型金屬閘極處理。此外，一實施例中，在當出現第一可犧牲層及第二可犧牲層(若出現的話)導致間隔件具有比金屬電極更大的高度之時形成間隔件，而不同於其中可使間隔件高度與可包括一金屬層、一多晶矽層及一矽化物層之電極的合併電極高度相提並論之典型金屬閘極製程流。
第1圖顯示根據一實施例之一半導體裝置10的橫剖視圖，其包括一半導體基材12、一閘極介電質14、一金屬電極16、一第一可犧牲層18、及一第二可犧牲層20。此處所述的半導體基材12可為任何半導體材料或材料組合，諸如砷化鎵、鍺化矽、矽晶絕緣體(SOI)、矽、單晶矽、類似物、及上述的組合。閘極介電質14形成於半導體基材12上方且可為任何適當的介電質諸如二氧化矽或具有高介電常數的介電質諸如(絕緣)金屬氧化物(譬如氧化鉿)、類似物、或上述的組合(具有高介電常數的材料具有大於二氧化矽的介電常數)。一實施例中，閘極介電層為近似5至近似50埃厚且在一實施例中近似20埃厚。金屬電極16形成於閘極介電質14上方且在一實施例中接觸於閘極介電質14。金屬電極16可為包括一金屬之任何傳導材料，諸如一傳導金屬氧化物，一合金，或一包括一金屬之材料。一實施例中，金屬電極16為碳化鉭，其曝露於磷酸時不受蝕刻或受到極小蝕刻。進一步討論之後將瞭解，可能希望使金屬電極16可抵抗磷酸，因為此化學作用可用來移除第一或第二可犧牲層18及20。一實施例中，金屬電極16為近似20至近似200埃厚
或更大，確切言之，近似100埃厚。
第一可犧牲層18形成於金屬電極16上方且在一實施例中形成為接觸於金屬電極16。第一可犧牲層18可為一含矽層(譬如，多晶矽)或一金屬層(譬如，一金屬、金屬合金、一傳導金屬氧化物、類似物、或上述的組合)。一實施例中，第一可犧牲層18為近似400至近似1000埃厚或更確切言之近似600至近似800埃，另一實施例中，第一可犧牲層18包含一金屬且第一可犧牲層18為一對於金屬電極16呈選擇性蝕刻之材料。一實施例中，金屬電極16為碳化鉭且第一可犧牲層18為氮化鉭。一實施例中，第二可犧牲層20形成於第一可犧牲層18上方。一實施例中，第二可犧牲層20接觸於第一可犧牲層18。第二可犧牲層20可為一氮化物(譬如，氮化矽)或一金屬(譬如，金屬、金屬合金、傳導金屬合金、類似物、或上述的組合)。一實施例中，第一可犧牲層18為多晶矽且第二可犧牲層20為一氮化物或一金屬且在進一步討論後將更加瞭解，第二可犧牲層20可保護第一可犧牲層18(若第一可犧牲層18包括矽)不使矽化物形成於第一可犧牲層18上方。然而，若第一可犧牲層18不含矽，由於第一可犧牲層18將沒有形成於其上方的矽化物而無關乎出現第二可犧牲層20，可不使用第二可犧牲層20。因此，一實施例中，第一可犧牲層18係為一不同於金屬電極16之金屬，且不形成第二可犧牲層20。另一實施例中，第一可犧牲層18為一不同於金屬電極16之金屬，且形成第二可犧牲層20。一實施例中，第二可犧牲層20可為近似50至近似400埃
或更確切言之近似200埃厚。閘極介電質14、金屬電極16、第一可犧牲層18、及第二可犧牲層20(若出現的話)可藉由諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、類似物、及上述的組合等任何適當製程形成。
第2圖顯示根據一實施例之閘極介電質14、金屬電極16、第一可犧牲層18、及第二可犧牲層20(若出現的話)圖案化後之第1圖的橫剖視圖。可使用任何適當的圖案化製程。閘極介電質14、金屬電極16、第一可犧牲層18、及第二可犧牲層20(若出現的話)的任何者皆可被同時性或順序性地圖案化。一實施例中，利用一使用習知化學作用(及一譬如包含阻劑的罩幕)之電漿蝕刻來移除閘極介電質14、金屬電極16、第一可犧牲層18、及第二可犧牲層20(若出現的話)各者。閘極介電質14、金屬電極16、第一可犧牲層18、及第二可犧牲層20(若出現的話)各者之移除可發生於一蝕刻工具的不同室或相同室中。圖案化之後，閘極介電質14、金屬電極16、第一可犧牲層18、及第二可犧牲層20(若出現的話)係導致一堆積體。
第3圖顯示根據一實施例形成間隔件及源極/汲極區後之第2圖的橫剖視圖。首先，如該技藝所習知，源極/汲極延伸部30可形成於半導體基材12內。其後，襯墊32可如該技藝已知般地形成。襯墊32可為一氧化物，諸如二氧化矽。形成襯墊32之後，可形成間隔件34。間隔件34與金屬電極16(及閘極氧化物14、第一可犧牲層18、及第二可犧牲層20(若出現的話))相鄰。一實施例中，間隔件34為介電材料，
諸如氮化物(譬如，氮化矽)。熟習該技術者瞭解，雖然間隔件34在橫剖面中出現為兩不同間隔件，三維中，間隔件34實際為一包繞在閘極介電質14、金屬電極16、第一可犧牲層18、及第二可犧牲層20(若出現的話)的堆積體周圍之間隔件。形成間隔件34之後，形成源極/汲極區的其餘部分。深源極/汲極如該技藝已知般地形成。因此，源極/汲極區係與閘極介電質的至少一部分相鄰且位居下屬地形成於基材中。其後，可進行一習知矽化製程以使矽化物38形成於深源極/汲極36上方。矽化物38只形成於含矽之經曝露區上方。因此，若深源極/汲極36不含矽，則矽化物將不形成於這些區中。尚且，若第一可犧牲層20(若出現的話)或第一可犧牲層18(若未出現第一可犧牲層20)不含矽，則矽化物未形成於第一或第二可犧牲層18或20上方。
第4圖顯示根據一實施例之第二可犧牲層20(若先前出現)移除後之第3圖的橫剖視圖。第二可犧牲層20可利用任何適當的製程被移除。一實施例中，若第二可犧牲層20為氮化物(譬如，近似100埃的氮化物)，可使用磷酸來移除第二可犧牲層20。此實施例中，當移除第二可犧牲層20(若出現的話)時，若間隔件34亦為氮化物(亦即，與第二可犧牲層20相同的材料)，間隔件34以實質等於第二可犧牲層20移除量之數量被降低高度(間隔件34的高度降低量由於處理邊際(processing margin)故可能不等於第二可犧牲移除層量且因此，高度降低量可能只實質地等於第二可犧牲層的移除量)。此外，間隔件34將在水平方向(寬度中)被蝕刻，如第4
圖所示。若襯墊32為氧化物，則襯墊32在此實施例中將不降低高度。
第5圖顯示根據一實施例在第一可犧牲層18移除後之第4圖的橫剖視圖。第一可犧牲層18可利用任何適當製程被移除。一實施例中，使用一濕或乾蝕刻移除。譬如，若第一可犧牲層18為多晶矽可使用一乾蝕刻。一實施例中，用來移除第一可犧牲層18之製程係相對於下屬金屬電極16選擇性地移除第一可犧牲層18。易言之，用來移除第一可犧牲層18之製程未實質地移除金屬電極16(由於處理邊際故可以在第一可犧牲層18移除期間使部分金屬電極16被移除，但此量不應顯著至影響所形成電晶體之電性性質)。另一實施例中，若用來移除第一可犧牲層18之製程未對於下屬金屬電極16呈現選擇性，則應選擇金屬電極16的厚度藉以在第一可犧牲層18移除之後達成金屬電極16的所想要厚度。一實施例中，金屬電極16的所想要厚度為近似20至近似200埃。此外，襯墊32及間隔件34可能未被移除。
第一可犧牲層18移除之後，身為閘極介電質14及金屬電極16的合併高度之堆積體的高度係具有一合併高度46且間隔件34具有一高度48。一實施例中，(間隔件)高度對於(閘極介電質14及金屬電極16的)合併高度46之比值係位於至少(近似)2:1到至少(近似)10:1之間。一實施例中，高度48對於合併高度46之比值為至少(近似)3:1。
第6圖顯示根據一實施例形成一介電層40及接觸部後之第5圖的橫剖視圖。介電層40形成於半導體基材12(及因
此，半導體基材12上及內所形成之結構)上。介電層40可為用於間位準介電層之任何適當介電質。一實施例中，介電層40為一具有低介電常數之介電材料(亦即，一具有小於二氧化矽的介電常數之材料)。另一實施例中，介電層40為二氧化矽。介電層40可由任何適當製程形成，諸如CVD、PVD、類似物、或上述的組合。介電層40形成之後，介電層40如該技藝所習知被圖案化以形成接觸開口(未圖示)。接觸開口隨後被充填有一諸如銅或鎢(及可能其他傳導層，諸如傳導襯墊)等傳導材料，以形成源極/汲極接觸部42及一閘極電極接觸部44。可使用任何適當的已知處理來形成源極/汲極接觸部42及閘極電極接觸部44。源極/汲極接觸部42係耦合至金屬電極16且位於其上方。圖示實施例中，閘極電極接觸部44直接接觸於金屬電極16。其他實施例中，一中介層可出現於閘極電極接觸部44與金屬電極16之間。
至今應瞭解，需要一用於降低一閘極電極與一接觸部之間的寄生閘極電容而不使矽化物接觸於下屬閘極介電質之製程。尚且，熟習該技術者應瞭解，使用時，閘極電極可具有供一接觸部所耦合之一或多層。一實施例中，一金屬閘極電極係為整體閘極電極(亦即，閘極電極只包括金屬閘極電極)。
雖然此處參照特定實施例來描述本發明，可作出不同修改及改變而不脫離申請專利範圍所界定之本發明的範圍。為此，說明書及圖式視為示範性而非限制性意義，且所有此等修改皆預定被包括在本發明的範圍內。此處參照
特定實施例所描述之任何利益、優點、或問題的解決方案皆無意被視為任何或全部申請專利範圍之關鍵性、必要性、或重要性特徵結構或元件。
此處的“一”用語係被定義為一或不只一個。並且，在申請專利範圍中使用諸如“至少一”及“一或多”等介紹片語不應視為暗示藉由不定冠詞“一”引進另一申請專利範圍元件將含有此等所引進申請專利範圍元件的任何特定申請專利範圍限制為本發明只含一個此元件，即便相同申請專利範圍包括介紹性片語“一或多”或“至少一”及諸如“一”等不定冠詞時亦然。同理對於定冠詞的使用亦成立。此處的“耦合”用語無意限制為一直接耦合或機械耦合。除非另外指明，利用諸如“第一”及“第二”用語任意地在此等用語所描述的元件之間作區分。因此，這些用語未必預定指示出此等元件之時間性或其他優先次序。
並且，申請專利範圍及描述中的“前”、“背”、“頂”、“底”、“上方”、“底下”及類似物(若有的話)係供描述用而未必用來描述永久性相對位置。請瞭解用語可在適當環境下互換使用以使此處所述的本發明實施例譬如能夠在此處所顯示及描述以外的其他定向中操作。
10‧‧‧半導體裝置
12‧‧‧半導體基材
14‧‧‧閘極介電質
16‧‧‧金屬電極
18‧‧‧第一可犧牲層
20‧‧‧第二可犧牲層
30‧‧‧源極/汲極延伸部
32‧‧‧襯墊
34‧‧‧間隔件
36‧‧‧深源極/汲極
38‧‧‧矽化物
40‧‧‧介電層
42‧‧‧源極/汲極接觸部
44‧‧‧閘極電極接觸部
46‧‧‧合併高度
48‧‧‧高度
第1圖顯示一半導體裝置的橫剖視圖，其根據一實施例包括一半導體基材、一閘極介電質、一金屬電極、一第一可犧牲層、及一第二可犧牲層。
第2圖顯示根據一實施例將閘極介電質、金屬電極、第
一可犧牲層、及第二可犧牲層予以圖案化後之第1圖的橫剖視圖；第3圖顯示根據一實施例形成間隔件及源極/汲極區後之第2圖的橫剖視圖；第4圖顯示根據一實施例移除第二可犧牲層後之第3圖的橫剖視圖；第5圖顯示根據一實施例移除第一可犧牲層後之第4圖的橫剖視圖；第6圖顯示根據一實施例形成一介電層及接觸部後之第5圖的橫剖視圖。
10‧‧‧半導體裝置
12‧‧‧半導體基材
14‧‧‧閘極介電質
16‧‧‧金屬電極
30‧‧‧源極/汲極延伸部
32‧‧‧襯墊
34‧‧‧間隔件
36‧‧‧深源極/汲極
38‧‧‧矽化物
40‧‧‧介電層
42‧‧‧源極/汲極接觸部
44‧‧‧閘極電極接觸部
Claims (18)
- 一種用於形成一半導體裝置之方法，包含：形成一閘極介電質於一基材上方；形成一金屬電極於該閘極介電質上方；形成一第一可犧牲層於該金屬電極上方，其中該第一可犧牲層包含選自由多晶矽及一金屬所組成的群組之一材料；移除該第一可犧牲層；及形成一閘極電極接觸部於該金屬電極上方且使其耦合。
- 如申請專利範圍第1項之方法，進一步包含：將一間隔件形成為與該金屬電極及該第一可犧牲層相鄰，其中在移除該第一可犧牲層之前進行形成該間隔件。
- 如申請專利範圍第1項之方法，其中該形成第一可犧牲層係包含形成該包含多晶矽之第一可犧牲層。
- 如申請專利範圍第4項之方法，其中該形成第一可犧牲層係包含形成該包含一第一金屬之第一可犧牲層。
- 如申請專利範圍第4項之方法，其中該形成包含第一金屬之第一可犧牲層係包含：形成該包含第一金屬之第一可犧牲層，其中該第一可犧牲層能夠對於該金屬電極呈選擇性地被移除。
- 如申請專利範圍第4項之方法，其中該形成金屬電極係包含形成該包含不同於該第一金屬的一第二金屬之金 屬電極。
- 如申請專利範圍第1項之方法，其中該形成金屬電極係包含形成該具有位於近似20至近似200埃範圍中的一厚度之金屬電極，而該形成該第一可犧牲層係包含形成該具有位於近似400至近似1000埃範圍中的一厚度之第一可犧牲層。
- 如申請專利範圍第1項之方法，進一步包含：形成一第二可犧牲層於該第一可犧牲層上方；及在形成該閘極電極接觸部之前移除該第二可犧牲層。
- 如申請專利範圍第8項之方法，其中該形成第二可犧牲層係包含形成該包含氮化物之第二可犧牲層。
- 如申請專利範圍第8項之方法，其中該形成第二可犧牲層係包含形成該包含一金屬之第二可犧牲層。
- 一種用於形成一半導體裝置之方法，包含：形成一閘極介電質於一基材上方；形成一金屬電極於該閘極介電質上方；形成一第一可犧牲層於該金屬電極上方，該第一可犧牲層包含多晶矽；形成一第二可犧牲層於該第一可犧牲層上方；將一間隔件形成為與該金屬電極、該第一可犧牲層、及該第二可犧牲層相鄰；移除該第二可犧牲層；移除該第一可犧牲層；及 形成一閘極電極接觸部於該金屬電極上方且使其耦合。
- 如申請專利範圍第11項之方法，其中該形成第二可犧牲層係包含形成該包含氮化物之第二可犧牲層。
- 如申請專利範圍第11項之方法，其中該形成第二可犧牲層係包含形成該包含一金屬之第二可犧牲層。
- 如申請專利範圍第11項之方法，其中該形成間隔件係包含形成具有至少為該金屬電極及該閘極介電質的一合併高度兩倍的一高度之間隔件。
- 如申請專利範圍第11項之方法，其中該形成金屬電極係包含形成該具有位於近似20至近似200埃範圍中的一厚度之金屬電極。
- 如申請專利範圍第11項之方法，其中該形成第一可犧牲層係包含形成該具有位於近似400至近似1000埃範圍中的一厚度之第一可犧牲層。
- 如申請專利範圍第11項之方法，其中該形成第二可犧牲層係包含形成該具有位於近似50至近似400埃範圍中的一厚度之第二可犧牲層。
- 如申請專利範圍第11項之方法，進一步包含：移除該第一可犧牲層之前及移除該第二可圖案化之前在該基材中將源極/汲極區形成為與該閘極介電質的至少一部分相鄰且位居其下屬。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/619,861 US7544595B2 (en) | 2007-01-04 | 2007-01-04 | Forming a semiconductor device having a metal electrode and structure thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200837812A TW200837812A (en) | 2008-09-16 |
| TWI455189B true TWI455189B (zh) | 2014-10-01 |
Family
ID=39593503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096151427A TWI455189B (zh) | 2007-01-04 | 2007-12-31 | 形成具有一金屬電極之半導體裝置的技術及該半導體裝置之結構 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7544595B2 (zh) |
| JP (1) | JP5534407B2 (zh) |
| CN (1) | CN101743622B (zh) |
| TW (1) | TWI455189B (zh) |
| WO (1) | WO2008085667A2 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863123B2 (en) * | 2009-01-19 | 2011-01-04 | International Business Machines Corporation | Direct contact between high-κ/metal gate and wiring process flow |
| KR20140089650A (ko) | 2013-01-03 | 2014-07-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| US5663578A (en) * | 1995-11-17 | 1997-09-02 | International Business Machines Corporation | Thin film transistor with self-aligned bottom gate |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162738A (ja) * | 1988-12-15 | 1990-06-22 | Nec Corp | Ｍｏｓ ｆｅｔ の製造方法 |
| JPH0521455A (ja) * | 1991-07-12 | 1993-01-29 | Nec Corp | 半導体集積回路装置の製造方法 |
| JP3373954B2 (ja) * | 1994-10-20 | 2003-02-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR960039434A (ko) * | 1995-04-21 | 1996-11-25 | 김광호 | 금속 게이트 전극을 갖는 트랜지스터 및 그 제조방법 |
| US6225168B1 (en) * | 1998-06-04 | 2001-05-01 | Advanced Micro Devices, Inc. | Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof |
| US20050048732A1 (en) * | 2003-08-26 | 2005-03-03 | International Business Machines Corporation | Method to produce transistor having reduced gate height |
| US7220635B2 (en) * | 2003-12-19 | 2007-05-22 | Intel Corporation | Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer |
| US20050151166A1 (en) * | 2004-01-09 | 2005-07-14 | Chun-Chieh Lin | Metal contact structure and method of manufacture |
| JP4511212B2 (ja) * | 2004-02-20 | 2010-07-28 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US6893927B1 (en) * | 2004-03-22 | 2005-05-17 | Intel Corporation | Method for making a semiconductor device with a metal gate electrode |
-
2007
- 2007-01-04 US US11/619,861 patent/US7544595B2/en active Active
- 2007-12-15 JP JP2009544874A patent/JP5534407B2/ja active Active
- 2007-12-15 CN CN2007800446006A patent/CN101743622B/zh active Active
- 2007-12-15 WO PCT/US2007/087687 patent/WO2008085667A2/en active Application Filing
- 2007-12-31 TW TW096151427A patent/TWI455189B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| US5663578A (en) * | 1995-11-17 | 1997-09-02 | International Business Machines Corporation | Thin film transistor with self-aligned bottom gate |
Also Published As
| Publication number | Publication date |
|---|---|
| US7544595B2 (en) | 2009-06-09 |
| CN101743622A (zh) | 2010-06-16 |
| US20080164498A1 (en) | 2008-07-10 |
| WO2008085667A3 (en) | 2010-04-08 |
| JP2010519724A (ja) | 2010-06-03 |
| CN101743622B (zh) | 2012-03-21 |
| TW200837812A (en) | 2008-09-16 |
| WO2008085667A2 (en) | 2008-07-17 |
| JP5534407B2 (ja) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| US8609480B2 (en) | Methods of forming isolation structures on FinFET semiconductor devices | |
| US10886391B2 (en) | Single-electron transistor with wrap-around gate | |
| US7521775B2 (en) | Protection of three dimensional transistor structures during gate stack etch | |
| TWI518755B (zh) | 積體電路結構及其製作方法 | |
| US9484346B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN105097649B (zh) | 半导体结构的形成方法 | |
| CN109326562A (zh) | 金属栅极结构、半导体器件及其制造方法 | |
| TWI620250B (zh) | 保護溝渠側壁以形成選擇性磊晶半導體材料 | |
| CN109494251A (zh) | 半导体器件 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| US11881510B2 (en) | Semiconductor device | |
| TWI601186B (zh) | 半導體裝置及其製造方法 | |
| CN109326601A (zh) | 半导体器件和制造方法 | |
| CN106960875B (zh) | 半导体装置及其制造方法 | |
| JP7423879B2 (ja) | グラフェン及びボロン窒化物ヘテロ構造デバイスの統合 | |
| US20170162394A1 (en) | Semiconductor device and fabrication method thereof | |
| TWI455189B (zh) | 形成具有一金屬電極之半導體裝置的技術及該半導體裝置之結構 | |
| US20080237751A1 (en) | CMOS Structure and method of manufacturing same | |
| US20200135898A1 (en) | Hard mask replenishment for etching processes | |
| CN106257642A (zh) | 在例如在soi衬底上尤其是fdsoi衬底上制造的集成电路的有源区上制造接触的方法以及对应的集成电路 | |
| JP2002324837A (ja) | 半導体装置の製造方法 | |
| CN108376709A (zh) | 一种插入倒t形介质层的鳍式场效应晶体管及其制备方法 | |
| US11699741B2 (en) | Metal-containing liner process |