JP7423879B2 - グラフェン及びボロン窒化物ヘテロ構造デバイスの統合 - Google Patents

グラフェン及びボロン窒化物ヘテロ構造デバイスの統合 Download PDF

Info

Publication number
JP7423879B2
JP7423879B2 JP2020568950A JP2020568950A JP7423879B2 JP 7423879 B2 JP7423879 B2 JP 7423879B2 JP 2020568950 A JP2020568950 A JP 2020568950A JP 2020568950 A JP2020568950 A JP 2020568950A JP 7423879 B2 JP7423879 B2 JP 7423879B2
Authority
JP
Japan
Prior art keywords
layer
connection
metal layer
contact
hbn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020568950A
Other languages
English (en)
Other versions
JP2021516455A (ja
JPWO2019169390A5 (ja
Inventor
ヴェヌゴパル アーチャナ
コロンボ ルイジ
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2021516455A publication Critical patent/JP2021516455A/ja
Publication of JPWO2019169390A5 publication Critical patent/JPWO2019169390A5/ja
Application granted granted Critical
Publication of JP7423879B2 publication Critical patent/JP7423879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本願は概して、マイクロ電子デバイスに関し、特にマイクロ電子デバイスにおけるグラフェンに関する。
グラフェンはマイクロ電子デバイスの有望な材料である。ゲートグラフェン構成要素のための一般的に提案されているアーキテクチャは、基板上のグラフェンを含むグラファイト層であり、グラフェン上に金属コンタクトを有し、これらコンタクト間のグラフェン内にチャネル領域を有する。マイクロ電子デバイスを形成するためのプロセスの間のグラフェンの劣化のため、この構成要素をマイクロ電子デバイスに統合することは困難であった。
例示のマイクロ電子デバイスはゲートグラフェン構成要素を含む。ゲートグラフェン構成要素は、グラフェンの一つ又はそれ以上の層を含むグラファイト層を含む。グラファイト層は、チャネル領域と、チャネル領域に隣接する第１のコンタクト領域と、チャネル領域に隣接する第２のコンタクト領域とを有する。ゲートグラフェン構成要素は、チャネル領域の上のグラファイト層上のパターン化された六方晶ボロン窒化物（ｈＢＮ）層と、チャネル領域上方のパターン化されたｈＢＮ層の上のゲートとを含む。第１のコンタクト領域内のグラファイト層上に第１の接続が配置され、第２のコンタクト領域内のグラファイト層上に第２の接続が配置される。パターン化されたｈＢＮの層は、第１の接続の下又は第２の接続の下に完全には延在しない。
ゲートグラフェン構成要素を含む例示のマイクロ電子デバイスの断面である。
形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。
ゲートグラフェン構成要素を含む別の例示のマイクロ電子デバイスの断面である。
形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。 形成の別の例示の方法の或る段階で描かれた、ゲートグラフェン構成要素を含むマイクロ電子デバイスの断面である。
図面は一定の縮尺で描いてはいない。幾つかの行為又は事象が、異なる順で及び／又は他の行為又は事象と同時に起こり得るので、本記載は行為又は事象の例示される順によって限定されない。また、幾つかの例示される行為又は事象は、本記載に従った手法を実装するために任意選択である。
マイクロ電子デバイスが、グラフェンの一つ又はそれ以上の層を含むグラファイト層を有するゲートグラフェン構成要素を含む。グラファイト層は、チャネル領域と、チャネル領域に隣接する第１のコンタクト領域と、チャネル領域に隣接する第２のコンタクト領域とを含む。グラフェンは、チャネル領域から第１のコンタクト領域及び第２のコンタクト領域内へ延在する。ゲートグラフェン構成要素は、チャネル領域の上のグラファイト層上のパターン化された六方晶ボロン窒化物（ｈＢＮ）層と、チャネル領域上方のパターン化されたｈＢＮ層の上のゲートとを含む。第１のコンタクト領域内のグラファイト層上に第１の接続が配置され、第２のコンタクト領域内のグラファイト層上に第２の接続が配置される。パターン化されたｈＢＮ層は、第１の接続の下に完全には延在せず、又は第２の接続の下に完全には延在しない。マイクロ電子デバイス内にゲートグラフェン構成要素を形成する方法が開示される。
本記載において、「横方向」という用語は、基板の頂部表面の平面に並行な方向を指す。本記載において、～の上、～の上方、～の下、～の下方などの用語が用いられ得る。これらの用語は、構造又は要素の位置又は向きを限定するものではなく、構造間又は要素間の空間的な関係を提供する。
本記載において、或る要素が別の要素「上に」あると称される場合、それは他の要素の直接上にあってもよいし、又は、介在する要素が存在してもよい。同様に、或る要素が別の要素に「隣接する」と称される場合、それは他の要素に直接隣接していてもよいし、又は、介在する要素が存在していてもよい。
図１は、ゲートグラフェン構成要素１０２を含む例示のマイクロ電子デバイス１００の断面である。マイクロ電子デバイス１００は基板１０４を含む。基板１０４は、半導体ウェハの一部、例えば、場合によってはエピタキシャル層を有する単結晶シリコンウェハ、又は、ＳＯＩ（silicon on insulator）ウェハであってもよく、図１に示されるように、任意選択で半導体材料１０６を含んでもよい。基板１０４は、半導体材料を含まない、サファイアウェハ又はグラスウェハなどの誘電体ウェハの一部であってもよい。マイクロ電子デバイス１００に適した他の基板もこの例の範囲内にある。基板１０４は、基板１０４の頂部表面１１０まで延在する誘電性材料１０８を含む。誘電性材料１０８は、図１に描かれているように、半導体材料１０６の上の誘電体層であり得る。誘電性材料１０８は、基板１０４を提供する誘電体ウェハの頂部であり得る。
この例のゲートグラフェン構成要素１０２は、頂部表面１１０の上に任意選択の下側ｈＢＮ層１１２を含む。ゲートグラフェン構成要素１０２は、存在する場合は下側ｈＢＮ層１１２上の、頂部表面１１０の上にグラファイト層１１４を含む。グラファイト層１１４は、グラフェンの一つ又はそれ以上の層を含む。グラファイト層１１４は、チャネル領域１１６と、チャネル領域１１６に隣接する第１のコンタクト領域１１８と、チャネル領域１１６に隣接する第２のコンタクト領域１２０とを含む。グラフェンは、チャネル領域１１６から第１のコンタクト領域１１８内へ延在し、チャネル領域１１６から第２のコンタクト領域１２０内へ延在する。
第１の接続１２２が、第１のコンタクト領域１１８におけるグラファイト層１１４上に配置される。第２の接続１２４が、第２のコンタクト領域１２０におけるグラファイト層１１４上に配置される。第１の接続１２２及び第２の接続１２４は、グラファイト層１１４におけるグラフェンに電気的接続を提供する。第１の接続１２２及び第２の接続１２４は、金属、グラフェン、カーボンナノチューブ、又は他の導電性材料を含み得る。第１の接続１２２及び第２の接続１２４の上に、障壁キャップ１２６が配置され得る。障壁キャップ１２６は、窒素及びボロンの拡散を抑制する、チタン窒化物又は窒化タンタルなどの材料を含み得る。
ゲートグラフェン構成要素１０２は、チャネル領域１１６の上のグラファイト層１１４の上のパターン化されたｈＢＮ層１２８を含む。パターン化されたｈＢＮ層１２８は、第１の接続１２２の下に完全には延在せず、又は第２の接続１２４の下に完全には延在しない。パターン化されたｈＢＮ層１２８は、図１に示すように、任意で第１の接続１２２及び第２の接続１２４を越えて延在し得る。
ゲートグラフェン構成要素１０２は、チャネル領域１１６の上方のパターン化ｈＢＮ層１２８の上のゲート誘電体層１３０を含み得る。ゲート誘電体層１３０は、二酸化シリコン、シリコン窒化物、シリコンオキシナイトライド、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物などを含み得る。ゲート誘電体層１３０は、例えば、１ナノメートル～１０ナノメートルの厚みであり得る。
ゲートグラフェン構成要素１０２はさらに、第１の接続１２２及び第２の接続１２４の横方向表面に隣接するコンタクトスペーサ１３２を含み得る。コンタクトスペーサ１３２は、チャネル領域１１６の上に延在しない。コンタクトスペーサ１３２は、二酸化シリコン、シリコン窒化物、又は他の誘電性材料を含み得る。この例では、ゲート誘電体層１３０は、第１の接続１２２及び第２の接続１２４の横方向表面に沿って延在し、そのため、コンタクトスペーサ１３２は、ゲート誘電体層１３０によって第１の接続１２２及び第２の接続１２４から分離される。第１の接続１２２及び第２の接続１２４に対する、コンタクトスペーサ１３２及びゲート誘電体層１３０の他の構成もこの例の範囲内にある。
ゲートグラフェン構成要素１０２は、チャネル領域１１６の上方のゲート誘電体層１３０の上のゲート１３４を含む。ゲート１３４は、所望の仕事関数を提供するために、アルミニウム、銅、チタン、チタン窒化物、タンタル、窒化タンタル、及びタングステンなどの一つ又はそれ以上の金属を含み得る。ゲート１３４は、コンタクトスペーサ１３２によって第１の接続１２２及び第２の接続１２４から横方向に分離されている。
ゲートグラフェン構成要素１０２及び基板１０４の上に誘電体層１３６が配置され得る。誘電体層１３６は、誘電性材料の一つ又はそれ以上のサブ層を含むプレメタル誘電体（ＰＭＤ）層１３６であり得、誘電性材料の一つ又はそれ以上のサブ層は、例えば、シリコン窒化物のＰＭＤライナー、二酸化シリコンベースの材料の層、リン珪酸ガラス（ＰＳＧ）又はボロンリン珪酸ガラス（ＢＰＳＧ）の層、並びに、シリコン窒化物、シリコンオキシナイトライド、シリコンカーバイド、又はシリコンカーバイド窒化物のキャップ層であり得る。誘電体層１３６のための他の構造及び組成もこの例の範囲内にある。ゲート１３４、第１の接続１２２、及び第２の接続１２４に電気的接続を提供するために、コンタクト１３８が、誘電体層１３６を介して配置され得る。コンタクト１３８は、任意選択で、図１に示すように、障壁キャップ１２６を介して第１の接続１２２及び第２の接続１２４への電気的接続を成すことができる。
マイクロ電子デバイス１００のオペレーションの間、第１の接続１２２からグラファイト層１１４内のグラフェンを介して第２の接続１２４に電流が流され得る。パターン化されたｈＢＮ層１２８は、マイクロ電子デバイス１００の製造及び使用の間、グラファイト層１１４を劣化から保護することができ、チャネル領域１１６を介するグラフェンにおける充電キャリア移動度の所望の値を有利に提供する。存在する場合、下側ｈＢＮ層１１２は、グラファイト層１１４をさらに有利に保護することができる。
図２Ａ～図２Ｊは、形成の例示の方法の種々の段階で示される、ゲートグラフェン構成要素２０２を含むマイクロ電子デバイス２００の断面である。図２Ａを参照すると、マイクロ電子デバイス２００は基板２０４を含む。基板２０４は、図２Ａに示すように、シリコン、シリコンカーバイド、ガリウムヒ化物、ガリウム窒化物等の半導体材料２０６を有する、半導体ウェハ、ＳＯＩウェハ等であり得る。基板２０４は、半導体材料を含まないサファイアウェハ又はグラスウェハなどの誘電体ウェハであり得る。
基板２０４は、基板２０４の頂部表面２１０まで延在する誘電性材料２０８を含む。誘電性材料２０８は、図２Ａに描かれているように、半導体材料２０６の上に形成されるフィールド酸化物などの誘電体層の一部であり得る。誘電性材料２０８は、基板２０４を提供する誘電体ウェハの頂部であり得る。
下側金属層２４０が誘電性材料２０８の上に形成される。下側金属層２４０は、例えば、コバルト、ニッケル、銅、ルテニウム、ロジウム、パラジウム、銀、レニウム、イリジウム、プラチナ、金、又はそれらの任意の組み合わせの、ｈＢＮ層の後続の沈殿に適する一つ又はそれ以上の金属を含む。これらの金属は、網羅的な一覧ではなく、例として提供される。下側金属層（２４０）は、均質な合金、又は２つ又はそれ以上の異なる金属の混合物を含み得る。下側金属層（２４０）は、異なる金属を有する２つ又はそれ以上の層の層状構造、例えば銅／ニッケル／銅積層体を含み得る。下側金属層（２４０）は、例えば、スパッタプロセス、蒸着プロセス、化学気相成長（ＣＶＤ）プロセス、有機金属化学気相成長（ＭＯＣＶＤ）プロセス、又は原子層堆積（ＡＬＤ）プロセスによって形成され得る。下側金属層２４０の厚みは、誘電性材料２０８上へのｈＢＮ層の沈殿に適しており、したがって、下側金属層２４０の組成に基づいて選択され得る。例えば、下側金属層２４０は、５０ナノメートル～５００ナノメートルの厚みを有し得る。下側金属層２４０は、ゲートグラフェン構成要素２０２のためのエリアにわたってのみ延在するようにパターン化されてもよい。あるいは、下側金属層２４０は、図２Ａに示すように、基板２０４全体にわたって延在し得る。
図２Ａにおいて「ボロン」として示されるボロンは、例えば、４００℃～８００℃など、下側金属層２４０におけるボロン及び窒素の拡散、並びに、誘電性材料２０８上へのｈＢＮ層の沈殿に適した温度で、下側金属層２４０においてボロンの飽和状態を形成するのに充分な量で下側金属層２４０に導入される。図２Ａにおいて「窒素」として示される窒素は、ボロン及び窒素の拡散、並びに、誘電性材料２０８上へのｈＢＮ層の沈殿に適した同じ温度で、下側金属層２４０において窒素の飽和状態を形成するのに充分な量で下側金属層２４０内へ導入される。下側金属層２４０は、図２Ａに概略的に示されているように、第一の放射加熱プロセス２４２によって、又はファーネスプロセス又はホットプレートプロセスなどの別のプロセスによって加熱され得る。ボロン及び窒素は、例えばボロン含有気体試薬及び窒素含有気体試薬への曝露を含む、いくつかの方法の任意のものによって下側金属層２４０に導入され得る。
図２Ｂを参照すると、続いて下側金属層２４０が冷却されて、下側金属層２４０の表面へのボロン及び窒素の拡散、並びに、誘電性材料２０８の頂部表面２１０上の下側ｈＢＮ層２１２の沈殿をもたらす。下側ｈＢＮ層２１２とは反対側の下側金属層２４０の頂部表面上に犠牲ｈＢＮ層２４４が沈殿され得る。犠牲ｈＢＮ層２４４は下側金属層２４０の大部分をそのまま残して、例えば、光スパッタエッチングによって除去することができる。
図２Ｃを参照すると、図２Ｃにおいて「炭素」として示される炭素が、例えば、４００℃～８００℃など、下側金属層２４０における炭素の拡散、並びに、下側ｈＢＮ下側金属層２１２上へのグラファイト層の沈殿に適した温度で、下側金属層２４０において炭素の飽和状態を形成するのに充分な量で層２４０内へ導入される。下側金属層２４０は、図２Ｃに概略的に示されるように第２の放射加熱プロセス２４６によって、又は別のプロセスによって加熱され得る。炭素は、例えば炭素含有気体試薬への曝露を含む、幾つかの方法の任意のものによって、下側金属層２４０に導入され得る。
図２Ｄを参照すると、続いて下側金属層２４０が冷却され、下側金属層２４０の表面への炭素の拡散及び下側ｈＢＮ層２１２上のグラファイト層２１４の沈殿をもたらす。グラファイト層２１４は、グラフェンを含み、ベルナル構成を有し得る。犠牲グラファイト層２４８も、グラファイト層２１４とは反対側の下側金属層２４０の頂部表面に沈殿され得る。犠牲グラファイト層２４８は、任意選択で除去され得る。下側ｈＢＮ層２１２及びグラファイト層２１４の両方を形成するための下側金属層２４０の使用は、下側ｈＢＮ層２１２の形成後に下側金属層２４０を除去してグラファイト層２１４の沈殿のための別個の金属層を形成する方法と比較して、下側ｈＢＮ層２１２の層を有利に低減し得る。
図２Ｅを参照すると、障壁材料の層（図示せず）が、下側金属層２４０の上に形成される。障壁材料は、窒素及びボロンの拡散を抑制する、チタン窒化物又は窒化タンタルなどの材料を含み得る。下側金属層２４０、及び上にある障壁材料の層は、下側金属層２４０から第１の接続２２２及び第２の接続２２４を形成し、障壁材料の層から障壁キャップ２２６を形成するために、同時にパターン化される。
第１の接続２２２は、グラファイト層２１４の第１のコンタクト領域２１８においてグラファイト層２１４への接続を成す。第２の接続２２４は、グラファイト層２１４の第２のコンタクト領域２２０においてグラファイト層２１４への接続を成す。グラファイト層２１４は、第１のコンタクト領域２１８に隣接し第２のコンタクト領域２２０に隣接するチャネル領域２１６を有する。第１の接続２２２及び第２の接続２２４を提供するための下側金属層２４０の使用は、下側金属層２４０を除去し、第１の接続２２２及び第２の接続２２４を形成するために別個の金属層を用いる方法と比較して、グラファイト層２１４に低コンタクト抵抗を有利に提供し得る。
図２Ｆを参照すると、上側金属層２５０が、チャネル領域２１６におけるグラファイト層２１４上に形成され、図２Ｆに示すように、任意選択で第１の接続２２２及び第２の接続２２４上に延在する。上側金属層２５０は、後続のｈＢＮ層の沈殿に適した一つ又はそれ以上の金属を含む。上側金属層２５０は、図２Ａの下側金属層２４０について開示したものと同様の構造及び組成を有し得る。上側金属層２５０は、下側金属層２４０に関して開示したプロセスの任意のものによって形成され得る。図２Ｆにおいて「ボロン」として示されるボロン、及び図２Ｆにおいて「窒素」として示される窒素が、上側金属層２５０におけるボロン及び窒素の拡散、並びに、グラファイト層２１４上へのｈＢＮ層の沈殿に適した温度で上側金属層２５０内に導入される。ボロン及び窒素は、例えば、図２Ａに関して開示したように、上側金属層２５０に導入され得る。上側金属層２５０は、図２Ｆに概略的に示されるように第３の放射加熱プロセス２５２によって、又は別のプロセスによって、所望の温度まで加熱され得る。障壁キャップ２２６は、第１の接続２２２及び第２の接続２２４の大部分からボロン及び窒素をブロックする。
図２Ｇを参照すると、続いて上側金属層２５０が冷却され、上側金属層２５０の表面へのボロン及び窒素の拡散、並びに、下側ｈＢＮ層２１２とは反対のグラファイト層２１４上のパターン化されたｈＢＮ層２２８の沈殿をもたらす。下側ｈＢＮ層２１２とは反対側の上側金属層２５０の頂部表面上に犠牲ｈＢＮ層２５４が沈殿され得る。図２Ｇに示すように、犠牲ｈＢＮ層２５４の付加的な部分が障壁キャップ２２６上に沈殿され得る。場合によっては、犠牲ｈＢＮ層２５４のさらなる部分が、上側金属層２５０と第１の接続２２２と第２の接続２２４との間のインタフェースの条件に応じて、第１の接続２２２及び第２の接続２２４の横方向表面上に沈殿され得る。
続いて、上側金属層２５０及び犠牲ｈＢＮ層２５４が除去され、パターン化されたｈＢＮ層２２８がそのまま残される。パターン化されたｈＢＮ層２２８は、図２Ｆのボロン及び窒素が障壁キャップ２２６によってブロックされた結果、第１の接続２２２の下に完全には延在しないか、又は第２の接続２２４の下に完全には延在しない。パターン化されたｈＢＮ層２２８は、障壁キャップ２２６によって覆われていない第１の接続２２２又は第２の接続２２４の横方向表面を介するボロン及び窒素の拡散の結果、第１の接続２２２の下の途中まで、又は第２の接続２２４の下の途中まで延在し得る。
図２Ｈを参照すると、この例では、パターン化されたｈＢＮ層２２８の上にゲート誘電体層２３０が形成される。ゲート誘電体層２３０は、図２Ｈに描かれているように、第１の接続２２２及び第２の接続２２４の上に延在し得る。ゲート誘電体層２３０は、図１のゲート誘電体層１３０について開示したような組成及び構造を有し得る。ゲート誘電体層２３０は、例えば、ＡＬＤプロセス、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセス、又はＣＶＤプロセスによって形成され得る。
この例では、ゲート誘電体層２３０の上にコンフォーマルスペーサ層２５６が形成される。コンフォーマルスペーサ層２５６は、例えば、二酸化シリコン、シリコン窒化物、又はシリコンオキシナイトライドを含み得る。コンフォーマルスペーサ層２５６は、ＰＥＣＶＤプロセス、低圧化学気相成長（ＬＰＣＶＤ）プロセス、又は、誘電性材料のコンフォーマル層を形成するためのその他のプロセスによって形成され得る。
図２Ｉを参照すると、図２Ｈのコンフォーマルスペーサ層２５６は、コンタクトスペーサ２３２を提供するために、第１の接続２２２及び第２の接続２２４の横方向表面に隣接するコンフォーマルスペーサ層２５６を残して、グラファイト層２１４のチャネル領域２１６の上のコンフォーマルスペーサ層２５６を除去するように、異方性エッチングプロセスによってエッチングされる。異方性プロセスとしては、例えば、フッ素ラジカルを用いた反応性イオンエッチング（ＲＩＥ）プロセスを挙げることができる。
図２Ｊを参照すると、ゲート２３４が、チャネル領域２１６の上方のゲート誘電体層２３０の上に形成される。ゲート２３４は、コンタクトスペーサ２３２によって、第１の接続２２２及び第２の接続２２４から、横方向に分離され電気的に絶縁されている。コンタクトスペーサ２３２は、第１の接続２２２及び第２の接続２２４上の電位に対する所望の電位でのゲート２３４のオペレーションを可能にして、ゲート２３４から第１の接続２２２又は第２の接続２２４への漏れ電流なしに、チャネル領域２１６を介して所望の導電率を得る。ゲート２３４は、図１のゲート１３４について開示したような組成を有し得る。ゲート２３４は、マイクロ電子デバイス２００の既存の頂部表面の上にゲート材料の層を形成し、ゲート２３４のためのエリアを覆うゲート材料の層の上にエッチマスクを形成し、エッチマスクによって露出されたゲート材料を除去することによって形成され得る。
マイクロ電子デバイス２００の形成は、コンタクト、相互接続、及び支持誘電体層の形成と共に継続し得る。図２Ｊのマイクロ電子デバイス２００は、図１のマイクロ電子デバイス１００に類似した構造を提供するようにさらに処理されてもよい。
図３は、ゲートグラフェン構成要素３０２を含む別の例示のマイクロ電子デバイス３００の断面である。マイクロ電子デバイス３００は、基板３０４を含む。この例の基板３０４は、例えば、場合によってはエピタキシャル層を有する単結晶シリコンウェハ、又はＳＯＩウェハなど、半導体ウェハの一部であり得、図３に示されるように、例えばｐ型である第１の導電型を有する半導体材料３０６を含む。基板３０４は、基板３０４の頂部表面３１０まで延在する誘電性材料３０８を含む。この例では、誘電性材料３０８は、厚さ３０ナノメートル未満の誘電体層３０８であり、半導体材料３０６内のバイアスからゲートグラフェン構成要素３０２内の所望の電界をサポートする。誘電性材料３０８は、マイクロ電子デバイス３００の、図示されていない金属酸化物半導体（ＭＯＳ）トランジスタのゲート誘電体層に類似した組成及び構造を有し得る。
この例のゲートグラフェン構成要素体３０２は、頂部表面３１０の上に下側ｈＢＮ層３１２を、頂部表面３１０の上にグラファイト層３１４を含む。グラファイト層３１４は、グラフェンの一つ又はそれ以上の層を含む。グラファイト層３１４は、チャネル領域３１６と、チャネル領域３１６に隣接する第１のコンタクト領域３１８と、チャネル領域３１６に隣接する第２のコンタクト領域３２０とを含み、グラフェンは、チャネル領域３１６から第１のコンタクト領域３１８内に、チャネル領域３１６から第２のコンタクト領域３２０内へ延在する。
この例の基板３０４は、半導体材料３０６とは反対の第２の導電型を有する半導体材料の第１のコンタクトフィールド領域３５８を含む。第１のコンタクトフィールド領域３５８は、誘電性材料３０８より下であり、グラファイト層３１４の第１のコンタクト領域３１８の下方に位置する。図３に示されるこの例の変形例では、第１のコンタクト領域３５８はｎ型である。この例の基板３０４は、第２の導電型を有する半導体材料の第２のコンタクトフィールド領域３６０も含む。第２のコンタクトフィールド領域３６０は、誘電性材料３０８より下であり、グラファイト層３１４の第２のコンタクト領域３２０の下方に位置する。第１のコンタクトフィールド領域３５８及び第２のコンタクトフィールド領域３６０は、第２の導電型に逆ドープされた半導体材料３０６の領域であり得る。
第１のコンタクト領域３１８におけるグラファイト層３１４上に第１の接続３２２が配置され、第２のコンタクト領域３２０におけるグラファイト層３１４上に第２の接続３２４が配置される。第１の接続３２２及び第２の接続３２４は、グラファイト層３１４におけるグラフェンに電気的接続を提供する。第１の接続３２２及び第２の接続３２４は、図１の第１の接続１２２及び第２の接続１２４について開示されるような組成を有し得る。第１の接続３２２及び第２の接続３２４の上に障壁キャップ３２６が配置され得る。障壁キャップ３２６は、窒素及びボロンの拡散を抑制する材料を含み得る。第１の接続３２２は、第１のコンタクトフィールド領域３５８の上に配置され、第２の接続３２４は、第２のコンタクトフィールド領域３６０の上に配置される。
ゲートグラフェン構成要素３０２は、チャネル領域３１６の上のグラファイト層３１４上のパターン化されたｈＢＮ層３２８を含む。パターン化されたｈＢＮ層３２８は、第１の接続３２２の下に完全には延在せず、又は第２の接続３２４の下に完全には延在しない。この例のゲートグラフェン構成要素３０２は、第１の接続３２２及び第２の接続３２４の横方向表面に直接的に隣接するコンタクトスペーサ３３２を含む。コンタクトスペーサ３３２は、チャネル領域３１６の上には延在しない。この例のゲートグラフェン構成要素３０２は、チャネル領域３１６の上のパターン化されたｈＢＮ層３２８の上にゲート誘電体層３３０を含む。この例では、ゲート誘電体層３３０は、コンタクトスペーサ３３２の横方向表面に沿って延在し、そのため、ゲート誘電体層３３０は、コンタクトスペーサ３３２によって第１の接続３２２及び第２の接続３２４から分離される。第１の接続３２２及び第２の接続３２４に対する、コンタクトスペーサ３３２及びゲート誘電体層３３０の他の構成もこの例の範囲内にある。
ゲートグラフェン構成要素３０２は、チャネル領域３１６の上のゲート誘電体層３３０の上のゲート３３４を含む。ゲート３３４は、図１のゲート１３４について開示されるような構造及び組成を有し得る。ゲート３３４は、コンタクトスペーサ３３２によって、第１の接続３２２及び第２の接続３２４から横方向に分離されている。
ゲートグラフェン構成要素３０２及び基板３０４の上に誘電体層３３６が配置され得る。コンタクト３３８が、図３に示されるように、誘電体層３３６を介して配置されて、ゲート３３４への、及び障壁キャップ３２６を介して第１の接続３２２、及び第２の接続３２４への電気的接続を提供し得る。
マイクロ電子デバイス３００のオペレーションの間、第１のコンタクトフィールド領域３５８及び第２のコンタクトフィールド領域３６０は、第１の接続３２２及び第２の接続３２４に対してバイアスされ得、第１のコンタクト領域３１８及び第２のコンタクト領域３２０に所望のキャリア濃度を提供し得る。電流は、第１の接続３２２からグラファイト層３１４のグラフェンを介して第２の接続３２４に流れることができる。第１のコンタクト領域３１８及び第２のコンタクト領域３２０における所望のキャリア濃度は、グラファイト層３１４の所望の抵抗を提供し得る。パターン化されたｈＢＮ層３２８及び下側ｈＢＮ層３１２は、図１に関連して開示したように、グラファイト層３１４を有利に保護し得る。
図４Ａ～図４Ｎは、形成の別の例示の方法の種々の段階で描かれた、ゲートグラフェン構成要素４０２を含むマイクロ電子デバイス４００の断面である。図４Ａを参照すると、マイクロ電子デバイス４００は、第１の導電型を有するシリコン、シリコンカーバイドなどの半導体材料４０６を有する基板４０４を含む。この例は、図４Ａに示されるように、第１の導電型がｐ型である変形例について説明される。第１の導電型がｎ型であるこの例の他のバージョンもこの例の範囲内にある。基板４０４は、基板４０４の頂部表面４１０まで延在する誘電性材料４０８を含む。この例では、誘電性材料４０８は厚さ３０ナノメートル未満の誘電体層４０８であり、マイクロ電子デバイス４００の、図示しないＭＯＳトランジスタのゲート誘電体層と同時に形成されてもよい。
誘電性材料４０８の上に第１の金属層４４０が形成される。第１の金属層４４０は、その後のｈＢＮ層の沈殿に適した一つ又はそれ以上の金属を含む。第１の金属層４４０は、図２Ａの下側金属層２４０について開示されるような構造及び組成を有し得、下側金属層２４０について開示されるようなプロセスによって形成され得る。第１の金属層４４０は、図４Ａに示すように、基板４０４の頂部表面４１０上に延在してもよく、又は、ゲートグラフェン構成要素４０２のためのエリア上にのみ延在するようにパターン化されてもよい。
ボロン及び窒素が、例えば４００℃～８００℃など、第１の金属層４４０におけるボロン及び窒素の拡散、並びに、誘電性材料４０８上のｈＢＮ層の沈殿に適した温度で、第１の金属層４４０におけるボロンの飽和状態及び窒素の飽和状態の層を形成するのに充分な量で第１の金属層４４０内へ導入される。この例では、ボロンは、図４Ａに概略的に示されるように、第１のドーズ量のボロンイオン４６２を第１の金属層４４０にイオン注入することよって導入され得、窒素は、第１のドーズ量の窒素イオン４６４を第１の金属層４４０にイオン注入することによって導入され得る。
図４Ｂを参照すると、第１の金属層４４０は、図４Ａに関連して説明したように、注入されたボロン及び窒素を溶解するために加熱される。第１の金属層４４０は、４００℃～８００℃の温度まで加熱され得る。第１の金属層４４０は、図４Ｂに概略的に示されているように第１の放射加熱プロセス４４２によって、或いは、ファーネスプロセス又はホットプレートプロセスなどの別のプロセスによって加熱され得る。
図４Ｃを参照すると、第１の金属層４４０はその後冷却されて、第１の金属層４４０の表面へのボロン及び窒素の拡散、並びに、誘電性材料４０８の頂部表面４１０上への下側ｈＢＮ層４１２の沈殿をもたらす。下側ｈＢＮ層４１２とは反対側の第１の金属層４４０の頂部表面上に犠牲ｈＢＮ層４４４が沈殿され得る。
図４Ｄを参照すると、図４Ｃの第１の金属層４４０及び犠牲ｈＢＮ層４４４が除去され、下側ｈＢＮ層４１２の少なくとも一部が誘電性材料４０８の上の適所に残される。犠牲ｈＢＮ層４４４は、例えば、スパッタエッチング、フッ素を用いたプラズマエッチング、又は硫酸及び過酸化水素を用いたウェットエッチングによって除去し得る。第１の金属層４４０は、エッチング選択性を提供し下側ｈＢＮ層４１２の劣化を回避するために、ウェットエッチングプロセスによって除去され得る。ウェットエッチングプロセスの化学的性質は、第１の金属層４４０の組成に依存し得る。
図４Ｅを参照すると、第２の金属層４６６が下側ｈＢＮ層４１２上に形成される。第２の金属層４６６は、後続のグラファイト層の沈殿に適した一つ又はそれ以上の金属を含む。第２の金属層４６６は、図２Ａの下側金属層２４０について開示したような構造及び組成を有し得、下側金属層２４０について開示されるようなプロセスによって形成され得る。
炭素が、例えば４００℃～８００℃など、第２の金属層４６６における炭素の拡散、並びに、下側ｈＢＮ金属層４１２上のグラファイト層の沈殿に適した温度で、第２の金属層４６６における炭素の飽和状態を形成するのに充分な量で第２の層４６６内へ導入される。この例では、炭素は、図４Ｅに概略的に示されるように、或るドーズ量の炭素イオン４６８をイオン注入することによって、第２の金属層４６６に導入され得る。
図４Ｆを参照すると、第２の金属層４６６は、図４Ｅに関連して記載されるように注入された炭素を溶解するために加熱される。第２の金属層４６６は、図４Ｂに概略的に示されるように第２の放射加熱プロセス４４６によって、又は別の加熱プロセスによって、加熱され得る。
図４Ｇを参照すると、第２の金属層４６６はその後冷却され、第２の金属層４６６の表面への炭素の拡散、及び下側ｈＢＮ層４１２上のグラファイト層４１４の沈殿をもたらす。グラファイト層４１４はグラフェンを含み、ベルナル構成を有し得る。犠牲グラファイト層４４８も、グラファイト層４１４とは反対側の第２の金属層４６６の頂部表面に沈殿され得る。
図４Ｈを参照すると、図４Ｇの第２の金属層４６６及び犠牲グラファイト層４４８が除去され、グラファイト層４１４の少なくとも一部が下側ｈＢＮ層４１２上の適所に残される。犠牲グラファイト層４４８は、アッシャープロセスなどによって除去し得る。第２の金属層４６６は、エッチング選択性を提供しグラファイト層４１４の劣化を回避するために、ウェットエッチングプロセスによって除去され得る。ウェットエッチングプロセスの化学的性質は、第２の金属層４６６の組成に依存し得る。
図４Ｉを参照すると、グラファイト層４１４上にコンタクト層４７０が形成される。コンタクト層４７０は、金属、グラファイト、カーボンナノチューブ、又はグラファイト層４１４への電気的接続を成すのに適した他の材料を含み得る。障壁層４７２は任意選択で、コンタクト層４７０の上に形成され得る。障壁層４７２は、窒素及びボロンの拡散を抑制する材料を含む。
図４Ｊを参照すると、コンタクト層４７０及び障壁層４７２はパターン化されて、グラファイト層４１４上の第１の接続４２２、グラファイト層４１４上の第２の接続４２４、及び、第１の接続４２２及び第２の接続４２４上の障壁キャップ４２６を形成する。第１の接続４２２は、グラファイト層４１４の第１のコンタクト領域４１８においてグラファイト層４１４に接し、第２の領域４２４は、グラファイト層４１４の第２のコンタクト領域４２０において、グラファイト４１４と接する。第１のコンタクト領域４１８はグラファイト層４１４のチャネル領域４１６に隣接し、第２のコンタクト領域４２０はチャネル領域４１６に隣接する。コンタクト層４７０及び障壁層４７２は、例えば、第１のコンタクト領域４１８及び第２のコンタクト領域４２０のためのエリアを覆う障壁層４７２の上にエッチマスクを形成し、エッチマスクによって露出された障壁層４７２及びコンタクト層４７０を除去することによって、パターン化され得る。コンタクト層４７０はチャネル領域４１６における下側ｈＢＮ層４１２上にグラファイト層４１４の少なくとも一部を残すように、チャネル領域４１６の上で除去される。
図４Ｋを参照すると、第３の金属層４５０が、チャネル領域４１６におけるグラファイト層４１４上に形成される。第３の金属層４５０は、図４Ｋに示すように、第１の接続４２２及び第２の接続４２４の上に延在し得る。第３の金属層４５０は、グラファイト層４１４上へのｈＢＮ層の後続の沈殿に適した一つ又はそれ以上の金属を含む。第３の金属層４５０は、図２Ａの下側金属層２４０について開示したものと同様の構造及び組成を有し得る。第３の金属層４５０は、下側金属層２４０に関して開示したプロセスの任意のものによって形成され得る。
ボロン及び窒素が、ボロンと窒素の拡散、並びに、グラファイト層４１４上のｈＢＮ金属層の沈殿に適した温度で、第３の金属層４５０におけるボロンの飽和状態及び窒素の飽和状態を形成するのに充分な量で、第３の金属層４５０内へ導入される。この例では、ボロンは、図４Ｋに概略的に示されるように、第２のドーズ量のボロンイオン４７４をイオン注入することによって第３の金属層４５０に導入され得、窒素は、第２のドーズ量の窒素イオン４７６をイオン注入することによって第３の金属層の４５０に導入され得る。
図４Ｌを参照すると、第３の金属層４５０は、図４Ｋに関連して記載されたように、注入されたボロン及び窒素を溶解するために加熱される。第３の金属層４５０は、図４Ｌに概略的に示されるように第３の放射加熱プロセス４５２によって、又は別の加熱プロセスによって、加熱され得る。障壁キャップ４２６は、第１の接続４２２及び第２の接続４２４の大部分からボロン及び窒素をブロックする。
第３の金属層４５０はその後冷却され、第３の金属層４５０の表面へのボロン及び窒素の拡散、並びに、下側ｈＢＮ層４１２とは反対のチャネル領域４１６上のグラファイト層４１４上のパターン化されたｈＢＮ層４２８の沈殿をもたらす。犠牲ｈＢＮ層４５４が、パターン化されたｈＢＮ層４２８とは反対側の第３の金属層４５０の頂部表面上に沈殿され得る。図４Ｌに示すように、犠牲ｈＢＮ層４５４の付加的な部分が障壁キャップ４２６上に沈殿され得る。場合によっては、犠牲ｈＢＮ層４５４のさらなる部分が、上側金属層４５０と第１の接続４２２と第２の接続４２４との間のインタフェースの条件に応じて、第１の接続４２２と第２の接続４２４との横方向表面上に沈殿され得る。
第３の金属層４５０及び犠牲ｈＢＮ層４５４は除去され、パターン化されたｈＢＮ層４２８の少なくとも一部をチャネル領域４１６の上のグラファイト層４１４上の適所に残す。
図４Ｍを参照すると、コンタクトスペーサ４３２が、第１の接続４２２及び第２の接続４２４の横方向表面に隣接して形成される。この例では、コンタクトスペーサ４３２は、第１の接続４２２及び第２の接続４２４に直に隣接して形成され得る。コンタクトスペーサ４３２は、チャネル領域４１６の上には延在しない。コンタクトスペーサ４３２は、図２Ｉのコンタクトスペーサ２３２を形成するために、図２Ｈ及び図２Ｉに関して開示した方法と同様に、コンフォーマルスペーサ層から形成され得る。
図４Ｎを参照すると、チャネル領域４１６の上のパターン化されたｈＢＮ層４２８の上方にゲート誘電体層４３０が形成される。ゲート誘電体層４３０は、図４Ｎに示されるように、コンタクトスペーサ４３２、第１の接続４２２、及び第２の接続４２４の上に延在し得る。ゲート誘電体層４３０は、図１のゲート誘電体層１３０に関連して開示されるような組成を有し得、図２Ｈのゲート誘電体層２３０を形成することに関連して開示されるプロセスの任意のものによって形成され得る。コンタクトスペーサ４３２を形成した後にゲート誘電体層４３０を形成することは、コンタクトスペーサ４３２がゲート誘電体層４３０の後に形成される方法におけるコンフォーマルスペーサ層の除去によるゲート誘電体層４３０への劣化を有利に排除し得る。
チャネル領域４１６の上方のゲート誘電体層４３０の上に、ゲート４３４が形成される。ゲート４３４は、図１のゲート１３４に関して開示したような構造及び組成を有し得る。ゲート４３４は、コンタクトスペーサ４３２によって、第１の接続４２２及び第２の接続４２４から横方向に分離される。
本明細書に開示される例の様々な特徴は、例示の集積回路の他の顕在化において組み合わされてもよい。例えば、マイクロ電子デバイスが、図１のゲート誘電体層１３０及びコンタクトスペーサ１３２の構成と組み合わせて、図３のコンタクトフィールド領域３５８及び３６０を有していてもよい。同様に、マイクロ電子デバイスが、図３のゲート誘電体層３３０及びコンタクトスペーサ３３２の構成と組み合わせて、図１の基板１０４及び誘電性材料１０８の構成を有していてもよい。マイクロ電子デバイスを形成する方法が、図２Ａ及び図２Ｂを参照して開示した下側ｈＢＮ層２１２を形成する方法、又は、図４Ａ～図４Ｄを参照して開示した下側ｈＢＮ層４１２を形成する方法の任意のものを、図２Ｃ及び図２Ｄを参照して開示したグラファイト層２１４を形成する方法、又は、図４Ｅ～図４Ｈを参照して開示したグラファイト層４１４を形成する方法の任意のものと組み合わせてもよく、図２Ｆ及び図２Ｇを参照して開示したパターン化されたｈＢＮ層２２８を形成する方法、又は、図４Ｋ及び図４Ｌを参照して開示したパターン化されたｈＢＮ層４２８を形成する方法の任意のものと組み合わせてもよい。
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

Claims (20)

  1. マイクロ電子デバイスであって、
    第１の導電型の半導体材料と前記半導体材料の上の誘電性材料とを有する基板であって、前記半導体材料が反対の第２の導電型の第１のコンタクトフィールド領域と前記第２の導電型の第２のコンタクトフィールド領域とを含む、前記基板と、
    ゲートグラフェン構成要素であって、
    前記誘電性材料の上のグラファイト層であって、グラフェンの少なくとも１つの層を含み、前記第１の導電型の前記半導体材料の上のチャネル領域と、前記チャネル領域に隣接して前記第１のコンタクトフィールド領域の上の第１のコンタクト領域と、前記チャネル領域に隣接して前記第２のコンタクトフィールド領域の上の第２のコンタクト領域とを有する、前記グラファイト層と、
    前記チャネル領域の上の前記グラファイト層上のパターン化された六方晶ボロン窒化物（ｈＢＮ）層と、
    前記パターン化されたｈＢＮ層の上であり前記チャネル領域の上のゲートと、
    を含む、前記ゲートグラフェン構成要素と、
    前記ゲートグラフェン構成要素上の第１の接続であって、前記第１のコンタクト領域において前記グラファイト層に接し、前記パターン化されたｈＢＮ層が前記第１の接続の下に完全には延在しない、前記第１の接続と、
    前記ゲートグラフェン構成要素上の第２の接続であって、前記第２のコンタクト領域において前記グラファイト層に接し、前記パターン化されたｈＢＮ層が前記第２の接続の下に完全には延在しない、前記第２の接続と、
    を含む、マイクロ電子デバイス。
  2. 請求項１に記載のマイクロ電子デバイスであって、
    前記パターン化されたｈＢＮ層とは反対の、前記グラファイト層の下の下側ｈＢＮ層を更に含み、前記グラファイト層が前記下側ｈＢＮ層上にある、マイクロ電子デバイス。
  3. 請求項１に記載のマイクロ電子デバイスであって、
    前記ゲートグラフェン構成要素が、前記チャネル領域の上の前記パターン化されたｈＢＮ層上にゲート誘電体層を更に含み、前記ゲートが前記ゲート誘電体層の上に位置する、マイクロ電子デバイス。
  4. 請求項１に記載のマイクロ電子デバイスであって、
    前記ゲートグラフェン構成要素が、前記第１の接続と前記第２の接続との横方向表面に隣接する誘電性材料のコンタクトスペーサを更に含み、
    前記ゲートが前記コンタクトスペーサによって前記第１の接続と前記第２の接続とから横方向に分離される、マイクロ電子デバイス。
  5. 請求項４に記載のマイクロ電子デバイスであって、
    前記コンタクトスペーサが、前記第１の接続と前記第２の接続との横方向表面に直接隣接している、マイクロ電子デバイス。
  6. 請求項１に記載のマイクロ電子デバイスであって、
    前記第１の接続と前記第２の接続との上の障壁キャップであって、窒素とボロンとの拡散を抑制する材料を含む、前記障壁キャップを更に含む、マイクロ電子デバイス。
  7. 請求項６に記載のマイクロ電子デバイスであって、
    前記窒素とボロンとの拡散を抑制する材料が、チタン窒化物と窒化タンタルとからなる群から選択される、マイクロ電子デバイス。
  8. マイクロ電子デバイスであって、
    第１の導電型の半導体材料と前記半導体材料の上の誘電性材料とを有する基板であって、前記半導体材料が反対の第２の導電型の第１のコンタクトフィールド領域と前記第２の導電型の第２のコンタクトフィールド領域とを含む、前記基板と、
    ゲートグラフェン構成要素であって、
    前記誘電性材料の上のグラファイト層であって、少なくとも１つのグラフェンの層を含み、前記第１の導電型の前記半導体材料の上のチャネル領域と、前記チャネル領域に隣接して前記第１のコンタクトフィールド領域の上の第１のコンタクト領域と、前記チャネル領域に隣接して前記第２のコンタクトフィールド領域の上の第２のコンタクト領域とを有する、前記グラファイト層と、
    前記チャネル領域の上の前記グラファイト層上のパターン化された六方晶ボロン窒化物（ｈＢＮ）層と、
    前記パターン化されたｈＢＮ層の上であって前記チャネル領域の上のゲートと、
    を含む、前記ゲートグラフェン構成要素と、
    前記グラファイト層上の第１の接続であって、前記第１のコンタクト領域において前記グラファイト層に接し、前記パターン化されたｈＢＮ層が前記第１の接続の下に完全には延在しない、前記第１の接続と、
    前記グラファイト層上の第２の接続であって、前記第２のコンタクト領域において前記グラファイト層に接し、前記パターン化されたｈＢＮ層が前記第２の接続の下に完全には延在しない、前記第２の接続と、
    を含み、
    前記第１のコンタクトフィールド領域から前記グラファイト層への直接の電気的接続と前記第２のコンタクトフィールド領域から前記グラファイト層への直接の電気的接続とがない、マイクロ電子デバイス。
  9. マイクロ電子デバイスを形成する方法であって、
    第１の導電型の半導体材料と前記半導体材料の上の誘電性材料とを含む基板であって、前記半導体材料が反対の第２の導電型の第１のコンタクトフィールド領域と前記第２の導電型の第２のコンタクトフィールド領域とを含む、前記基板を提供することと、
    前記基板の誘電体材料の上にグラフェンの少なくとも１つの層を含むグラファイト層を形成することであって、前記グラファイト層がチャネル領域と前記チャネル領域に隣接して前記第１のコンタクトフィールド領域の上の第１のコンタクト領域と前記チャネル領域に隣接して前記第２のコンタクトフィールド領域の上の第２のコンタクト領域とを有する、前記グラファイト層を形成することと、
    前記第１のコンタクト領域において前記グラファイト層と接する第１の接続を形成することと、
    前記第２のコンタクト領域において前記グラファイト層に接する第２の接続を形成することと、
    前記グラファイト層上に第１の金属層を形成することと、
    前記第１の金属層におけるボロンと窒素との拡散と、第１の金属層からの沈殿とによって、前記チャネル領域の上の前記グラファイト層上にパターン化された六方晶ボロン窒化物（ｈＢＮ）層を形成することであって、前記パターン化されたｈＢＮ層が第１の接続の下で完全には延在せず、前記パターン化されたｈＢＮ層が第２の接続の下で完全には延在しないように、前記パターン化されたｈＢＮ層を形成することと、
    前記チャネル領域の上の前記パターン化されたｈＢＮ層の上にゲートを形成することと、
    を含む、方法。
  10. 請求項９に記載の方法であって、
    前記パターン化されたｈＢＮ層を形成する前に、前記第１の接続と記第２の接続との上に障壁キャップを形成することであって、前記障壁キャップが窒素とボロンとの拡散を抑制する材料を含む、前記障壁キャップを形成することとを更に含む、方法。
  11. 請求項９に記載の方法であって、
    前記第１の金属層が、コバルトとニッケルと銅とルテニウムとロジウムとパラジウムと銀とレニウムとイリジウムとプラチナと金とからなる群から選択される金属を含む、方法。
  12. 請求項９に記載の方法であって、
    前記第１の金属層からの前記パターン化されたｈＢＮ層の沈殿が、
    前記第１の金属層を４００°Ｃ～８００°Ｃまで加熱することと、
    前記第１の金属層が４００°Ｃ～８００°Ｃの温度にある間に、ボロン含有試薬を用いて前記第１の金属層にボロンを導入することと、
    前記第１の金属層が４００°Ｃ～８００°Ｃの温度にある間に、窒素含有試薬を用いて前記第１の金属層に窒素を導入することと、
    続いて前記第１の金属層を冷却することと、
    を含む、方法。
  13. 請求項９に記載の方法であって、
    前記第１の金属層からの前記パターン化されたｈＢＮ層の沈殿が、
    第１のイオン注入プロセスを用いて前記第１の金属層へボロンを注入することと、
    第２のイオン注入プロセスを用いて前記第１の金属層へ窒素を注入することと、
    前記ボロンと前記窒素を注入した後、前記第１の金属層を４００°Ｃ～８００°Ｃまで加熱することと、
    続いて前記第１の金属層を冷却することと、
    を含む、方法。
  14. 請求項９に記載の方法であって、
    前記グラファイト層を形成する前に下側ｈＢＮ層を形成することを更に含み、
    前記グラファイト層が前記下側ｈＢＮ層上に形成される、方法。
  15. 請求項１４に記載の方法であって、
    前記基板の誘電性材料の上に第２の金属層を形成することを更に含み、
    前記下側ｈＢＮ層が、第２の金属層におけるボロンと窒素との拡散と、前記第２の金属層からの沈殿とによって形成される、方法。
  16. 請求項９に記載の方法であって、
    前記基板の誘電性材料の上に第３の金属層を形成することを更に含み、
    前記グラファイト層が、第３の金属層における炭素の拡散と、前記第３の金属層からの沈殿とによって形成される、方法。
  17. 請求項９に記載の方法であって、
    前記基板の誘電性材料上に第２の金属層を形成することと、
    前記第２の金属層におけるボロンと窒素との拡散と前記第２の金属層からの沈殿とによって、前記第２の金属層の上に下側ｈＢＮ層を形成することと、
    を更に含む、方法。
  18. 請求項９に記載の方法であって、
    前記ゲートを形成する前に、前記パターン化されたｈＢＮ層の上にゲート誘電体層を形成することを更に含み、
    前記ゲートが前記ゲート誘電体層の上に形成される、方法。
  19. 請求項９に記載の方法であって、
    前記ゲートを形成する前に、前記第１の接続と前記第２の接続との横方向表面に隣接する前記誘電性材料のコンタクトスペーサを形成することであって、前記コンタクトスペーサが前記チャネル領域の上に延在せず、前記ゲートが前記コンタクトスペーサによって前記第１の接続と第２の接続とから横方向に分離される、前記コンタクトスペーサを形成することを更に含む、方法。
  20. 請求項１９に記載の方法であって、
    前記コンタクトスペーサが、前記第１の接続と前記第２の接続と前記チャネル領域との上にコンフォーマルスペーサ層を形成することと、その後、異方性エッチングプロセスにより前記チャネル領域の上の前記コンフォーマルスペーサ層を除去することとによって形成される、方法。
JP2020568950A 2018-03-02 2019-03-04 グラフェン及びボロン窒化物ヘテロ構造デバイスの統合 Active JP7423879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/910,817 2018-03-02
US15/910,817 US10490673B2 (en) 2018-03-02 2018-03-02 Integration of graphene and boron nitride hetero-structure device
PCT/US2019/020553 WO2019169390A1 (en) 2018-03-02 2019-03-04 Integration of graphene and boron nitride hetero-structure device

Publications (3)

Publication Number Publication Date
JP2021516455A JP2021516455A (ja) 2021-07-01
JPWO2019169390A5 JPWO2019169390A5 (ja) 2022-03-15
JP7423879B2 true JP7423879B2 (ja) 2024-01-30

Family

ID=67768820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020568950A Active JP7423879B2 (ja) 2018-03-02 2019-03-04 グラフェン及びボロン窒化物ヘテロ構造デバイスの統合

Country Status (5)

Country Link
US (2) US10490673B2 (ja)
EP (1) EP3759731A4 (ja)
JP (1) JP7423879B2 (ja)
CN (1) CN111788657B (ja)
WO (1) WO2019169390A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
US10490673B2 (en) * 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
US11158807B2 (en) * 2019-10-18 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor and method of manufacturing the same
GB2628126A (en) 2023-03-14 2024-09-18 Paragraf Ltd Methods for the provision of a coated graphene layer structure on a silicon-containing wafer

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113518A1 (ja) 2009-04-01 2010-10-07 国立大学法人北海道大学 電界効果トランジスタ
CN103258849A (zh) 2012-02-15 2013-08-21 西安电子科技大学 一种石墨烯场效应晶体管及其制备方法
WO2013121954A1 (ja) 2012-02-16 2013-08-22 国立大学法人東北大学 グラフェン電界効果トランジスタおよびグラフェン半導体部材
JP2014515181A (ja) 2011-03-22 2014-06-26 ユニバーシティ・オブ・マンチェスター トランジスタデバイスおよびその作製材料
JP2014522321A (ja) 2011-03-22 2014-09-04 ユニバーシティ・オブ・マンチェスター グラフェンに関する構造体および方法
US20140291607A1 (en) 2013-03-29 2014-10-02 Samsung Electronics Co., Ltd. Insulating sheet having heterogeneous laminated structure, method of manufacturing the same, and transistor including the insulating sheet
US20160056301A1 (en) 2014-08-22 2016-02-25 Snu R&Db Foundation Reconfigurable electronic devices and operation method thereof
CN106803517A (zh) 2015-11-26 2017-06-06 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
JP2017519351A (ja) 2014-04-09 2017-07-13 南京大学Ｎａｎｊｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ 極薄有機結晶層を表面にエピタキシャル成長させる方法、及びその応用
WO2018010151A1 (zh) 2016-07-14 2018-01-18 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管
JP2019522348A (ja) 2016-05-12 2019-08-08 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． シリコン系誘電体上の六方晶窒化ホウ素の直接形成

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439102B (en) * 1998-12-02 2001-06-07 Nippon Electric Co Field effect transistor and method of manufacturing the same
US7732859B2 (en) 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US20090155963A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films
US20100218801A1 (en) 2008-07-08 2010-09-02 Chien-Min Sung Graphene and Hexagonal Boron Nitride Planes and Associated Methods
US20100055464A1 (en) 2008-07-08 2010-03-04 Chien-Min Sung Graphene and Hexagonal Boron Nitride Planes and Associated Methods
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
US8445893B2 (en) * 2009-07-21 2013-05-21 Trustees Of Columbia University In The City Of New York High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes
US8106383B2 (en) 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US20110163298A1 (en) 2010-01-04 2011-07-07 Chien-Min Sung Graphene and Hexagonal Boron Nitride Devices
US9368599B2 (en) 2010-06-22 2016-06-14 International Business Machines Corporation Graphene/nanostructure FET with self-aligned contact and gate
KR20120059853A (ko) 2010-12-01 2012-06-11 삼성전자주식회사 그래핀 기판 및 제조방법
KR101736970B1 (ko) 2010-12-17 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
WO2012088334A1 (en) * 2010-12-21 2012-06-28 Kenneth Shepard Electrical devices with graphene on boron nitride
US8501531B2 (en) 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US8471249B2 (en) 2011-05-10 2013-06-25 International Business Machines Corporation Carbon field effect transistors having charged monolayers to reduce parasitic resistance
US9029228B2 (en) 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
EP2608267B1 (en) 2011-12-23 2019-02-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik P-type graphene base transistor
US8680511B2 (en) * 2012-02-09 2014-03-25 International Business Machines Corporation Bilayer gate dielectric with low equivalent oxide thickness for graphene devices
US8809153B2 (en) 2012-05-10 2014-08-19 International Business Machines Corporation Graphene transistors with self-aligned gates
US8796096B2 (en) 2012-12-04 2014-08-05 International Business Machines Corporation Self-aligned double-gate graphene transistor
KR102216543B1 (ko) 2014-06-16 2021-02-17 삼성전자주식회사 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
US9882008B2 (en) 2015-11-05 2018-01-30 Texas Instruments Incorporated Graphene FET with graphitic interface layer at contacts
US9954109B2 (en) * 2016-05-05 2018-04-24 International Business Machines Corporation Vertical transistor including controlled gate length and a self-aligned junction
US9735253B1 (en) * 2016-08-26 2017-08-15 International Business Machines Corporation Closely packed vertical transistors with reduced contact resistance
US9704965B1 (en) * 2016-09-27 2017-07-11 International Business Machines Corporation Semiconductor device with self-aligned carbon nanotube gate
US9793214B1 (en) 2017-02-21 2017-10-17 Texas Instruments Incorporated Heterostructure interconnects for high frequency applications
US20180308696A1 (en) 2017-04-25 2018-10-25 Texas Instruments Incorporated Low contact resistance graphene device integration
US10304967B1 (en) * 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
US10490673B2 (en) * 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113518A1 (ja) 2009-04-01 2010-10-07 国立大学法人北海道大学 電界効果トランジスタ
JP2014515181A (ja) 2011-03-22 2014-06-26 ユニバーシティ・オブ・マンチェスター トランジスタデバイスおよびその作製材料
JP2014522321A (ja) 2011-03-22 2014-09-04 ユニバーシティ・オブ・マンチェスター グラフェンに関する構造体および方法
CN103258849A (zh) 2012-02-15 2013-08-21 西安电子科技大学 一种石墨烯场效应晶体管及其制备方法
WO2013121954A1 (ja) 2012-02-16 2013-08-22 国立大学法人東北大学 グラフェン電界効果トランジスタおよびグラフェン半導体部材
US20140291607A1 (en) 2013-03-29 2014-10-02 Samsung Electronics Co., Ltd. Insulating sheet having heterogeneous laminated structure, method of manufacturing the same, and transistor including the insulating sheet
JP2017519351A (ja) 2014-04-09 2017-07-13 南京大学Ｎａｎｊｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ 極薄有機結晶層を表面にエピタキシャル成長させる方法、及びその応用
US20160056301A1 (en) 2014-08-22 2016-02-25 Snu R&Db Foundation Reconfigurable electronic devices and operation method thereof
CN106803517A (zh) 2015-11-26 2017-06-06 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
JP2019522348A (ja) 2016-05-12 2019-08-08 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． シリコン系誘電体上の六方晶窒化ホウ素の直接形成
WO2018010151A1 (zh) 2016-07-14 2018-01-18 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管

Also Published As

Publication number Publication date
EP3759731A1 (en) 2021-01-06
WO2019169390A1 (en) 2019-09-06
US11081593B2 (en) 2021-08-03
JP2021516455A (ja) 2021-07-01
US10490673B2 (en) 2019-11-26
US20190273166A1 (en) 2019-09-05
EP3759731A4 (en) 2021-04-21
CN111788657B (zh) 2024-09-10
US20200075779A1 (en) 2020-03-05
CN111788657A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
JP7423879B2 (ja) グラフェン及びボロン窒化物ヘテロ構造デバイスの統合
TWI666704B (zh) 半導體裝置與其形成方法
US9287213B2 (en) Integrated circuits with improved contact structures
US7795097B2 (en) Semiconductor device manufactured by removing sidewalls during replacement gate integration scheme
TWI540678B (zh) 接觸插塞及其製作方法與半導體元件
TWI242262B (en) Integrating n-type and p-type metal gate transistors
US9553189B2 (en) Self-aligned silicide formation on source/drain through contact via
US20100314698A1 (en) Methods of manufacturing metal-silicide features
US8927411B2 (en) System and method for forming an aluminum fuse for compatibility with copper BEOL interconnect scheme
US9478468B1 (en) Dual metal contact scheme for CMOS devices
WO2015001863A1 (ja) 炭化珪素半導体装置の製造方法
CN103855080B (zh) 制造具有低电阻装置接触的集成电路的方法
US20140191329A1 (en) Method for producing metal contacts within an integrated circuit, and corresponding integrated circuit
JPWO2008117430A1 (ja) 半導体装置の製造方法、半導体装置
US8796123B2 (en) Method of manufacturing silicon carbide semiconductor device
TWI708282B (zh) 完全矽化閘控裝置及其形成方法
US7329606B1 (en) Semiconductor device having nanowire contact structures and method for its fabrication
TWI455189B (zh) 形成具有一金屬電極之半導體裝置的技術及該半導體裝置之結構
US20190043764A1 (en) Semiconductor devices and manufacturing techniques for reduced aspect ratio of neighboring gate electrode lines
US20170170016A1 (en) Multiple patterning method for substrate
US20080067612A1 (en) Semiconductor Device Including Nickel Alloy Silicide Layer Having Uniform Thickness and Method of Manufacturing the Same
TW202310084A (zh) 具有熱傳導氣隙結構的半導體裝置及用於製造該裝置的方法
JP2021034400A (ja) 半導体装置の製造方法
JP2009099611A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200902

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220307

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231219

R150 Certificate of patent or registration of utility model

Ref document number: 7423879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150