JP2017519351A - 極薄有機結晶層を表面にエピタキシャル成長させる方法、及びその応用 - Google Patents

Abstract

本発明は、支持体上に有機半導体材料の極薄層を蒸着する方法、及び、ＯＦＥＴ及びダイオードなどの電子デバイスの作製におけるその応用に関する。この方法において、有機半導体材料源及び支持体は真空チャンバ内に互いに離して配置されて温度勾配を受け、有機分子と支持体とのファンデルワールス相互作用によりエピタキシが開始する。有機半導体材料の極薄結晶層は、全体でわずか数分子厚さ、さらには、１分子厚さにすることができる。また、本発明は、前記方法によって製造される積層構造、及び、論理ゲートの作製における前記積層構造の使用に関する。

Description

本発明は、２次元（２Ｄ）ヘテロ積層構造の製造方法、特にグラフェン及び六方晶窒化ホウ素（ｈＢＮ）などの支持体の結晶表面に有機半導体の極薄結晶層をエピタキシャル成長させる方法に関する。さらに、本発明は、有機電界効果トランジスタ（ＯＦＥＴ）などの電子デバイスの作製における前記積層構造の応用に関する。

２次元積層有機結晶は、エレクトロニクス用途及びフォトニック用途において有望な材料である。バルク材料と比較すると、結晶単層は、層間スクリーニングを効果的に排除できるので、電荷輸送におけるディスオーダー及びインターフェースの作用を直接調べる理想的なシステムを提供する。さらに、キャリア注入とキャリア変調の両方がより効率的になり、ＯＦＥＴの性能が大きく向上する。

エレクトロニクス用途において、ＯＦＥＴは、柔軟かつ軽量な低価格デバイス（ＬＥＤディスプレイ、プラスチックＲＦＩＤ、及びセンサ駆動回路など）のうち重要な１分類を成す^［１］。最近のＯＦＥＴの一般的構造は、従来のＣＭＯＳのように、ソース／ドレイン電極及びゲート電極を備えるプレーナーデバイスである。分子間の電荷ホッピングにより、一般に、ＯＦＥＴのキャリア移動度は約２０ｃｍ^２／（Ｖ・ｓ）未満と低く、結晶ケイ素のキャリア移動度よりはるかに低い^{［１，２］}。その結果、ＯＦＥＴの用途は、高い性能が求められない用途に限定される。加えて、ＯＦＥＴにおける使用材料を少なくするためには、チャネルとして、分子厚まで薄くした極薄層を用いることが非常に望ましい。しかし、通常、超薄型チャネル（単層の数が３層以下）を備える従来のプレーナーＯＦＥＴは、移動度が０．１ｃｍ^２／（Ｖ・ｓ）未満と非常に低い値である^［３］。そこで、この問題に対処するため、広範な研究が行われてきた。

グラフェンは、六方晶系の炭素からなる１原子厚の層を１層以上含んでおり、多くの魅力的な特性を持つ純粋な２次元積層材料である。グラフェンはバンドギャップがゼロの半金属である。電荷中性点における状態密度（ＤＯＳ）はゼロであるため、フェルミエネルギーをキャリア密度によって高度に調節できる。これは従来の金属から区別される特徴である。グラフェンは、透明で、可視光吸収率が約２．３％である。また、グラフェンは、非常に柔軟性が高く、最も強度の高い材料の１つである。このような性質により、グラフェンは、柔軟性を有する透明なデバイスとしての用途に非常に適している^［４］。

グラフェンのキャリア移動度は約２×１０^５ｃｍ^２／（Ｖ・ｓ）まで高くすることができ、ケイ素のキャリア移動度よりもはるかに高いため、トランジスタにおけるグラフェンの使用が広く研究されてきた。しかし、バンドギャップがゼロであるため、グラフェンを用いたトランジスタではオン／オフ比が阻害される。幅が１０ｎｍ未満の１次元グラフェンナノリボンを作製することによりバンドギャップを開くことは可能であるが、端の粗さにより移動度が大きく低下する^{［５，６］}。この問題の解決を目的として、グラフェンを用いたトランジスタのオン／オフ比を高くするため、グラフェンや他の半導体によって形成されるヘテロ積層構造が開発されてきた^{［７〜９］}。このようなヘテロ構造について、低費用でスケールアップできるとともに、高性能（高電流かつ高オン／オフ比）の透明トランジスタを提供できる方法及びデバイス構造を発明することが、常に望まれている。

グラフェンを用いたトランジスタを作製する１つの手法として、グラフェンを、ＢＮやＭｏＳ_２などの別の２次元層と組み合わせることが挙げられる。通常、そのようなデバイスは、前記積層材料の交互積層転写により作製されるが、交互積層転写は面倒である^{［７，９］}。まず、グラフェンを剥離し、下部電極として機能するＳｉ／ＳｉＯ_２基板に転写する。次に、ＢＮ又はＭｏＳ_２を別の基板から剥離し、顕微鏡下で前記グラフェン電極の上部に手作業で転写して、ヘテロ構造を完成させる。このようなデバイスの作製において、剥離シートは毎回異なるので、マルチ電子線リソグラフィ工程が必要である。この構造はグラフェンを用いたデバイスにおけるオン／オフ比の問題を解消できるが、大規模な応用にスケールアップすることができない。

別の手法として、２つのグループによって実証されたように^{［１２，１３］}、厚みのある有機材料（ペンタセンなど）を蒸発させ、グラフェン上に成長させることが挙げられる。しかし、この手法にはいくつか欠点がある。まず、この手法では、有機材料の成長が良好に制御されず、有機膜に多くの粒界が形成されてしまうため、形成される層の質が悪い。さらに、形成される有機材料結晶が非常に厚いため（通常、数百ナノメートル）、得られるデバイスは透明ではなく、ＬＥＤディスプレイなどの用途に不向きである。

グラフェンと、共役系を有する有機材料とを一体化させるため、サムスン電子は、フタロシアニン、ペンタセン、オリゴチオフェン、ポリチオフェン、及びポリフェニレンなどの有機材料をグラフェンの基底面である（０００１）面に塗布又は蒸着して界面抵抗を小さくするというスケーラブルな方法を開示した^［１０］。この方法は、有機材料の蒸着を補助するために溶剤を必要とするので、補助溶液を用いた蒸着でよく見られるように電子移動度が低くなる恐れがある。また、この方法によって形成される積層構造を有する電気デバイスも開示されている^［１０］。この積層構造において、グラフェンの基底面は（０００１）面であり、共役系を有する有機材料を含む層がπ−π相互作用によってグラフェン上に設けられる。しかし、そのような構造を用いた電気デバイスの詳細な構成は特定されていない。

六方晶窒化ホウ素（ｈＢＮ）は、窒化ホウ素の最も安定した結晶形態であり、グラファイトに似た積層構造を有するが、基本的には約５．２ｅＶの広いバンドギャップを有する電気絶縁体である。その優れた誘電特性と熱特性により、ｈＢＮもまた、エレクトロニクスの分野において、例えば、半導体基板として有用である。窒化ホウ素はダングリングボンドがなく原子的に平坦であるため、グラフェンと同様に理想的な支持体である。しかし、グラフェンの場合と同じく、エレクトロニクス分野での用途として、ｈＢＮを支持体とする有機半導体の極薄単層を形成する簡単かつスケーラブルな方法を低費用で実現することは、依然として不可能である。

したがって、ＯＦＥＴなどの電子デバイスに有用な透明ヘテロ構造を提供するため、有機半導体の極薄結晶層をグラフェンやｈＢＮなどの支持体の結晶表面に形成する簡単かつスケーラブルな方法が、今も求められている。

ＯＦＥＴのチャネルに有用な有機半導体として、下記の化学式で表されるジオクチルベンゾチエノベンゾチオフェン（Ｃ_８−ＢＴＢＴ）は、移動度が最も高い有機分子の１つであり、日本化薬株式会社と共同発明されたものである^{［２、１１］}。

したがって、Ｃ_８−ＢＴＢＴは、チャネル材料として用いられたとき、有機トランジスタに高いデバイス移動度、低い閾値電圧、及び、高い電気的安定性を与えることが可能であると予測される。しかし、プレーナーＯＦＥＴの作製に有用なヘテロ構造を形成するために極薄Ｃ_８−ＢＴＢＴ結晶層をグラフェン又はｈＢＮなどの２次元支持体と一体化することについて、当該技術分野では、まだ成功が報告されていない。

本発明者らは、鋭意検討し、従来の蒸着方法よりもはるかに低い温度で、グラフェン及び六方晶窒化ホウ素（ｈＢＮ）などの支持体上に、有機半導体材料の結晶の２次元層を１層以上エピタキシャル成長させるスケーラブルな方法を開発した。この方法において、有機半導体材料源及び前記支持体は真空チャンバ内で互いに離して配置され、温度勾配が与えられる。有機分子と前記支持体との間のファンデルワールス（ｖｄＷ）相互作用により、エピタキシが開始する。この方法は、キャリアガスや溶媒を用いないので、作業の簡略化及び費用の削減を実現できる。

本発明の一つの側面は、支持体の結晶表面に有機半導体材料の結晶の２次元層を複数、エピタキシャル成長させる方法であって、
１）支持体及び有機半導体材料源を互いに離した状態で真空チャンバ内に配置する工程と、
２）前記材料源の温度を、前記有機半導体材料の蒸発又は昇華が始まる温度、かつ、前記支持体の温度より高い温度に設定し、前記材料源と支持体との間に温度勾配を与える工程と、
３）前記材料源の温度で前記有機半導体材料の分子を蒸発又は昇華させ、前記支持体の結晶表面に成長させる工程と、
４）所望の厚さ及び形態の結晶層を前記支持体上に蒸着できるように、蒸着時間、蒸着圧力、及び／又は、蒸着温度を制御する工程とを含む方法に関する。

本発明者らが見出した驚くべきことは、この方法により、グラフェン又はｈＢＮの結晶表面における２次元有機結晶層のエピタキシャル成長において、有機分子が支持体上に互いに積層された厚さ数ナノメートルの複数の単層内に充填され、珍しいことにファンデルワールス力によって保持されていることである。これらの単層の分子配列については、後で詳細に説明する。

本発明の方法は、支持体の結晶表面に有機半導体材料の単層を１層以上エピタキシャル結晶化させたヘテロ構造の大規模作製に適している。前記ヘテロ構造は透明であり、移動度を低下させることなく高いオン／オフ比を示すので、透明ロジックトランジスタ及び透明ロジックダイオードの製造に適しており、ディスプレイ駆動回路、ＬＥＤ、太陽電池、及び、他の相補形回路への応用が見込まれる。他の手法と比べて、本発明者らの方法は、グラフェン又はｈＢＮ上への有機半導体材料の極薄結晶層のスケーラブルなエピタキシャル成長を初めて実現しており、形成される結晶は、はるかに高品質である。

本発明の別の側面は、結晶表面を有する支持体と、前記支持体の結晶表面にエピタキシャル成長させた、有機半導体材料の結晶の２次元層を１層以上とを備え、前記１層以上の２次元層の総厚が１００ｎｍ以下である積層構造に関する。この側面の積層構造は、上述した方法によって得ることができる。また、本発明は、ＯＦＥＴやダイオードなどの電子デバイスの作製における前記積層構造の使用に関する。さらに、本発明は、前記積層構造を含むＯＦＥＴやダイオードなどの電子デバイスに関する。

本発明のまたさらに別の側面は、本発明の積層構造を用いたＡＮＤゲート又はＯＲゲートなどの論理ゲートに関する。

以下、図面を参照しながら、本発明の好ましい実施形態を詳細に説明する。ただし、これらの図面は説明のみを目的としており、本発明の範囲を何ら限定するものではない。
図１は、本発明の実施形態による方法を実施するための装置及び条件を示す概略構成図である。 図２（ａ）〜（ｎ）は、グラフェン支持体上に成長する結晶Ｃ_８−ＢＴＢＴの単層の異なる複数の段階を示す連続原子間力顕微鏡（ＡＦＭ）像であり、図中のスケールバーは２μｍを表す。図２（ｏ）は、この結晶Ｃ_８−ＢＴＢＴの単層の厚さを示すグラフである。図２（ａ）は、Ｃ_８−ＢＴＢＴが成長する前のグラフェン試料であり、ＳｉＯ_２基板上にグラフェン試料が配されている。図２（ｂ）〜（ｎ）は、この同じグラフェン試料上に、Ｃ_８−ＢＴＢＴを１５分〜９５分間成長させた後の同一のグラフェン試料の連続ＡＦＭスナップショットであり、Ｃ_８−ＢＴＢＴの異なる複数の結晶単層が成長する過程を追跡している。図２において、ＩＬは、界面層（グラフェンと直接接触するＣ_８−ＢＴＢＴの最初の単層）を表し、１Ｌは第１層（界面層ＩＬ上に形成されるＣ_８−ＢＴＢＴの２番目の単層）を表し、さらに、２Ｌ、３Ｌ、及び４Ｌは、それぞれ、第２層、第３層、及び第４層（第１層１Ｌ上にさらに形成されるＣ_８−ＢＴＢＴの単層）を表す。 図３（ａ）は、グラフェン試料上に成長した一片の均一なＣ_８−ＢＴＢＴ結晶を示すＡＦＭ像であり、図３（ｂ）は、そのラマンマッピングであり、図３（ｃ）〜（ｅ）は、交差偏光による光学顕微鏡写真である。図中のスケールバーは３μｍを表す。 図４は、グラフェン上の各結晶層におけるＣ_８−ＢＴＢＴ分子の空間構成を示す図である。図４（ａ）はグラフェン上に形成された界面層ＩＬの走査型トンネル顕微鏡（ＳＴＭ）画像である。図４（ｂ）は、密度汎関数理論（ＤＦＴ）計算により生成された最も安定した界面層構造の上面図（上側の図）及び側面図（下側の図）である。図４（ｃ）は、第２層２Ｌの高解像度ＡＦＭ像であり、単位格子をａ−ｂ座標系で示す。差込図は、このＡＦＭ像の高速フーリエ変換であり、格子指数を丸で囲んで示す。図４（ｄ）は、図４（ｃ）のＡＦＭ像に従って生成された第２層２Ｌの構造の上面図（左側の図）及び側面図（右側の図）である。図４（ｅ）は、グラフェンに充填されたＣ_８−ＢＴＢＴ結晶の界面層ＩＬ、第１層１Ｌ及び第２層２Ｌによる積層構造を示す模式的斜視図である。 図５は、ｈＢＮ上のＣ_８−ＢＴＢＴ結晶のＡＦＭ像である。図５（ａ）は、ＢＮ上に成長したＣ_８−ＢＴＢＴのＡＦＭ像である。図中、符号ＩＬ、１Ｌ及び２Ｌの意味は図２と同じであり、符号の後に厚さが記載されている。図５（ｂ）は、ＢＮ上に成長したＣ_８−ＢＴＢＴの第１層１Ｌの高解像度ＡＦＭ像であり、単位格子をａ−ｂ座標系で示す。差込図は、このＡＦＭ像の高速フーリエ変換である。図５（ｃ）は、ＢＮ上に成長したＣ_８−ＢＴＢＴの第２層２Ｌの高解像度ＡＦＭ像である。図５（ｄ）は、ｈＢＮ生基板の高解像度ＡＦＭ像であり、ｈＢＮの六方格子がＣ_８−ＢＴＢＴ結晶と明確に相違することを示している。 図６は、グラフェン上のＣ_８−ＢＴＢＴ結晶のパターン成長を示す図であり、図中のスケールバーは７μｍを表す。図６（ａ）及び（ｂ）は、プラズマによるパターン成長を行ったグラフェンの光学顕微鏡画像であり、それぞれＣ_８−ＢＴＢＴ成長前及び成長後の状態を示す。図６（ｃ）及び（ｄ）は、Ｃ_８−ＢＴＢＴ成長後の同一領域を撮影した交差偏光による光学顕微鏡写真である。 図７は、本発明のヘテロ積層構造を利用したボトムゲート・トップドレイン型のグラフェン／Ｃ_８−ＢＴＢＴ縦型ＯＦＥＴの、提案するデバイス構造を示す図である。この図において、各構成要素の厚さと幅は原寸に比例していない。また、電極を接続する周辺配線は省略されている。 図８は、本発明のグラフェン／Ｃ_８−ＢＴＢＴ積層構造を特徴とする縦型ＯＦＥＴの特性を示すグラフである。図８（ａ）は、チャネルとして厚さ約１５ｎｍ（５層の単層）のＣ_８−ＢＴＢＴ結晶を有するＯＦＥＴデバイスについて、室温におけるＪ_ｄｓ−Ｖ_ｇ特性曲線を示しており、上側の曲線はＶ_ｄｓ＝２Ｖの場合、下側の曲線はＶ_ｄｓ＝１Ｖの場合に関する。図８（ｂ）は、図８（ａ）と同じデバイスについて、室温におけるＪ_ｄｓ−Ｖ_ｄｓ特性曲線を示しており、各曲線は、上から下の順で、Ｖ_ｇ＝−１００Ｖ、−９０Ｖ、−８０Ｖ、−７０Ｖ、及び０Ｖの場合に関する。Ｖ_ｇは、基板に印加されるゲート電圧を表し、Ｖ_ｄｓ及びＪ_ｄｓは、グラフェンと金属層との間に印加されたバイアス電圧及び測定された電流密度を表す。 図９は、本発明の方法によってｈＢＮ上に形成されたＣ_８−ＢＴＢＴ結晶の単層を含むプレーナーＯＦＥＴデバイスの室温における特性を示す。図９（ａ）は、ヒステリシスがほとんどないデバイスについて、室温におけるダブルスイープ（ｄｏｕｂｌｅ−ｓｗｅｅｐ）モードでのＩ_ｄｓ−Ｖ_ｇ特性曲線（Ｖ_ｄｓ＝−０．２Ｖ）を示しており、下側の曲線は常数目盛で描かれ、上側の曲線は対数目盛で描かれている。差込図は、μ−Ｖｇの関係を抽出して示しており、ピーク移動度は４．３ｃｍ^２／（Ｖ・ｓ）である。図９（ｂ）は、同じデバイスの室温におけるＩ_ｄｓ−Ｖ_ｄｓ特性曲線を示しており、それぞれ上から下の順で、Ｖ_ｇ＝−１０Ｖ、−２５Ｖ、−３０Ｖ、−３５Ｖ、及び−４０Ｖの場合を示している。差込図は、デバイスの光学顕微鏡画像である。図９（ｃ）は、図９（ａ）と同じデバイスのＩ_ｄｓ−Ｖ_ｇ特性曲線であり（Ｖ_ｄｓ＝−０．２Ｖ）、それぞれ上から下の順で、３００Ｋ、２９０Ｋ、２７０Ｋ、及び２５０Ｋで得られた値を示す。差込図は、μと温度の関係を示す。 図１０（ａ）は、グラフェン上に形成された１９層厚さのＣ_８−ＢＴＢＴ結晶を有する別のデバイスについて、室温におけるＪ_ｄｓ−Ｖ_ｄｓ特性を示しており、それぞれ上から下の順で、Ｖ_ｇ＝−１００Ｖ、−９０Ｖ、−８０Ｖ、−７０Ｖ、−６０Ｖ、−５０Ｖ、及び−１０Ｖの場合に関する。図１０（ｂ）は、図１０（ａ）に示すデバイスについて、室温におけるＪ_ｄｓ−Ｖ_ｇ特性を示しており、それぞれ上から下の順で、Ｖ_ｄｓ＝２４Ｖ、９Ｖ、３Ｖ、及び１Ｖの場合を示している。 図１１は、本発明のグラフェン／Ｃ_８−ＢＴＢＴ積層構造を用いたＯＲゲート（図１１（ａ））及びＡＮＤゲート（図１１（ｂ））の概略構成と出力値を示しており、ＡＮＤゲートのプルアップ抵抗とＯＲゲートのプルダウン抵抗はいずれも５×１０^９オームである。各論理ゲートの動作時、Ｖ_ｇ＝−１００Ｖ、かつ、Ｖ_ｄｄ＝４Ｖである。差込図は、各ゲートの積層構成を模式的に示している。

〔定義〕
別途記載がない限り、本明細書における用語「２次元（２Ｄ）層」又は「単層」は、ある物質の１原子厚さ又は１分子厚さの結晶層を指す。ただし、結晶層を構成する分子の充填構造の違いにより、結晶層の厚さは変化しうる。例えば、Ｃ_８−ＢＴＢＴの単層は、Ｃ_８−ＢＴＢＴの１分子厚さの層であるが、Ｃ_８−ＢＴＢＴ分子の充填構造に依ってその単層の厚さは約０．６〜３ｎｍとなりうる（図４（ｅ）参照）。

本明細書における用語「グラフェン」は、単層の六方晶系の炭素又は積層された複数層の六方晶系の炭素を指す。本明細書の文脈において、グラフェンの厚さは０．３〜１００ｎｍとなりうるが、これに限定されない。

本明細書における用語「六方晶窒化ホウ素」又は「ｈＢＮ」は、単層の六方晶窒化ホウ素又は積層された複数層の六方晶窒化ホウ素を指す。本明細書の文脈において、ｈＢＮの厚さは０．３〜１００ｎｍとなりうるが、これに限定されない。

本明細書における用語「支持体」は、その上に有機半導体結晶をエピタキシャル成長させることが可能な物理的基体を指す。支持体は、実質的に平滑な結晶表面とファンデルワールス相互作用を提供することにより、有機結晶のエピタキシを支えている。ただし、支持体は必ずしも硬質であるとは限らず、例えば、支持体が極薄グラフェン又はｈＢＮである場合は柔軟性を有してもよい。

本明細書における用語「基板」は、電子デバイスの構成要素又は単位構造に通常使用される物理的基体を指し、金属、半金属、半導体、絶縁体、又はこれらの組み合わせを含んでいてもよい。さらに、基板は、柔軟性と光透過性を有するプラスチックとすることもできる。本発明において、支持体は、開示される特定のデバイスの基板上に配置されるが、別の応用形態では、支持体と基板が同じである場合もある。

本明細書における用語「真空」は、圧力が１気圧（約１０^５Ｐ、すなわち、約７６０Ｔｏｒｒ）未満の環境を指す。

〔結晶単層をエピタキシャル成長させる方法〕
一側面において、本発明は、支持体の結晶表面に有機半導体材料の結晶の２次元層を複数、エピタキシャル成長させる方法に関する。この方法は、
１）支持体及び有機半導体材料源を、互いに離した状態で真空チャンバ内に配置する工程と、
２）前記材料源の温度を、前記有機半導体材料の蒸発又は昇華が始まる温度、かつ、前記支持体の温度より高い温度に設定し、前記材料源と支持体との間に温度勾配を与える工程と、
３）前記材料源の温度で前記有機半導体材料の分子を蒸発又は昇華させ、前記支持体の結晶表面に成長させる工程と、
４）所望の厚さ及び形態の結晶層を前記支持体上に蒸着できるように、蒸着時間、蒸着圧力、及び／又は、蒸着温度を制御する工程とを含んでいる。

前記方法の一実施形態において、支持体上に形成される２次元結晶層の数は、２０層以下でよく、好ましくは１０層以下、より好ましくは５層以下である。形成された各単層は、全体で１つの結晶片のように見えてもよいし、下層又はグラフェンの上に別々の結晶片が形成されたように見えてもよい。また、各結晶片は、純粋な品質の単結晶であってもよい。本発明の方法によれば、純粋な品質で、幅及び／又は長さが数十μｍである、大きな単層単結晶片を得ることが可能である。本発明の方法の一実施形態において、支持体上に成長させる２次元結晶層は、１層だけでもよい。

本発明の方法の一実施形態において、蒸着される前記有機半導体材料は、電子及び正孔をホッピング、トンネリング、又は他のメカニズムによって移動させるπ共役系を有する分子で主に構成されていてもよい。そのような分子の代表例としては、芳香族多環式化合物（ポリフェニレン、ペンタセン、オリゴチオフェン、ポリチオフェンなど）、１つ以上のポルフィリン核を有する化合物（ポルフィリンなど）、及び、１つ以上のフタロシアニン核を有する化合物（フタロシアニン塩など）が挙げられる。ここで、「多環式化合物」とは、２つ以上の環状構造を有する化合物であって、各環が、環状骨格内に複数の炭素原子を有し、さらに複数のヘテロ原子を有していてもよく、環同士が縮合されていても非縮合でもよいものを指す。一実施形態において、界面で成長した半導体単層内の有機分子のπ面は、支持体の結晶表面と略平行である。

好ましい実施形態において、前記有機半導体材料は、下記一般式（１）で表される有機分子で主に構成される。

Ｒ^１−［Ａｒ］_ｎ−Ｒ^２ （１）
式中、Ｒ^１及びＲ^２はそれぞれ独立して水素、又は、炭素数１〜１２、好ましくは炭素数１〜１０、より好ましくは炭素数１〜８の直鎖状若しくは分枝状のアルキル基であり、Ａｒは単環式芳香族基又は縮合多環式芳香族基を表し、環状骨格内に複数のヘテロ原子を有していてもよく、ｎは１〜４、好ましくは１〜３、より好ましくは１又は２の整数であり、Ｒ^１及びＲ^２は、それぞれ核構造［Ａｒ］_ｎのどの位置に結合していてもよいが、Ｒ^１及びＲ^２の両方が存在する場合、［Ａｒ］_ｎの中心に対して対称の位置にあることが好ましく、さらに、Ｒ^１及びＲ^２に加えて、［Ａｒ］_ｎも、炭素数１〜８のアルキルなどの他の基で置換されていてもよい。

前記式（１）において、Ｒ^１及びＲ^２の例としては、水素、メチル、エチル、ｎ−プロピル、ｉ−プロピル、ｎ−ブチル、ｉ−ブチル、ｓｅｃ−ブチル、ｔ−ブチル、アミル、ヘキシル、ヘプチル、オクチル、ノニル、デシル、ドデシル、セチルなどが挙げられるが、これらに限定されない。Ａｒの例としては、ベンゼン環、フラン環、ピリジン環、チオフェン環、ピロール環、インドール基、プリン基、イミダゾール環、多環芳香族炭化水素（ＰＡＨ）、及び、これらの縮合物（例えば、ペンタセン、ベンゾチオフェンなど）が挙げられるが、これらに限定されない。

本発明の方法の最も好ましい実施形態において、前記有機半導体材料は、主にＣ_８−ＢＴＢＴで構成される。

本発明の好ましい実施形態において、真空チャンバ内の圧力は、１０Ｔｏｒｒ未満であれば、いかなる値でもよく、好ましくは１０^−３Ｔｏｒｒ以下、より好ましくは１０^−５Ｔｏｒｒ以下である。

本発明の方法における前記支持体は、特に限定されず、有機分子のエピタキシャル成長を可能とする原子的に実質的に平滑な結晶表面及びファンデルワールス相互作用を提供可能であれば、いかなる材料も前記支持体として使用できる。好ましい実施形態において、前記支持体はグラフェンである。この場合、例えば、機械的剥離グラフェン、ＣＶＤグラフェン、又は、エピタキシャルグラフェンなど、あらゆる種類のグラフェンを使用できる。前記グラフェンの厚みは、単層〜約１００ｎｍの範囲であればよいが、これに限定されない。さらに、本発明の方法の別の好ましい実施形態において、前記支持体はｈＢＮである。

本発明の方法の一実施形態において、前記真空チャンバは筒状であってもよく、前記支持体及び前記有機半導体材料源は前記筒状のチャンバ内に水平に、かつ、エピタキシを可能とする距離だけ互いに離して配置される。本発明の方法の別の実施形態において、前記支持体及び前記有機半導体源は鉛直に、かつ、エピタキシを可能とする距離だけ互いに離して設けてもよい。前記チャンバは、例えば、角柱形状など他の形状としてもよい。前記有機半導体材料源と前記支持体との間の距離は、前記有機半導体材料の蒸発分子又は昇華分子が前記支持体の結晶表面に到達して結晶表面でエピタキシャル成長できる距離であれば、特に限定されない。例えば、前記有機半導体材料としてＣ_８−ＢＴＢＴを用いる場合、前記有機半導体材料源と前記支持体との間の距離は、１〜５０ｃｍであればよく、好ましくは５〜４０ｃｍ、より好ましくは１０〜３０ｃｍであるが、これに限定されない。

本発明の方法の一実施形態において、前記有機半導体の蒸着時間は、前記有機半導体材料源の温度、前記有機半導体材料の種類、及び蒸着により形成しようとする結晶層の総厚に応じて変化する。具体的な一実施形態において、前記有機半導体材料はＣ_８−ＢＴＢＴであり、前記蒸着時間は、約１０〜１００分間、好ましくは１５〜８０分間であるが、これに限定されない。

理論に束縛されるものではないが、有機結晶／支持体の積層構造の界面において、π共役系を有する結晶単層と支持体の結晶表面（例えば、グラフェン又はｈＢＮ）との相互作用は、ファンデルワールス相互作用であり、より具体的には、分散型非共有結合性π−π相互作用によって主に構成されるファンデルワールス相互作用であると考えられる。本発明者らは、結晶成長及び電荷輸送の両方における乱れの最小化という観点から、高性能の単層有機トランジスタを得るには支持体の平坦性と弱いファンデルワールス相互作用とが極めて重要であることを見出した。

以下、図１及び図２を参照しながら、本発明の方法の具体的な実施形態を説明する。

図１は、本発明の実施形態に係る方法を実施するための装置及び条件を示す概略構成図である。図１に示されるように、この装置は、石英管４を備えるチューブ炉である。有機半導体材料源１と基板３上の支持体２とは、真空下で、好ましくは１０^−５Ｔｏｒｒ未満で、石英管４内に互いに離して水平に配置される。管４には、前記管内を排気すると共に圧力を維持するために、ターボ分子ポンプ（図示せず）が接続されている。材料源１はチューブ炉の中央に配置されている。前記管内には温度勾配が形成され、矢印で示されるように材料源１から支持体２に向けて温度が低下する。前記有機半導体材料の分子は、温度勾配に沿って支持体２の結晶表面へ拡散し、結晶表面に１層以上の結晶層をエピタキシャル形成させる。

図１に示される装置及びプロセスにおいて、材料源１の温度は、有機半導体材料の蒸発又は昇華が始まるよう、ヒータ（図示せず）によって維持される。支持体２の温度は、前記材料源から離れた位置によって制御され、室温付近でよいが、前記支持体上で確実にエピタキシャル成長させるために、材料源の温度よりも低くすべきである。

前記材料源の温度は、前記条件を満たしていれば特に限定されない。例えば、前記有機半導体材料としてＣ_８−ＢＴＢＴを用いる場合、前記材料源の温度は、支持体２の温度よりも高ければ、約２０℃〜約２００℃のいずれでもよい。支持体２上における前記有機半導体結晶層の成長速度は、主に前記材料源の温度によって制御される。結晶膜が所望の厚さに達すると、真空状態を維持したまま、加熱を停止してヘテロ構造の試料（すなわち、１層以上の層が蒸着された支持体２）を周囲温度まで冷却することによって、成長を終了させる。

本発明の方法による有機半導体結晶の２次元層の成長は、原子間力顕微鏡（ＡＦＭ）によって確認することができる。図２は、グラフェン支持体上に成長した結晶Ｃ_８−ＢＴＢＴ層の異なる複数の段階を示すＡＦＭ像である。

図２から、Ｃ_８−ＢＴＢＴ結晶は、グラフェン上に選択的に、原子的に平滑に、かつ層ごとに、成長したことが分かる。原子間力顕微鏡によって測定された最初の２層（すなわち、界面層ＩＬ及び第１層１Ｌ）の厚さは、それぞれ約０．６ｎｍ及び約１．７ｎｍであり（図２（ｏ）参照）、これら最初の２層における分子充填がＣ_８−ＢＴＢＴのバルク結晶とは異なることを示している。しかし、それ以降の層（第２層２Ｌ及びそれ以降の層）の厚さは約３ｎｍであり（図２（ｏ）参照）、バルク結晶の厚さと同じである。さらに、各層の成長は、特定の核生成部位から始まり、ほぼ等方的に進行して小型の島を形成する。各層で最も共通する核生成部位は、先に形成された層（図２（ｄ））又は基板（図２（ａ）、図２（ｆ）、図２（ｍ））に由来する乱れ（クラックや皺など）、及び、端（図２（ｉ）、図２（ｋ）、図２（ｎ））であった。これはおそらく、これら部位の表面エネルギーの高さが原因であると思われる。そのような成長プロセスは、エピタキシを強く示している。

さらに、各スナップショットは、成長を中断し、試料を周囲環境に取り出して撮影されたが、度重なる中断及び試料の周囲暴露は、成長に有意な影響を与えなかった。このことは、結晶が、純粋な品質で、周囲環境において光酸化に対して安定していることを示している。

そして、無欠陥（例えば、クラックや皺のない）グラフェン上で成長パラメータを慎重に制御することにより、グラフェン試料を完全に覆う大面積で単層又は２層のＣ_８−ＢＴＢＴ単結晶が繰り返し得られた。図３（ａ）は、グラフェン試料上に長さ約３０μｍ、幅５μｍ（界面層ＩＬを除く）にわたって成長した単層の均一なＣ_８−ＢＴＢＴ結晶からなる連続した単一結晶片を示している。これは、Ｃ_８−ＢＴＢＴ／グラフェンの総厚が３．７ｎｍであること及びラマンマッピングによって確認されたものである（図３（ｂ））。交差偏光による光学顕微鏡写真は、底部の小さな部分を除いて、結晶片全体が単結晶であることを示した（図３（ｃ）、図３（ｄ））。また、光強度は、高品質の単結晶に期待される４回対称であった（図１（ｅ））。低い核生成密度及び（フラクタル成長と対照的な）島状成長モードは、Ｃ_８−ＢＴＢＴ分子の拡散係数が表面と島端沿いとの両方で高いことを示している。これは、基板の平坦性と、基板からの比較的弱いファンデルワールス力とによる当然の結果であり、界面に強固な化学結合が形成される従来のエピタキシとは明らかに異なる。

界面層ＩＬの厚さが約０．６ｎｍであることは、界面における分子充填の新規な形態を明らかにしている。走査型トンネル顕微鏡（ＳＴＭ）により、界面層ＩＬ内のＣ_８−ＢＴＢＴ分子が、直交する２方向にｄ_１＝２．５２ｎｍ、ｄ_２＝０．６６ｎｍである矩形格子に充填されていることが観察された（図４（ａ））。密度汎関数理論（ＤＦＴ）の研究に基づくと、界面層ＩＬ内のＣ_８−ＢＴＢＴの最も安定した単分子配列は、グラフェンに対して平行に、かつ、最も近接してオクチル鎖及びベンゾチオフェン面の両方を有しており、その結果、ＣＨ−π相互作用及びπ−π相互作用の両方が最大化されると想定される。しかし、密度汎関数理論（ＤＦＴ）の計算によると、周期的結晶を形成するときには、完全に緩和したベンゾチオフェン面は、分子間相互作用のために若干傾斜し、グラフェン面と１０°の角度をなすものと予測される（図４（ｂ））。

周囲環境における高解像度ＡＦＭ像は、第１層１Ｌ及び第２層２Ｌの両方の結晶構造が、バルク結晶で見られるようなへリングボーン型充填のモノリシック構造であることを示している（図４（ｃ）、図４（ｄ））。グラフェン上のＣ_８−ＢＴＢＴ結晶の格子定数は、ａ＝６．２４±０．２５Å（６．６９±０．１３Å）、ｂ＝８．３１±０．０５Å（７．８９±０．２５Å）であり、第１層１Ｌと第２層２Ｌとの間で格子定数に統計的差異は認められなかった。第１層１Ｌ（厚さ約１．７ｎｍ）内のＣ_８−ＢＴＢＴ分子は、バルク結晶（厚さ約３ｎｍ）よりも傾斜している。図４（ｅ）は、グラフェン上に積層されたＣ_８−ＢＴＢＴ結晶の界面層ＩＬ、第１層１Ｌ及び第２層２Ｌの積層構造を模式的に示している。ＡＦＭ及びＳＴＭの結果から、Ｃ_８−ＢＴＢＴ結晶のエピタキシが確認される。

先に述べたように、前記支持体はグラフェンに限定されない。本発明の方法の一実施形態において、前記支持体は六方晶窒化ホウ素（ｈＢＮ）である。図５は、ｈＢＮ上にＣ_８−ＢＴＢＴの結晶単層をエピタキシャル成長させた結果を示している。各層の厚さは、Ｃ_８−ＢＴＢＴ／グラフェンの厚さと同様である。

本発明の方法は、デバイス集積を目的とした極薄有機結晶のパターン成長にも応用可能である。図６に示すように、酸素プラズマによってエッチングされたグラフェンパターン（図６（ａ））上に、Ｃ_８−ＢＴＢＴ結晶を約１２００μｍ^２の面積に非常に均一に容易に成長させることができる（図６（ｂ））。結晶成長領域全体で均一な色変化が見られることから、Ｃ_８−ＢＴＢＴが単結晶を形成していることが裏付けられる。ＣＶＤグラフェン又はＢＮと組み合わせると、大面積のデバイス集積を実現できる。

〔極薄有機結晶及び２次元支持体を備えるヘテロ積層構造〕
本発明の別の側面は、上述の方法によって製造された積層構造に関する。この積層構造は、結晶表面を有する支持体と、前記支持体の結晶表面にエピタキシャル成長させた有機半導体材料の結晶の２次元層を１層以上とを備え、前記結晶層の総厚が１００ｎｍ以下である。

前記積層構造の一実施形態において、支持体上に形成される２次元結晶層の数は、２０層以下でよく、好ましくは１０層以下、より好ましくは５層以下である。形成された各単層は、全体で１つの結晶片のように見えてもよいし、下層又はグラフェンの上に別々の結晶片が形成されたように見えてもよい。また、各結晶片は、純粋な品質の単結晶であってもよい。各単層は、寸法（長さ又は幅）が少なくとも数十μｍ（例えば、少なくとも３０μｍ、４０μｍ、又は５０μｍ）である純粋な品質の１片の単結晶によって全体が構成されていてもよい。

一実施形態において、前記支持体と直接接触する２次元結晶層（「界面層」と称する）は、その上に積層される他の全ての層よりも薄い。一実施形態において、前記界面層の上に直接積層される２次元結晶層（「第１層」と称する）が存在する場合、その第１層は、前記界面層よりも厚いが、第１層の上に積層される他の層（存在する場合）よりも薄い。前記積層構造の一実施形態において、前記支持体上に成長させる２次元結晶層の数は、１層のみでもよく、２層又は３層でもよい。前記２次元結晶層の総厚は、１００ｎｍ以下、好ましくは９０ｎｍ以下、より好ましくは８０ｎｍ以下、７０ｎｍ以下、６０ｎｍ以下、５０ｎｍ以下、４０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、１０ｎｍ以下、又は５ｎｍ以下である。一実施形態において、前記界面層内の有機分子のπ面は、前記支持体の結晶表面とほぼ平行である。

前記積層構造の好ましい実施形態において、蒸着される前記有機半導体材料は、π共役系を有する分子で主に構成されていてもよい。そのような分子の例としては、芳香族多環式化合物（ポリフェニレン、ペンタセン、オリゴチオフェン、ポリチオフェンなど）、１つ以上のポルフィリン核を有する化合物（ポルフィリンなど）、及び、１つ以上のフタロシアニン核を有する化合物（フタロシアニン塩など）が挙げられる。前記積層構造の他の実施形態において、前記有機半導体材料をドープしてもよい。前記有機半導体材料のさらなる例は、先行する段落で説明されている。

好ましい実施形態において、前記有機半導体材料はＣ_８−ＢＴＢＴである。この場合、界面層内のＣ_８−ＢＴＢＴ分子のπ面（すなわち、ベンゾチオフェン面）は、前記支持体の結晶表面に対して約１０°の角度であることが好ましい。前記Ｃ_８−ＢＴＢＴ界面層の厚さは、約０．６ｎｍである。前記界面層の上に形成されている第１層の厚さは約１．７ｎｍであり、第１層の上に形成されている各層の厚さは約３ｎｍである。

前記積層構造における前記支持体は、特に限定されず、有機分子のエピタキシャル成長を可能とする原子的に実質的に平滑な結晶表面及びファンデルワールス相互作用を提供可能であれば、いかなる材料であってもよい。好ましい実施形態において、前記支持体はグラフェンである。この場合、例えば、機械的に剥離したグラフェン、ＣＶＤグラフェン、又は、エピタキシャルグラフェンなど、あらゆる種類のグラフェンを使用できる。前記グラフェンの厚みは、単層〜約１００ｎｍの範囲であればよいが、これに限定されない。さらに、本発明の方法の別の好ましい実施形態において、前記支持体はｈＢＮである。

〔積層構造を用いたトランジスタ〕
本発明の積層構造は、ＯＦＥＴなどの電子デバイスのユニット又は素子として使用することができる。図７は、ボトムゲート・トップドレイン型のグラフェン／Ｃ_８−ＢＴＢＴ縦型ＯＦＥＴの、提案するデバイス構造を示す図である。

図７において、「グラフェン」は、上述した有機半導体結晶の支持体の役割をするグラフェンシートを指し、その厚さは１０ｎｍ以下とすることができる。グラフェンシートのサイズは、マイクロメートル単位からセンチメートル単位まで可能であり、さらには、メートル単位であってもよい。グラフェンシートの合成方法は、機械的剥離、化学蒸着、及び、化学的に誘導されたグラフェン薄膜を含む。「金属」は、Ａｕ、Ｔｉ、Ｐｄ、Ｃｕ、Ａｌなどの金属、「ＩＴＯ」などの導電性酸化物、導電性重合体、及び導電性塗料（ただし、これらに限定されない）を含むあらゆる導電性物質を指す。「Ｃ_８−ＢＴＢＴ」は、上述のエピタキシ法によりグラフェン上に成長させたＣ_８−ＢＴＢＴの結晶（厚さ１００ｎｍ以下）を指す。前記デバイスの作製プロセスにおいては、まず、対象基板上での機械的剥離によって、又は化学蒸着と基板上への転写とによって、グラフェンを調製する。次に、リソグラフィによって、金属電極をグラフェンに接続する。そして、上述した本発明の方法によってグラフェン上にＣ_８−ＢＴＢＴをエピタキシャル成長させ、最後に上部金属電極を蒸着する。

図７の具体例において、厚さ１００ｎｍのＡｕ層は、Ｃ_８−ＢＴＢＴ結晶上に蒸着されて、上部ドレイン電極として機能する。グラフェンシートは、下部ソース電極として機能する。Ｓｉ／ＳｉＯ_２基板は、誘電体層（ＳｉＯ_２）及びゲート電極（Ｓｉ）を含んでいる。Ｃ_８−ＢＴＢＴ結晶は、チャネルとして機能する。

図８は、グラフェン上にＣ_８−ＢＴＢＴの単層が５層形成された典型的な縦型ＯＦＥＴ（図７参照）の伝達（Ｊ_ｄｓ−Ｖ_ｇ）特性及び出力（Ｊ_ｄｓ−Ｖ_ｄｓ）特性を示している。このＯＦＥＴのオン／オフ比は、室温で約１．５×１０^３である。このデバイスは、グラフェンバリスタ（barristor）と同様のダイオード様整流挙動を示し^{［８、１２］}、２つのバイアス極性について異なる伝導機構を示した。

図９は、絶縁ｈＢＮ上に成長させたＣ_８−ＢＴＢＴ結晶の単層を有するｐ型プレーナＯＦＥＴの特性を示している。単層の厚さ（約１．７ｎｍ）に関係なく、デバイスは理想的なＯＦＥＴに見られる複数の特徴（線形（飽和）領域における線形Ｉ_ｄｓ−Ｖ_ｇ（Ｉ_ｄｓ ^１／２−Ｖ_ｇ）特性、オーミック接触、及び、無視できる程度のヒステリシス）を示した。室温でのピーク電界効果移動度μは、単層ＯＦＥＴの過去の報告値（約１０^−６〜１０^−１ｃｍ^２／（Ｖ・ｓ）の範囲）よりもはるかに高く、約５ｃｍ^２／（Ｖ・ｓ）という高い値に到達できた。μの値は、接触抵抗のために依然として過小評価され、Ｙ関数法を用いた推定では、オン状態でかなり低い値（約５００Ω・ｃｍ）と推定される。このような劇的な改善は、電荷捕獲密度及び粒界密度が大幅に減少したことの強力な証拠である。これは、結晶が純粋かつ超平滑であること、及び、結晶と支持体との弱い結合相互作用に起因していると言える。

バルク結晶デバイスと比較すると、図９（ｂ）中のＩ_ｄｓ−Ｖ_ｄｓ特性曲線は、２つの独特な特徴、すなわち、（ｉ）低バイアスにおいて非線形性が無いという特徴、及び、（ｉｉ）極端に小さな飽和電圧（−１Ｖ未満）で完全に飽和するという特徴を示している。これらの特徴はいずれも、Ｃ_８−ＢＴＢＴチャネルの単層の性質に直接由来する結果である。特徴（ｉ）は、ソース／ドレイン電極が電荷輸送層と直接接触しており、それゆえに極めて効率的なキャリア注入が起こるためである。特徴（ｉｉ）は、層間遮蔽効果のない簡単かつ完全なチャネルピンチオフによるものである。誘電体厚さの増減及び他のデバイスパラメータの最適化により、これらのＯＦＥＴの動作電圧を１Ｖまで下げることができ、その結果、回路内でシリコンＣＭＯＳと互換性を持つようになる。さらに、低温では移動度が若干低下するものの、依然として高い移動度（例えば、２５０Ｋにおいて約２．３ｃｍ^２／（Ｖ・ｓ））を維持していることが判明した。

図１０（ａ）及び図１０（ｂ）は、本発明の方法によってｈＢＮ上に成長させた、さらに厚いＣ_８−ＢＴＢＴ結晶片を有する他のプレーナＯＦＥＴデバイスの特性を示している。このデバイスのオン状態電流は、１００Ａ／ｃｍ^２を超えており、オン／オフ比は約１０^６である。

したがって、本発明の他の側面は、ＯＦＥＴ又はダイオードの作製における前記積層構造の使用に関する。本発明のさらに他の側面は、前記積層構造を含むＯＦＥＴ又はダイオードに関する。特に、ｈＢＮ上に単層の半導体結晶を用いたプレーナＯＦＥＴは、約５ｃｍ^２／（Ｖ・ｓ）という高いキャリア移動度、及び、１Ｖ未満という積極的に低くした飽和電圧を達成することができ、エレクトロニクス用途及びフォトニック用途で非常に有望である。

〔積層構造を用いた論理ゲート〕
本発明者らは、さらに、上述した２つのグラフェン／Ｃ_８−ＢＴＢＴ縦型ダイオードに基づくさらに複雑な回路を作製した。このような２つの構造の接続方法を変えることにより、ＯＲ論理ゲート及びＡＮＤ論理ゲートを得ることに成功した。図１１は、ＯＲゲート（図１１（ａ））及びＡＮＤゲート（図１１（ｂ））を、その出力特性とともに模式的に示している。ＡＮＤゲートについては、入力として、２片の離れたグラフェン上に２片のＣ_８−ＢＴＢＴ結晶を成長させ、出力として、上部共通電極によって接続した。（小入力での）順方向バイアス時、プルアップ抵抗よりはるかに小さな抵抗によっていずれかのダイオードが閉じられ、低出力が得られる。このゲートは優れた論理機能を示し、高出力はＶ_ｄｄ（４Ｖ）に近く、低出力は０に近かった（図１１（ｂ））。ＯＲゲートについては、出力として、１片のグラフェン上に２片のＣ_８−ＢＴＢＴ結晶を成長させ、入力として、２つの上部電極をこれら２片のＣ_８−ＢＴＢＴ結晶に１つずつ蒸着した。（高入力での）順方向バイアス時、プルダウン抵抗よりはるかに小さな抵抗によっていずれかのダイオードが閉じられ、高出力が得られる。（４，０）及び（０，４）におけるＯＲゲートの出力は、逆方向バイアス時の有限漏れ電流のため２Ｖ〜３Ｖの間となり、４Ｖほど理想的ではないが、ＯＲゲート（図１１（ａ））が有効に機能するには十分である。なお、リソグラフィによるパターン形成によって、さらに複雑な機能性を生み出せることは明らかである。

したがって、さらに本発明は、
結晶表面を有する１つの支持体と、
前記支持体の結晶表面にエピタキシャル蒸着された別個の２片の有機半導体材料結晶であって、各片が有機半導体材料の２次元層を１層以上有し、各片の総厚が１００ｎｍ以下である２片の結晶片と、
前記２片の結晶片の頂部をそれぞれ被覆する２つの別個の導電性カバーと、
前記支持体の下にある基板とを備えるＯＲゲートに関する。

さらに本発明は、
それぞれが結晶表面を有する別個の２つの支持体と、
前記２つの支持体の結晶表面にそれぞれエピタキシャル蒸着された別個の２片の有機半導体材料結晶であって、各片が有機半導体材料の２次元層を１層以上有し、各片の総厚が１００ｎｍ以下である２片の結晶片と、
前記２片の有機半導体材料結晶片の両方の頂部を被覆する１つの導電性カバーと；前記支持体の下にある基板とを備えるＡＮＤゲートに関する。

本発明のＯＲゲート及びＡＮＤゲートにおいて、有機半導体及び支持体の積層構造は、前述した本発明の積層構造であってもよい。前記導電性カバーは、Ａｕ、Ｔｉ、Ｐｄ、Ｃｕ、Ａｌなどの金属、「ＩＴＯ」などの導電性酸化物、導電性重合体、及び導電性塗料（ただし、これらに限定されない）を含むいかなる導電性物質の層であってもよい。

例示されたトランジスタ／ダイオード構造は、ディスプレイ駆動回路、ＬＥＤ、太陽電池、及び他の相補形回路に応用できる可能性がある。

本発明は、電子デバイスにおけるグラフェン縦型ヘテロ構造の適用に関するいくつかの重要な問題を解決している。第一に、有機層をグラフェン／ＢＮ上に塗布蒸着する方法をスケールアップでき、２次元積層材料を手作業で転写する問題を解決する。第二に、グラフェン／ＢＮ及び極薄有機層の両方が可視波長において透明であるため、透明ディスプレイ及びＬＥＤにおいて当該構造を利用することができる。第三に、縦型トランジスタにおけるチャネル長がわずか数ｎｍ〜数十ｎｍであり、従来のプレーナーＯＦＥＴ構造に比べてはるかに小さい。よって、本発明の構造は、従来のＯＦＥＴ構造と比べてＯＦＥＴトランジスタの性能を劇的に改善している。

〔実施例１ グラフェン上でのＣ_８−ＢＴＢＴ結晶の成長〕
２８５ｎｍのＳｉＯ_２／Ｓｉ基板上で、グラフェンを、追加の熱処理を行うことなく剥離して、表面積が約５００μｍ^２のグラフェン試料を得た。成長を行う前に、光学顕微鏡、ＡＦＭ、及びラマン分光法によって剥離グラフェンの特徴解析を行い、剥離グラフェンの厚さ及びトポロジー情報を得た。図１に示すチューブ炉内で成長を行った。このチューブ炉内において、Ｃ_８−ＢＴＢＴ粉末（日本化薬株式会社製、追加精製なし）を含む開放容器（大きさ約１ｃｍ）を石英管チャンバ（長さ１．５ｍ、直径１０ｃｍ）の中央に配置した。次に、グラフェン試料を材料源から約２０ｃｍ離して配置した。石英管チャンバを密閉し、ターボ分子ポンプによって約４×１０^−６Ｔｏｒｒまで減圧した。良好な再現性を得るため、毎回、材料源とグラフェン試料との間の距離を正確に測定した。そして、Ｃ_８−ＢＴＢＴ粉末を１００℃に加熱して、成長を開始させた。５０分間の成長後、炉をオフにして、真空状態を維持したまま試料を室温まで冷却した。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、グラフェン上に約３層エピタキシャル成長したことが、ＡＦＭ及びＳＴＭによって確認された。

〔実施例２〕
支持体と材料源との間の距離を１０ｃｍに変更した以外は実施例１と同様にして、Ｃ_８−ＢＴＢＴ結晶を成長させた。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、グラフェン上に約３層エピタキシャル成長した。

〔実施例３〕
支持体と材料源との間の距離を２５ｃｍに変更した以外は実施例１と同様にして、Ｃ_８−ＢＴＢＴ結晶を成長させた。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、グラフェン上に約２層エピタキシャル成長した。

〔実施例４〕
材料源の温度を１１０℃に変更した以外は実施例１と同様にして、Ｃ_８−ＢＴＢＴ結晶を成長させた。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、グラフェン上に約６層エピタキシャル成長した。

〔実施例５〕
材料源の温度を１２０℃に変更した以外は実施例１と同様にして、Ｃ_８−ＢＴＢＴ結晶を成長させた。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、グラフェン上に約１０層エピタキシャル成長した。

〔実施例６〕
蒸着時間を９０分間に変更した以外は実施例１と同様にして、Ｃ_８−ＢＴＢＴ結晶を成長させた。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、グラフェン上に約４層エピタキシャル成長した。

〔実施例７〕
蒸着時間を３０分間に変更した以外は実施例１と同様にして、Ｃ_８−ＢＴＢＴ結晶を成長させた。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、グラフェン上に約２層エピタキシャル成長した。

〔実施例８ ｈＢＮ上でのＣ_８−ＢＴＢＴ結晶の成長〕
支持体をグラフェンからｈＢＮに変更した以外は実施例１と同様にして、Ｃ_８−ＢＴＢＴ結晶を成長させた。その結果、Ｃ_８−ＢＴＢＴ結晶の単層が、ｈＢＮ上に約３層エピタキシャル成長した。

本明細書で用いられる用語は特定の例示的実施形態の説明のみを目的としており、限定的に解釈されてはならない。本明細書において、単数形を表す「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈により明示される場合を除いて、複数形も包含する。また、用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、及び「有する（ｈａｖｉｎｇ）」は包括的な意味を持ち、記載された特徴、層、工程、部品、群、化合物、元素、及び／又は、構成要素の存在を特定しているが、１以上の別の特徴、層、工程、部品、群、化合物、元素、構成要素、及び／又は、これらの組合せの存在又は追加を排除するものではない。

さらに、本明細書において、開示される特定の値（例えば、圧力、時間、寸法、原子数、層数、電子的特性など）及び特定の値の範囲は、例えば、特定の成長プロセス又はデバイスに応じて他の実施形態又は本明細書に開示される１以上の実施例において有用でありうる他の値又は値の範囲を排除するものではない。さらに、本明細書に記載される所定のパラメータを表す特定の２つの値は、その所定のパラメータに適する値の範囲の終点を示していると想定してよい。開示される所定のパラメータの第１の値及び第２の値は、これら第１の値と第２の値の間のいかなる値も、その所定のパラメータとして利用できることを開示していると解釈できる。

以上の実施形態の説明は、例示及び説明を目的とするものであって、開示を完全に網羅すること、又は、開示を限定することを意図していない。当業者であれば、本発明の開示の範囲を逸脱することなく、多くの方法で本明細書に開示される実施形態及び実施例を変更又は修正することができる。そのような変更形態及び修正形態は、添付の請求項によって定義される範囲に含まれる。

〔参考文献〕
１．Ｈａｎｙｉｎｇ Ｌｉ ｅｔ ａｌ．，ＭＲＳ Ｂｕｌｌｅｔｉｎ ３８，３４−４２（２０１３）．
２．Ｈｉｒｏｍｉ Ｍｉｎｅｍａｗａｒｉ ｅｔ ａｌ．，Ｎａｔｕｒｅ４７５，３６４（２０１１）．
３．Ｌｉｑｉａｎｇ Ｌｉ ｅｔ ａｌ．，Ａｎｇｅｗ．Ｃｈｅｍ．Ｉｎｔ．Ｅｄ．５２，１２５３０−１２５３５（２０１３）．
４．Ｋ．Ｓ．Ｎｏｖｏｓｅｌｏｖ ｅｔ ａｌ．，Ｎａｔｕｒｅ ４９０，１９２（２０１２）．
５．Ｘｉａｏｌｉｎ Ｌｉ ｅｔ ａｌ．，Ｓｃｉｅｎｃｅ ３１９，１２２９（２００８）．
６．Ｘｉｎｒａｎ Ｗａｎｇ ｅｔ ａｌ．，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．１００，２０６８０３（２００８）．
７．Ｌ．Ｂｒｉｔｎｅｌｌ ｅｔ ａｌ．，Ｓｃｉｅｎｃｅ ３３５，９４７（２０１２）．
８．Ｈｅｅｊｕｎ Ｙａｎｇ ｅｔ ａｌ．，Ｓｃｉｅｎｃｅ ３３６，１１４０（２０１２）．
９．Ｗｏｏ Ｊｏｎｇ Ｙｕ ｅｔ ａｌ．，Ｎａｔｕｒｅ Ｍａｔｅｒｉａｌｓ １２，２４６（２０１３）．
１０．米国特許第８２８３０３８号
１１．Ｈｉｄｅａｋｉ Ｅｂａｔａ ｅｔ ａｌ．，Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２９, １５７３２（２００７）．
１２．Ｏｊｅｄａ−Ａｒｉｓｔｉｚａｂａｌ ｅｔ ａｌ．，Ｐｈｙｓ．Ｒｅｖ．Ｂ ８８，０３５４３５（２０１３）．
１３．Ｗｉ Ｈｙｏｕｎｇ Ｌｅｅ ｅｔ ａｌ．，Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１１３，４４４７（２０１３）．

Claims (21)

1. 支持体の結晶表面に１種の有機半導体材料からなる結晶の２次元層を１層以上エピタキシャル成長させる方法であって、
   １）支持体及び有機半導体材料源を互いに離した状態で真空チャンバ内に配置する工程と、
   ２）前記材料源の温度を、前記有機半導体材料の蒸発又は昇華が始まる温度、かつ、前記支持体の温度より高い温度に設定し、前記材料源と支持体との間に温度勾配を与える工程と、
   ３）前記材料源の温度で前記有機半導体材料の分子を蒸発又は昇華させ、前記支持体の結晶表面に成長させる工程と、
   ４）所望の厚さ及び形態の結晶層を前記支持体上に蒸着できるように、蒸着時間、蒸着圧力、及び／又は、蒸着温度を制御する工程とを含み、前記支持体が２次元積層材料であり、前記有機半導体材料の１層以上の２次元層の総厚が２０ｎｍ以下である方法。
2. 前記有機半導体材料が、π共役系を有する有機分子で主に構成されている請求項１に記載の方法。
3. 前記のπ共役系を有する有機分子が、芳香族多環式化合物、１つ以上のポルフィリン核を含む化合物、及び１つ以上のフタロシアニン核を含む化合物からなる群より選択される請求項２に記載の方法。
4. 前記のπ共役系を有する有機分子が、一般式（１）
   Ｒ^１−［Ａｒ］_ｎ−Ｒ^２ （１）
   （式中、Ｒ^１及びＲ^２はそれぞれ独立して水素又は炭素数１〜１２の直鎖状又は若しくは分枝状のアルキル基であり、Ａｒは単環式芳香族基又は縮合多環式芳香族基を表し、ｎは１〜４の整数である）
   で表される請求項２に記載の方法。
5. 前記のπ共役系を有する有機分子が、ジオクチルベンゾチエノベンゾチオフェン（Ｃ_８−ＢＴＢＴ）である請求項２に記載の方法。
6. 前記材料源の温度が約２０℃〜約２００℃である請求項５に記載の方法。
7. 前記真空チャンバ内の圧力が１０^−３Ｔｏｒｒ以下である請求項１に記載の方法。
8. 前記支持体がグラフェンである請求項１〜７のいずれか１つに記載の方法。
9. 前記支持体が六方晶窒化ホウ素である請求項１〜７のいずれか１つに記載の方法。
10. 結晶表面を有する支持体と、、
    前記支持体の結晶表面にエピタキシャル成長させた、１種の有機半導体材料からなる結晶の２次元層を１層以上とを備え、
    前記１層以上の２次元層の総厚が２０ｎｍ以下であり、前記支持体が２次元積層材料である積層構造。
11. 前記有機半導体材料が、π共役系を有する有機分子で主に構成されている請求項１０に記載の積層構造。
12. 前記のπ共役系を有する有機分子が、芳香族多環式化合物、ポルフィリン誘導体、及びフタロシアニン誘導体からなる群より選択される請求項１１に記載の積層構造。
13. 前記のπ共役系を有する有機分子が、一般式（１）
    Ｒ^１−［Ａｒ］_ｎ−Ｒ^２ （１）
    （式中、Ｒ^１及びＲ^２はそれぞれ独立して水素又は炭素数１〜１２の直鎖状又は若しくは分枝状のアルキル基であり、Ａｒは単環式芳香族基又は縮合多環式芳香族基を表し、ｎは１〜４の整数である）
    で表される請求項１１に記載の積層構造。
14. 前記のπ共役系を有する有機分子が、Ｃ_８−ＢＴＢＴである請求項１１に記載の積層構造。
15. 前記支持体がグラフェンである請求項１０〜１４のいずれか１つに記載の積層構造。
16. 前記支持体が六方晶窒化ホウ素である請求項１０〜１４のいずれか１つに記載の積層構造。
17. 電子デバイスの作製における、請求項１０〜１６のいずれか１つに記載の積層構造の使用。
18. 請求項１０〜１６のいずれか１つに記載の積層構造を含む電子デバイス。
19. 前記電子デバイスが有機電界効果トランジスタ又はダイオードである請求項１８に記載の電子デバイス。
20. 請求項１０〜１６のいずれか１つに記載の積層構造であって、前記有機半導体材料からなる結晶が、前記支持体の結晶表面に別個の２片として存在し、各片が１つ以上の２次元層を有し、各片の総厚が２０ｎｍ以下である積層構造と、
    前記２片の結晶片の頂部をそれぞれ被覆する別個の２つの導電性カバーと、
    前記積層構造の支持体の下にある基板とを備えるＯＲゲート。
21. 請求項１０〜１６のいずれか１つに記載の積層構造を、別個に２つ備えるとともに、
    前記２つの積層構造の両方における前記有機半導体材料からなる結晶の頂部を被覆する１つの導電性カバーと、
    前記２つの積層構造の支持体の下にある基板とを備えるＡＮＤゲート。