JP5649441B2 - 金属膜を埋め込む工程を有する電子部品の製造方法 - Google Patents
金属膜を埋め込む工程を有する電子部品の製造方法 Download PDFInfo
- Publication number
- JP5649441B2 JP5649441B2 JP2010294009A JP2010294009A JP5649441B2 JP 5649441 B2 JP5649441 B2 JP 5649441B2 JP 2010294009 A JP2010294009 A JP 2010294009A JP 2010294009 A JP2010294009 A JP 2010294009A JP 5649441 B2 JP5649441 B2 JP 5649441B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- electronic component
- trench
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims description 66
- 229910052751 metal Inorganic materials 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims description 78
- 230000004888 barrier function Effects 0.000 claims description 75
- 150000004767 nitrides Chemical class 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 230000003746 surface roughness Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 3
- 230000009969 flowable effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 213
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 63
- 239000002356 single layer Substances 0.000 description 54
- 239000000758 substrate Substances 0.000 description 52
- 238000012545 processing Methods 0.000 description 40
- 230000008569 process Effects 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 26
- 230000007246 mechanism Effects 0.000 description 17
- 238000000151 deposition Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000010936 titanium Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 239000011800 void material Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 230000005012 migration Effects 0.000 description 7
- 238000013508 migration Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000004630 atomic force microscopy Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
Description
本発明者らは、上記課題を解決すべく鋭意検討した結果、極薄のTiN単層バリア膜を有し、TiN膜の上にAlを埋め込むことにより、トレンチ開口部の減少を抑制し、Al拡散を抑制できるバリア膜を用いることにより、トレンチ部へのAl埋め込み工程を有する電子部品の製造方法を見出した。
筒形の側壁203と、略円盤状の底壁204とから構成されている。チャンバ201内の
側壁203付近には、圧力を測定するための圧力計430(例えば、ダイヤフラムゲージ)
が設けられている。圧力計430は、自動圧力制御機構431と電気的に接続されており、チャンバ201内の圧力を自動制御できるように構成されている。
第2の電極用絶縁体303とから構成されている。ステージホルダ302は、基板306
を載置するための装置であり、その内部には冷却・加熱機構412が設けられている。第2の電極用絶縁体303は、ステージホルダ302とチャンバ201の底壁204とを電気的に絶縁して支持するための装置である。また、ステージホルダ302には、整合器304を介して下部電極用高周波電源305が接続されている。なお、図示していないが、ステージホルダ302には、単極型電極を有する静電吸着装置が設けられており、この単極型電極は、DC電源(不図示)と接続されている。さらに、図示していないが、ステージホルダ302には、基板306の裏面に対して、基板306を温度制御するためのガス(例えば、Arなどの不活性ガス)を供給するため、複数のガス噴出口と、基板の温度を測定するための基板温度計測器が設けられている。
の複数のガス導入口409が設けられている。
図2を参照して、磁石機構405の形状について詳細に説明する。図2は、磁石機構405をターゲット電極402側から見た平面図である。
図2に示すように、円盤状のマグネット支持体407には、環状の磁場調整用磁性体408と、磁場調整用磁性体408の内周領域に配置されたマグネットピース406とが、支持されて設けられている。ここで、図3において、記号403aはシールド403の内径を示しており、多数の小さな円は各々のマグネットピース406の外形を示している。また、各マグネットピース406は、同じ形状及び同じ磁束密度を有している。さらに、N及びSの文字はターゲット電極402側から見たマグネットピース406の磁極を示している。
磁場調整用磁性体408は、外周側に位置するマグネットピース406が、ターゲット電極402側において、部分的に重なるように延設されている。これにより、ターゲット電極402とシールド403との隙間において、磁場強度を抑制(制御)することできる。磁場調整用磁性体408は、ターゲット電極402とシールド403の隙間の磁場強度を制御できる材料であればよく、例えば、SUS430等の透磁率が高い材料が好ましい。磁石機構405において、マグネットピース406と磁場調整用磁性体408とが重なる面積を調整することにより、磁場調整することが可能である。すなわち、マグネットピース406と磁場調整用磁性体408とが重なる面積を調整すると、ターゲット電極402の最外周まで、ターゲット電極402をスパッタするのに必要な磁場を供給し、ターゲット電極402とシールド403との隙間には、磁場強度を調整することができる。
本発明の第1の実施例を、図面を参照しながら詳細に説明する。
以下に本発明の第2の実施例を、図面を参照しながら説明する。図16(a)〜(f)は本発明の第2の実施例である半導体装置の製造方法の工程を示した図である。本実施形態では、第1の領域であるN型MOSFETを形成する領域と第2の領域であるP型MOSFETを形成する領域とのそれぞれに対して、第1の実施形態における第1の工程であるTiN単層バリア膜の堆積と第2の工程であるAl埋め込み工程を行い、それぞれに適した実効仕事関数を実現する金属ゲート電極を形成する。
図16(a)に示すように、第2の実施例と同様の方法を用いて、第1のN型MOSFETを形成する領域と第2のMOSFETを形成する領域にトレンチ構造901と902を形成する。次に、図16(b)に示すように、トレンチ構造の内部を被覆するように、本発明におけるスパッタ処理装置を用いて金属窒化膜B903と金属窒化膜C904を形成する。
次に、図16(c)に示すように、リソグラフィー技術とエッチング技術を用いて第1のN型MOSFETを形成する領域におけるトレンチ構造901の底部を構成する金属窒化膜Bと金属窒化膜Cを除去する。本実施形態では、金属窒化膜Bは硫酸と過酸化水素水と水の混合溶液を用いてウエットエッチングを行い、金属窒化膜Cは、Arプラズマによるエッチングにより除去した。
次に、図16(e)に示すように、本発明の工程である第1の工程であるTiN単層バリア膜を堆積するためにチャンバー501に基板を搬送して堆積し、さらに第2の工程であるAl埋め込みを行うためにチャンバー502に基板を搬送してAl埋め込みを行い金属膜906を形成し、その後、CMP技術を用いて平坦化を行い図16(f)に示される構造を形成した。尚、Alからなる金属膜を形成する工程において、基板温度を300℃〜400℃に設定することで金属合金膜905は、少なくともN型MOSFETを形成する領域における金属窒化膜900中を拡散し、N型MOSFETに適した実効仕事関数を達成することができる。一方、P型MOSFETを形成する領域においては、金属窒化膜Bと金属窒化膜CがAlの拡散を抑制するためP型MOSFETに適した実効仕事関数を維持することができる。このP型MOSFETの実効仕事関数を調べた結果を図17に示す。図17は、上述の各種金属材料の積層工程を完了した後、Al埋め込みを形成直後と、450℃の熱処理を施した後の実効仕事関数を調べた結果である。ここでは、TiN単層バリア膜厚を3nm、5nmとして評価した。TiN単層バリア膜中にAlの拡散がある場合、実効仕事関数は低下することが解っているが、図16に示すように、450℃の加熱を行っても大きな実効仕事関数の低下は見られていない。これは、本発明の処理装置を用いたTiN単層バリア膜は、Alの拡散に対するバリア性が良いことを示している。作製した素子の、実効仕事関数、EOT、リーク電流特性を測定した結果、本発明におけるAl埋め込み方法を用いることで、EOTの増加を招くことなく、それぞれのMOSFETに適した実効仕事関数(N型MOSFETでは4.4eV以下、P型MOSFETでは4.6eV以上)が得られることを確認した。
101 整合器
102 上部電極用高周波電源
103 DC電源
201 チャンバ
202 上部壁
203 側壁
204 底壁
205 排気口
301 下部電極
302 ステージホルダ
303 第2の電極用絶縁体
304 整合器
305 下部電極用高周波電源
306 基板
401 上部電極
402 ターゲット電極
403 シールド
403a シールドの内径
404 絶縁体
405 磁石機構
406 マグネットピース
407 マグネット支持板
408 磁場調整用磁性体
409 ガス導入口
410 真空用排気ポンプ
411 ポイントカスプ磁場
412 冷却加熱機構
430 圧力計
431 自動圧力制御機構(APC)
450 スパッタ粒子
451 シース
452 スパッタ膜
453 トレンチ
454 下地基板
500 半導体製造装置
501 窒化チタン膜を形成するチャンバ
502 Al埋め込みを行うチャンバ
503 金属膜を形成するチャンバ
504 金属膜を形成するチャンバ
505 金属膜を形成するチャンバ
506 トランスファーチャンバ
507 ロードロックチャンバ
601 トレンチ構造
602 下地絶縁膜
603 高誘電率絶縁膜
604 金属窒化膜A
605 金属窒化膜B
606 金属窒化膜C
607 金属膜
608 バリア膜
609 Seed−Al膜
701 金属窒化膜A
702 金属窒化膜B
703 金属窒化膜C
704 金属膜
705 バリア膜
900 金属窒化膜A
901、902 トレンチ構造
903 金属窒化膜B
904 金属窒化膜C
905 金属合金膜
906 金属膜
Claims (9)
- 被処理体に形成されたトレンチ内に高誘電率絶縁膜を形成する第1の工程と、
前記高誘電率絶縁膜上に、動作電圧を制御するための金属窒化膜を形成する第2の工程と、を有するゲートラスト方式の電子部品の製造方法であって、
前記動作電圧を制御するための金属窒化膜上に、複数のマグネットが多角形格子の格子点の位置にかつ隣接するマグネットが異極性となるように配置された磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により、窒化チタンを含むバリア膜を室温で成膜する第3の工程と、前記窒化チタンを含むバリア膜上に直接低融点金属膜を、前記低融点金属膜が流動可能な温度条件下で充填する第4の工程と、を有することを特徴とするゲートラスト方式の電子部品の製造方法。 - 前記第4の工程では、前記磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により低融点金属層を成膜することを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
- 前記第3の工程は、1Pa以上200Pa以下で行うことを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
- 前記第3の工程は、10Pa以上100Pa以下で行うことを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
- 前記第3の工程は、被処理体に形成された電極層上に前記バリア膜を直接形成することを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
- 前記第3の工程から第4の工程までを、被処理体を大気に暴露することなく実行することを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
- 前記第3の工程は、(220)配向を有する窒化チタンを含むバリア膜を成膜する工程であることを特徴とする請求項1記載のゲートラスト方式の電子部品の製造方法。
- 前記トレンチは、開口径22nm以下のトレンチであることを特徴とする請求項1乃至7のいずれか1項に記載のゲートラスト方式の電子部品の製造方法。
- 前記窒化チタンを含むバリア膜の表面粗さ(Ra)が、0.479nm以下であることを特徴とする請求項1から8のいずれか1項に記載のゲートラスト方式の電子部品の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010294009A JP5649441B2 (ja) | 2009-12-29 | 2010-12-28 | 金属膜を埋め込む工程を有する電子部品の製造方法 |
US13/163,989 US8835296B2 (en) | 2009-12-29 | 2011-06-20 | Electronic component manufacturing method including step of embedding metal film |
TW100122221A TWI509094B (zh) | 2010-12-28 | 2011-06-24 | 包括嵌入金屬膜的步驟之電子元件製造方法 |
KR1020110062823A KR101252126B1 (ko) | 2010-12-28 | 2011-06-28 | 금속막을 내장하는 단계를 포함하는 전자부품 제조방법 |
DE102011078243.5A DE102011078243B4 (de) | 2010-12-28 | 2011-06-28 | Herstellungsverfahren für ein elektronisches Bauteil mit einem Schritt zur Einbettung einer Metallschicht |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009299080 | 2009-12-29 | ||
JP2009299080 | 2009-12-29 | ||
JP2010294009A JP5649441B2 (ja) | 2009-12-29 | 2010-12-28 | 金属膜を埋め込む工程を有する電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011153374A JP2011153374A (ja) | 2011-08-11 |
JP5649441B2 true JP5649441B2 (ja) | 2015-01-07 |
Family
ID=46512875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010294009A Active JP5649441B2 (ja) | 2009-12-29 | 2010-12-28 | 金属膜を埋め込む工程を有する電子部品の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5649441B2 (ja) |
KR (1) | KR101252126B1 (ja) |
DE (1) | DE102011078243B4 (ja) |
TW (1) | TWI509094B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5834944B2 (ja) * | 2012-01-19 | 2015-12-24 | 東京エレクトロン株式会社 | マグネトロンスパッタ装置及び成膜方法 |
KR101638464B1 (ko) * | 2012-01-24 | 2016-07-11 | 캐논 아네르바 가부시키가이샤 | 전자부품 제조방법 및 전극구조 |
KR102127778B1 (ko) | 2013-10-15 | 2020-06-29 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 |
US11257677B2 (en) * | 2020-01-24 | 2022-02-22 | Applied Materials, Inc. | Methods and devices for subtractive self-alignment |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666287B2 (ja) * | 1988-07-25 | 1994-08-24 | 富士通株式会社 | 半導体装置の製造方法 |
CA2041730C (en) * | 1991-05-02 | 2001-08-21 | Luc Ouellet | Stabilization of the interface between aluminum and titanium nitride |
JPH05267475A (ja) * | 1992-03-18 | 1993-10-15 | Yamaha Corp | 配線形成法 |
US5371042A (en) | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
JPH06168891A (ja) | 1992-11-30 | 1994-06-14 | Mitsubishi Electric Corp | 半導体製造装置 |
IL113882A0 (en) * | 1994-06-03 | 1995-08-31 | Varian Associates | Tin deposition method |
JPH08222564A (ja) * | 1995-02-15 | 1996-08-30 | Yamaha Corp | 半導体装置の製造方法および半導体製造装置 |
JPH0941133A (ja) * | 1995-08-01 | 1997-02-10 | Sony Corp | 金属化合物膜の成膜方法およびそれに用いる成膜装置 |
US5962923A (en) | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
JPH09120991A (ja) * | 1995-08-07 | 1997-05-06 | Applied Materials Inc | 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成 |
US6251242B1 (en) | 2000-01-21 | 2001-06-26 | Applied Materials, Inc. | Magnetron and target producing an extended plasma region in a sputter reactor |
US6461483B1 (en) * | 2000-03-10 | 2002-10-08 | Applied Materials, Inc. | Method and apparatus for performing high pressure physical vapor deposition |
JP3408527B2 (ja) * | 2000-10-26 | 2003-05-19 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP4614578B2 (ja) * | 2001-06-01 | 2011-01-19 | キヤノンアネルバ株式会社 | スパッタ成膜応用のためのプラズマ処理装置 |
US20030024478A1 (en) * | 2001-08-06 | 2003-02-06 | Anelva Corporation | Surface processing apparatus |
JP2004162138A (ja) * | 2002-11-14 | 2004-06-10 | Anelva Corp | プラズマ支援スパッタ成膜装置 |
US7211502B2 (en) * | 2003-03-26 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2007027392A (ja) * | 2005-07-15 | 2007-02-01 | Denso Corp | 半導体装置およびその製造方法 |
US7892911B2 (en) | 2008-01-10 | 2011-02-22 | Applied Materials, Inc. | Metal gate electrodes for replacement gate integration scheme |
JP5166531B2 (ja) * | 2008-06-24 | 2013-03-21 | キヤノンアネルバ株式会社 | 磁場発生装置及びプラズマ処理装置 |
-
2010
- 2010-12-28 JP JP2010294009A patent/JP5649441B2/ja active Active
-
2011
- 2011-06-24 TW TW100122221A patent/TWI509094B/zh active
- 2011-06-28 DE DE102011078243.5A patent/DE102011078243B4/de active Active
- 2011-06-28 KR KR1020110062823A patent/KR101252126B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TW201250019A (en) | 2012-12-16 |
DE102011078243B4 (de) | 2022-07-21 |
JP2011153374A (ja) | 2011-08-11 |
KR20120089989A (ko) | 2012-08-16 |
KR101252126B1 (ko) | 2013-04-08 |
TWI509094B (zh) | 2015-11-21 |
DE102011078243A1 (de) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835296B2 (en) | Electronic component manufacturing method including step of embedding metal film | |
JP6857652B2 (ja) | タングステン膜の低抵抗物理的気相堆積のためのシステムおよび方法 | |
TWI396234B (zh) | A plasma oxidation treatment method and a manufacturing method of a semiconductor device | |
JP5249328B2 (ja) | 薄膜の成膜方法 | |
TW202117931A (zh) | 間隙填充沉積製程 | |
WO2012043478A1 (ja) | 成膜方法及び成膜装置 | |
JPS61179872A (ja) | マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法 | |
JP2018537849A5 (ja) | ||
TW202027198A (zh) | 用於形成過渡金屬材料的群集處理系統 | |
JP5970001B2 (ja) | 電子部品の製造方法及び電極構造 | |
JP5649441B2 (ja) | 金属膜を埋め込む工程を有する電子部品の製造方法 | |
TW201826345A (zh) | 成膜方法 | |
TWI579887B (zh) | 材料層沉積腔室、沉積系統以及沉積方法 | |
US20150107769A1 (en) | Hard mask and method of manufacturing the same | |
JP5458177B2 (ja) | 半導体装置の製造方法および装置 | |
TW202129761A (zh) | 基板處理方法及基板處理裝置 | |
JP3838397B2 (ja) | 半導体製造方法 | |
WO2012049943A1 (ja) | 窒化珪素膜形成装置及び方法 | |
JP3961247B2 (ja) | プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法 | |
TWI435386B (zh) | 被膜表面處理方法 | |
WO2009096095A1 (ja) | 薄膜の形成方法、プラズマ成膜装置及び記憶媒体 | |
JP2006237640A (ja) | 半導体製造方法 | |
US12035538B2 (en) | Method of forming memory device with physical vapor deposition system | |
JP2012186208A (ja) | 配線形成方法、及び配線形成装置 | |
JPH07226378A (ja) | 成膜方法およびこれに用いるプラズマ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5649441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |