JP5649441B2 - 金属膜を埋め込む工程を有する電子部品の製造方法 - Google Patents

金属膜を埋め込む工程を有する電子部品の製造方法 Download PDF

Info

Publication number
JP5649441B2
JP5649441B2 JP2010294009A JP2010294009A JP5649441B2 JP 5649441 B2 JP5649441 B2 JP 5649441B2 JP 2010294009 A JP2010294009 A JP 2010294009A JP 2010294009 A JP2010294009 A JP 2010294009A JP 5649441 B2 JP5649441 B2 JP 5649441B2
Authority
JP
Japan
Prior art keywords
film
gate
electronic component
trench
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010294009A
Other languages
English (en)
Other versions
JP2011153374A (ja
Inventor
俊一 若柳
俊一 若柳
孝之 齋藤
孝之 齋藤
拓哉 清野
拓哉 清野
松尾 明
明 松尾
公司 山崎
公司 山崎
栄太郎 森本
栄太郎 森本
陽介 渋谷
陽介 渋谷
雄 佐藤
雄 佐藤
尚武 北野
尚武 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2010294009A priority Critical patent/JP5649441B2/ja
Priority to US13/163,989 priority patent/US8835296B2/en
Priority to TW100122221A priority patent/TWI509094B/zh
Priority to KR1020110062823A priority patent/KR101252126B1/ko
Priority to DE102011078243.5A priority patent/DE102011078243B4/de
Publication of JP2011153374A publication Critical patent/JP2011153374A/ja
Application granted granted Critical
Publication of JP5649441B2 publication Critical patent/JP5649441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、金属膜埋め込み工程を有する電子部品の製造方法に関するものである。
これまでの半導体集積回路では、ウェハ表面にゲート絶縁膜やゲート電極を形成後、エッチングにより加工する方法であるゲートファースト方式が用いられてきた。近年、素子微細化と共にMOSFETのゲート絶縁膜は、薄膜化が進んでおり、ゲート絶縁膜にSiO2膜を用いた場合、近年の要求値である膜厚2nm以下ではトンネル電流が発生し、ゲートリーク電流が増大する。そこで、近年では、ゲート絶縁膜材料をSiO2膜よりも比誘電率が高い高誘電体材料に置き換える検討が行われている。この方法により、実際の絶縁膜厚を厚くしてもSiO2換算膜厚(EOT:Equivalent Oxide Thickness)は薄くできる。昨今のゲート長22nm以下のMOSFETで求められるEOT膜厚は、更なる低減の要求があり、この要求を満たすためには、高誘電体材料を用いて実際の絶縁膜厚を厚くし、ゲートリーク電流を低減することが必要である。しかし、ゲートファースト方式では、ゲート形成後にソース/ドレイン形成工程が行われるため、ゲート絶縁膜やゲート電極が加熱され、絶縁膜と金属膜の加熱による拡散が発生し、Mobilityの劣化や動作電圧(Vt)のズレが発生することが問題となってきている。そこで、これらの問題を解決するため、先にソース/ドレイン形成を行い、最後にゲート絶縁膜とゲート電極を形成するゲートラスト方式が盛んに研究開発されてきている。この方式においては、最後にゲート部を形成するため、ゲート部への加熱温度が低くでき、ゲートファースト方式で課題となっているMobilityの劣化や動作電圧(Vt)のズレを抑制することができると考えられている。ゲートラスト方式の課題は、22nm以下に開口され、深さ22nm以上の形状(以下、トレンチと記載)に各種金属薄膜を成膜し、トレンチ側壁や底部に成膜される材料を所望の膜厚に制御することである。また、各種金属薄膜を積層するため、金属薄膜間での相互拡散を抑制することも必要となる。
ゲートラスト方式において、各種金属薄膜材料を形成する方法として、CVD(Chemical Vapor Deposition)法、原子層吸着堆積法、スパッタ法が挙げられる。CVD法は、形成過程においてインキュベーションタイムが存在するため、膜厚の制御性、面内均一性、再現性が課題となる。原子層吸着堆積法は、膜厚の制御性に優れているが、厚い膜を形成する場合には、成長時間が長くなり、高価な原料ガスを用いるためコスト的な問題が発生する。これらの原料ガスの化学反応を用いた方法では、トレンチ部の底面だけでなく、側壁にも均等に膜が形成できるが、一方では成膜膜厚を厚くするとトレンチ開口部を狭くしてしまう。これらを解決する手段の一つとして、膜厚の制御性、面内均一性、再現性に優れたスパッタリング法により、各種金属薄膜材料を形成する方法が提案されている。
例えば、特許文献1では、1Torr以上の高圧でスパッタする方法により、CVDと同様にトレンチ部の側壁へも成膜できる装置が示されている。この方法では、高圧でスパッタすることにより、スパッタイオンのウェハ表面に対する指向性が抑制されるため、トレンチ部側壁へも形成することができる。特許文献2では、スパッタ法を用いてTi、TiN積層バリア下地を形成した後、Al膜のマイグレーションを促進するためにSeed−Al層を形成し、Alを高温でマイグレーションさせて埋め込む技術及び装置が示されている。この方法では、Ti、TiN積層バリア下地により、Al拡散を抑制しつつ、トレンチにAlを埋め込みすることができることが示されている。
上述の通り、近年の極微細パターンへの成膜においては、各種金属薄膜を積層するため、トレンチ開口径の減少が発生する。従って、各種金属薄膜を積層しても開口径の減少を極力抑制できる金属薄膜形成技術が必要となる。また、Al埋め込みにおいては、Alの拡散により、ゲート電極部に使用される金属膜の特性を劣化させることが解っており、Alの拡散を抑制する極薄膜バリア層形成技術も必要である。
特表2004−506090号 特許第3193875号
しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。
特許文献1に記載の1Torr以上の高圧でスパッタする方法では、トレンチ側壁への成膜を行うことはできるが、トレンチ開口部が22nm以下と小さくなると、トレンチ開口部を狭くしてしまうという課題がある。また、特許文献2に記載のAl埋め込み方法では、Al拡散を抑制するために、Ti、TiN積層バリア膜を厚く成膜しなければならないという課題がある。また、Alのマイグレーションを促進するため、Ti、TiN積層バリア膜の上に更にSeed−Al層を形成するため、トレンチ開口部を狭くしてしまうという課題がある。
本発明は、上記従来の課題に対してなされたものであり、上述した課題を改善し、トレンチ開口部の減少を抑制し、Al拡散を抑制できるバリア膜を用いることにより、トレンチ部へのAl埋め込み工程を有する電子部品の製造方法を提供することを目的とする。
本発明者らは、上記課題を解決すべく鋭意検討した結果、本発明の成膜装置を用いることにより、トレンチ部に極薄TiN単層バリア膜を形成し、更にSeed−Al層が無くてもTiN単層膜上にAl埋め込みができることを見出し、本発明を完成するに至った。
即ち、本発明の金属膜を埋め込む工程を有する電子部品の製造方法は、被処理体に形成されたトレンチ内に高誘電率絶縁膜を形成する第1の工程と、前記高誘電率絶縁膜上に、動作電圧を制御するための金属窒化膜を形成する第2の工程と、を有するゲートラスト方式の電子部品の製造方法であって、前記動作電圧を制御するための金属窒化膜上に、複数のマグネットが多角形格子の格子点の位置にかつ隣接するマグネットが異極性となるように配置された磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により、窒化チタンを含むバリア膜室温で成膜する第の工程と、前記窒化チタンを含むバリア膜上に直接低融点金属を、前記低融点金属が流動可能な温度条件下で充填する第4の工程と、を有すことを特徴とする。このような構成であると、開口径22nm以下の微細なトレンチでも開口径を減少させることなくAlを埋め込むことができる。
本発明によれば、極薄のTiN単層バリア膜を有し、TiN膜の上にAlを埋め込むことにより、開口径22nm以下の微細なトレンチでも開口径を減少させることなくAlを埋め込むことができる。従って、本発明の金属膜を埋め込む工程を有する電子部品の製造方法を、配線工程の製造方法に適用した場合であっても、開口径22nm以下の微細なトレンチの開口径を減少させることなく、Alを埋め込むことが可能である。
本発明の処理装置の概略図である。 本発明の処理装置内に設置されるマグネットの配置図である。 低圧力スパッタと高圧力スパッタの粒子輸送過程とトレンチに成膜されたスパッタ膜の形状の説明図である。 従来のCVD法による形成技術を用いた場合のゲートラスト方式におけるトレンチサイズ依存性を示した概略図である。 本発明のPCMスパッタ法による形成技術を用いた場合のゲートラスト方式におけるトレンチサイズ依存性を示した概略図である。 本発明で使用した半導体製造装置の構成を示す図である。 従来及び本発明の工程フローを示す図である。 Al埋め込み特性の単層下地材料依存性を示した図である。 Al埋め込み特性の大気暴露の影響を示した図である。 Al埋め込み特性の処理装置依存性を示した図である。 TiN単層バリア膜のAFM測定結果の処理装置依存性を示した図である。 TiN単層バリア膜のXRD測定結果の処理装置依存性を示した図である。 TiN単層バリア膜の比抵抗の処理装置依存性を示した図である。 TiN単層バリア膜のトレンチ底部と側壁部の堆積量の圧力依存性を示した図である。 本発明の処理装置のAl埋め込み特性を示す概略図である。 本発明の実施例2の半導体装置の製造方法の工程を示す図である。 P型MOSFETの実効仕事関数を調べた結果を示す図である。
以下、本発明の実施形態を図面に基づき詳細に説明する。
本発明者らは、上記課題を解決すべく鋭意検討した結果、極薄のTiN単層バリア膜を有し、TiN膜の上にAlを埋め込むことにより、トレンチ開口部の減少を抑制し、Al拡散を抑制できるバリア膜を用いることにより、トレンチ部へのAl埋め込み工程を有する電子部品の製造方法を見出した。
図1に、本発明における窒化チタン膜の第1の工程及びAl膜の第2の工程に用いられる装置の概略を示す。本発明の実施形態に係る半導体製造装置100は、図1に示すように、上部電極401と下部電極301とを有するチャンバ201を備えている。チャンバ201は真空処理容器として機能するものであり、排気口205には、チャンバ201内を排気する真空用排気ポンプ410が接続されるとともに、自動圧力制御機構(APC)431が設けられている。また、チャンバ201内には、上部電極1と下部電極301が設けられている。上部電極には、整合器101を介して上部電極用高周波電源102とDC電源103が接続されている。また、下部電極301には、整合器304を介して下部電極用高周波電源305が接続されている。
チャンバ201は略円柱状となっており、略円盤状の上部壁(天井壁)202と、略円
筒形の側壁203と、略円盤状の底壁204とから構成されている。チャンバ201内の
側壁203付近には、圧力を測定するための圧力計430(例えば、ダイヤフラムゲージ)
が設けられている。圧力計430は、自動圧力制御機構431と電気的に接続されており、チャンバ201内の圧力を自動制御できるように構成されている。
上部電極401は、上部壁202と、磁石機構5と、ターゲット電極(第1の電極)402と、絶縁体404と、シールド403とから構成されている。磁石機構405は上部壁202の下方に設けられており、磁石機構405の下方にはターゲット電極402が設けられている。また、絶縁体404は、ターゲット電極402とチャンバ201の側壁とを絶縁するとともに、ターゲット電極402をチャンバ201内に保持するためのものである。さらに、絶縁体404の下方には、シールド403が設けられている。なお、ターゲット電極402は、整合器101を介して、上部電極用高周波電源102とDC電源103に接続されている。ターゲット電極402の主要部品は、Al、SUS、Cuなどの非磁性金属から構成されている。ターゲット電極402の減圧側には、基板306上に成膜するのに必要な材料ターゲット材(不図示)を設置することができる。また、上部電極401やターゲット電極402の中には配管が形成されており、この配管に冷却水を流すことによって、上部電極401やターゲット電極402を冷却することができる。
磁石機構405は、マグネット支持板407と、マグネット支持板407に支持された複数のマグネットピース406と、複数のマグネットピース406の最外周側に設けられた磁場調整用磁性体408とから構成されている。なお、磁石機構5は、不図示の回転機構により、材料ターゲットの中心軸を回転軸として回転可能となっている。複数のマグネットピース406は、ターゲット電極402の上方であって、ターゲット電極402の表面と平行となるようにして、相互に隣接して配置されている。隣接するマグネットピース406には、プラズマを閉じ込めるために、閉じたポイントカスプ磁場411が形成されている。磁場調整用磁性体408は、外周側に位置するマグネットピース406が、ターゲット電極402側において部分的に重なるようにして延設されている。このような構成とすることにより、ターゲット電極402とシールド403の隙間において、磁場強度を抑制(制御)することできる。
下部電極301は、ステージホルダ302と、冷却・加熱機構412と、底壁204と、
第2の電極用絶縁体303とから構成されている。ステージホルダ302は、基板306
を載置するための装置であり、その内部には冷却・加熱機構412が設けられている。第2の電極用絶縁体303は、ステージホルダ302とチャンバ201の底壁204とを電気的に絶縁して支持するための装置である。また、ステージホルダ302には、整合器304を介して下部電極用高周波電源305が接続されている。なお、図示していないが、ステージホルダ302には、単極型電極を有する静電吸着装置が設けられており、この単極型電極は、DC電源(不図示)と接続されている。さらに、図示していないが、ステージホルダ302には、基板306の裏面に対して、基板306を温度制御するためのガス(例えば、Arなどの不活性ガス)を供給するため、複数のガス噴出口と、基板の温度を測定するための基板温度計測器が設けられている。
チャンバ201内には、アルゴン等のプロセスガスをチャンバ201内に供給するため
の複数のガス導入口409が設けられている。
図2を参照して、磁石機構405の形状について詳細に説明する。図2は、磁石機構405をターゲット電極402側から見た平面図である。
図2に示すように、円盤状のマグネット支持体407には、環状の磁場調整用磁性体408と、磁場調整用磁性体408の内周領域に配置されたマグネットピース406とが、支持されて設けられている。ここで、図3において、記号403aはシールド403の内径を示しており、多数の小さな円は各々のマグネットピース406の外形を示している。また、各マグネットピース406は、同じ形状及び同じ磁束密度を有している。さらに、N及びSの文字はターゲット電極402側から見たマグネットピース406の磁極を示している。
マグネットピース406は、互いに略同一の間隔(5乃至100mmの範囲)を空けて、碁盤の目状(X軸方向、Y軸方向)に配置され、隣接する各マグネットピース406は、反対の極性を有している。一方、X軸方向及びY軸方向に沿って配置された任意の4つのマグネットピース406からなる四角形において、対角線方向に沿って隣接するマグネットピース406の極性はそれぞれ同一である。すなわち、隣接する任意の4つのマグネットピース406により、ポイントカスプ磁場411(Point−Cusp Magnetic Field;以下PCM)が形成される。
マグネットピース406の高さは、通常は2mmよりも大きくなっており、その断面形状は四角または円形である。マグネットピース406の直径や高さ、材質は、プロセスアプリケーションによって、適宜設定することができる。半導体製造装置100の上部電極1に高周波電力を供給したとき、プラズマは容量結合型のメカニズムによって生成される。このプラズマは、閉じたポイントカスプ磁場411によって作用を受ける。
磁場調整用磁性体408は、外周側に位置するマグネットピース406が、ターゲット電極402側において、部分的に重なるように延設されている。これにより、ターゲット電極402とシールド403との隙間において、磁場強度を抑制(制御)することできる。磁場調整用磁性体408は、ターゲット電極402とシールド403の隙間の磁場強度を制御できる材料であればよく、例えば、SUS430等の透磁率が高い材料が好ましい。磁石機構405において、マグネットピース406と磁場調整用磁性体408とが重なる面積を調整することにより、磁場調整することが可能である。すなわち、マグネットピース406と磁場調整用磁性体408とが重なる面積を調整すると、ターゲット電極402の最外周まで、ターゲット電極402をスパッタするのに必要な磁場を供給し、ターゲット電極402とシールド403との隙間には、磁場強度を調整することができる。
図3は、低圧力スパッタと高圧力スパッタの粒子輸送過程とトレンチ453に成膜されたスパッタ膜の形状の説明図である。図3(a)(b)に示すように、低圧力スパッタでは、基板到着までの間にスパッタの粒子の衝突による散乱が起こらないため、図3(a)の基板端部と図3(b)の基板中心部にスパッタ膜形状に偏りが生じてしまう。しかし、本発明の図1の装置を用いて高圧力でスパッタした場合、図3(c)(d)に示すように、基板306にスパッタ粒子450が到達するまでの間にスパッタ粒子の衝突による散乱によって容器内に広がり、基板上306でのシース加速451によって、スパッタ粒子が入射するため、基板全面のトレンチ453において、対称性の良い被覆形状を有するスパッタ膜452を堆積することができ、さらに側壁への成膜を抑制することができる。ここで、454は下地基板である。図4に、開口径32nm及び15nmの微細なトレンチの開口径にCVD法を用いて各種材料を積層するゲートラスト形成技術の説明図を示す。微細なトレンチ構造601には、予め形成された下地絶縁膜602がある。下地絶縁膜602上に、高誘電率絶縁膜603を形成する。さらに、動作電圧を制御するための金属窒化膜A604、金属窒化膜B605、金属窒化膜C606、金属膜607、埋め込みのためのバリア膜608、Seed−Al膜609を形成する。これらの各種材料をCVD法で形成した場合は、トレンチ部の底面だけでなく、側壁にも均等に膜が形成できるが、一方では成膜膜厚を厚くするとトレンチ開口部を狭くしてしまうことが解る。このため、15nmの微細なトレンチにおいては、各層の膜厚を薄くしないと開口部を塞いでしまう。そのため、バリア性を必要とするバリア下地層を厚くする必要がある場合においては、充分な膜厚を成膜できない。一方、本発明の図1に示すPCMスパッタ装置100を用いて各種材料を積層するゲートラスト形成技術の説明図を図5に示す。微細なトレンチ構造601には、予め形成された下地絶縁膜602がある。下地絶縁膜602上に、高誘電率絶縁膜603を形成する。さらに、動作電圧を制御するための金属窒化膜A701、金属窒化膜B702、金属窒化膜C703、金属膜704、埋め込みのためのバリア膜705を形成する。本発明の装置では、側壁へのスパッタ膜の形成を抑制することができるため、図4に示したCVD法に比べて、トレンチ開口部を狭くすることなく各種材料を形成することができる。そのため、32nmトレンチと同じ膜厚でも15nmの微細パターンへ成膜ができる。従って、トレンチのサイズが微細化しても最適化された各種材料の膜厚を変更することなく形成することができる。さらに、本発明の装置を用いたバリア膜は、単層膜であるため、積層構造の層数を減少することができる。
図6は、本発明の実施例である金属膜を埋め込む工程を有する電子部品の製造方法に用いた半導体製造装置500である。半導体製造装置500は、第1の工程及び第2の工程を処理する窒化チタン膜を形成するチャンバ501とAl埋め込みを行うチャンバ502と、その他の多種金属材料を成膜できるように取り付けられた金属膜を形成するチャンバ503、504、505を備え、501から505の各装置に基板を大気に晒すことなく搬送可能な真空搬送装置を備えたトランスファチャンバ506を備え、基板を大気から真空中に搬送するためのロードロックチャンバ507を備えている。尚、チャンバ501、502、503、504、505は図1に示す本発明のPCMスパッタ装置である。本半導体製造装置500を用いることにより、基板を大気に晒すことなく連続的に処理を行うことができるため、界面への水分や炭素、酸素等の不純物の吸着を抑制することができる。そのため、各装置で形成された膜の特性を変えることなく、次の工程に基板を搬送することができる。なお、半導体製造装置500は、CPUなどの演算処理装置を備えたコントローラ(不図示)を備え、予め定められたプログラムに従って各処理装置501〜507に指示信号を出力することで、被処理基板に対し所定の処理を実行する。なお、各処理装置501〜507は、PLC(プログラマブルロジックコントローラ)などの制御装置(不図示)を夫々備えており、コントローラから出力された指示信号に従って、マスフローコントローラ、排気ポンプなどの装置を制御する。
図7に、従来及び本発明の工程フローを示す。従来のAl埋め込み工程は、Alの拡散を抑制するため、積層したバリア膜形成工程810を用いており、さらにAlのマイグレーションを促進するためのSeed−Al層形成工程811を行い、その後、高温のAl埋め込み工程812を行う。しかし、本発明の装置を用いたAl埋め込み工程は、第1の工程の単層バリア膜形成工程815、その上に直接的にSeed−Alを用いずAl埋め込み形成工程816を行っても完全な埋め込み性能を得ることができる。第1の工程815におけるTiN単層バリア膜の堆積は、ターゲットは、Tiの金属ターゲットを用い、基板温度30℃、TiのターゲットRFパワーを1500W、DC電圧を430Vに設定し、不活性ガスとしてArを用い、Arの供給量を70sccmとして、反応性ガスである窒素の供給量を30sccmとして、チャンバ内圧力を自動調整機により10Paとして成膜を行った。また、成膜形状を制御するため、基板電極にRFパワー50Wに設定し成膜を行った。さらに、材料の比較検討のため、Ti単層バリア膜の堆積は、基板温度30℃、TiのターゲットRFパワーを1500W、DC電圧を430Vに設定し、不活性ガスとしてArを用い、Arの供給量を100sccmとして、チャンバ内圧力を自動調整機により10Paとして成膜を行った。また、成膜形状を制御するため、基板電極にRFパワー50Wに設定し成膜を行った。次に、第2の工程816におけるAlの堆積は、基板温度400℃、AlのターゲットRFパワーを3000W、DC電圧を100Vに設定し、不活性ガスとしてArを用い、Arの供給量を100sccmとして、チャンバ内圧力を自動調整機により10Paとして成膜を行った。また、トレンチ底部への成膜膜厚量を増やすため、基板電極にRFパワー200Wに設定し成膜を行った。ここで、高周波電源の周波数は、10−100MHzの間であることが好ましい。さらに望ましくは、上記圧力において、ポイントカスプ磁場を用いた高密度プラズマを形成するために、40−60MHzの間であることが、望ましい。
図8は、本発明の図1、図6に記載のPCMスパッタ処理装置を用いてAl埋め込み特性を確認した結果である。Al埋め込み特性は、SEM(Secondary Electron Microscopy;電子顕微鏡)による分析により評価した。図8(a)は、第1の工程であるTi単層バリア膜の堆積を10nm成膜した後、第2の工程であるAl埋め込みを行った結果である。図8(b)は、第1の工程であるTiN単層バリア膜の堆積を10nm成膜した後、第2の工程であるAl埋め込みを行った結果である。図8(a)では、トレンチ部へのAlの埋め込みができておらず、空洞(以下Void)が多く見られている。図8(b)では、トレンチ部へ完全にAlの埋め込みができており、Voidの発生は見られなかった。これは、Ti単層バリア膜では、Al埋め込みにおいてTiとAlの反応が起こり、合金化が促進され、Alのマイグレーションを抑制していることが考えられる。従って、本発明のTiN単層バリア膜を用いることにより、合金化が抑制され、Alのマイグレーションを促進することができることを示している。
図9(a)は、第1の工程であるTiN単層バリア膜の堆積を10nm成膜した後、大気に晒した後、第2の工程であるAl埋め込みを行った結果である。図9(b)は、第1の工程であるTiN単層バリア膜の堆積を10nm成膜した後、大気に晒した後、再度第1の工程であるTiN単層バリア膜の堆積を10nm成膜した後、大気に晒すことなく第2の工程であるAl埋め込みを行った結果である。図9(c)は、第1の工程であるTiN単層バリア膜の堆積を10nm成膜した後、大気に晒すことなく第2の工程であるAl埋め込みを行った結果である。図9(a)では、トレンチ部へのAlの埋め込みができておらず、Voidが見られている。図9(b)では、図9(a)と比べて埋め込みができているトレンチ部が見られているが、Voidが発生している。図9(c)では、トレンチ部へ完全にAlの埋め込みができており、Voidの発生は見られなかった。これは、TiN膜を大気に晒すことにより、大気暴露に伴い、大気中の水分やカーボン汚染が起こり、高温でAlを成膜する際のAlのマイグレーションが妨げられたことが考えられる。従って、第1の工程と第2の工程を、別々の真空容器を用いて行う場合は、大気に暴露することなく搬送され、実行されることが好ましい。
次に、第1の工程と第2の工程を一般的に用いられているマグネトロンスパッタ装置(以下STD装置)を用いて比較検討を行った結果を図10に示す。図10(a)は、第1の工程をSTD装置にて基板温度を室温として圧力10PaでTiN成膜を10nm行い、第2の工程を基板温度400℃としてSTD装置にてAl埋め込みを行った結果である。トレンチ部へのAlの埋め込みができておらず、Voidが見られている。図10(b)は、第1の工程を本発明の処理装置にて基板温度を室温として圧力10PaでTiN成膜を10nm行い、第2の工程を基板温度400℃としてSTD装置にてAl埋め込みを行った結果である。図10(a)に比べてAlの埋め込みができているが、トレンチ底部にVoidが発生している。図10(c)は、第1の工程を本発明の処理装置にて室温として圧力10PaでTiN成膜を10nm行い、第2の工程を本発明の処理装置にて基板温度400℃としてAl成膜を行った結果である。図10(b)に比べてAlの埋め込み特性は改善されているが、Voidの発生が見られている。図10(d)は、第1の工程を本発明の処理装置にて基板温度を400℃として圧力10PaでTiN成膜を10nm行い、第2の工程を本発明の処理装置にて基板温度400℃としてAl成膜を行った結果である。TiN成膜温度を400℃としても図10(c)と同様にVoidの発生が見られている。図10(e)では、第1の工程を本発明の処理装置にて基板温度を室温として圧力100PaでTiN成膜を10nm行い、第2の工程を本発明の処理装置にて基板温度400℃としてAl成膜を行った結果である。トレンチ部へ完全にAlの埋め込みができており、Voidの発生は見られなかった。
次に、第1の工程のTiN単層バリア膜に関して調べた結果について説明する。図11にTiN単層バリア膜の表面粗さ(Ra)をAFM(Atomic Force Microscopy;原子間力顕微鏡)法により分析した。図11に示すように、STD処理装置を用いて室温として圧力10Paで堆積したTiN単層バリア膜の表面粗さ(Ra)は、0.479nmであるが、本発明の処理装置を用いて基板温度を室温として圧力10Paで堆積したTiN単層バリア膜表面粗さ(Ra)は、0.162nmと小さく、平坦性が良いことが解る。さらに、本発明の処理装置を用いて基板温度を400℃として圧力10Paで堆積したTiN単層バリア膜表面粗さ(Ra)は、0.091nmとなっており、室温で成膜した場合よりも、平坦性が改善されていることが解る。さらに、本発明の処理装置を用いて基板温度を室温として100Paで堆積したTiN単層バリア膜表面粗さ(Ra)は、0.073nmと最も小さいことも解った。一般的に金属原子の表面マイグレーションは、表面粗さが小さい方が大きい。しかし、図10(c)と図10(d)では、Al埋め込み特性の改善は見られておらず、平坦性の影響は少ないと考えられる。また、第1の工程における真空容器内の圧力は、TiN単層バリア膜の表面粗さを小さくするため、1Pa以上、200Pa以下が好ましく、さらに好ましくは、10Pa以上、100Pa以下が好ましい。
次に、第1の工程であるTiN単層バリア膜の結晶配向性に関して調べた結果について説明する。図12(a)にTiN単層バリア膜の結晶配向性をXRD(X−ray Diffraction;X線回折)法により分析した。図12(a)に示すように、STD処理装置を用いて堆積したTiN単層バリア膜は、本発明の処理装置を用いて堆積したTiN単層バリア膜よりもC(111)、C(200)、C(220)配向が弱い膜となっていることが解る。このC(220)配向のピーク強度をC(111)のピーク強度で規格化した比率を図12(b)に示す。この結果から、STD処理装置を用いて堆積したTiN単層バリア膜は、本発明の処理装置を用いて堆積したTiN単層バリア膜よりも最もC(220)/C(111)比率が小さく、0.5〜0.7程度である。本発明の処理装置を用いて基板温度を室温として圧力10Paで成膜した場合と基板温度を400℃として圧力10Paで成膜した場合のTiN単層バリア膜の結晶配向性は同等である。さらに、本発明の処理装置を用いて基板温度を室温として圧力100Paで成膜した場合では、最もC(220)/C(111)比率が大きくなることが解った。この結果と図10(e)の結果から、C(220)の配向性がAl埋め込み特性を改善すると考えられる。このことから、TiN単層バリア膜の結晶性は、C(220)/C(111)比率が0.7以上であることが好ましい。また、第1の工程における真空容器内の圧力は、TiN単層バリア膜の結晶配向性を得るため、1Pa以上、200Pa以下が好ましく、さらに好ましくは、10Pa以上、100Pa以下が好ましい。また、結晶配向性が弱いとバリア性が劣化し、第2の工程であるAl埋め込みにおいて、TiN膜より下層にまでAlが拡散する。そのため、MOSFET電極形成においては、MOSFETの特性劣化が発生してしまう。さらに、図13に示すように、STD処理装置で成膜したTiN単層バリア膜は、比抵抗値が高い。比抵抗が高い場合、電極膜とのコンタクト抵抗が高くなるため、消費電力の劣化等のMOSFET特性の劣化が発生する。一方、本発明の処理装置で成膜したTiN単層バリア膜は、50Pa、100Paでは高くなっているが、STD処理装置よりも低いことが解った。これは、STD処理装置で高圧成膜を行った場合では、スパッタ粒子の衝突確率が増加し活性化が不充分となり、結晶化や反応に必要なエネルギーを失われてしまうためと考えられる。しかし、本発明の処理装置では、高密度プラズマが形成されており、スパッタ粒子の衝突確率が増加しても充分に活性化されたスパッタ粒子が表面に到達するため、抵抗値を増加させることなく、結晶性が良いTiN単層バリア膜を形成することができると考えられる。図14(a)は、第1の工程であるTiN単層バリア膜の堆積をSTD装置と本発明の処理装置で行い、TiN単層バリア膜のトレンチ底部に堆積した膜厚とトレンチ上部に堆積した膜厚の比率の圧力依存性を調べた結果である。図14(b)は、第1の工程であるTiN単層バリア膜の堆積をSTD装置と本発明の処理装置で行い、TiN単層バリア膜のトレンチ側壁部に堆積した膜厚とトレンチ上部に堆積した膜厚の比率の圧力依存性を調べた結果である。図14(a)より、STD装置では、圧力を高くしてもトレンチ底部の堆積膜厚比率(Bottomカバレッジ率)増加は見られないが、本発明の処理装置では、圧力4Paでは40%であるが、10Pa以上に圧力を高くすることにより顕著にトレンチ底部の堆積膜厚比率が60%以上に増加することが確認された。また、トレンチ底部の堆積膜厚を増加させるためには、10Pa以上、100Pa以下が好ましい。また、図14(b)より、トレンチ側壁部の堆積膜厚比率(Sideカバレッジ率)は、どちらの装置でも同等である。この結果から、図10の結果は次のように考察できる。図15は、トレンチ構造801に第1の工程の単層TiNバリア膜802を堆積し、第2の工程のAl埋め込み803を行った場合の説明のための概略図である。図15(a)に示すように、第2の工程のAl埋め込みにおいて、STD装置を用いた場合、トレンチ底部に形成されるAlの膜厚が薄いため、上部よりAlがマイグレーションしても充分なAl埋め込みができず、Void804を発生することが考えられる。一方、図15(b)に示すように、本発明の処理装置を用いた場合、トレンチ底部に形成されるAlの膜厚が厚く、且つ上部よりAlがマイグレーションするため、完全なAl埋め込みができると考えられる。また、第1の工程と第2の工程における真空容器内の圧力は、トレンチ底部への成膜量を増やすため、1Pa以上、200Pa以下が好ましく、さらに好ましくは、10Pa以上、100Pa以下が好ましい。
<実施例1>
本発明の第1の実施例を、図面を参照しながら詳細に説明する。
図15(b)は、図1、図6に示す本発明のPCMスパッタ装置を用いてトレンチ構造へ第1の工程のTiN単層バリア膜を形成し、第2の工程のAl埋め込みを示した図である。まず、トレンチ構造にTiN単層バリア膜を堆積した。ターゲットは、Tiの金属ターゲットを用い、スパッタガスとしてアルゴンおよび窒素を用いた。次に、TiN単層バリア膜上にAl埋め込みを行った。ターゲットは、Alの金属ターゲットを用い、スパッタガスとしてアルゴンを用いた。
基板温度は25℃〜500℃、ターゲットパワーは100W〜5000W、スパッタガス圧は1Pa〜200Pa、Arガス流量は10sccm〜500sccm、窒素ガス流量は1sccm〜100sccm、の範囲内で適宜決定することができる。
第1の工程におけるTiN単層バリア膜の堆積は、Tiの金属ターゲットを用い、基板温度30℃、TiのターゲットRFパワーを1500W、DC電圧を430Vに設定し、不活性ガスとしてArを用い、Arの供給量を70sccmとして、反応性ガスである窒素の供給量を30sccmとして、チャンバ内圧力を自動調整機により10Paとして成膜を行った。また、成膜形状を制御するため、基板電極にRFパワー50Wに設定し成膜を行った。上述の形成工程を用いてTiN膜を膜厚3nm〜10nmの範囲で成膜した。次に、第2の工程におけるAlの堆積は、基板温度400℃、AlのターゲットRFパワーを3000W、DC電圧を100Vに設定し、不活性ガスとしてArを用い、Arの供給量を100sccmとして、チャンバ内圧力を自動調整機により10Paとして成膜を行った。また、トレンチ底部への成膜膜厚量を増やすため、基板電極にRFパワー200Wに設定し成膜を行った。
<実施例2(ゲートラスト方式に適用した実施例)>
以下に本発明の第2の実施例を、図面を参照しながら説明する。図16(a)〜(f)は本発明の第2の実施例である半導体装置の製造方法の工程を示した図である。本実施形態では、第1の領域であるN型MOSFETを形成する領域と第2の領域であるP型MOSFETを形成する領域とのそれぞれに対して、第1の実施形態における第1の工程であるTiN単層バリア膜の堆積と第2の工程であるAl埋め込み工程を行い、それぞれに適した実効仕事関数を実現する金属ゲート電極を形成する。
図16(a)に示すように、第2の実施例と同様の方法を用いて、第1のN型MOSFETを形成する領域と第2のMOSFETを形成する領域にトレンチ構造901と902を形成する。次に、図16(b)に示すように、トレンチ構造の内部を被覆するように、本発明におけるスパッタ処理装置を用いて金属窒化膜B903と金属窒化膜C904を形成する。
次に、図16(c)に示すように、リソグラフィー技術とエッチング技術を用いて第1のN型MOSFETを形成する領域におけるトレンチ構造901の底部を構成する金属窒化膜Bと金属窒化膜Cを除去する。本実施形態では、金属窒化膜Bは硫酸と過酸化水素水と水の混合溶液を用いてウエットエッチングを行い、金属窒化膜Cは、Arプラズマによるエッチングにより除去した。
次に、図16(d)に示すように、トレンチ構造の内部を被覆するように、本発明におけるスパッタリング方法を有する図6に示した半導体製造装置にて、チャンバー503に基板を搬送して金属合金膜905を形成した。
次に、図16(e)に示すように、本発明の工程である第1の工程であるTiN単層バリア膜を堆積するためにチャンバー501に基板を搬送して堆積し、さらに第2の工程であるAl埋め込みを行うためにチャンバー502に基板を搬送してAl埋め込みを行い金属膜906を形成し、その後、CMP技術を用いて平坦化を行い図16(f)に示される構造を形成した。尚、Alからなる金属膜を形成する工程において、基板温度を300℃〜400℃に設定することで金属合金膜905は、少なくともN型MOSFETを形成する領域における金属窒化膜900中を拡散し、N型MOSFETに適した実効仕事関数を達成することができる。一方、P型MOSFETを形成する領域においては、金属窒化膜Bと金属窒化膜CがAlの拡散を抑制するためP型MOSFETに適した実効仕事関数を維持することができる。このP型MOSFETの実効仕事関数を調べた結果を図17に示す。図17は、上述の各種金属材料の積層工程を完了した後、Al埋め込みを形成直後と、450℃の熱処理を施した後の実効仕事関数を調べた結果である。ここでは、TiN単層バリア膜厚を3nm、5nmとして評価した。TiN単層バリア膜中にAlの拡散がある場合、実効仕事関数は低下することが解っているが、図16に示すように、450℃の加熱を行っても大きな実効仕事関数の低下は見られていない。これは、本発明の処理装置を用いたTiN単層バリア膜は、Alの拡散に対するバリア性が良いことを示している。作製した素子の、実効仕事関数、EOT、リーク電流特性を測定した結果、本発明におけるAl埋め込み方法を用いることで、EOTの増加を招くことなく、それぞれのMOSFETに適した実効仕事関数(N型MOSFETでは4.4eV以下、P型MOSFETでは4.6eV以上)が得られることを確認した。
100 成膜処理室
101 整合器
102 上部電極用高周波電源
103 DC電源
201 チャンバ
202 上部壁
203 側壁
204 底壁
205 排気口
301 下部電極
302 ステージホルダ
303 第2の電極用絶縁体
304 整合器
305 下部電極用高周波電源
306 基板
401 上部電極
402 ターゲット電極
403 シールド
403a シールドの内径
404 絶縁体
405 磁石機構
406 マグネットピース
407 マグネット支持板
408 磁場調整用磁性体
409 ガス導入口
410 真空用排気ポンプ
411 ポイントカスプ磁場
412 冷却加熱機構
430 圧力計
431 自動圧力制御機構(APC)
450 スパッタ粒子
451 シース
452 スパッタ膜
453 トレンチ
454 下地基板
500 半導体製造装置
501 窒化チタン膜を形成するチャンバ
502 Al埋め込みを行うチャンバ
503 金属膜を形成するチャンバ
504 金属膜を形成するチャンバ
505 金属膜を形成するチャンバ
506 トランスファーチャンバ
507 ロードロックチャンバ
601 トレンチ構造
602 下地絶縁膜
603 高誘電率絶縁膜
604 金属窒化膜A
605 金属窒化膜B
606 金属窒化膜C
607 金属膜
608 バリア膜
609 Seed−Al膜
701 金属窒化膜A
702 金属窒化膜B
703 金属窒化膜C
704 金属膜
705 バリア膜
900 金属窒化膜A
901、902 トレンチ構造
903 金属窒化膜B
904 金属窒化膜C
905 金属合金膜
906 金属膜

Claims (9)

  1. 被処理体に形成されたトレンチ内に高誘電率絶縁膜を形成する第1の工程と、
    前記高誘電率絶縁膜上に、動作電圧を制御するための金属窒化膜を形成する第2の工程と、を有するゲートラスト方式の電子部品の製造方法であって、
    前記動作電圧を制御するための金属窒化膜上に、複数のマグネットが多角形格子の格子点の位置にかつ隣接するマグネットが異極性となるように配置された磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により、窒化チタンを含むバリア膜室温で成膜する第の工程と、前記窒化チタンを含むバリア膜上に直接低融点金属を、前記低融点金属が流動可能な温度条件下で充填する第4の工程と、を有することを特徴とするゲートラスト方式の電子部品の製造方法。
  2. 前記第の工程では、前記磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により低融点金属層を成膜することを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
  3. 前記第の工程は、1Pa以上200Pa以下で行うことを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
  4. 前記第の工程は、10Pa以上100Pa以下で行うことを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
  5. 前記第の工程は、被処理体に形成された電極層上に前記バリア膜を直接形成することを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
  6. 前記第の工程から第の工程までを、被処理体を大気に暴露することなく実行することを特徴とする請求項1に記載のゲートラスト方式の電子部品の製造方法。
  7. 前記第3の工程は、(220)配向を有する窒化チタンを含むバリア膜を成膜する工程であることを特徴とする請求項1記載のゲートラスト方式の電子部品の製造方法。
  8. 前記トレンチは、開口径22nm以下のトレンチであることを特徴とする請求項1乃至7のいずれか1項に記載のゲートラスト方式の電子部品の製造方法。
  9. 前記窒化チタンを含むバリア膜の表面粗さ(Ra)が、0.479nm以下であることを特徴とする請求項1から8のいずれか1項に記載のゲートラスト方式の電子部品の製造方法。
JP2010294009A 2009-12-29 2010-12-28 金属膜を埋め込む工程を有する電子部品の製造方法 Active JP5649441B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010294009A JP5649441B2 (ja) 2009-12-29 2010-12-28 金属膜を埋め込む工程を有する電子部品の製造方法
US13/163,989 US8835296B2 (en) 2009-12-29 2011-06-20 Electronic component manufacturing method including step of embedding metal film
TW100122221A TWI509094B (zh) 2010-12-28 2011-06-24 包括嵌入金屬膜的步驟之電子元件製造方法
KR1020110062823A KR101252126B1 (ko) 2010-12-28 2011-06-28 금속막을 내장하는 단계를 포함하는 전자부품 제조방법
DE102011078243.5A DE102011078243B4 (de) 2010-12-28 2011-06-28 Herstellungsverfahren für ein elektronisches Bauteil mit einem Schritt zur Einbettung einer Metallschicht

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009299080 2009-12-29
JP2009299080 2009-12-29
JP2010294009A JP5649441B2 (ja) 2009-12-29 2010-12-28 金属膜を埋め込む工程を有する電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2011153374A JP2011153374A (ja) 2011-08-11
JP5649441B2 true JP5649441B2 (ja) 2015-01-07

Family

ID=46512875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010294009A Active JP5649441B2 (ja) 2009-12-29 2010-12-28 金属膜を埋め込む工程を有する電子部品の製造方法

Country Status (4)

Country Link
JP (1) JP5649441B2 (ja)
KR (1) KR101252126B1 (ja)
DE (1) DE102011078243B4 (ja)
TW (1) TWI509094B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5834944B2 (ja) * 2012-01-19 2015-12-24 東京エレクトロン株式会社 マグネトロンスパッタ装置及び成膜方法
DE112012005736T5 (de) * 2012-01-24 2014-10-16 Canon Anelva Corporation Herstellungsverfahren für elektrisches Bauteil und Elektrodenaufbau
KR102127778B1 (ko) 2013-10-15 2020-06-29 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
CA2041730C (en) * 1991-05-02 2001-08-21 Luc Ouellet Stabilization of the interface between aluminum and titanium nitride
JPH05267475A (ja) * 1992-03-18 1993-10-15 Yamaha Corp 配線形成法
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
JPH06168891A (ja) 1992-11-30 1994-06-14 Mitsubishi Electric Corp 半導体製造装置
IL113882A0 (en) * 1994-06-03 1995-08-31 Varian Associates Tin deposition method
JPH08222564A (ja) * 1995-02-15 1996-08-30 Yamaha Corp 半導体装置の製造方法および半導体製造装置
JPH0941133A (ja) * 1995-08-01 1997-02-10 Sony Corp 金属化合物膜の成膜方法およびそれに用いる成膜装置
JPH09120991A (ja) * 1995-08-07 1997-05-06 Applied Materials Inc 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US6251242B1 (en) 2000-01-21 2001-06-26 Applied Materials, Inc. Magnetron and target producing an extended plasma region in a sputter reactor
US6461483B1 (en) * 2000-03-10 2002-10-08 Applied Materials, Inc. Method and apparatus for performing high pressure physical vapor deposition
JP3408527B2 (ja) * 2000-10-26 2003-05-19 松下電器産業株式会社 半導体装置の製造方法
JP4614578B2 (ja) * 2001-06-01 2011-01-19 キヤノンアネルバ株式会社 スパッタ成膜応用のためのプラズマ処理装置
TW554420B (en) * 2001-08-06 2003-09-21 Anelva Corp Surface processing device
JP2004162138A (ja) * 2002-11-14 2004-06-10 Anelva Corp プラズマ支援スパッタ成膜装置
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007027392A (ja) * 2005-07-15 2007-02-01 Denso Corp 半導体装置およびその製造方法
US7892911B2 (en) * 2008-01-10 2011-02-22 Applied Materials, Inc. Metal gate electrodes for replacement gate integration scheme
WO2009157186A1 (ja) * 2008-06-24 2009-12-30 キヤノンアネルバ株式会社 磁場発生装置及びプラズマ処理装置

Also Published As

Publication number Publication date
DE102011078243A1 (de) 2012-06-28
JP2011153374A (ja) 2011-08-11
TWI509094B (zh) 2015-11-21
KR20120089989A (ko) 2012-08-16
DE102011078243B4 (de) 2022-07-21
TW201250019A (en) 2012-12-16
KR101252126B1 (ko) 2013-04-08

Similar Documents

Publication Publication Date Title
US8835296B2 (en) Electronic component manufacturing method including step of embedding metal film
JP6857652B2 (ja) タングステン膜の低抵抗物理的気相堆積のためのシステムおよび方法
TWI396234B (zh) A plasma oxidation treatment method and a manufacturing method of a semiconductor device
JP5249328B2 (ja) 薄膜の成膜方法
TW202117931A (zh) 間隙填充沉積製程
WO2012043478A1 (ja) 成膜方法及び成膜装置
JPS61179872A (ja) マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法
JP2018537849A5 (ja)
TW201826345A (zh) 成膜方法
TWI579887B (zh) 材料層沉積腔室、沉積系統以及沉積方法
US20150107769A1 (en) Hard mask and method of manufacturing the same
JP5458177B2 (ja) 半導体装置の製造方法および装置
TW202129761A (zh) 基板處理方法及基板處理裝置
JP5649441B2 (ja) 金属膜を埋め込む工程を有する電子部品の製造方法
JP3838397B2 (ja) 半導体製造方法
JP5970001B2 (ja) 電子部品の製造方法及び電極構造
WO2012049943A1 (ja) 窒化珪素膜形成装置及び方法
JP3961247B2 (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
TWI435386B (zh) 被膜表面處理方法
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
JP2006237640A (ja) 半導体製造方法
JP2012186208A (ja) 配線形成方法、及び配線形成装置
JPH07226378A (ja) 成膜方法およびこれに用いるプラズマ装置
JP2008098378A (ja) 薄膜形成方法及び薄膜の積層構造
JP2008098284A (ja) バリヤ層、この形成方法及びプラズマ成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250