JP2006237640A - 半導体製造方法 - Google Patents

半導体製造方法 Download PDF

Info

Publication number
JP2006237640A
JP2006237640A JP2006128985A JP2006128985A JP2006237640A JP 2006237640 A JP2006237640 A JP 2006237640A JP 2006128985 A JP2006128985 A JP 2006128985A JP 2006128985 A JP2006128985 A JP 2006128985A JP 2006237640 A JP2006237640 A JP 2006237640A
Authority
JP
Japan
Prior art keywords
plasma
substrate
electrode
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006128985A
Other languages
English (en)
Inventor
Tadahiro Omi
忠弘 大見
Takehisa Nitta
雄久 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UCT Corp
Original Assignee
UCT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UCT Corp filed Critical UCT Corp
Priority to JP2006128985A priority Critical patent/JP2006237640A/ja
Publication of JP2006237640A publication Critical patent/JP2006237640A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【解決手段】 本発明は、成膜、エッチング、あるいは、表面変質等のプラズマを用いたプロセスの際、Xeを含むガスを用いて行うことを特徴とする。
【課題】 本発明は、基板、あるいは、新たに基板上に堆積・形成する膜および基板の中に、イオン照射に起因して導入される欠陥を劇的に減少させるプラズマプロセス方法を提供することを目的とする。
【選択図】 図2

Description

本発明は、プラズマプロセスにおいて、基板に欠陥を導入せずに所望のプロセスを実現するための製造方法に関する。
半導体集積回路の集積度の増大、デバイス寸法の縮少に伴い、下地基板への欠陥の導入を抑えた高品質で、かつ、高速なプラズマプロセスが要求されている。しかし、例えばC48,CO,O2,Arを用いたシリコン酸化膜(SiO2)のエッチングにより、下地シリコン基板に炭素(C)、フッ素(F)、酸素(O)といった不純物が、図1に示すように深さ20〜50nmも導入される。その結果、エッチング直後に配線金属を成膜した場合、ソース・ドレイン層のコンタクト抵抗が増大し、デバイス速度が劣化してしまう。そのため、SiO2エッチング後にSi基板表面を数10nm除去し、その後に配線金属の成膜を行わなければならず、工程数の増大、すなわち製造コストの増大へと至る。また、MOSデバイスの微細化に伴い、短チャネル効果を抑制するためにソース・ドレイン層を数10nmに極浅化しなければならないが、現在の技術ではエッチング後に数10nmシリコン層を除去しなければならず、到底実現不可能である。
また、LSIの高速化のためには、MOSデバイスのゲート電極のシート抵抗を1Ω/□以下にしなければならないが、現在の高濃度シリコンの表面をシリサイド化した構造では数Ω/□にするのが限界である。さらに、自己整合的にシリサイドを形成したサリサイド技術を用いた場合、ゲート幅が0.2μm以下になると細線効果により、シート抵抗が増大するという問題も起こっている。したがって、ゲート電極に純金属を用い、シート抵抗を減少させるために、基板に欠陥を導入しない金属成膜方法が求められている。
本発明は、上記従来例の問題点を解決すべく、基板、あるいは、新たに基板上に堆積・形成する膜および基板の中に、イオン照射に起因して導入される欠陥を劇的に減少させるプラズマプロセス方法を提供することを目的とする。
本発明の半導体製造方法は、Xeプラズマを用いて表面クリーニング及びポスト照射を行って成膜、エッチング、あるいは、表面変質等のプラズマを用いたプロセスを行っている最中に、導入ガス種に含まれているO2をN2に、あるいはN2をO2に変化させることを特徴とする。
本発明によれば、基板、あるいは、新たに基板上に堆積・形成する膜および基板の中に、イオン照射に起因して導入される欠陥を劇的に減少させるプラズマプロセス方法を提供することができる。
以下、図面を参照して本発明の実施例を示す。
(実施例1)
本例は、本発明をマグネトロンプラズマエッチング装置に用いた場合の実施例を示すものである。
図2は、本発明に係わるプラズマ装置の一例を示す模式図である。図2において、206は真空容器、207は電極I、208は基板、209はフォーカスリング、210はシャワープレート、211は電極II、212はガス導入口、213は磁場の印加手段、214は真空ポンプ、215は整合回路I、216は高周波電源I、217は整合回路II、218は高周波電源IIである。
図2のプラズマ装置では、磁場の印加手段213として、複数の永久磁石を環状に並べたダイポールリングマグネットが用いられている。ダイポールリングマグネットを構成する永久磁石は、永久磁石の位置が半周する間に磁化方向が一回転するような向きで並べられており、真空容器内に基板に平行な磁場を生成し、プラズマ密度を上昇させる効果がある。
ガス導入口212から導入されたガスは、シャワープレート210の多数の小孔からプロセス空間に放出される。この導入ガス、及び基板表面から放出された反応生成ガスは、基板側部の磁場の印加手段213a及び213bに挟まれた空間を通り、複数の真空ポンプ214から外部へ排気される。真空ポンプ214の上部には、ガスのコンダクタンスを低下させないよう比較的広い空間が設けてある。
13.56MHzの高周波電源I216から出力された高周波電力は、整合回路I215を通して電極I217に印加され、プラズマを生成する。ダイポールリングマグネットの磁場により、効率よく高密度プラズマが実現される。しかし、電子のドリフトによりプラズマの均一性が損なわれるため、リング上の上部電極II211に別の周波数の高周波電力が供給されている。
電極II211は、ここではリング状の金属板であり、基板208表面付近のプラズマの面内均一性を向上させるために設けられたものである。100MHzの高周波電源II218から出力された高周波電力は、整合回路II217を通して電極II211に印加される。電極II211に適切な高周波電力を印加することによって磁場印加によって生じる電極II211面上の電子のドリフトと基板208面上の電子のドリフトのバランスをとると、基板208表面付近のプラズマはほぼ完全に均一化される。
この装置を用い、BPSG膜のエッチングの実験を行った。プラズマ処理する基板として、直径200mmのSiウェハ上に絶縁膜BPSGを1.5μm成膜し、その上にレジストと呼ばれるマスク材0.7μmを塗布し、露光、現像のプロセスを経て、前記マスク材に直径0.18μmのホールパターンを形成したものを準備した。
エッチング条件は、電極Iに印加する高周波電力(13.56MHz)2000W、電極IIに印加する高周波電力(100MHz)400 W、プロセス圧力40mTorr、プロセスガス流量 C48:10sccm、CO:50sccm、Ar:200sccm、O2:5sccmである。均一なプラズマを実現したことにより、面内均一性2%以下で、850nm/minの高速エッチングが実現された。
しかし、コンタクトホールを形成した後、ウェット洗浄を経て、配線金属(Al−Si(1%))を成膜・パターニング・エッチングし、配線金属と下地高濃度シリコン層とのコンタクト抵抗を測定したところ、ばらつきが多く、また、コンタクト抵抗率は平均で、2.5×10-5Ωcm2と従来得られていたものより1〜2桁も大きな値であった。
エッチング後の下地シリコン基板を2次イオン質量分析装置(SIMS)により測定したところ、炭素(C)、フッ素(F)、酸素(O)といった不純物が、図1に示すように深さ20〜50nmも導入されていることが分かった。これら、不純物が導入されたため、表面付近のSi中のキャリア濃度が減少し、コンタクト抵抗の上昇へと至った。したがって、従来はエッチング後に下地シリコン層を数10nm除去し、低コンタクト抵抗を得てきた。
上記エッチング条件でプロセスを行った際に、基板表面に入射するイオン種のほとんどは、Ar+であり、その入射エネルギはおよそ500eVである。一方、基板表面は常に薄いフロロカーボン(Cxy)のポリマー膜により覆われており、このポリマー膜に高エネルギのArイオンが照射されることにより、BPSGのエッチングが進行する。
BPSGが全てエッチングされ、下地シリコン層が現れると、ポリマー膜の堆積速度が上昇し、高エネルギのArイオン照射によるエッチングとのバランスにより、下地Si層のエッチングが停止、あるいは、著しくエッチング速度が低下し、下地シリコン層をエッチングせずに残すことが可能となる。
実際のプロセスの際は、確実に下地シリコン層までエッチングするために、一般に20〜40%程度のオーバーエッチングを行う。したがって、シリコン層の上に薄いCxyポリマー層がある状態で、高エネルギのArイオンが照射されることとなり、このときに、ポリマー層内に含まれる炭素(C)、フッ素(F)、酸素(O)といった不純物が基板内に導入される。
本発明のプラズマエッチング方法は、Arの変わりに原子量の大きいXeを用いることにより、下地シリコン層に導入される不純物量を減少させることに特徴がある。図3にXeを希釈ガスとして用いた場合のSi中の不純物プロファイルを示す。導入される不純物量、および、その深さが大幅に減少していることが分かる。これは、Arの原子半径が1.88Åであるのに比べ、Xeの原子半径は2.17Åと大きく、ポリマーおよびSi基板中に打ち込まれづらく、基板表面にのみ効率よくエネルギを伝えることができるためである。また、ArおよびXeの原子量はそれぞれ39.95、131.3であり、XeはArにくらべ重く、基板表面へのエネルギおよび運動量の伝達効率が低く欠陥をつくりずらいという効果もあり、図3に示すような結果が得られた。
しかしながら、Xeを用いた場合、そのエッチング速度は530nm/minとArを用いた場合の850nm/minにくらべ低い。これは、XeがArにくらべ、基板内に打ちこまれずらく、また、基板表面へのエネルギおよび運動量の伝達効率が低いためである。エッチング速度の低下は、スループットの減少、装置生産性の低下へと至る。そこで、コンタクトホールのエッチングを行う際、BPSGの膜厚の90%をエッチングするまではAr/C48/CO/O2で行い、その後ArをXeに切り替えてエッチングを行ったところ、Si基板内への不純物の導入を抑えつつ、プロセス時間の上昇を抑えることができた。また、これは高価なXeの使用量の削減にもつながり、コストの削減ができた。
尚、本発明を異なるプラズマ源を使用したプラズマ装置、あるいは、他のプロセス条件に適用しても同様な効果が得られることは言うまでもない。
(実施例2)
本例では、本発明をマグネトロンスパッタリング装置に応用した場合の実施例を示すものである。
図4は、本例で作製した素子の断面図と、素子の絶縁耐圧の測定系とを合わせて示した模式図である。図4において、絶縁耐圧の測定をした素子は、n型Siウェハからなる前記基体4001、フィールド酸化膜4002、ゲート酸化膜4003、ゲート電極4004から構成される。また、4005は絶縁耐圧の測定に用いた探針、4006は電圧計、4007は電圧印加手段、4008は電流計である。
図4に示す素子の形成および絶縁耐圧の測定は、次に示す手順で行った。
(1)n型Siウェハ4001上に、SiO2からなるフィールド酸化膜4002(厚さ:500nm)を熱酸化法[(H2+O2)ガス、 H2=1l/min、O2=1l/min、被処理体の温度=1000℃]で形成後、フィールド酸化膜4002の一部をウェットエッチング処理し、n型Siウェハ4001の表面を露出させた。
(2)n型Siウェハ4001の露出させた表面にのみ、熱酸化法[O2ガス、2l/min、被処理体の温度=900℃]でゲート酸化膜(SiO2)4003(面積=1.0×10-4cm2、厚さ=10.2nm)を形成した。
(3) ゲート電極材料を4004(厚さ=200nm)を成膜し、リソグラフィ工程、エッチング工程によりゲート電極を形成した。尚、ゲート電極材料としてTa、および、燐を1020cm-3程度ドープした多結晶シリコンを用いた。膜厚はすべて200nmである。Taの成膜条件は別途示す。多結晶シリコン膜の成膜条件は、基板温度650℃、圧力100Torr、使用ガス種・流量はN2:SiH4:PH3=9950sccm:50sccm:0.5sccmであり、成膜後、ドーパントの活性化アニールを850℃で30分間、N2雰囲気中で行っている。
(4)層間絶縁膜SiO2(厚さ400nm)を、常圧CVD法により、400℃で堆積させ、リソグラフィ工程、エッチング工程によりコンタクトホールを形成した。
(5)Al電極を形成し、最後にシンタリングアニールを400℃で30分間、N2/H2=1.8slm:0.2slm雰囲気中で行った。
(6)探針4005を電極4010に接触させ、ゲート電極4004を介して直流電圧をn型Siウェハからなる被処理体4001に印加し、ゲート酸化膜4003が絶縁破壊する電圧(すなわち絶縁耐圧)を電圧計4006で測定した。
MOSダイオードのゲート電極としてTaをスパッタ成膜するさいに、用いたプラズマ装置の概略図を図5に示す。図5のプラズマ装置は真空容器401の中に、平行平板型の2つの電極I402と電極II403を備え、前記電極IIの上にはTaターゲット404が、前記電極Iの上には膜を堆積させるシリコンウェハ405とが、載置してあり、前記容器中に原料ガスを導入し、前記電極I、前記電極IIに高周波を印加する目的で整合回路I406、整合回路II412、高周波電源I408、高周波電源II413が接続されている。成膜速度を制御するために電極IIには、ローパスフィルタ416を介し直流電源417が接続されている。
ターゲット表面に対して磁場を印加するために複数の永久磁石を環状に並べたダイポールリングマグネット414が、前記容器外に設けてあり、ターゲットの外周端より外側の領域に、ターゲット表面付近に生成するプラズマの密度の均一化を図る目的で前記電極IIと電気的接合する部分に設けた接合インピーダンスを調整する手段を付設した補助電極A410を設け、ターゲットの外周端より外側の領域で、前記基体及び前記電極IIとは離間した位置に、これもまたターゲット表面付近に生成するプラズマの密度の均一化を図る目的で電極I、IIに印加される高周波とは別に独立した高周波電力が印加される補助電極B411を設けている。
前記容器内に導入されたガスは、基体側部の磁場の印加手段414a及び414bに挟まれた空間を通り、複数の真空ポンプ415から外部へ排気される。真空ポンプの上部には、ガスのコンダクタンスを低下させないよう比較的広い空間が設けてある。
前記電極Iに印加する高周波電力の周波数13.56MHz、前記電極IIに印加する周波数42.4MHzとし、補助電極Bに印加する周波数を100MHzとした。それぞれの電極に印加する高周波の周波数は、上記値に限定されるものではないが補助電極Bに印加される高周波の周波数は、補助電極Bにかかるセルフバイアス電位を低くし、それ自身のスパッタを避けるようになるべく高く設定することが好ましい。
以下にbcc構造のタンタルを形成する際のスパッタ成膜条件を示す。一般にTaをスパッタ成膜した場合、b−Taと呼ばれる比抵抗が160μΩcmと大きな値を示すバルクと異なる結晶構造の薄膜が形成される。
本例では、イオン照射条件、すなわち、イオン照射量、イオン照射エネルギを、それぞれ、高周波電源II413の供給電力、高周波電源II408の供給電力により、独立かつ精密に制御し、比抵抗が14μΩcmと一桁以上小さなbcc構造のTaを成膜した。尚、Ta成膜はArプラズマ、および、Xeプラズマを用いた2通りの場合について行った。
(1)Arプラズマガス圧力:7mTorrガス流量:250sccm高周波電力I(ターゲット):1000W高周波電力II(基板):0W高周波電力B(補助電極B):200Wターゲット電圧:−70V基板に入射するイオンのエネルギ:20eV
(2)Xeプラズマガス圧力:7 mTorrガス流量:250sccm高周波電力I(ターゲット):1000W高周波電力II(基板):250W高周波電力B(補助電極B):100Wターゲット電圧:−95V基板に入射するイオンのエネルギ:45eV
図6はゲート電極としてTaを用いた場合の絶縁耐圧の測定結果を示すグラフである。Arを用いた場合と比べ、Xeを用いて成膜した場合は、耐圧分布が高い値を示している。これは、Arの原子半径が1.88Åであるのに比べ、Xeの原子半径は2.17Åと大きく、基板中に打ち込まれづらく、基板表面にのみ効率よくエネルギを伝えることができるためである。また、ArおよびXeの原子量はそれぞれ39.95、131.3であり、XeはArにくらべ重く、基板表面へのエネルギおよび運動量の伝達効率が低くゲート絶縁膜中に欠陥をつくりずらいという効果もあり、図6に示すような結果が得られた。
図7は、本例で作成した素子の断面図と、素子の絶縁破壊注入電荷量の測定系とを合わせて示した模式図である。図7において、絶縁破壊注入電荷量の測定をした素子は、図4で示した素子と同じものである。絶縁破壊注入電荷量の測定は、次に示す手順で行った。
探針5005をAl電極5010に接触させ、ゲート電極5004を介して定電流源5007より、電流密度が100mA/cm2となるように、一定電流をn型Siウェハからなる前記基体5001に印加し、ゲート酸化膜5003が絶縁破壊する時間を測定した。電流密度値にこの時間をかけたものが絶縁破壊注入電荷量である。
図8は絶縁破壊注入電荷量の測定結果を示すグラフである。図8において、横軸は注入電荷量、縦軸は各注入電荷量が得られた素子の累積頻度を示す。ゲート電極材料としてArプラズマ、およびXeプラズマを用いてスパッタ成膜したTa薄膜、および、燐を1020cm-3程度ドープした多結晶シリコンを用いた。膜厚はすべて200nmである。図8から以下に示す点が明らかとなった。
(1)ArプラズマでTaゲート電極を作製した素子は、注入電荷量の分布が広く(すなわちゲート酸化膜の膜質の均一性が悪くなっている)かつ平均電荷注入量はC/cm2と、低かった。
(2) 本発明のXeプラズマでTaゲート電極を作製した素子は、注入電荷量の分布が狭く(すなわち膜質の均一性が良く)かつ C/cm2の高い平均電荷注入量が得られ、多結晶シリコンをゲート電極に用いたものと同等の結果である。さらに、Taをゲート電極に用いた場合、ゲートのシート抵抗を0.7Ω/□と目標である1Ω/□以下にすることが可能となり、デバイスの高速化が可能となった。
以上示したゲート絶縁膜の絶縁破壊特性および絶縁破壊注入電荷量特性の結果より、金属ゲート電極をスパッタ成膜で形成する場合、ArプラズマでなくXeプラズマを用いることにより、下地ゲート酸化膜に与えるダメージをほとんどなくすことが可能となる。これは、XeイオンがArイオンに比べ基板内に入り込みずらく、基板表面に効果的にエネルギを供給しやすいという特性と、XeイオンはArイオンに比べ基板表面へのエネルギおよび運動量の伝達効率が低くゲート絶縁膜内に欠陥をつくりづらいという効果もあり、図6、8に示すような結果が得られた。
以上のメカニズムの解明は、Ar、Xe以外にHe、Ne、Krプラズマを用いたスパッタ成膜の結果よりさらに明らかとなり、放射性元素のRnを除くと希ガスの中で最も原子番号の大きなXeが最適である。しかし、Xeは大気中の含量が0.087体積ppmであり、Arの9340体積ppmに比べ非常に少なく、Xeガスの価格はArガスに比べ100倍以上である。したがって、プロセス中にガスを切り替えることが、コスト削減の観点から適している。
ゲート電極形成工程においては、ゲート酸化膜上にゲート電極を堆積し始める初期工程が、最もゲート絶縁膜にダメージを与えやすく、重要であるため、初めの20nmをXeプラズマで成膜し、その後はガスを切り替え、Arプラズマで残りの180nmを成膜したところ、すべてXeプラズマで成膜したものと、同等の結果が得られた。
したがって、ゲート電極をゲート絶縁膜上に成膜する際は、初期過程をXeプラズマで行ない、その後は、Xeと異なる希ガスを用いる方法がコスト削減の観点から適している。スパッタレート・bcc構造のTaを形成するための条件・ガスの価格といった観点から、Xeの後にArを用いる方法が最も適している。あるいは、プロセスに用いた希ガスをポンプ後段より回収・再利用する手段を設けることにより、コストの削減を図れば、プロセス中すべて、Xeを用いて行なっても同様なランニングコストを実現できる。
尚、本発明を異なるプラズマ源を使用したプラズマ装置、あるいは、異なる材質のプラズマ成膜に適用しても同様な効果が得られることは言うまでもない。
(実施例3)
本例では、本発明をラジアルラインスロットアンテナプラズマ装置を用い、シリコン基板表面を低温で酸化するプラズマ酸化プロセスに応用した場合を示す。
まず、シリコンの直接酸化実験に用いたプラズマ装置の概略図を図9に示す。このプラズマ装置は、真空容器901と前記容器内でプラズマを生成させるために必要な原料ガスの導入口902、前記容器内に導入された原料ガスを排気する真空ポンプ903を有し、前記容器を構成する壁部の一部はマイクロ波を略略損失なく透過できる材料からなる誘電体板904であり、その誘電体板をはさんで前記容器の外側にはマイクロ波を放射するアンテナ905が設置されている。
前記容器の内側には、処理される基板908を載置するための電極906が設けられており、前記アンテナのマイクロ波の放射面と基体のプラズマ処理を行う面とを略々平行に対向して配置されている。電極906には加熱機構が設けられており、プロセス中、基板温度を上昇させることが可能となっている。
アンテナより放射されたマイクロ波を排気口側へ伝搬するのを防ぎ、前記基板上だけに均一にプラズマを生成させる目的で反射板909が設けられている。また、原料ガス導入の均一化のため、本装置の原料ガスは、シャワープレート907をとうして多数の小孔からプロセス空間に導入される。この原料ガスは複数の真空ポンプ903より外部へ排気される。各真空ポンプの上部には、ガスのコンダクタンスを低下させないよう比較的広い空間が設けてある。
このように前記基体側部に略々等間隔に並べられた複数の真空ポンプから排気すると、ガスのコンダクタンスをほとんど低下させることなく回転方向に均一な基体上のガス流を実現することができる。
本例では、マイクロ波アンテナとしてラジアルラインスロットアンテナを用い、シリコン基板表面を低温で酸化するプラズマ酸化プロセスに適用した。
ここでは前記基板としてSiウェハを用い、Siウェハ表面をO2を含むガスプラズマで直接酸化し、ゲート酸化膜を形成した場合について説明する。図10は、本例で作製した素子の断面図と、素子の絶縁耐圧の測定系とを合わせて示した模式図である。図10において、絶縁耐圧の測定をした素子は、n型Siウェハからなる前記基体6001、フィールド酸化膜6002、ゲート酸化膜6003、ゲート電極6004から構成される。また、6005は絶縁耐圧の測定に用いた探針、6006は電圧計、6007は電圧印加手段、6008は電流計である。
図10に示す素子の形成および絶縁耐圧の測定は、次に示す手順で行った。
(1)n型Siウェハ6001上に、SiO2からなるフィールド酸化膜6002(厚さ:800nm)を熱酸化法[(H2+O2)ガス、 H2=1l/min、O2=1l/min、被処理体の温度=1000℃]で形成後、フィールド酸化膜6002の一部をウェットエッチング処理し、n型Siウェハ6001の表面を露出させた。
(2) n型Siウェハ6001の露出させた表面のみ、本発明に係るプラズマプロセス用装置を用いて直接酸化させ、SiO2からなるゲート酸化膜6003(面積=1.0×10-4cm2、厚さ=7.6nm)を形成した。その際の成膜条件は、成膜ガスはAr/He/O2、ガス圧は30mTorr、分圧比はAr:He:O2=68%:30%:2%、マイクロ波電力は700W、酸化処理時間は20分、前記基板は電気的にフローティング状態に保持、被処理体の温度は430℃とした。但し、成膜条件はこれに限定されるものではない。
(3) フィールド酸化膜6002およびゲート酸化膜6003の上に、Alからなるゲート電極6004(厚さ=1000nm)を蒸着法で形成した。
(4) 探針6005をゲート電極6004に接触させ、ゲート電極6004を介して直流電圧をn型Siウェハからなる被処理体6001に印加し、ゲート酸化膜6003が絶縁破壊する電圧(すなわち絶縁耐圧)を電圧計6006で測定した。
尚、(2)のプラズマ酸化を行なう前に、非酸化雰囲気下で低エネルギのイオンを基板表面に照射し基板表面に吸着している不純物の脱離を行なった。また、プラズマ酸化後にも同様な条件で低エネルギイオン照射を行ない、膜の緻密性の向上を図った。その時の圧力は300mTorr、マイクロ波電力150W、イオン照射エネルギー4eVである。この表面クリーニングおよびポスト照射をHe、Ar、Xeプラズマを用いて行なった。その際、ガス種の切り替えはプラズマを消すことなく行なった。プラズマ酸化の条件は、全ての場合で同じである。
図11は絶縁耐圧の測定結果を示すグラフである。図11(a),(b),(c)はそれぞれHe、Ar、Xeプラズマを用いて低エネルギイオン照射による表面クリーニングを5分間行なった後に、ゲート絶縁膜を作製し、その後に更に、He、Ar、Xeプラズマを用いて低エネルギイオン照射によるポスト照射を5分間行なったサンプルである。図11において、横軸は絶縁耐圧、縦軸は各絶縁耐圧が得られた素子の頻度を示す。例えば、横軸10MV/cmの棒グラフは、絶縁耐圧が9.5〜10.4 MV/cmの範囲にある素子の発生頻度である。
図よりXeプラズマを用いた場合が最も分布のばらつきが小さく、かつ、その絶縁耐圧が大きいことが分かる。これは、Xeイオンが、基板内部に欠陥を作らず、表面にのみ効率よくエネルギを供給できるため、酸化前の基板表面を欠陥を導入することなく最も清浄にでき、かつ、ポスト照射によりダメージを導入することなくゲート酸化膜を緻密にできたからである。
尚、本発明を異なるプラズマ源を使用したプラズマ装置、あるいは、異なるプラズマ酸化条件に適用しても同様な効果が得られることは言うまでもない。
(実施例4)本例では、ラジアルラインスロットアンテナプラズマプロセス用装置を用いて、前記基板の表面を低温で酸窒化するプラズマプロセスに応用した場合を示す。
本例に使用したラジアルラインスロットアンテナを用いたプラズマプロセス用装置については、実施例3と同様であるため省略する。実施例3と同様にここでは前記基板としてSiウェハを用い、Siウェハ表面をO2、N2で直接酸窒化し、ゲート酸窒化膜を形成した場合について説明する。
図12は、本例で作成した素子の断面図と、素子の絶縁破壊注入電荷量の測定系とを合わせて示した模式図である。図12において、絶縁破壊注入電荷量の測定をした素子は、n型Siウェハからなる被処理体7001、フィールド酸化膜7002、ゲート酸窒化膜7003、ゲート電極7004から構成される。また、7005は絶縁破壊注入電荷量の測定に用いた探針、7006は電圧計、7007は定電流源、7008は電流計である。図12に示す素子の形成および絶縁破壊注入電荷量の測定は、次に示す手順で行った。
(1)n型Siウェハ7001上に、SiO2からなるフィールド酸化膜7002(厚さ:800nm)を熱酸化法[(H2+O2)ガス、H2=1l/min、O2=1l/min、被処理体の温度=1000℃]で形成後、フィールド酸化膜7002の一部をウェットエッチング処理し、n型Siウェハ7001の表面を露出させた。
(2)n型Siウェハ7001の露出させた表面のみ、本発明に係るプラズマプロセス用装置を用いて直接酸窒化させ、SiOxyからなるゲート絶縁膜7003(面積=1.0×10-4cm2、厚さ=5.6nm)を形成した。その際の成膜条件は、初め15分間は、ガス種Ar/He/O2、ガス圧30mTorr,分圧比Ar:He:O2=68%:30%:2%、マイクロ波電力700Wで行ない、残り5分間は、ガス種Ar/He/N2、分圧比Ar:He:N2=68%:30%:2%、マイクロ波パワー700Wである。被処理体は電気的にフローティング状態に保持、被処理体の温度は430℃、とした。
(3) フィールド酸化膜7002およびゲート窒化膜7003の上に、Alからなるゲート電極7004(厚さ=1000nm)を蒸着法で形成した。
(4) 探針7005をゲート電極7004に接触させ、ゲート電極7004を介して定電流源7007より、電流密度が100mA/cm2となるように、一定電流をn型Siウェハからなる前記基体7001に印加し、ゲート酸窒化膜7003が絶縁破壊する時間を測定した。電流密度値にこの時間をかけたものが絶縁破壊注入電荷量である。
図13は絶縁破壊注入電荷量の測定結果を示すグラフである。図13において、横軸は注入電荷量、縦軸は各注入電荷量が得られた素子の累積頻度を示す。実施例3で示したプラズマ酸化膜と本例のプラズマ酸窒化膜を比較している。プラズマ酸窒化膜を用いることにより、高い平均電荷注入量が得られることが分かる。これは、酸化膜形成後に窒化を行なうことにより、ゲート絶縁膜に微量の窒素が混入し特性の改善がなされたためである。
二次イオン強度に対するエッチング深さを示すグラフである。 本発明に係わるプラズマ装置の一例を示す模式図である。 Xeを希釈ガスとして用いた場合のSi中の不純物プロファイルを示す。 本例で作製した素子の断面図と、素子の絶縁耐圧の測定系とを合わせて示した模式図である。 プラズマ装置の概略図である。 ゲート電極としてTaを用いた場合の絶縁耐圧の測定結果を示すグラフである。 実施例2で作成した素子の断面図と、素子の絶縁破壊注入電荷量の測定系とを合わせて示した模式図である。 絶縁破壊注入電荷量の測定結果を示すグラフである。 シリコンの直接酸化実験に用いたプラズマ装置の概略図である。 実施例3で作製した素子の断面図と、素子の絶縁耐圧の測定系とを合わせて示した模式図である。 絶縁耐圧の測定結果を示すグラフである。 実施例4で作成した素子の断面図と、素子の絶縁破壊注入電荷量の測定系とを合わせて示した模式図である。 絶縁破壊注入電荷量の測定結果を示すグラフである。
符号の説明
206 真空容器、
207 電極I、
208 基板、
209 フォーカスリング、
210 シャワープレート、
211 電極II、
212 ガス導入口、
213 磁場の印加手段、
214 真空ポンプ、
215 整合回路I、
216 高周波電源I、
217 整合回路II、
218 高周波電源II、
4001 基体、
4002 フィールド酸化膜、
4003 ゲート酸化膜、
4004 ゲート電極、
4005 絶縁耐圧の測定に用いた探針、
4006 電圧計、
4007 電圧印加手段、
4008 電流計、
401 真空容器、
402 電極I、
403 電極II、
404 Taターゲット、
405 シリコンウェハ、
406 整合回路I、
412 整合回路II、
408 高周波電源I、
413 高周波電源II、
5004 ゲート電極、
5005 探針、
5007 定電流源、
5010 Al電極、
901 真空容器、
902 原料ガスの導入口、
903 真空ポンプ、
904 誘電体板、
905 アンテナ、
908 基板、
909 反射板、
6001 基体、
6002 フィールド酸化膜、
6003 ゲート酸化膜、
6004 ゲート電極、
6005 探針、
6006 電圧計、
6007 電圧印加手段、
6008 電流計。

Claims (1)

  1. Xeプラズマを用いて表面クリーニング及びポスト照射を行って成膜、エッチング、あるいは、表面変質等のプラズマを用いたプロセスを行っている最中に、導入ガス種に含まれているO2をN2に、あるいはN2をO2に変化させることを特徴とする半導体製造方法。
JP2006128985A 2006-05-08 2006-05-08 半導体製造方法 Pending JP2006237640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006128985A JP2006237640A (ja) 2006-05-08 2006-05-08 半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006128985A JP2006237640A (ja) 2006-05-08 2006-05-08 半導体製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP34866297A Division JP3838397B2 (ja) 1997-12-02 1997-12-02 半導体製造方法

Publications (1)

Publication Number Publication Date
JP2006237640A true JP2006237640A (ja) 2006-09-07

Family

ID=37044867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006128985A Pending JP2006237640A (ja) 2006-05-08 2006-05-08 半導体製造方法

Country Status (1)

Country Link
JP (1) JP2006237640A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166840A (ja) * 2008-03-10 2008-07-17 Tokyo Electron Ltd 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット
WO2008108213A1 (ja) * 2007-03-08 2008-09-12 Tokyo Electron Limited プラズマ処理装置、プラズマ処理方法、および記憶媒体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207930A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd 表面改質法
JPH04346419A (ja) * 1991-05-24 1992-12-02 Canon Inc 堆積膜の形成方法
JPH05243180A (ja) * 1992-03-02 1993-09-21 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207930A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd 表面改質法
JPH04346419A (ja) * 1991-05-24 1992-12-02 Canon Inc 堆積膜の形成方法
JPH05243180A (ja) * 1992-03-02 1993-09-21 Fujitsu Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108213A1 (ja) * 2007-03-08 2008-09-12 Tokyo Electron Limited プラズマ処理装置、プラズマ処理方法、および記憶媒体
JPWO2008108213A1 (ja) * 2007-03-08 2010-06-10 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体
US8262844B2 (en) 2007-03-08 2012-09-11 Tokyo Electron Limited Plasma processing apparatus, plasma processing method and storage medium
JP2008166840A (ja) * 2008-03-10 2008-07-17 Tokyo Electron Ltd 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット

Similar Documents

Publication Publication Date Title
US10083830B2 (en) Substrate cleaning method for removing oxide film
JP4255563B2 (ja) 半導体製造方法及び半導体製造装置
KR100856531B1 (ko) 반도체 제조방법 및 반도체 제조장치
US6392350B1 (en) Plasma processing method
US7217659B2 (en) Process for producing materials for electronic device
TWI388004B (zh) A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus
JPS61179872A (ja) マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法
US20040221809A1 (en) Plasma processing apparatus
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
JP2007013200A (ja) 電子デバイス材料の製造方法
JP3838397B2 (ja) 半導体製造方法
JP2005150637A (ja) 処理方法及び装置
WO2022089288A1 (zh) 氧化物薄膜的制备方法
US6645870B2 (en) Process for fabricating semiconductor device
JPS63194326A (ja) 半導体装置の製造方法
JP4856297B2 (ja) 半導体装置の製造方法
JP2006237640A (ja) 半導体製造方法
JP5970001B2 (ja) 電子部品の製造方法及び電極構造
JP2011153374A (ja) 金属膜を埋め込む工程を有する電子部品の製造方法
JP2004087865A (ja) 半導体装置の製造方法
JP3222615B2 (ja) 表面処理装置
US12035538B2 (en) Method of forming memory device with physical vapor deposition system
US20230066036A1 (en) Method of forming memory device with physical vapor deposition system
JP2008166840A (ja) 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット
JP3500178B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20060607

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A977 Report on retrieval

Effective date: 20080725

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

A711 Notification of change in applicant

Effective date: 20091020

Free format text: JAPANESE INTERMEDIATE CODE: A711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928