JP2004087865A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004087865A JP2004087865A JP2002247966A JP2002247966A JP2004087865A JP 2004087865 A JP2004087865 A JP 2004087865A JP 2002247966 A JP2002247966 A JP 2002247966A JP 2002247966 A JP2002247966 A JP 2002247966A JP 2004087865 A JP2004087865 A JP 2004087865A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- film
- nitriding
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】本発明の目的は、Si(半導体)基板表面に形成したゲート絶縁膜用の極薄SiO2膜に対し、膜中のN原子含有率が25%以上で、含有量の面内分布も±5%未満、さらにSi/SiO2界面へのN原子の析出も無視できるレベルと、N原子含有率ならびにその面内均一性が高く、かつ、急峻なN原子濃度分布の形成を可能にすることにある。
【解決手段】本発明によれば、半導体基板を絶縁膜中に含有されたN原子の拡散長が窒化処理中に絶縁膜厚を超えない程度の温度に保持するとともに、前記基板に上記窒化を行う際に、外部から基板に対して印加されるバイアス電圧値を、該バイアス電圧によって加速されるイオン成分で絶縁膜の再スパッタが生じない程度の領域に制御し、該イオン成分の照射によって基板表面近傍のみを高温に加熱することを特徴とする。
【選択図】 図1
【解決手段】本発明によれば、半導体基板を絶縁膜中に含有されたN原子の拡散長が窒化処理中に絶縁膜厚を超えない程度の温度に保持するとともに、前記基板に上記窒化を行う際に、外部から基板に対して印加されるバイアス電圧値を、該バイアス電圧によって加速されるイオン成分で絶縁膜の再スパッタが生じない程度の領域に制御し、該イオン成分の照射によって基板表面近傍のみを高温に加熱することを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置の製造技術に係わり、特にMOSトランジスタのゲート絶縁膜の窒化方法に関する。
【0002】
【従来の技術】
LSIあるいは超LSIと呼ばれる半導体装置の基本的な製造工程の一つに、素子分離領域形成後にシリコン(Si)基板表面にゲート絶縁膜の形成工程がある。
一般に、ゲート絶縁膜にはSi基板のドライ酸化によって形成されたシリコン酸化膜(SiO2)が用いられるが、半導体集積回路素子の極微細化に伴ってその極薄膜化が進み、100nmノード以降の素子では、1.5nm以下の膜厚が要求されることとなる。
【0003】
SiO2膜の極薄化に伴って検討が進んでいるのが、ゲートリーク電流の低減や上層ポリシリコンゲート電極からのボロン(B)突き抜け防止、さらに誘電率の向上を目的として、SiO2膜表層に窒素(N)原子を含有させる窒化処理である。SiO2膜の窒化処理として、例えばアイトリプルイー・トランサクション・オン・エレクトロン・デバイス、41巻、9号(1994年)1608頁(公知例1)に記載されたように、一酸化窒素(NO)ないしは亜酸化窒素(N2O)ガスの雰囲気中でアニールする方法が検討されている。しかし、本方法ではプロセス温度が600℃から900℃と高温なため、SiO2膜中でN原子の拡散が生じ、Si/SiO2界面に析出して素子特性を劣化させることから、SiO2膜中のN原子含有率が制限され、上記課題に対して充分な効果を得ることが困難であった。
【0004】
これに対し、例えば特開2001−274148号公報(公知例2)に記載されたように、例えば2.45GHzのマイクロ波で励起したNプラズマ雰囲気中にSiO2膜を曝し、SiO2膜中の酸素(O)原子とプラズマ中のNラジカルとを置換することによって、SiO2膜中に高濃度でN原子を含有させるプラズマ窒化方法が検討されている。
【0005】
【発明が解決しようとする課題】
上記公知例2に記載のプラズマ窒化方法によれば、NOないしN2Oアニールによる窒化方法と比べて、SiO2膜中に急峻なN原子濃度分布を形成できる。しかし、プラズマ雰囲気と基板が離されたいわゆるリモートプラズマ条件下でN原子含有量を増大させるためには、基板温度を250℃以上に保持する必要があった。
この結果、SiO2膜中でN原子の拡散が生じ、Si/SiO2界面にN原子が析出するため、例えばSiO2膜が1.5nmと極薄になると、膜中のN原子含有率を20%以上に高めることが困難であった。
また、チャンバ内でのプラズマ密度の不均一性から、例えば直径300mmのSiウェハ上のSiO2膜でのN原子含有量分布も±5%以上と、不充分であった。
【0006】
本発明の目的は、半導体(Si)基板表面に形成したゲート絶縁膜用の酸化膜(SiO2)に対し、膜中のN原子含有率が25%以上で、含有量の面内分布も±5%未満、さらにSi/SiO2界面へのN原子の析出も無視できるレベルと、N原子含有率ならびにその面内均一性が高く、かつ、急峻なN原子濃度分布の形成を可能にすることにある。
【0007】
【課題を解決するための手段】
本発明によれば、半導体基板を絶縁膜中に含有されたN原子の拡散長が窒化処理中に絶縁膜厚を超えない程度の温度に保持するとともに、前記基板に上記窒化を行う際に、外部から基板に対して印加されるバイアス電圧値を、該バイアス電圧によって加速されるイオン成分で絶縁膜の再スパッタが生じない程度の領域に制御し、該イオン成分の照射によって基板表面近傍のみを高温に加熱することを特徴とする。
この結果、プラズマ中のNラジカルとSiO2膜中のO原子の置換反応は、低エネルギーのイオン成分が到達可能な、表層から0.5nm以内の浅い領域のみで促進させることが可能となる。
また、基板をN原子の拡散長が窒化処理中に絶縁膜厚を超えない程度の温度に保持することによって、Nラジカルの失活反応が促進されると共に、置換後のN原子拡散を抑制することが可能となる。この結果、極薄のSiO2膜の深さ方向に急峻なN原子濃度分布を形成することが可能となる。
【0008】
また、プラズマを励起する高周波に波長300mm以上、周波数1000MHz以下と、直径300mm以上のウェハ対応チャンバと波長が同程度な帯域を用いることによって、数GHzオーダの高周波数帯域を用いる場合に問題となる、高次モードの定在波によるプラズマの局所的な不均一性を解消できる。一方、周波数に100MHz以上の高周波を用いることによって、プラズマ中のRF自己バイアス電圧に起因するチャンバ内壁や基板へのイオン照射ダメージを低減することが可能となる。
さらに、マイクロ波を供給するアンテナあるいはチャンバに永久磁石を取り付け、プラズマに磁場を印加することによって、プラズマの安定性や密度均一性が向上する。この結果、大口径のSiウェハ面内でのN原子濃度の均一性向上が可能となる。
【0009】
【発明の実施の形態】
(実施の形態1)
以下、図1、図2、図3、図4、図5、図6を用いて、本発明の実施の形態を説明する。図1は本発明のプラズマ窒化方法を実施するための装置構成を示す。図1において、1はチャンバ、2はターボ分子ポンプ等の排気手段によるチャンバの排気、3はマイクロストリップ型のアンテナ、4はアンテナ埋め込まれた永久磁石、5は周波数が100MHzから1000MHz、より具体的には450MHzであるUHF帯域の高周波電源、6は石英板、7はシャワープレート、8、9はマスフローコントローラ、バルブ等から構成されるガス導入経路、10、11は反応ガス、12は反応ガスのプラズマ、13は前記アンテナに対して対向配置された試料台、14は試料台上に取り付けられた静電チャック、15は試料台内を循環する冷媒、16はゲート絶縁膜としてドライ酸化によりSiO2膜を形成した直径300mmのSiウェハ(試料)、17はコンデンサ、18は周波数が13.56MHzであるRF帯域の高周波電源(RFバイアス)である。
【0010】
まずはじめに、10nm膜厚を有するゲートSiO2膜の窒化処理について説明する。
図1において、チャンバ1内に10nm膜厚のSiO2膜を形成したSiウェハ16を搬送し、試料台13上に固定した後、冷媒15を循環させてSiウェハ16を10℃に保った。Siウェハ16は、図10に示すように、Si基板500表面にMOSトランジスタが形成される領域(活性領域)501を区画するように、素子分離領域502が形成されている。この素子分離領域502は浅溝分離構造(Shallow trench isolation structure)によって構成されている。そして、活性領域501表面にはゲートSiO2膜503が形成されている。
次に、ガス経路8からN2ガス10を200ミリリットル/毎分(ml/min)の流量で導入し、チャンバ内の圧力を4Paに保った。次に、静電チャック14に1kVの電圧を印加するとともに、出力が1.2kWの高周波5を印加した結果、N2ガス10がラジカル化、イオン化し、プラズマ12が生成された。
【0011】
図2(a)(b)に、プラズマ12中でそれぞれ30秒間、60秒間プラズマ窒化処理を行った該SiO2膜について、N原子%の深さ方向分布を二次イオン質量分析法(SIMS)、ならびにラザフォード後方散乱法(RBS)で実測した結果をそれぞれ示す。最初の30秒間の処理でSiO2膜表面がほぼ窒化シリコン(SiN)化したため、その後の窒化はNラジカルならびにN2ラジカルの拡散、さらにセルフバイアスによるN+イオンのノックオン効果によって進行し、30秒間の処理によって等濃度界面は約0.15nm移動したため、本窒化処理による拡散長は0.15nmと見積もられることが判明した。
【0012】
ここで、SiO2膜中でのN原子の拡散長の温度依存性は、以下の式から得ることができる。
【0013】
【数1】
【数2】
ただし、L:拡散長、t:窒化処理時間、D:拡散係数、D0:拡散定数、E:活性化エネルギー、k:ボルツマン定数、T:プロセス温度(K)。
【0014】
上記検討において、窒化処理時間tが30秒間の場合に拡散長Lが0.15nmであったことから(1)式を用いて拡散係数Dを求め、次に、(2)式においてプロセス温度Tが10℃(≒283K)の場合に拡散反応の活性化エネルギーEを2.5eV、2eV、1.5eV、1eVと仮定して各々の活性化エネルギーEに対する拡散係数D0を求め、さらに、各々のE、D0に対し(1)、(2)式から窒化処理を20秒間行った場合における、拡散長Lの基板温度依存性を求めた。その結果を図3に示す。拡散長は活性化エネルギーに依存するものの、基板低温化によって低減し、例えば、フラッシュメモリ用の10nm膜厚程度のSiO2トンネル絶縁膜では100℃以下、MOSゲート形成膜用の2nm膜厚程度のSiO2ゲート絶縁膜では約30℃以下の処理温度とすることによって、N原子の拡散をSiO2膜厚未満に抑制可能なことが判明した。
【0015】
一方、基板温度制御に加えて、基板に弱バイアス電圧を印加することによって、プラズマ中のイオン成分を照射して基板表面近傍のみを高温に加熱し、SiO2膜極表面でのN原子置換を促進することが可能となる。ここで、弱バイアス電圧とは、バイアス電圧によって加速されるイオン成分が、SiO2膜の再スパッタを生じない程度の電圧を示す。例えばアプライド・フィジクス・レターズ、50巻、21号(1987年)1506頁(公知例3)ないしはアプライド・フィジクス・レターズ、52巻、5号(1988年)365頁(公知例4)によれば、アルゴン(Ar)イオンをSiO2膜に照射した場合、加速電圧が50V未満になるとSiO2膜の再スパッタが生じないか、あるいは、Arイオンに対する再スパッタ原子の収率が1/10以下に低減することが指摘されている。
【0016】
したがって、バイアス電圧を0Vから50V程度の範囲で制御することによって、低エネルギーイオンが到達可能な表層から0.5nm以内の浅い領域のみで、再スパッタをほとんど生じさせることなく、プラズマ中のNラジカルとSiO2膜中のO原子の置換反応を促進させるとともに、基板温度を100℃以下の低温に保つことによってNラジカルの失活が促進され、置換後のN原子拡散も抑制される結果、極薄のSiO2膜の深さ方向に急峻なN原子濃度分布を形成することが可能となる。
【0017】
上記の窒化処理がなされた後、ポリシリコン膜が堆積される。そして、図11に示すように、ポリシリコン膜がホトリゾグラフィ技術によりパターニングされ、ゲート電極504が形成される。なお、ゲート電極504は、ポリシリコン膜上にWの如き高融点金属膜が積層され低抵抗化を図った、ポリ・メタルゲート電極の適用も可能である。
つづいて、ゲート電極504が形成されていない活性領域501の表面に所定の不純物イオン(例えば、砒素イオン)が自己整合的に打ち込まれる。そして熱処理することにより、図12に示すように、ソース領域505sおよびドレイン領域505dが形成される。
【0018】
次に、1.2nm膜厚を有するゲートSiO2膜の窒化処理について説明する。
図1において、チャンバ1内に1.2nm膜厚のSiO2膜を形成したSiウェハ16を搬送し、試料台13上に固定した後、冷媒15を循環させてSiウェハ16を−20℃の低温に保った。次に、ガス経路8からN2ガス10を200ミリリットル/毎分(ml/min)、ガス経路9からヘリウム(He)ガス11を100ml/minの流量で導入し、チャンバ内の圧力を5Paに保った。次に、静電チャック14に1kVの電圧を印加するとともに、出力が800Wの高周波5、50Wの高周波18をそれぞれ印加した結果、N2ガス10、Heガス11の混合ガスがラジカル化、イオン化し、プラズマ12が生成された。
【0019】
図4にSiO2膜表面近傍でのプラズマ窒化の反応模式図を示す。図4において、100はSi原子、101はO原子、102はN原子、103はHe原子、104はSiウェハ表面近傍のSi原子層、105はゲート絶縁膜としてドライ酸化により形成したSiO2膜、106はN2ラジカル、107はHeイオン、108はNO基、109はNラジカル、110はNイオンである。この結果、図4に示すようにプラズマ12中で特に質量数の小さいHeイオン107が約50Vのバイアス電圧でSiO2膜105の表面に照射され、Heイオン107が侵入できる表面から深さ0.5nm程度までの領域で、イオンアシストによるN2ラジカル106中のN原子102とSiO2膜105中のO原子101が置換され、NO基108が生成する反応が促進された。また、基板低温化によって、SiO2膜105中でのN原子102の拡散が抑制されることとなった。
【0020】
図5に1.2nm膜厚のSiO2膜について上記処理を36秒間施した後、膜中に含まれるN原子%の深さ方向分布をSIMS、ならびにRBSで実測した結果を示す。図5に示すように、SiO2膜中で、N原子含有率がピーク値で30%以上になるとともに、SiO2/Si界面でN原子の析出が無い、急峻なN原子濃度分布が形成されることが確認された。また、エリプソメータを用いて、直径300mmのSiウェハ15上で本窒化処理前後でのSiO2膜厚分布を100点に渡って測定した結果、窒化処理による膜厚増加分の変動はピーク・ツウ・ヴァレイ(p−v)値で0.03nm以下、N原子濃度分布換算で±3%以下と、良好な面内均一性が得られた。
【0021】
さらに、図6に膜厚が1nm、1.2nm、1.3nmのSiO2膜について、上記処理をそれぞれ30秒間、36秒間、40秒間施した後、水素(H2)雰囲気中でアニールを施し、さらにポリシリコンゲート電極を堆積させてMOSトランジスタ構造を形成して1Vの動作電圧に対するリーク電流を測定した結果を示す。各膜厚のSiO2膜に対して、リーク電流を約1/100以下に低減可能なことが確認された。
【0022】
本実施の形態では、N2ガス10にHeガス11を添加し、Heイオン107によるイオン照射効果によって、プラズマ中のN2ラジカル106とSiO2膜105中のO原子101の置換反応を促進させたが、Heガスをネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)等、他の不活性ガスに変えても、同様な傾向の効果が得られた。また、不活性ガスを添加しない場合でも、図4に示すように、プラズマ中のNイオン110の照射効果によって、Nラジカル109とSiO2膜105中のO原子101との置換反応を誘起することが可能であった。また、基板温度を−20℃としたが、液体窒素で冷却可能な−200℃までの温度領域で、同様な傾向の効果が認められた。さらに、基板に対して高周波18によって外部バイアス電圧を印加したが、SiO2表面の極近傍のみを窒化する場合、外部バイアス電圧を低減するか、外部バイアス電圧を印加せず、プラズマの自己バイアスのみでイオン照射を行っても、上記置換反応を誘起することが可能であった。
【0023】
本実施の形態では、ドライ酸化により形成したMOSトランジスタ用ゲート絶縁膜用SiO2膜に対してプラズマ窒化処理を施したが、層間絶縁膜や素子分離領域の形成、トップゲート型もしくはボトムゲート型薄膜トランジスタのゲート絶縁膜の形成、フラッシュメモリ用のトンネル絶縁膜の形成、さらには三酸化アルミニウム(Al2O3)、SiO2にジルコニウム(Zr)やハフニウム(Hf)を添加したシリケート、二酸化ジルコニウム(ZrO2)、二酸化ハフニウム(HfO2)等のいわゆるHigh−k材料膜の形成にも本方法が可能である。
(実施の形態2)
図1に示したプラズマ処理装置を用いてプラズマ窒化を行うとともに、反応ガスにアンモニア(NH3)ガスを導入した場合の実施の形態について述べる。
図7にSiO2膜表面近傍でのプラズマ窒化の反応模式図を示す。図7において200は水素(H)原子、201はNH3ガスから生じたNHラジカル、202はOH基、203はNH3ガスから生じたNH2ラジカル、204はH2O分子である。
【0024】
図1において、チャンバ1内にSiウェハ16を搬送し、試料台13上に固定した後、冷媒15を循環させてSiウェハ16を−20℃の低温に保った。次に、ガス経路8からNH3ガス10を200ml/min、ガス経路9からHeガス11を100ml/minの流量で導入し、チャンバ内の圧力を5Paに保った。次に、静電チャック14に1kVの電圧を印加するとともに、出力が800Wの高周波5、50Wの高周波18をそれぞれ印加した結果、NH3ガス10、Heガス11の混合ガスがラジカル化、イオン化し、プラズマ12が生成された。
【0025】
この結果、図7に示すようにプラズマ12中で、特に質量数の小さいHeイオン107が約50Vのバイアス電圧でSiO2膜105の表面に照射され、Heイオンが侵入できる表面から深さ0.5nm程度までの領域で、イオンアシストによるNHラジカル201中のN原子102とSiO2膜105中のO原子101が置換され、OH基202が生成する反応、ないしはNH2ラジカル203中のN原子102とSiO2膜105中のO原子101が置換され、H2O分子204が生成する反応が促進された。また、基板低温化によって、SiO2膜105中でのN原子102の拡散が抑制されることとなった。
【0026】
上記処理を膜厚が1.2nmのSiO2膜について25秒間施した後、膜中のN原子%の深さ方向分布をSIMS、ならびにRBSで実測した結果、N原子含有率が30%以上になるとともに、SiO2/Si界面でN原子の析出が無い、急峻なN原子濃度分布が形成されていることが確認された。また、エリプソメータを用いて、直径300mmのSiウェハ16上で本窒化処理前後でのSiO2膜厚分布を100点(points)に渡って測定した結果、窒化処理による膜厚増加分の変動はp−v値で0.03nm以下、N原子濃度分布換算で±3%以下と、良好な面内均一性が得られた。なお、基板に対して高周波18によって外部バイアス電圧を印加したが、SiO2表面の極近傍のみを窒化する場合、外部バイアス電圧を低減するか、外部バイアス電圧を印加せず、プラズマの自己バイアスのみでイオン照射を行っても、上記置換反応を誘起することが可能であった。
【0027】
さらに、膜厚が1nm、1.2nm、1.3nmのSiO2膜について、上記処理をそれぞれ20秒間、25秒間、30秒間施した後、H2雰囲気中でアニールを施し、さらにポリシリコンゲート電極を堆積させてMOSトランジスタ構造を形成して1Vの動作電圧に対するリーク電流を測定した結果、各膜厚のSiO2膜に対して、リーク電流を約1/100以下に低減可能なことが確認された。
(実施の形態3)
同一チャンバ内ないしはクラスターチャンバ内でプラズマ酸化によるSiO2膜形成と、SiO2膜のプラズマ窒化を行った場合の実施の形態について、図8および図9を参照し、述べる。
図8において、300はSiウェハ、301は窒化アルミニウム製の静電チャック、302は静電チャック301に組み込まれたタングステン製のヒータ、303はヒータ302に印加された直流電圧である。また、図9において400はウェハ投入部、401はウェハ搬出部、402はウェハ搬送部、403はウェハ搬送機構、404はプラズマ酸化用チャンバ、405はプラズマ窒化用チャンバである。
なお、Siウェハ300は直径300mmを有する。そして、このSiウェハ300は、チャンバ1内への搬送に先立つて、水酸化アンモニウム(NH4OH)/過酸化水素(H2O2)水溶液で洗浄し、さらに、塩酸(HCl)/過酸化水素(H2O2)水溶液を用いた洗浄により、自然酸化膜や金属汚染が除去される。
【0028】
図8において、チャンバ1内にSiウェハ300を搬送し、試料台13の静電チャック301上に固定した。次にヒータ302に直流電圧303を印加し、Siウェハ300の表面温度を600℃に保った。次に、ガス経路8からO2ガス10を2000ml/minの流量で導入し、チャンバ内の圧力を50Paに保った。次に静電チャック301に1kVの電圧を印加するとともに、出力が1kWの高周波5を120秒間印加した結果、O2ガスがプラズマ11中でラジカル化してSiウェハ15表面のラジカル酸化が促進され、膜厚1.2nmのSiO2膜が形成された。なお、透過型電子顕微鏡によるこのSiO2膜の断面観察結果から、SiO2/Si界面の粗さは0.1nm rmsと良好なことが確認された。また、O2ガス10へのHe、Ar等の不活性ガス添加、ないしは高周波18の印加により、酸化速度を制御することが可能であった。
【0029】
次に、試料台13内に冷媒15を循環させてSiウェハを−20℃の低温に保った。次に、ガス経路9から、N2ガスとHeガスを2:1の割合で混合したガス11を300ml/minの流量で導入し、チャンバ内の圧力を5Paに保った。次に、静電チャック200に1kVの電圧を印加するとともに、出力が800Wの高周波5、50Wの高周波18を印加した結果、N2とHeの混合ガス10がラジカル化、イオン化し、プラズマ12が生成された。
【0030】
この結果、図4に示すようにプラズマ11中で特に質量数の小さいHeイオン107が約50Vのバイアス電圧でSiO2膜105の表面に照射され、Heイオンが侵入できる表面から深さ0.5nm程度までの領域で、イオンアシストによるN2ラジカル106ないしNラジカル109中のN原子と、SiO2膜105中のO原子101の置換反応が促進された。また、基板低温化によってN原子102のSiO2膜105中での拡散が抑制されることとなった。
【0031】
本処理を30秒間施した後、膜中に含まれるN原子%の深さ方向分布をSIMS、ならびにRBSで実測した結果、N原子含有率が30%以上になるとともに、SiO2/Si界面でN原子の析出が無い、急峻なN原子濃度分布が形成されていることが確認された。また、エリプソメータを用いて、直径300mmのSiウェハ300上で本窒化処理前後でのSiO2膜厚分布を100点に渡って測定した結果、窒化処理による膜厚増加分の変動はp−v値で0.03nm以下、N原子濃度分布換算で±3%以下と、良好な面内均一性が得られた。なお、基板に対して高周波18によって外部バイアス電圧を印加したが、SiO2表面の極近傍のみを窒化する場合、外部バイアス電圧を低減するか、外部バイアス電圧を印加せず、プラズマの自己バイアスのみでイオン照射を行っても、上記置換反応を誘起することが可能であった。
【0032】
さらに、本処理を行ったSiO2膜にH2雰囲気中でアニールを施し、さらにポリシリコンゲート電極を堆積させてMOSトランジスタ構造を形成して1Vの動作電圧に対するリーク電流を測定した結果、リーク電流を約1/100以下に低減可能なことが確認された。
【0033】
本実施の形態では、N2とHeの混合ガスを反応ガス11に用い、Heイオン107によるイオン照射効果によって、プラズマ中のNラジカル106とSiO2膜105中のO原子100の置換反応を促進させたが、Heガスを添加しない場合でも、図4に示すように、プラズマ中のNイオン109の照射効果によって上記置換反応を誘起することが可能であった。また、基板に対して外部から50Vのバイアス電圧を印加したが、SiO2膜105表面極近傍のみを窒化する場合、外部からバイアス電圧を印加せず、プラズマ電位のみの加速でイオン照射を行い、上記置換反応を誘起することが可能であった。さらに、反応ガス11にNH3とHeの混合ガスを用いても、実施の形態2と同様に、SiO2膜105を効率よく窒化させることが可能であった。
【0034】
以上、本実施の形態に示すようにチャンバ1内での一貫処理によって、通常の熱酸化工程と比べて低温で、ゲート絶縁膜用SiO2膜の堆積、ならびにその窒化処理が可能である。
(実施の形態4)
本実施の形態は、図9に示すように、プラズマ酸化用チャンバ404とプラズマ窒化用チャンバ405とを分離、独立してクラスターチャンバ化させたプラズマ処理装置である。図9において、ウェハ投入部(ローダ)400から投入したウェハを、搬送室402内のウエハ搬送用のハンドラ403を用いてチャンバ404に搬送してプラズマ酸化処理を行い、さらにチャンバ405に搬送してプラズマ窒化処理を行う。そして、プラズマ処理後、ウェハをウェハ搬出部(アンローダ)401へ格納させる。すなわち、本実施の形態によるプラズマ処理装置は、プラズマ酸化処理室(プラズマ酸化用チャンバ404)と、前記プラズマ酸化処理室内に設けられた前記半導体基板を設置するための試料台(図8、試料台13)と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナ(図8、アンテナ3)と、前記試料台に設けられたヒータ(図8、ヒータ302)とから成る第1処理装置と、プラズマ窒化処理室(プラズマ窒化用チャンバ405)と、前記プラズマ窒化処理室内に設けられた前記半導体基板を設置するための試料台(図1、試料台13)と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナ(図1、アンテナ3)と、前記試料台に設けられた冷媒循環手段(図1、パイプ15a)とから成る第2処理装置と、ハンドラ403が設置された搬送室402と、から成ることを特徴とする。
本実施の形態のように、プラズマ酸化処理とプラズマ窒化処理とを別チャンバで実行しているため、それら処理による基板温度制御を独立して行うことができ、スループットが向上する。
以上、本発明の実施の形態を述べたが、これらの実施の形態およびその変更例から導き出され、特許請求の範囲に記載していない本発明の特徴事項を以下に列挙する。
(1)主面に酸化膜を有する半導体基板に対しプラズマ窒化処理するための処理室(チャンバ)と、前記処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、窒素ないしは窒素化合物を含んだ反応ガスを前記処理室内に導入するためのガス導入部と、前記試料台に設けられた冷媒循環手段とから成り、前記冷媒循環手段により前記半導体基板を100℃以下の低温に保つようにしたことを特徴とするプラズマ処理装置。
(2)前記(1)において、前記前記冷媒循環手段は前記試料台内部に設けられたパイプよりなることを特徴とするプラズマ処理装置。
(3)前記(1)において、前記UHF帯域は100MHzから1000MHzであることを特徴とするプラズマ処理装置。
(4)前記(2)において、前記パイプ内に循環される冷媒は液化窒素が用いられることを特徴とするプラズマ処理装置。
(5)前記(1)において、前記試料台にはRFバイアスが印加されることを特徴とするプラズマ処理装置。
(6)処理室(チャンバ)と、前記処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、窒素ないしは窒素化合物を含んだ反応ガスを前記処理室内に導入するためのガス導入部と、前記試料台に設けられた冷媒循環手段と、前記試料台に設けられたヒータとから成り、前記半導体基板主面に酸化膜を形成する段階で前記ヒータにより前記半導体基板を加熱し、前記酸化膜の窒化処理する段階で、前記冷媒循環手段により前記半導体基板を100℃以下の低温に保つようにしたことを特徴とするプラズマ処理装置。
(7)プラズマ酸化処理室と、前記第1のプラズマ酸化処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、前記試料台に設けられたヒータとから成る第1処理装置と、
プラズマ窒化処理室と、前記第1のプラズマ酸化処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、前記試料台に設けられた冷媒循環手段とから成る第2処理装置と、
ハンドラが設置された搬送室と、
から成ることを特徴とするプラズマ処理装置。
【0035】
【発明の効果】
本発明によれば、大口径Siウェハ上に形成したゲート絶縁膜用の極薄SiO2膜に対し、膜中のN原子含有率が25%以上で、含有量の面内分布も±5%未満、さらにSi/SiO2界面へのN原子の析出も無視できるレベルと、N原子含有率ならびにその面内均一性が高く、かつ、急峻なN原子濃度分布形成が可能なプラズマ窒化方法ならびに窒化装置を提供することが可能になる。
【図面の簡単な説明】
【図1】本発明のプラズマ窒化方法を実施するための窒化処理装置の概念図である。
【図2】本発明の実施の形態1に係わるN原子%の深さ方向分布を示す特性図である。
【図3】図2の実験結果に基づき、基板温度依存性を計算から求めた特性図である。
【図4】本発明の実施の形態1に係わるSiO2膜表面近傍での反応模式図である。
【図5】本発明の実施の形態1に係わるN原子%の深さ方向分布を示す特性図である。
【図6】本発明の実施の形態1に係わるSiO2膜のゲートリーク電流を示す特性図である。
【図7】本発明の実施の形態2に係わるSiO2膜表面近傍での反応模式図である。
【図8】本発明の実施の形態3に係わるプラズマ処理装置の概念図である。
【図9】本発明の実施の形態4に係わるプラズマ処理装置の概念図である。
【図10】本発明の実施の形態1に係わる半導体装置の製造過程を示す断面図である。
【図11】本発明の実施の形態1に係わる半導体装置の製造過程を示す断面図である。
【図12】本発明の実施の形態1に係わる半導体装置の製造過程を示す断面図である。
【符号の説明】
1…チャンバ、2…チャンバの排気、3…アンテナ、4…永久磁石、5…周波数450MHzのUHF帯高周波、6…石英板、7…シャワープレート、8、9…反応ガス導入経路、10…反応ガス、11…反応ガス、12…反応ガスのプラズマ、13…試料台、14…静電チャック、15…冷媒、16…Siウェハ、17…コンデンサ、18…周波数13.56MHzのHF帯高周波、
100…Si原子、101…O原子、102…N原子、103…He原子、104…Si原子層、105…SiO2膜、106…N2ラジカル、107…Heイオン、108…NO基、109…Nラジカル、110…Nイオン、
200…H原子、201…NHラジカル、202…OH基、203…NH2ラジカル、204…H2O分子、
300…Siウェハ、301…窒化アルミニウム製の静電チャック、302…ヒータ、303…ヒータ302に印加された直流電圧、
400…ウェハ投入部、401…ウェハ搬出部、402…ウェハ搬送部、403…ハンドラ、404…プラズマ酸化用チャンバ、405…プラズマ窒化用チャンバ
500…Si基板、501…活性領域、502…素子分離領域、503…ゲート酸化膜、504…ゲート電極、505s…ソース領域、505d…ドレイン領域。
【発明の属する技術分野】
本発明は半導体装置の製造技術に係わり、特にMOSトランジスタのゲート絶縁膜の窒化方法に関する。
【0002】
【従来の技術】
LSIあるいは超LSIと呼ばれる半導体装置の基本的な製造工程の一つに、素子分離領域形成後にシリコン(Si)基板表面にゲート絶縁膜の形成工程がある。
一般に、ゲート絶縁膜にはSi基板のドライ酸化によって形成されたシリコン酸化膜(SiO2)が用いられるが、半導体集積回路素子の極微細化に伴ってその極薄膜化が進み、100nmノード以降の素子では、1.5nm以下の膜厚が要求されることとなる。
【0003】
SiO2膜の極薄化に伴って検討が進んでいるのが、ゲートリーク電流の低減や上層ポリシリコンゲート電極からのボロン(B)突き抜け防止、さらに誘電率の向上を目的として、SiO2膜表層に窒素(N)原子を含有させる窒化処理である。SiO2膜の窒化処理として、例えばアイトリプルイー・トランサクション・オン・エレクトロン・デバイス、41巻、9号(1994年)1608頁(公知例1)に記載されたように、一酸化窒素(NO)ないしは亜酸化窒素(N2O)ガスの雰囲気中でアニールする方法が検討されている。しかし、本方法ではプロセス温度が600℃から900℃と高温なため、SiO2膜中でN原子の拡散が生じ、Si/SiO2界面に析出して素子特性を劣化させることから、SiO2膜中のN原子含有率が制限され、上記課題に対して充分な効果を得ることが困難であった。
【0004】
これに対し、例えば特開2001−274148号公報(公知例2)に記載されたように、例えば2.45GHzのマイクロ波で励起したNプラズマ雰囲気中にSiO2膜を曝し、SiO2膜中の酸素(O)原子とプラズマ中のNラジカルとを置換することによって、SiO2膜中に高濃度でN原子を含有させるプラズマ窒化方法が検討されている。
【0005】
【発明が解決しようとする課題】
上記公知例2に記載のプラズマ窒化方法によれば、NOないしN2Oアニールによる窒化方法と比べて、SiO2膜中に急峻なN原子濃度分布を形成できる。しかし、プラズマ雰囲気と基板が離されたいわゆるリモートプラズマ条件下でN原子含有量を増大させるためには、基板温度を250℃以上に保持する必要があった。
この結果、SiO2膜中でN原子の拡散が生じ、Si/SiO2界面にN原子が析出するため、例えばSiO2膜が1.5nmと極薄になると、膜中のN原子含有率を20%以上に高めることが困難であった。
また、チャンバ内でのプラズマ密度の不均一性から、例えば直径300mmのSiウェハ上のSiO2膜でのN原子含有量分布も±5%以上と、不充分であった。
【0006】
本発明の目的は、半導体(Si)基板表面に形成したゲート絶縁膜用の酸化膜(SiO2)に対し、膜中のN原子含有率が25%以上で、含有量の面内分布も±5%未満、さらにSi/SiO2界面へのN原子の析出も無視できるレベルと、N原子含有率ならびにその面内均一性が高く、かつ、急峻なN原子濃度分布の形成を可能にすることにある。
【0007】
【課題を解決するための手段】
本発明によれば、半導体基板を絶縁膜中に含有されたN原子の拡散長が窒化処理中に絶縁膜厚を超えない程度の温度に保持するとともに、前記基板に上記窒化を行う際に、外部から基板に対して印加されるバイアス電圧値を、該バイアス電圧によって加速されるイオン成分で絶縁膜の再スパッタが生じない程度の領域に制御し、該イオン成分の照射によって基板表面近傍のみを高温に加熱することを特徴とする。
この結果、プラズマ中のNラジカルとSiO2膜中のO原子の置換反応は、低エネルギーのイオン成分が到達可能な、表層から0.5nm以内の浅い領域のみで促進させることが可能となる。
また、基板をN原子の拡散長が窒化処理中に絶縁膜厚を超えない程度の温度に保持することによって、Nラジカルの失活反応が促進されると共に、置換後のN原子拡散を抑制することが可能となる。この結果、極薄のSiO2膜の深さ方向に急峻なN原子濃度分布を形成することが可能となる。
【0008】
また、プラズマを励起する高周波に波長300mm以上、周波数1000MHz以下と、直径300mm以上のウェハ対応チャンバと波長が同程度な帯域を用いることによって、数GHzオーダの高周波数帯域を用いる場合に問題となる、高次モードの定在波によるプラズマの局所的な不均一性を解消できる。一方、周波数に100MHz以上の高周波を用いることによって、プラズマ中のRF自己バイアス電圧に起因するチャンバ内壁や基板へのイオン照射ダメージを低減することが可能となる。
さらに、マイクロ波を供給するアンテナあるいはチャンバに永久磁石を取り付け、プラズマに磁場を印加することによって、プラズマの安定性や密度均一性が向上する。この結果、大口径のSiウェハ面内でのN原子濃度の均一性向上が可能となる。
【0009】
【発明の実施の形態】
(実施の形態1)
以下、図1、図2、図3、図4、図5、図6を用いて、本発明の実施の形態を説明する。図1は本発明のプラズマ窒化方法を実施するための装置構成を示す。図1において、1はチャンバ、2はターボ分子ポンプ等の排気手段によるチャンバの排気、3はマイクロストリップ型のアンテナ、4はアンテナ埋め込まれた永久磁石、5は周波数が100MHzから1000MHz、より具体的には450MHzであるUHF帯域の高周波電源、6は石英板、7はシャワープレート、8、9はマスフローコントローラ、バルブ等から構成されるガス導入経路、10、11は反応ガス、12は反応ガスのプラズマ、13は前記アンテナに対して対向配置された試料台、14は試料台上に取り付けられた静電チャック、15は試料台内を循環する冷媒、16はゲート絶縁膜としてドライ酸化によりSiO2膜を形成した直径300mmのSiウェハ(試料)、17はコンデンサ、18は周波数が13.56MHzであるRF帯域の高周波電源(RFバイアス)である。
【0010】
まずはじめに、10nm膜厚を有するゲートSiO2膜の窒化処理について説明する。
図1において、チャンバ1内に10nm膜厚のSiO2膜を形成したSiウェハ16を搬送し、試料台13上に固定した後、冷媒15を循環させてSiウェハ16を10℃に保った。Siウェハ16は、図10に示すように、Si基板500表面にMOSトランジスタが形成される領域(活性領域)501を区画するように、素子分離領域502が形成されている。この素子分離領域502は浅溝分離構造(Shallow trench isolation structure)によって構成されている。そして、活性領域501表面にはゲートSiO2膜503が形成されている。
次に、ガス経路8からN2ガス10を200ミリリットル/毎分(ml/min)の流量で導入し、チャンバ内の圧力を4Paに保った。次に、静電チャック14に1kVの電圧を印加するとともに、出力が1.2kWの高周波5を印加した結果、N2ガス10がラジカル化、イオン化し、プラズマ12が生成された。
【0011】
図2(a)(b)に、プラズマ12中でそれぞれ30秒間、60秒間プラズマ窒化処理を行った該SiO2膜について、N原子%の深さ方向分布を二次イオン質量分析法(SIMS)、ならびにラザフォード後方散乱法(RBS)で実測した結果をそれぞれ示す。最初の30秒間の処理でSiO2膜表面がほぼ窒化シリコン(SiN)化したため、その後の窒化はNラジカルならびにN2ラジカルの拡散、さらにセルフバイアスによるN+イオンのノックオン効果によって進行し、30秒間の処理によって等濃度界面は約0.15nm移動したため、本窒化処理による拡散長は0.15nmと見積もられることが判明した。
【0012】
ここで、SiO2膜中でのN原子の拡散長の温度依存性は、以下の式から得ることができる。
【0013】
【数1】
【数2】
ただし、L:拡散長、t:窒化処理時間、D:拡散係数、D0:拡散定数、E:活性化エネルギー、k:ボルツマン定数、T:プロセス温度(K)。
【0014】
上記検討において、窒化処理時間tが30秒間の場合に拡散長Lが0.15nmであったことから(1)式を用いて拡散係数Dを求め、次に、(2)式においてプロセス温度Tが10℃(≒283K)の場合に拡散反応の活性化エネルギーEを2.5eV、2eV、1.5eV、1eVと仮定して各々の活性化エネルギーEに対する拡散係数D0を求め、さらに、各々のE、D0に対し(1)、(2)式から窒化処理を20秒間行った場合における、拡散長Lの基板温度依存性を求めた。その結果を図3に示す。拡散長は活性化エネルギーに依存するものの、基板低温化によって低減し、例えば、フラッシュメモリ用の10nm膜厚程度のSiO2トンネル絶縁膜では100℃以下、MOSゲート形成膜用の2nm膜厚程度のSiO2ゲート絶縁膜では約30℃以下の処理温度とすることによって、N原子の拡散をSiO2膜厚未満に抑制可能なことが判明した。
【0015】
一方、基板温度制御に加えて、基板に弱バイアス電圧を印加することによって、プラズマ中のイオン成分を照射して基板表面近傍のみを高温に加熱し、SiO2膜極表面でのN原子置換を促進することが可能となる。ここで、弱バイアス電圧とは、バイアス電圧によって加速されるイオン成分が、SiO2膜の再スパッタを生じない程度の電圧を示す。例えばアプライド・フィジクス・レターズ、50巻、21号(1987年)1506頁(公知例3)ないしはアプライド・フィジクス・レターズ、52巻、5号(1988年)365頁(公知例4)によれば、アルゴン(Ar)イオンをSiO2膜に照射した場合、加速電圧が50V未満になるとSiO2膜の再スパッタが生じないか、あるいは、Arイオンに対する再スパッタ原子の収率が1/10以下に低減することが指摘されている。
【0016】
したがって、バイアス電圧を0Vから50V程度の範囲で制御することによって、低エネルギーイオンが到達可能な表層から0.5nm以内の浅い領域のみで、再スパッタをほとんど生じさせることなく、プラズマ中のNラジカルとSiO2膜中のO原子の置換反応を促進させるとともに、基板温度を100℃以下の低温に保つことによってNラジカルの失活が促進され、置換後のN原子拡散も抑制される結果、極薄のSiO2膜の深さ方向に急峻なN原子濃度分布を形成することが可能となる。
【0017】
上記の窒化処理がなされた後、ポリシリコン膜が堆積される。そして、図11に示すように、ポリシリコン膜がホトリゾグラフィ技術によりパターニングされ、ゲート電極504が形成される。なお、ゲート電極504は、ポリシリコン膜上にWの如き高融点金属膜が積層され低抵抗化を図った、ポリ・メタルゲート電極の適用も可能である。
つづいて、ゲート電極504が形成されていない活性領域501の表面に所定の不純物イオン(例えば、砒素イオン)が自己整合的に打ち込まれる。そして熱処理することにより、図12に示すように、ソース領域505sおよびドレイン領域505dが形成される。
【0018】
次に、1.2nm膜厚を有するゲートSiO2膜の窒化処理について説明する。
図1において、チャンバ1内に1.2nm膜厚のSiO2膜を形成したSiウェハ16を搬送し、試料台13上に固定した後、冷媒15を循環させてSiウェハ16を−20℃の低温に保った。次に、ガス経路8からN2ガス10を200ミリリットル/毎分(ml/min)、ガス経路9からヘリウム(He)ガス11を100ml/minの流量で導入し、チャンバ内の圧力を5Paに保った。次に、静電チャック14に1kVの電圧を印加するとともに、出力が800Wの高周波5、50Wの高周波18をそれぞれ印加した結果、N2ガス10、Heガス11の混合ガスがラジカル化、イオン化し、プラズマ12が生成された。
【0019】
図4にSiO2膜表面近傍でのプラズマ窒化の反応模式図を示す。図4において、100はSi原子、101はO原子、102はN原子、103はHe原子、104はSiウェハ表面近傍のSi原子層、105はゲート絶縁膜としてドライ酸化により形成したSiO2膜、106はN2ラジカル、107はHeイオン、108はNO基、109はNラジカル、110はNイオンである。この結果、図4に示すようにプラズマ12中で特に質量数の小さいHeイオン107が約50Vのバイアス電圧でSiO2膜105の表面に照射され、Heイオン107が侵入できる表面から深さ0.5nm程度までの領域で、イオンアシストによるN2ラジカル106中のN原子102とSiO2膜105中のO原子101が置換され、NO基108が生成する反応が促進された。また、基板低温化によって、SiO2膜105中でのN原子102の拡散が抑制されることとなった。
【0020】
図5に1.2nm膜厚のSiO2膜について上記処理を36秒間施した後、膜中に含まれるN原子%の深さ方向分布をSIMS、ならびにRBSで実測した結果を示す。図5に示すように、SiO2膜中で、N原子含有率がピーク値で30%以上になるとともに、SiO2/Si界面でN原子の析出が無い、急峻なN原子濃度分布が形成されることが確認された。また、エリプソメータを用いて、直径300mmのSiウェハ15上で本窒化処理前後でのSiO2膜厚分布を100点に渡って測定した結果、窒化処理による膜厚増加分の変動はピーク・ツウ・ヴァレイ(p−v)値で0.03nm以下、N原子濃度分布換算で±3%以下と、良好な面内均一性が得られた。
【0021】
さらに、図6に膜厚が1nm、1.2nm、1.3nmのSiO2膜について、上記処理をそれぞれ30秒間、36秒間、40秒間施した後、水素(H2)雰囲気中でアニールを施し、さらにポリシリコンゲート電極を堆積させてMOSトランジスタ構造を形成して1Vの動作電圧に対するリーク電流を測定した結果を示す。各膜厚のSiO2膜に対して、リーク電流を約1/100以下に低減可能なことが確認された。
【0022】
本実施の形態では、N2ガス10にHeガス11を添加し、Heイオン107によるイオン照射効果によって、プラズマ中のN2ラジカル106とSiO2膜105中のO原子101の置換反応を促進させたが、Heガスをネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)等、他の不活性ガスに変えても、同様な傾向の効果が得られた。また、不活性ガスを添加しない場合でも、図4に示すように、プラズマ中のNイオン110の照射効果によって、Nラジカル109とSiO2膜105中のO原子101との置換反応を誘起することが可能であった。また、基板温度を−20℃としたが、液体窒素で冷却可能な−200℃までの温度領域で、同様な傾向の効果が認められた。さらに、基板に対して高周波18によって外部バイアス電圧を印加したが、SiO2表面の極近傍のみを窒化する場合、外部バイアス電圧を低減するか、外部バイアス電圧を印加せず、プラズマの自己バイアスのみでイオン照射を行っても、上記置換反応を誘起することが可能であった。
【0023】
本実施の形態では、ドライ酸化により形成したMOSトランジスタ用ゲート絶縁膜用SiO2膜に対してプラズマ窒化処理を施したが、層間絶縁膜や素子分離領域の形成、トップゲート型もしくはボトムゲート型薄膜トランジスタのゲート絶縁膜の形成、フラッシュメモリ用のトンネル絶縁膜の形成、さらには三酸化アルミニウム(Al2O3)、SiO2にジルコニウム(Zr)やハフニウム(Hf)を添加したシリケート、二酸化ジルコニウム(ZrO2)、二酸化ハフニウム(HfO2)等のいわゆるHigh−k材料膜の形成にも本方法が可能である。
(実施の形態2)
図1に示したプラズマ処理装置を用いてプラズマ窒化を行うとともに、反応ガスにアンモニア(NH3)ガスを導入した場合の実施の形態について述べる。
図7にSiO2膜表面近傍でのプラズマ窒化の反応模式図を示す。図7において200は水素(H)原子、201はNH3ガスから生じたNHラジカル、202はOH基、203はNH3ガスから生じたNH2ラジカル、204はH2O分子である。
【0024】
図1において、チャンバ1内にSiウェハ16を搬送し、試料台13上に固定した後、冷媒15を循環させてSiウェハ16を−20℃の低温に保った。次に、ガス経路8からNH3ガス10を200ml/min、ガス経路9からHeガス11を100ml/minの流量で導入し、チャンバ内の圧力を5Paに保った。次に、静電チャック14に1kVの電圧を印加するとともに、出力が800Wの高周波5、50Wの高周波18をそれぞれ印加した結果、NH3ガス10、Heガス11の混合ガスがラジカル化、イオン化し、プラズマ12が生成された。
【0025】
この結果、図7に示すようにプラズマ12中で、特に質量数の小さいHeイオン107が約50Vのバイアス電圧でSiO2膜105の表面に照射され、Heイオンが侵入できる表面から深さ0.5nm程度までの領域で、イオンアシストによるNHラジカル201中のN原子102とSiO2膜105中のO原子101が置換され、OH基202が生成する反応、ないしはNH2ラジカル203中のN原子102とSiO2膜105中のO原子101が置換され、H2O分子204が生成する反応が促進された。また、基板低温化によって、SiO2膜105中でのN原子102の拡散が抑制されることとなった。
【0026】
上記処理を膜厚が1.2nmのSiO2膜について25秒間施した後、膜中のN原子%の深さ方向分布をSIMS、ならびにRBSで実測した結果、N原子含有率が30%以上になるとともに、SiO2/Si界面でN原子の析出が無い、急峻なN原子濃度分布が形成されていることが確認された。また、エリプソメータを用いて、直径300mmのSiウェハ16上で本窒化処理前後でのSiO2膜厚分布を100点(points)に渡って測定した結果、窒化処理による膜厚増加分の変動はp−v値で0.03nm以下、N原子濃度分布換算で±3%以下と、良好な面内均一性が得られた。なお、基板に対して高周波18によって外部バイアス電圧を印加したが、SiO2表面の極近傍のみを窒化する場合、外部バイアス電圧を低減するか、外部バイアス電圧を印加せず、プラズマの自己バイアスのみでイオン照射を行っても、上記置換反応を誘起することが可能であった。
【0027】
さらに、膜厚が1nm、1.2nm、1.3nmのSiO2膜について、上記処理をそれぞれ20秒間、25秒間、30秒間施した後、H2雰囲気中でアニールを施し、さらにポリシリコンゲート電極を堆積させてMOSトランジスタ構造を形成して1Vの動作電圧に対するリーク電流を測定した結果、各膜厚のSiO2膜に対して、リーク電流を約1/100以下に低減可能なことが確認された。
(実施の形態3)
同一チャンバ内ないしはクラスターチャンバ内でプラズマ酸化によるSiO2膜形成と、SiO2膜のプラズマ窒化を行った場合の実施の形態について、図8および図9を参照し、述べる。
図8において、300はSiウェハ、301は窒化アルミニウム製の静電チャック、302は静電チャック301に組み込まれたタングステン製のヒータ、303はヒータ302に印加された直流電圧である。また、図9において400はウェハ投入部、401はウェハ搬出部、402はウェハ搬送部、403はウェハ搬送機構、404はプラズマ酸化用チャンバ、405はプラズマ窒化用チャンバである。
なお、Siウェハ300は直径300mmを有する。そして、このSiウェハ300は、チャンバ1内への搬送に先立つて、水酸化アンモニウム(NH4OH)/過酸化水素(H2O2)水溶液で洗浄し、さらに、塩酸(HCl)/過酸化水素(H2O2)水溶液を用いた洗浄により、自然酸化膜や金属汚染が除去される。
【0028】
図8において、チャンバ1内にSiウェハ300を搬送し、試料台13の静電チャック301上に固定した。次にヒータ302に直流電圧303を印加し、Siウェハ300の表面温度を600℃に保った。次に、ガス経路8からO2ガス10を2000ml/minの流量で導入し、チャンバ内の圧力を50Paに保った。次に静電チャック301に1kVの電圧を印加するとともに、出力が1kWの高周波5を120秒間印加した結果、O2ガスがプラズマ11中でラジカル化してSiウェハ15表面のラジカル酸化が促進され、膜厚1.2nmのSiO2膜が形成された。なお、透過型電子顕微鏡によるこのSiO2膜の断面観察結果から、SiO2/Si界面の粗さは0.1nm rmsと良好なことが確認された。また、O2ガス10へのHe、Ar等の不活性ガス添加、ないしは高周波18の印加により、酸化速度を制御することが可能であった。
【0029】
次に、試料台13内に冷媒15を循環させてSiウェハを−20℃の低温に保った。次に、ガス経路9から、N2ガスとHeガスを2:1の割合で混合したガス11を300ml/minの流量で導入し、チャンバ内の圧力を5Paに保った。次に、静電チャック200に1kVの電圧を印加するとともに、出力が800Wの高周波5、50Wの高周波18を印加した結果、N2とHeの混合ガス10がラジカル化、イオン化し、プラズマ12が生成された。
【0030】
この結果、図4に示すようにプラズマ11中で特に質量数の小さいHeイオン107が約50Vのバイアス電圧でSiO2膜105の表面に照射され、Heイオンが侵入できる表面から深さ0.5nm程度までの領域で、イオンアシストによるN2ラジカル106ないしNラジカル109中のN原子と、SiO2膜105中のO原子101の置換反応が促進された。また、基板低温化によってN原子102のSiO2膜105中での拡散が抑制されることとなった。
【0031】
本処理を30秒間施した後、膜中に含まれるN原子%の深さ方向分布をSIMS、ならびにRBSで実測した結果、N原子含有率が30%以上になるとともに、SiO2/Si界面でN原子の析出が無い、急峻なN原子濃度分布が形成されていることが確認された。また、エリプソメータを用いて、直径300mmのSiウェハ300上で本窒化処理前後でのSiO2膜厚分布を100点に渡って測定した結果、窒化処理による膜厚増加分の変動はp−v値で0.03nm以下、N原子濃度分布換算で±3%以下と、良好な面内均一性が得られた。なお、基板に対して高周波18によって外部バイアス電圧を印加したが、SiO2表面の極近傍のみを窒化する場合、外部バイアス電圧を低減するか、外部バイアス電圧を印加せず、プラズマの自己バイアスのみでイオン照射を行っても、上記置換反応を誘起することが可能であった。
【0032】
さらに、本処理を行ったSiO2膜にH2雰囲気中でアニールを施し、さらにポリシリコンゲート電極を堆積させてMOSトランジスタ構造を形成して1Vの動作電圧に対するリーク電流を測定した結果、リーク電流を約1/100以下に低減可能なことが確認された。
【0033】
本実施の形態では、N2とHeの混合ガスを反応ガス11に用い、Heイオン107によるイオン照射効果によって、プラズマ中のNラジカル106とSiO2膜105中のO原子100の置換反応を促進させたが、Heガスを添加しない場合でも、図4に示すように、プラズマ中のNイオン109の照射効果によって上記置換反応を誘起することが可能であった。また、基板に対して外部から50Vのバイアス電圧を印加したが、SiO2膜105表面極近傍のみを窒化する場合、外部からバイアス電圧を印加せず、プラズマ電位のみの加速でイオン照射を行い、上記置換反応を誘起することが可能であった。さらに、反応ガス11にNH3とHeの混合ガスを用いても、実施の形態2と同様に、SiO2膜105を効率よく窒化させることが可能であった。
【0034】
以上、本実施の形態に示すようにチャンバ1内での一貫処理によって、通常の熱酸化工程と比べて低温で、ゲート絶縁膜用SiO2膜の堆積、ならびにその窒化処理が可能である。
(実施の形態4)
本実施の形態は、図9に示すように、プラズマ酸化用チャンバ404とプラズマ窒化用チャンバ405とを分離、独立してクラスターチャンバ化させたプラズマ処理装置である。図9において、ウェハ投入部(ローダ)400から投入したウェハを、搬送室402内のウエハ搬送用のハンドラ403を用いてチャンバ404に搬送してプラズマ酸化処理を行い、さらにチャンバ405に搬送してプラズマ窒化処理を行う。そして、プラズマ処理後、ウェハをウェハ搬出部(アンローダ)401へ格納させる。すなわち、本実施の形態によるプラズマ処理装置は、プラズマ酸化処理室(プラズマ酸化用チャンバ404)と、前記プラズマ酸化処理室内に設けられた前記半導体基板を設置するための試料台(図8、試料台13)と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナ(図8、アンテナ3)と、前記試料台に設けられたヒータ(図8、ヒータ302)とから成る第1処理装置と、プラズマ窒化処理室(プラズマ窒化用チャンバ405)と、前記プラズマ窒化処理室内に設けられた前記半導体基板を設置するための試料台(図1、試料台13)と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナ(図1、アンテナ3)と、前記試料台に設けられた冷媒循環手段(図1、パイプ15a)とから成る第2処理装置と、ハンドラ403が設置された搬送室402と、から成ることを特徴とする。
本実施の形態のように、プラズマ酸化処理とプラズマ窒化処理とを別チャンバで実行しているため、それら処理による基板温度制御を独立して行うことができ、スループットが向上する。
以上、本発明の実施の形態を述べたが、これらの実施の形態およびその変更例から導き出され、特許請求の範囲に記載していない本発明の特徴事項を以下に列挙する。
(1)主面に酸化膜を有する半導体基板に対しプラズマ窒化処理するための処理室(チャンバ)と、前記処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、窒素ないしは窒素化合物を含んだ反応ガスを前記処理室内に導入するためのガス導入部と、前記試料台に設けられた冷媒循環手段とから成り、前記冷媒循環手段により前記半導体基板を100℃以下の低温に保つようにしたことを特徴とするプラズマ処理装置。
(2)前記(1)において、前記前記冷媒循環手段は前記試料台内部に設けられたパイプよりなることを特徴とするプラズマ処理装置。
(3)前記(1)において、前記UHF帯域は100MHzから1000MHzであることを特徴とするプラズマ処理装置。
(4)前記(2)において、前記パイプ内に循環される冷媒は液化窒素が用いられることを特徴とするプラズマ処理装置。
(5)前記(1)において、前記試料台にはRFバイアスが印加されることを特徴とするプラズマ処理装置。
(6)処理室(チャンバ)と、前記処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、窒素ないしは窒素化合物を含んだ反応ガスを前記処理室内に導入するためのガス導入部と、前記試料台に設けられた冷媒循環手段と、前記試料台に設けられたヒータとから成り、前記半導体基板主面に酸化膜を形成する段階で前記ヒータにより前記半導体基板を加熱し、前記酸化膜の窒化処理する段階で、前記冷媒循環手段により前記半導体基板を100℃以下の低温に保つようにしたことを特徴とするプラズマ処理装置。
(7)プラズマ酸化処理室と、前記第1のプラズマ酸化処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、前記試料台に設けられたヒータとから成る第1処理装置と、
プラズマ窒化処理室と、前記第1のプラズマ酸化処理室内に設けられた前記半導体基板を設置するための試料台と、前記試料台に対向して配置され、UHF帯域の高周波を供給するためのアンテナと、前記試料台に設けられた冷媒循環手段とから成る第2処理装置と、
ハンドラが設置された搬送室と、
から成ることを特徴とするプラズマ処理装置。
【0035】
【発明の効果】
本発明によれば、大口径Siウェハ上に形成したゲート絶縁膜用の極薄SiO2膜に対し、膜中のN原子含有率が25%以上で、含有量の面内分布も±5%未満、さらにSi/SiO2界面へのN原子の析出も無視できるレベルと、N原子含有率ならびにその面内均一性が高く、かつ、急峻なN原子濃度分布形成が可能なプラズマ窒化方法ならびに窒化装置を提供することが可能になる。
【図面の簡単な説明】
【図1】本発明のプラズマ窒化方法を実施するための窒化処理装置の概念図である。
【図2】本発明の実施の形態1に係わるN原子%の深さ方向分布を示す特性図である。
【図3】図2の実験結果に基づき、基板温度依存性を計算から求めた特性図である。
【図4】本発明の実施の形態1に係わるSiO2膜表面近傍での反応模式図である。
【図5】本発明の実施の形態1に係わるN原子%の深さ方向分布を示す特性図である。
【図6】本発明の実施の形態1に係わるSiO2膜のゲートリーク電流を示す特性図である。
【図7】本発明の実施の形態2に係わるSiO2膜表面近傍での反応模式図である。
【図8】本発明の実施の形態3に係わるプラズマ処理装置の概念図である。
【図9】本発明の実施の形態4に係わるプラズマ処理装置の概念図である。
【図10】本発明の実施の形態1に係わる半導体装置の製造過程を示す断面図である。
【図11】本発明の実施の形態1に係わる半導体装置の製造過程を示す断面図である。
【図12】本発明の実施の形態1に係わる半導体装置の製造過程を示す断面図である。
【符号の説明】
1…チャンバ、2…チャンバの排気、3…アンテナ、4…永久磁石、5…周波数450MHzのUHF帯高周波、6…石英板、7…シャワープレート、8、9…反応ガス導入経路、10…反応ガス、11…反応ガス、12…反応ガスのプラズマ、13…試料台、14…静電チャック、15…冷媒、16…Siウェハ、17…コンデンサ、18…周波数13.56MHzのHF帯高周波、
100…Si原子、101…O原子、102…N原子、103…He原子、104…Si原子層、105…SiO2膜、106…N2ラジカル、107…Heイオン、108…NO基、109…Nラジカル、110…Nイオン、
200…H原子、201…NHラジカル、202…OH基、203…NH2ラジカル、204…H2O分子、
300…Siウェハ、301…窒化アルミニウム製の静電チャック、302…ヒータ、303…ヒータ302に印加された直流電圧、
400…ウェハ投入部、401…ウェハ搬出部、402…ウェハ搬送部、403…ハンドラ、404…プラズマ酸化用チャンバ、405…プラズマ窒化用チャンバ
500…Si基板、501…活性領域、502…素子分離領域、503…ゲート酸化膜、504…ゲート電極、505s…ソース領域、505d…ドレイン領域。
Claims (12)
- 窒素ないし窒素化合物を含んだ反応ガスをプラズマ化させ、半導体基板表面上の絶縁膜を窒化させる工程を含む半導体装置の製造方法であって、前記工程は、前記絶縁膜の深さ方向に、前記絶縁膜表面側が前記基板表面に比べて高温となるような温度勾配を形成し、該絶縁膜を窒化させることを特徴とする半導体装置の製造方法。
- 請求項1において、前記絶縁膜中の温度勾配は、絶縁膜中に含有された窒素原子の拡散長が窒化処理中に絶縁膜厚を超えない程度の温度に保持された基板へのバイアス電圧印加により、プラズマ中のイオン成分が照射されてなされる前記絶縁膜表面近傍の加熱によって形成されることを特徴とする半導体装置の製造方法。
- 請求項1から2のいずれかに一つにおいて、前記窒化を行う際に、外部から基板に対して印加されるバイアス電圧値を、該バイアス電圧によって加速されるイオン成分で絶縁膜の再スパッタが生じない程度の領域に制御することを特徴とする半導体装置の製造方法。
- 請求項1において、前記プラズマは、チャンバ内で基板に対抗したアンテナに供給された高周波と、アンテナないしはチャンバに設置された磁石による磁場によって生成されたことを特徴とする半導体装置の製造方法。
- 請求項4において、前記高周波の周波数が、100MHzから1000MHzのUHF帯域にあることを特徴とする半導体装置の製造方法。
- 請求項1において、前記窒素ないし窒素化合物ガスは、窒素、アンモニアならびにそれらの混合物、ないし、それらをヘリウム、ネオン、アルゴン、クリプトン、キセノン等の不活性ガス、ならびにそれらの混合物で希釈したガスであることを特徴とする半導体装置の製造方法。
- 以下の工程から成ることを特徴とする半導体装置の製造方法。
(1)半導体基板主面に素子分離領域を選択的に形成する工程、
(2)前記素子分離領域により区画された活性領域表面に酸化膜を形成する工程、
(3)窒素ないし窒素化合物を含んだ反応ガスをプラズマ化させた雰囲気内で、前記酸化膜の深さ方向に、前記酸化膜表面側が前記基板表面に比べて高温となるような温度勾配を形成し、該酸化膜を窒化させる工程、しかる後、
(4)前記酸化膜にゲート電極を形成する工程、
(5)前記ゲート電極が形成されていない活性領域表面に不純物を導入し、ソース・ドレイン領域を形成する工程。 - 請求項7において、前記酸化膜中の温度勾配は、酸化膜中に含有された窒素原子の拡散長が窒化処理中に酸化膜厚を超えない程度の温度に保持された基板へのバイアス電圧印加により、プラズマ中のイオン成分が照射されてなされる前記酸化膜表面近傍の加熱によって形成されることを特徴とする半導体装置の製造方法。
- 請求項7から8のいずれかに一つにおいて、前記窒化を行う際に、外部から基板に対して印加されるバイアス電圧値を、該バイアス電圧によって加速されるイオン成分で酸化膜の再スパッタが生じない程度の領域に制御することを特徴とする半導体装置の製造方法。
- 請求項7において、前記プラズマは、チャンバ内で基板に対抗したアンテナに供給された高周波と、アンテナないしはチャンバに設置された磁石による磁場によって生成されたことを特徴とする半導体装置の製造方法。
- 請求項10において、前記高周波の周波数が、100MHzから1000MHzのUHF帯域にあることを特徴とする半導体装置の製造方法。
- 請求項7において、前記窒素ないし窒素化合物ガスは、窒素、アンモニアならびにそれらの混合物、ないし、それらをヘリウム、ネオン、アルゴン、クリプトン、キセノン等の不活性ガス、ならびにそれらの混合物で希釈したガスであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247966A JP2004087865A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247966A JP2004087865A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004087865A true JP2004087865A (ja) | 2004-03-18 |
Family
ID=32055457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247966A Pending JP2004087865A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004087865A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006070685A1 (ja) * | 2004-12-28 | 2006-07-06 | Tokyo Electron Limited | トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体 |
JP2006245528A (ja) * | 2005-02-01 | 2006-09-14 | Tohoku Univ | 誘電体膜及びその形成方法 |
JPWO2006046634A1 (ja) * | 2004-10-28 | 2008-05-22 | 東京エレクトロン株式会社 | ゲート絶縁膜の形成方法,半導体装置及びコンピュータ記録媒体 |
JP2009506537A (ja) * | 2005-08-23 | 2009-02-12 | アプライド マテリアルズ インコーポレイテッド | ゲート誘電体層の高k窒化物形成における窒素プロファイルエンジニアリング |
WO2011040455A1 (ja) * | 2009-09-30 | 2011-04-07 | 東京エレクトロン株式会社 | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
US8835275B2 (en) | 2011-12-28 | 2014-09-16 | Samsung Electronics Co., Ltd. | Semiconductor devices having nitrided gate insulating layer and methods of fabricating the same |
JPWO2014196107A1 (ja) * | 2013-06-04 | 2017-02-23 | 株式会社Joled | 薄膜トランジスタ素子とその製造方法及び表示装置 |
-
2002
- 2002-08-28 JP JP2002247966A patent/JP2004087865A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006046634A1 (ja) * | 2004-10-28 | 2008-05-22 | 東京エレクトロン株式会社 | ゲート絶縁膜の形成方法,半導体装置及びコンピュータ記録媒体 |
WO2006070685A1 (ja) * | 2004-12-28 | 2006-07-06 | Tokyo Electron Limited | トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体 |
JP2006186245A (ja) * | 2004-12-28 | 2006-07-13 | Tokyo Electron Ltd | トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体 |
JP2006245528A (ja) * | 2005-02-01 | 2006-09-14 | Tohoku Univ | 誘電体膜及びその形成方法 |
JP2009506537A (ja) * | 2005-08-23 | 2009-02-12 | アプライド マテリアルズ インコーポレイテッド | ゲート誘電体層の高k窒化物形成における窒素プロファイルエンジニアリング |
WO2011040455A1 (ja) * | 2009-09-30 | 2011-04-07 | 東京エレクトロン株式会社 | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
JP2011077321A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
US8835275B2 (en) | 2011-12-28 | 2014-09-16 | Samsung Electronics Co., Ltd. | Semiconductor devices having nitrided gate insulating layer and methods of fabricating the same |
JPWO2014196107A1 (ja) * | 2013-06-04 | 2017-02-23 | 株式会社Joled | 薄膜トランジスタ素子とその製造方法及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9054048B2 (en) | NH3 containing plasma nitridation of a layer on a substrate | |
US8021987B2 (en) | Method of modifying insulating film | |
US7662236B2 (en) | Method for forming insulation film | |
US8481433B2 (en) | Methods and apparatus for forming nitrogen-containing layers | |
JP4369362B2 (ja) | 基板処理方法 | |
US7163877B2 (en) | Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing | |
TWI402912B (zh) | Manufacturing method of insulating film and manufacturing method of semiconductor device | |
US20100267248A1 (en) | Post Treatment Methods for Oxide Layers on Semiconductor Devices | |
JP2005150637A (ja) | 処理方法及び装置 | |
US20110189860A1 (en) | Methods for nitridation and oxidation | |
US20060269694A1 (en) | Plasma processing method | |
TW200807556A (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
TW200836262A (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
US20050255711A1 (en) | Method for forming underlying insulation film | |
KR20080073336A (ko) | 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 | |
WO2003056622A1 (fr) | Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs | |
US9343291B2 (en) | Method for forming an interfacial layer on a semiconductor using hydrogen plasma | |
TW201403712A (zh) | 電漿氮化處理方法,半導體裝置的製造方法及電漿處理裝置 | |
US7517818B2 (en) | Method for forming a nitrided germanium-containing layer using plasma processing | |
JP2004087865A (ja) | 半導体装置の製造方法 | |
US20070099435A1 (en) | Method and system for forming a nitrided germanium-containing layer using plasma processing | |
US20090233430A1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and semiconductor device manufacturing system | |
JP2005252031A (ja) | プラズマ窒化方法 | |
TW200301311A (en) | Method for processing substrates | |
JP2009224772A (ja) | 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム |