JP2009224772A - 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム - Google Patents
半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム Download PDFInfo
- Publication number
- JP2009224772A JP2009224772A JP2009033493A JP2009033493A JP2009224772A JP 2009224772 A JP2009224772 A JP 2009224772A JP 2009033493 A JP2009033493 A JP 2009033493A JP 2009033493 A JP2009033493 A JP 2009033493A JP 2009224772 A JP2009224772 A JP 2009224772A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- substrate
- nitrogen
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【目的】本発明は、窒素成分の抜けが少なく、ゲートリーク電流の増大を抑制することができるHigh−kゲート絶縁膜を成膜する、High-kゲート絶縁膜の成膜方法を提供する。
【解決手段】 第一の処理部にて、シリコン基板上にHigh-kゲート絶縁膜を形成する工程と、シリコン基板を第二の処理部に搬入する工程と、前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、 前記窒化された基板を前記第二の処理部でアニール処理する工程とを有する半導体デバイスの製造方法。
【選択図】 図2
【解決手段】 第一の処理部にて、シリコン基板上にHigh-kゲート絶縁膜を形成する工程と、シリコン基板を第二の処理部に搬入する工程と、前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、 前記窒化された基板を前記第二の処理部でアニール処理する工程とを有する半導体デバイスの製造方法。
【選択図】 図2
Description
本発明は、被処理基板上に形成された高誘電率ゲート絶縁膜(以下、High−kゲート絶縁膜という)の成膜方法を含む半導体デバイスの製造方法、及び基板処理装置及び基板処理システムに係り、特にHigh−kゲート絶縁膜の窒化技術を改善したものに関する。
近年、半導体デバイスの高集積化及び高速化に伴い、MOSFETの微細化がすすんでいる。この微細化によりゲート絶縁膜の薄膜化がすすむと、これまでゲート酸化膜として使われてきた酸化シリコン膜(SiO2膜)では、トンネル電流等によるゲートリーク電流が増大する。特に、薄膜化が要求されるゲート絶縁膜にあっては、キャパシタ絶縁膜と違って、リーク電流が増大すると、絶縁膜として機能しなくなるため、リーク電流を抑制する必要がある。そこで、ゲートリーク電流を抑制する手段として、HfO2(ハフニア)やHfSiOx(ハフニウムシリケート)といったHigh−k材料からなるHigh−kゲート絶縁膜を用いて、薄い酸化膜換算膜厚を保つと同時に、物理膜厚を厚くするといった手法が考えられている。
しかし、HfO2やHfSiOxといったHigh−k膜は700℃程度の熱処理によって結晶化する特徴がある。成膜後のHigh−k膜をそのままゲート絶縁膜として用いることができるが、後に行うアニール工程で、ゲート絶縁膜には1000℃以上の熱が加わるため、HfO2膜やHfSiOx膜の結晶構造がアモルファスから多結晶に変化する可能性がある。多結晶構造には、必ず結晶粒界が存在するため、ゲート電極に電圧を印加した場合、結晶粒界の欠陥を伝わりリーク電流が増大する。
そこで、結晶化を防止するため、High−kゲート絶縁膜に窒素を含有させる方法が提案されている。High−kゲート膜を窒化することにより、窒素とHigh−kゲート絶縁膜との結合度が高められ、High−k膜の結晶化を抑制できるからである。従来、窒素の導入には、窒素を含むガス、例えばアンモニア(NH3)による熱窒化処理方法が一般的であったが、近年、窒素ガスを用いたプラズマ窒化処理方法が有望視されている(例えば、特許文献1参照)。
このプラズマ窒化処理方法は、プラズマにより単体の窒素(N2)ガスを活性化して窒素活性種を生成し、そしてこの窒素活性種をシリコン基板上に形成されたHigh−kゲート絶縁膜中に導入するものである。熱窒化の場合、プラズマ窒化と異なり、1000℃近くの高温で実施する必要がある。高温で処理されたHigh−k膜は、結晶化現象が起きる。前述の結晶化現象によって、リーク電流が増加する。
一方、プラズマによる窒化処理は、熱による窒化処理よりも低温である。よって、プラズマにより窒化処理されたHigh-kゲート絶縁膜は、熱により窒化されたものより結晶化が少ない。
従って、プラズマにより窒化されたHigh-kゲート絶縁膜は、熱により窒化されたHigh-kゲート絶縁膜と比べ、リーク電流を抑制することができる。
特開2005−57163号公報
従って、プラズマにより窒化されたHigh-kゲート絶縁膜は、熱により窒化されたHigh-kゲート絶縁膜と比べ、リーク電流を抑制することができる。
しかし、上記のプラズマ窒化処理方法は、次の問題点がある。
ゲート絶縁膜の場合、キャパシタと比べ、窒素の抜けの量を少なくする必要がある。
キャパシタ等では、窒素抜け量に対して厳密に管理する必要はが無いが、ゲート絶縁膜の場合、リーク電流の抑制や誘電率を高めることに対して高度な要求があるためである。
ゲート絶縁膜の場合、キャパシタと比べ、窒素の抜けの量を少なくする必要がある。
キャパシタ等では、窒素抜け量に対して厳密に管理する必要はが無いが、ゲート絶縁膜の場合、リーク電流の抑制や誘電率を高めることに対して高度な要求があるためである。
しかしながら、単に窒素ガスのみで処理を行うプラズマ窒化処理では、High−kゲート絶縁膜中に窒素を導入したとしても、その窒素がHigh−kゲート絶縁膜から抜ける量が多い。そのため、窒素ガスのみで処理を行うプラズマ窒化処理では、High−kゲート絶縁膜の結晶化を抑制するほどの窒素量を得ることが難しい。
また、導入された窒素は、プラズマ窒化処理の後に行うシリコン基板を加熱する窒化後アニール処理(Post Nitridation Anneal)によって、High−kゲート絶縁膜中から多量に抜けてしまう。この現象からも、窒素ガスのみでHigh-kゲート絶縁膜のプラズマ窒化処理を行った場合は、結晶化を抑制できるほどの十分な窒素量を得ることは難しい。これらのことから、High−kゲート絶縁膜からゲート電極へ逃げるゲートリーク電流の増加を抑制することが困難であった。
また、導入された窒素は、プラズマ窒化処理の後に行うシリコン基板を加熱する窒化後アニール処理(Post Nitridation Anneal)によって、High−kゲート絶縁膜中から多量に抜けてしまう。この現象からも、窒素ガスのみでHigh-kゲート絶縁膜のプラズマ窒化処理を行った場合は、結晶化を抑制できるほどの十分な窒素量を得ることは難しい。これらのことから、High−kゲート絶縁膜からゲート電極へ逃げるゲートリーク電流の増加を抑制することが困難であった。
本発明の課題は、上述した従来技術の問題点を解消して、窒素成分の抜けが少なくゲートリーク電流の増大を抑制できるHigh−kゲート絶縁膜を成膜することが可能な半導体デバイスの製造方法、半導体デバイスの製造装置及び半導体デバイスの製造システムを提供することにある。
本発明の一態様によれば、第一の処理部にて、シリコン基板上にHigh-kゲート絶縁膜を形成する工程と、シリコン基板を第二の処理部に搬入する工程と、
前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、前記窒化された基板を前記第二の処理部でアニール処理する工程と
を有する半導体デバイスの製造方法を提供する。
前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、前記窒化された基板を前記第二の処理部でアニール処理する工程と
を有する半導体デバイスの製造方法を提供する。
また、第二の態様として、シリコン基板上にHigh-kゲート絶縁膜を形成するHigh-kゲート絶縁膜形成する第一の処理部と、前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化し、窒化処理後、アニール処理を行う第二の処理部と、前記High-kゲート絶縁膜上に電極を形成する第三の処理部と、前記電極を囲むように絶縁層を形成する第四の処理部と、各処理部の間で基板を搬送する基板搬送部とを有する半導体デバイス製造システムを提供する。
また、第三の態様として、シリコン基板上に形成されたHigh-kゲート絶縁膜を窒化する装置であって、窒素含有ガス及び希ガス含有ガスを基板処理室に導入する反応ガス導入部と、前記反応ガスをプラズマ状態にするプラズマ生成部と、前記基板処理室の内に設けられ、基板を載置する基板載置部と、基板を加熱する基板加熱部と、High-kゲート絶縁膜を有する基板が前記処理室へ搬入された後、窒素含有ガス及び希ガス含有ガスを導入し、導入されたガスをプラズマ状態とし基板を窒化処理し、その後希ガスの導入を停止するよう制御する制御部とを有する半導体デバイス製造装置を提供する。
本発明は、窒素成分の抜けが少なく、ゲートリーク電流の増大を抑制することができるHigh−kゲート絶縁膜を成膜することができるという効果を有する。
High-kゲート絶縁膜を採用した半導体装置(デバイス)の製造方法の一例を説明する。
本発明は、High−kゲート絶縁膜を窒化する時、窒素と希ガスとの混合ガスによっ
てプラズマ窒化処理を行う。この処理を行うことで、単に窒素ガスのみを用いてプラズマ窒化処理を行った場合と比べ、窒素とHigh−kゲート絶縁膜との結合度を強化し、窒素成分の抜けを少なくすることが可能となる。その結果、高温処理をしても結晶化が抑制され、ゲートリーク電流を抑制することができる。
本発明は、High−kゲート絶縁膜を窒化する時、窒素と希ガスとの混合ガスによっ
てプラズマ窒化処理を行う。この処理を行うことで、単に窒素ガスのみを用いてプラズマ窒化処理を行った場合と比べ、窒素とHigh−kゲート絶縁膜との結合度を強化し、窒素成分の抜けを少なくすることが可能となる。その結果、高温処理をしても結晶化が抑制され、ゲートリーク電流を抑制することができる。
以下に本発明の実施の形態を図2を用いて説明する。
対象となる半導体デバイスは、図2に示すように、シリコン基板(シリコンウエハ)200にソース101、ドレイン102が形成され、ソース・ドレインの間にHigh−kゲート絶縁膜30を介してポリシリコン電極32が形成されたMOSFETである。
本実施形態では、High-kゲート絶縁膜30の形成、High-kゲート絶縁膜の窒化処理、窒化されたHigh-kゲート絶縁膜のアニール処理、アニール処理後のポリシリコン電極形成処理を、例えば図7に示すような半導体デバイス製造システムとしてのクラスタ装置を用いて行なう。図7に示すクラスタ装置は、キャリアステーション(ロードポート)11a、11b、11cと、大気雰囲気用移載器12と、基板位置補正ユニット13と、ロードロック室14と、真空雰囲気用移載器21(基板搬送部)が設けられた搬送室15と、第一の処理部16と、第二の処理部17と、第三の処理部18と、第四の処理部19から構成されている。各処理部は、コントローラ22により制御されている。各処理室については後述する。
対象となる半導体デバイスは、図2に示すように、シリコン基板(シリコンウエハ)200にソース101、ドレイン102が形成され、ソース・ドレインの間にHigh−kゲート絶縁膜30を介してポリシリコン電極32が形成されたMOSFETである。
本実施形態では、High-kゲート絶縁膜30の形成、High-kゲート絶縁膜の窒化処理、窒化されたHigh-kゲート絶縁膜のアニール処理、アニール処理後のポリシリコン電極形成処理を、例えば図7に示すような半導体デバイス製造システムとしてのクラスタ装置を用いて行なう。図7に示すクラスタ装置は、キャリアステーション(ロードポート)11a、11b、11cと、大気雰囲気用移載器12と、基板位置補正ユニット13と、ロードロック室14と、真空雰囲気用移載器21(基板搬送部)が設けられた搬送室15と、第一の処理部16と、第二の処理部17と、第三の処理部18と、第四の処理部19から構成されている。各処理部は、コントローラ22により制御されている。各処理室については後述する。
以下このクラスタ装置を用いた処理フローを具体的に説明する。尚、以下の説明において、クラスタ装置を構成する各部の動作は、制御部としてのコントローラ22により制御される。
ウエハ200は、そのウエハ表面にHigh−kゲート絶縁膜30を形成するために、基板搬送部21を介して第一の処理部としてのHigh−k成膜装置16に搬入される。このHigh−k成膜装置16では、例えばPLCVD(Poly−atomic Layer CVD)法を用いて、リモートプラズマ酸素やオゾン(O3)、及びHfやSiを含んだ有機金属材料をウエハ200の表面に導入して、HfO2やHfSiOxといった金属酸化膜であるHigh−kゲート絶縁膜30を成膜する(ステップ301)。
ウエハ200は、そのウエハ表面にHigh−kゲート絶縁膜30を形成するために、基板搬送部21を介して第一の処理部としてのHigh−k成膜装置16に搬入される。このHigh−k成膜装置16では、例えばPLCVD(Poly−atomic Layer CVD)法を用いて、リモートプラズマ酸素やオゾン(O3)、及びHfやSiを含んだ有機金属材料をウエハ200の表面に導入して、HfO2やHfSiOxといった金属酸化膜であるHigh−kゲート絶縁膜30を成膜する(ステップ301)。
High-kゲート絶縁膜形成後、ウエハ200は、基板搬送部21を介して、後に詳細に説明する第二の処理部としてのMMT装置17に搬入される。MMT装置17にてHigh-kゲート絶縁膜は窒化される(ステップ302)。
窒化処理後、ウエハ200は、基板搬送部21を介して、第三の処理部であるRTP装置18に搬入される。RTP装置18にて、窒化されたHigh-kゲート絶縁膜にはアニール処理が施される。このアニール処理によって、High-kゲート絶縁膜と窒素の結合度を高くすることができ、その結果、よりリーク電流を防止することができる。(ステップ303)
アニール処理後、ウエハ200は、基板搬送部21を介して第四の処理部としての電極形成装置19に搬送される。窒化されアニールされたHigh-kゲート絶縁膜上に、ゲート電極(ポリシリコン電極)32がを形成される。
ゲート電極32を形成後、ウエハ200をクラスタ装置から絶縁層形成装置へ搬送する。絶縁層形成装置では、ゲート電極32を覆うように、例えばシリコン窒化膜(Si3N4膜)等からなる絶縁層34を形成する。絶縁層34を構成するSi3N4膜は、例えばSiH2Cl2ガスとNH3ガスとを用いて、CVD法により形成する。
絶縁層34を形成した後、ウエハをイオン注入装置に搬入し、シリコンウエハ200の主面にn型不純物を添加した不純物領域であるソース101およびドレイン102をイオン注入法等により形成する。ソース101およびドレイン102の間には、チャネル領域103が形成される。
以上の流れにより、半導体デバイスのゲート部分の製造がなされる。
以上の流れにより、半導体デバイスのゲート部分の製造がなされる。
尚、上記の各装置間を含むシステムにおいて一つまたは複数の搬送装置により基板を搬送することは、言うまでも無い。
続いて、本発明のHigh-kゲート絶縁膜を窒化処理する窒化装置の一態様である基板処理装置としてのMMT装置について説明する。
本発明の一態様のプラズマ処理炉は、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を用いてウエハ等の基板をプラズマ処理する基板処理炉(以下、MMT装置と称する)である。このMMT装置は、気密性を確保した処理室に基板を設置し、シャワーヘッドを介して反応ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を導入して電界を形成するとともに磁界を形成し、マグネトロン放電を起こす。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより長寿命となって電離生成率を高めるので高密度プラズマを生成できる。このように反応ガスを励起分解させて基板表面を酸化または窒化等の拡散処理、または基板表面に薄膜を形成する、または基板表面をエッチングする等、基板へ各種のプラズマ処理を施すことができる。
図1は、本発明の第一実施形態に係る基板処理装置となる上述したようなMMT装置の概略構成図を示している。
MMT装置は、処理容器203を有し、この処理容器203は、第1の容器であるドーム型の上側容器210と第2の容器である碗型の下側容器211により形成され、上側容器210は下側容器211の上に被せられている。上側容器210は酸化アルミニウム又は石英等の非金属材料で形成されており、下側容器211はアルミニウムで形成されている。また後述するヒータ一体型の基板保持具(基板保持手段)であるサセプタ217を窒化アルミニウムや、セラミックス又は石英等の非金属材料で構成することによって、処理の際に膜中に取り込まれる金属汚染を低減している。
MMT装置は、処理容器203を有し、この処理容器203は、第1の容器であるドーム型の上側容器210と第2の容器である碗型の下側容器211により形成され、上側容器210は下側容器211の上に被せられている。上側容器210は酸化アルミニウム又は石英等の非金属材料で形成されており、下側容器211はアルミニウムで形成されている。また後述するヒータ一体型の基板保持具(基板保持手段)であるサセプタ217を窒化アルミニウムや、セラミックス又は石英等の非金属材料で構成することによって、処理の際に膜中に取り込まれる金属汚染を低減している。
シャワーヘッド236は、処理室201の上部に設けられ、キャップ状の蓋体233と、ガス導入口234と、バッファ室237と、開口238と、遮蔽プレート240と、ガス吹出口239とを備えている。バッファ室237は、ガス導入口234より導入されたガスを分散するための分散空間として設けられる。
ガス導入口234には、ガスを導入するガス導入管232が接続されており、ガス導入管232は、開閉弁であるバルブ243a、流量制御器(流量制御手段)であるマスフローコントローラ241を介して図中省略の反応ガス230のガスボンベに繋がっている。シャワーヘッド236(反応ガス導入部)から反応ガス230が処理室201に導入され、また、サセプタ217の周囲から処理室201の底方向へ基板処理後のガスが流れるように下側容器211の側壁にガスを排気するガス排気口235が設けられている。ガス排気口235にはガスを排気するガス排気管231が接続されており、ガス排気管231は、圧力調整器であるAPC242、開閉弁であるバルブ243bを介して排気装置である真空ポンプ246に接続されている。
導入される反応ガス230を励起させ、プラズマ状態に生成する放電機構(放電部)として、筒状、例えば円筒状に形成された第1の電極である筒状電極215が設けられる(プラズマ生成部)。筒状電極215は処理容器203(上側容器210)の外周に設置されて処理室201内のプラズマ生成領域224を囲んでいる。筒状電極215にはインピーダンスの整合を行う整合器272を介して高周波電力を印加する高周波電源273が接
続されている。
続されている。
また、筒状、例えば円筒状に形成された磁界形成機構(磁界形成部)である筒状磁石216は筒状の永久磁石となっている。筒状磁石216は、筒状電極215の外表面の上下端近傍に配置される。上下の筒状磁石216、216は、処理室201の半径方向に沿った両端(内周端と外周端)に磁極を持ち、上下の筒状磁石216、216の磁極の向きが逆向きに設定されている。従って、内周部の磁極同士が異極となっており、これにより、筒状電極215の内周面に沿って円筒軸方向に磁力線を形成するようになっている。
処理室201の底側中央には、基板であるウエハ200を保持するための基板保持具(基板載置部)としてサセプタ217が配置されている。サセプタ217は、例えば窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成され、内部に加熱機構(基板加熱部)としてのヒータ217bが一体的に埋め込まれており、ウエハ200を加熱できるようになっている。ヒータ217bは電力が印加されてウエハ200を500℃程度にまで加熱できるようになっている。尚、ウエハを加熱する加熱部は、ここではサセプタに埋め込まれる構造としたが、それに限るものではない。即ち、処理室外部にヒータを設け、それによりウエハを加熱しても良い。また処理室内であっても、サセプタ以外の場所にヒータを設けても良い。
また、本装置をRTP装置としても用いる場合は、ウエハ温度を1050℃まで高めることができるよう、ヒータ217bを設定する。
更に、前述のヒータ217bが500℃程度までの加熱に設定される場合は、別にRTP用ヒータを設け、サセプタに設けたヒータ217bとRTP用ヒータでウエハの加熱を行っても良い。
この場合、窒化処理時は、ヒータがウエハを500℃程度まで加熱し、後のアニール処理時には、ヒータ217bとRTP用ヒータで、ウエハを1050℃程度まで加熱する。
また、本装置をRTP装置としても用いる場合は、ウエハ温度を1050℃まで高めることができるよう、ヒータ217bを設定する。
更に、前述のヒータ217bが500℃程度までの加熱に設定される場合は、別にRTP用ヒータを設け、サセプタに設けたヒータ217bとRTP用ヒータでウエハの加熱を行っても良い。
この場合、窒化処理時は、ヒータがウエハを500℃程度まで加熱し、後のアニール処理時には、ヒータ217bとRTP用ヒータで、ウエハを1050℃程度まで加熱する。
また、サセプタ217の内部には、さらにインピーダンスを変化させるための電極である第2の電極も装備されており、この第2の電極がインピーダンス可変機構274を介して接地されている。インピーダンス可変機構274は、コイルや可変コンデンサから構成され、コイルのパターン数や可変コンデンサの容量値を制御することによって、上記電極及びサセプタ217を介してウエハ200の電位を制御できるようになっている。
ウエハ200をマグネトロン型プラズマ源でのマグネトロン放電により処理するための処理炉202は、少なくとも処理室201、処理容器203、サセプタ217、筒状電極215、筒状磁石216、シャワーヘッド236、及び排気口235から構成されており、処理室201でウエハ200をプラズマ処理することが可能となっている。
筒状電極215及び筒状磁石216の周囲には、この筒状電極215及び筒状磁石216で形成される電界や磁界を外部環境や他処理炉等の装置に悪影響を及ぼさないように、電界や磁界を有効に遮蔽する遮蔽板223が設けられている。
サセプタ217は下側容器211と絶縁され、サセプタ217を昇降させるサセプタ昇降機構(昇降手段)268が設けられている。またサセプタ217には貫通孔217aが設けられ、下側容器211底面にはウエハ200を突上げるためのウエハ突上げピン266が少なくとも3箇所に設けられている。そして、サセプタ昇降機構268によりサセプタ217が下降させられた時にはウエハ突上げピン266がサセプタ217と非接触な状態で貫通孔217aを突き抜けるような位置関係となるよう、貫通孔217a及びウエハ突上げピン266が配置される。
また、下側容器211の側壁には仕切弁となるゲートバルブ244が設けられ、開いて
いる時には基板搬送部(搬送手段)21により処理室201に対してウエハ200を搬入、または搬出することができ、閉まっている時には処理室201を気密に閉じることができる。
いる時には基板搬送部(搬送手段)21により処理室201に対してウエハ200を搬入、または搬出することができ、閉まっている時には処理室201を気密に閉じることができる。
また、制御部(制御手段)としてのコントローラ121は信号線Aを通じてAPC242、バルブ243b、真空ポンプ246を、信号線Bを通じてサセプタ昇降機構268を、信号線Cを通じてゲートバルブ244を、信号線Dを通じて整合器272、高周波電源273を、信号線Eを通じてマスフローコントローラ241、バルブ243aを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータやインピーダンス可変機構274をそれぞれ制御するよう構成されている。
続いて、上記MMT装置17を用いたHigh-kゲート絶縁膜の窒化処理について、説明する。尚、以下の説明において、MMT装置を構成する各部の動作はコントローラ121により制御される。
High−kゲート絶縁膜30の形成が終わったウエハ200は、High−k成膜装置16から基板搬送部21を介して図1に示すMMT装置へ搬送される。
ウエハ200は処理炉202を構成する処理室201の外部からウエハを搬送する基板搬送部21によって処理室201に搬入され、サセプタ217上に搬送される。ここで、サセプタ217上に搬送されるウエハ200は、シリコン基板上にHfO2もしくはHfSiOxといったHigh−kゲート絶縁膜が形成された構造を持つウエハである。なお、HfSiOx膜はシリコンウエハ表面とHfO2膜との間の界面に形成される膜層であることもある。
High−kゲート絶縁膜30の形成が終わったウエハ200は、High−k成膜装置16から基板搬送部21を介して図1に示すMMT装置へ搬送される。
ウエハ200は処理炉202を構成する処理室201の外部からウエハを搬送する基板搬送部21によって処理室201に搬入され、サセプタ217上に搬送される。ここで、サセプタ217上に搬送されるウエハ200は、シリコン基板上にHfO2もしくはHfSiOxといったHigh−kゲート絶縁膜が形成された構造を持つウエハである。なお、HfSiOx膜はシリコンウエハ表面とHfO2膜との間の界面に形成される膜層であることもある。
この搬送動作の詳細は次の通りである。サセプタ217が基板搬送位置まで下降し、ウエハ突上げピン266の先端がサセプタ217の貫通孔217aを通過する。このときサセプタ217表面よりも所定の高さ分だけ突き上げピン266が突き出された状態となる。次に、下側容器211に設けられたゲートバルブ244が開かれ、基板搬送部21によってウエハ200をウエハ突上げピン266の先端に載置する。基板搬送部21が処理室201外へ退避すると、ゲートバルブ244が閉じられる。サセプタ217がサセプタ昇降機構268により上昇すると、サセプタ217上面にウエハ200を載置することができ、更にウエハ200を処理する位置まで上昇する。
サセプタ217に埋め込まれたヒータ217bは予め加熱されており、搬入されたウエハ200を200〜500℃の範囲の内、所定のウエハ処理温度に加熱する。
このとき、ウエハ温度は200℃より高い温度で、かつ500℃未満とするよう、ヒータを制御する。
プラズマ窒化処理の温度を200℃以上500℃未満とするとことで、High−kゲート絶縁膜と窒素との結合度が強くなる。これにより、後述する窒化後アニール(PNA)処理での窒素の抜けが少なく、結晶化もより確実に抑制でき、リーク電流をより確実に抑制することができる。
また、プラズマ窒化処理温度は、500℃以上としないこととする。500℃以上とした場合、界面のSi(シリコン)にまで窒素が熱拡散し、MOSFETの移動度低下が起きてしまう。また、高温化により、結晶化されてしまい、ゲートリーク電流が増加してしまう。したがって、プラズマ窒化処理温度は200℃より高く、500℃未満とすることが望ましい。
プラズマ窒化処理の温度を200℃以上500℃未満とするとことで、High−kゲート絶縁膜と窒素との結合度が強くなる。これにより、後述する窒化後アニール(PNA)処理での窒素の抜けが少なく、結晶化もより確実に抑制でき、リーク電流をより確実に抑制することができる。
また、プラズマ窒化処理温度は、500℃以上としないこととする。500℃以上とした場合、界面のSi(シリコン)にまで窒素が熱拡散し、MOSFETの移動度低下が起きてしまう。また、高温化により、結晶化されてしまい、ゲートリーク電流が増加してしまう。したがって、プラズマ窒化処理温度は200℃より高く、500℃未満とすることが望ましい。
また、より好ましくは、ウエハ温度を、300℃以上500℃未満、その中でも400℃近辺とする。300℃以上とすることで、200℃以上300℃未満の場合より、PNA処理による窒素の抜け量の抑制が顕著となるためである。
ウエハ200の温度が処理温度に達した後、ウエハ温度が安定したら、ガス導入口234から遮蔽プレート240のガス吹出口239を介して、事前に混合した窒素ガスと希ガスとの混合ガスを処理室201に配置されているウエハ200の主面(処理面)に向けて導入する。このときの混合ガス流量は所定の流量とする。ここで、希ガスとしては、例えばアルゴン(Ar)、ヘリウム(He)を挙げることができる。また、希ガスを添加する際、添加量に応じてN2の量を多くするとよい。
真空ポンプ246、及びAPC242を用いて処理室201の圧力を所定の1〜10Paの範囲の内、所定の圧力に維持する。
同時に筒状電極215に高周波電源273から整合器272を介して高周波電力を印加する。印加する電力は、300〜700Wの範囲の内、所定の出力値を投入する。このときインピーダンス可変機構274は予め所望のインピーダンス値となるように制御しておく。このバイアス制御によりウエハ200に入射するプラズマのエネルギーを調整することができる。
筒状磁石216、216の磁界の影響を受けてマグネトロン放電が発生し、ウエハ200の上方空間に電荷をトラップしてプラズマ生成領域224に、窒素ガスと希ガスによる混合ガスの高密度プラズマが生成される。そして、この高密度プラズマによって窒素活性種を生成する。生成した窒素活性種により、ウエハ200上のHigh−kゲート絶縁膜にプラズマ窒化処理が施され、ゲート絶縁膜中に窒素を導入する(図2のステップ302に相当)。
窒素と希ガスとの流量比を1:9〜1:19とした混合ガスを用いる。このような条件により、高濃度の窒化処理を行うことができる。
プラズマによって生成した窒素活性種は、サセプタ217上のウエハ200へ突入するプラズマエネルギーを制御することができるインピーダンス可変機構274を用いることで、High−kゲート絶縁膜中に導入する窒素の深さプロファイル制御が可能である。
窒素と希ガスとの流量比を1:9〜1:19とした混合ガスを用いる。このような条件により、高濃度の窒化処理を行うことができる。
プラズマによって生成した窒素活性種は、サセプタ217上のウエハ200へ突入するプラズマエネルギーを制御することができるインピーダンス可変機構274を用いることで、High−kゲート絶縁膜中に導入する窒素の深さプロファイル制御が可能である。
プラズマ窒化処理後、希ガスの導入を停止し、この停止と略同じタイミングでマグネトロン放電を停止する。このとき、処理室201は窒素N2ガスのみの雰囲気となる。
プラズマ窒化処理が終わったウエハ200は、基板搬送部21を用いて、基板搬入と逆の手順で処理室201外へ搬送される。
処理室201外へ搬送されたプラズマ窒化処理済みのウエハ200は、RTP装置へ基板搬入される。アニール装置には例えばRTP(Rapid Thermal Process)装置を用いる。RTP装置は例えばランプを用いた急速加熱装置である。ウエハ表面側から温度プローブにて測定される温度を検出し、フィードバック制御をしながら、ウエハ裏面側に配置したランプで加熱を行う。ランプは、ゾーンごとにわけて、ウエハ面内温度が均一になるように投入出力を調整しているが、ウエハ面内の温度均一性をさらに向上させるために、回転機構によりウエハを回転している。
このRTP装置で、High−kゲート絶縁膜と窒素の結合度を高くするため、ウエハ200に窒化後アニール処理、即ちPNA(Post Nitridation Anneal)処理を施す。
このRTP装置で、High−kゲート絶縁膜と窒素の結合度を高くするため、ウエハ200に窒化後アニール処理、即ちPNA(Post Nitridation Anneal)処理を施す。
また、窒化処理後、ウエハを他の処理室に移動せずに、前述のMMT装置によりPNA処理を行っても良い。
この場合、まず窒化処理時に導入した希ガスの導入を停止する。この停止と略同じタイミングでマグネトロン放電を停止する。窒素は、窒化処理に引き続き導入される。よって、
処理室201は窒素N2ガスのみの雰囲気となる。ヒータ217bは、処理室が窒素雰囲気を維持した状態で、ウエハを加熱し続ける。
この場合、まず窒化処理時に導入した希ガスの導入を停止する。この停止と略同じタイミングでマグネトロン放電を停止する。窒素は、窒化処理に引き続き導入される。よって、
処理室201は窒素N2ガスのみの雰囲気となる。ヒータ217bは、処理室が窒素雰囲気を維持した状態で、ウエハを加熱し続ける。
さて、ゲート絶縁膜中に導入された窒素は、時間の経過と共に、ゲート絶縁膜から抜けてしまうという問題がある。しかしながら、前述のように窒化処理を行った直後、ウエハを他の処理室に移動せず、同一処理室でPNA処理を行うことで、導入された多くの窒素が、High-k膜と結合し、High-kゲート絶縁膜に残留することが可能となる。
特に、窒化処理に引き続き、同じ処理室でアニール処理を行うと、アニール処理が始まるまでの時間の経過が少ないことから、High-kゲート絶縁膜から抜ける窒素の量が少なくすることができる。
さらに、この場合、ウエハ200は処理室を移動しないので、処理済みウエハの汚染をより抑制することができる。
(図2ステップ303に相当)。
特に、窒化処理に引き続き、同じ処理室でアニール処理を行うと、アニール処理が始まるまでの時間の経過が少ないことから、High-kゲート絶縁膜から抜ける窒素の量が少なくすることができる。
さらに、この場合、ウエハ200は処理室を移動しないので、処理済みウエハの汚染をより抑制することができる。
(図2ステップ303に相当)。
アニール処理が終わったウエハ200は、基板搬送部21を用いて、基板搬入と逆の手順で処理室外へ搬送される。
続いて、窒化処理の具体例について説明する。
プラズマ窒化処理には図1に示すMMT装置を用いる。
また、例えば図3、4に示すように、次のような複数のガス混合パターンにより窒化を行う。
プラズマ窒化処理には図1に示すMMT装置を用いる。
また、例えば図3、4に示すように、次のような複数のガス混合パターンにより窒化を行う。
ここでは、MMT装置の処理室内に導入する反応ガスを、窒素(N2)のみ、窒素とAr(N2+Ar)混合ガス、窒素とHe(N2+He)混合ガスとし、各反応ガスを用いて、シリコンウエハ上に形成されているHfSiOゲート絶縁膜のプラズマ窒化処理を行った。
このときの窒化条件は、N2+He混合ガスを用いた場合のみウエハ温度を200℃、400℃と変化させ、N2のみ、N2+Ar混合ガスを用いた場合は、ともに400℃のみとした。
また、処理室内の圧力1〜10Pa、RFパワー300〜700W、N2とArの流量比を1:9〜1:19、N2とHeの流量比を1:9〜1:19とした。
また、プラズマ窒化した直後にに、ウエハを他の処理室に移動せずに、PNA処理を施した。
PNA処理条件は、処理室を窒素雰囲気とし、このときのウエハ温度は1050℃、アニール処理時間は10秒とした。
また、処理室内の圧力1〜10Pa、RFパワー300〜700W、N2とArの流量比を1:9〜1:19、N2とHeの流量比を1:9〜1:19とした。
また、プラズマ窒化した直後にに、ウエハを他の処理室に移動せずに、PNA処理を施した。
PNA処理条件は、処理室を窒素雰囲気とし、このときのウエハ温度は1050℃、アニール処理時間は10秒とした。
図3には、ウエハ温度400℃の条件で、反応ガスを変えたときのHigh−kゲート絶縁膜にプラズマ窒化処理した直後と、プラズマ窒化処理後にPNA処理を施した後とで、XPS(X−rayPhotoelectron Spectroscopy:X線光電子分光)で求めた膜中窒素濃度により、窒素原子含有量を相対比較した結果を示す。図3からわかるように、反応ガスに応じた窒素原子含有量の大小関係は、N2のみ<(N2+Ar)<(N2+He)であり、希ガスの中でも、特にHeを用いたときが良好であった。N2+He混合ガスを用いてプラズマ窒化処理した場合、PNA処理後のHigh−kゲート絶縁膜中の窒素濃度(XPS)は15%に達しており、N2ガス単独、もしくはN2にArを添加した混合ガスを用いてプラズマ窒化処理した場合と比較してもかなり高濃度であることがわかった。
図4はウエハ温度200℃の条件で、反応ガスをN2+He混合ガスとしたときのHigh−kゲート絶縁膜にプラズマ窒化処理した直後と、プラズマ窒化処理後にPNA処理
を施した後とで、XRFで求めた膜中窒素濃度により、窒素原子含有量を相対比較した結果を示す。この図4と図3とを比較すると分かるように、N2+He混合ガスの場合、窒化温度の低温化で、PNAによる窒素抜けが顕著になっていることがわかった。
を施した後とで、XRFで求めた膜中窒素濃度により、窒素原子含有量を相対比較した結果を示す。この図4と図3とを比較すると分かるように、N2+He混合ガスの場合、窒化温度の低温化で、PNAによる窒素抜けが顕著になっていることがわかった。
上述した実施の形態は、被処理基板上にHigh−kゲート絶縁膜を成膜する工程と、High−kゲート絶縁膜に対して窒素ガスと希ガスとの混合ガスによりプラズマ窒化処理を行う工程とを含む半導体デバイスの製造方法である。この本実施の形態によれば、以下に挙げる一つ又はそれ以上の効果を奏する。
(1)窒素ガスと希ガスとの混合ガスによりプラズマ窒化処理を行うので、単に窒化処理を行う場合と比べてHigh−kゲート絶縁膜からの窒素の抜けを少なくすることができ、ゲートリーク電流の増大を確実に抑制できる。
(2)プラズマで活性化された窒素活性種が、Si−OH結合中のHと置き換わってHigh−kゲート絶縁膜中に導入されるので、膜中の窒素濃度を上げることができる。
(3)窒素ガスに希ガスを混合した混合ガスのプラズマを用い、シリコンウエハに形成されたHfO2やHfSiOxからなるHigh−kゲート絶縁膜に対して、プラズマで生成した窒素活性種を用いて窒素を導入する。このとき、希ガスの高い電離電圧エネルギーが窒素分子に受け渡される効果、いわゆるペニング効果により、窒素活性種の生成効率が高まり、High−kゲート絶縁膜中に多くの窒素を導入できる。しかも、プラズマを用いて窒化処理することにより、膜中に導入された窒素とHigh−kゲート絶縁膜との結合部度が向上するため、その後のPNAによってもHigh−kゲート絶縁膜中の窒素抜け量(窒素脱離量)を少なくすることができ、窒素濃度を十分に確保することができる。
ゆえに、結晶化の抑制が十分に成され、High−kゲート絶縁膜中の結晶粒界に起因するゲートリーク電流の増加を確実に抑制することができる。
ゆえに、結晶化の抑制が十分に成され、High−kゲート絶縁膜中の結晶粒界に起因するゲートリーク電流の増加を確実に抑制することができる。
(4)希ガスがHeであると、アルゴン(Ar)など他の希ガスに比べ、窒素の抜けをより少なくすることができる。
(5)また、プラズマ窒化処理温度は300℃以上500℃未満とすると、High−kゲート絶縁膜と窒素との結合度が強くなり、窒化後アニール(PNA)処理での窒素の抜けが少なく、結晶化もより確実に抑制でき、リーク電流をより確実に抑制できる。窒化時の温度が低く300℃未満の場合、窒素抜けにより比誘電率の向上を図ることができない。また、ゲートリーク電流低減や後工程に対する耐熱性向上を図ることもできない。また、PNAでは窒素の抜けが多くなるので、300℃以上が望ましい。また、プラズマ窒化処理温度は、500℃以上としないこととする。500℃以上とした場合、界面のSi(シリコン)にまで窒素が熱拡散し、MOSFETの移動度低下が起きてしまう。また、高温化により、結晶化されてしまい、ゲートリーク電流が増加する。したがって、プラズマ窒化処理温度は300℃以上500℃未満とすることが好ましい。
(6)また、High−kゲート絶縁膜にPNAを行うと、High−kゲート絶縁膜と窒素の結合度がより高くなるため、ゲートリーク電流をより高レベルで抑制することができる。
(7)また、バイアス制御によりウエハに入射するプラズマのエネルギーを調整することができるMMT装置を用いたので、HfO2、HfSiOxといったHigh−kゲート絶縁膜をプラズマで窒化する際に、窒素のプロファイル制御と窒素量の制御を容易にして、高濃度の窒素導入とその窒素プロファイルを制御することができ、プラズマ窒化によ
り結晶化を有効に抑制できる。したがって、ゲートリーク電流をより確実に抑制することができる。
り結晶化を有効に抑制できる。したがって、ゲートリーク電流をより確実に抑制することができる。
なお上述した実施の形態では、MMT装置を用いてプラズマ窒化を実施する場合を説明したが、本発明は、それに限らずその他の装置 BR>A例えばICP(Inductively Coupled Plasma)、ECR(Electron Cyclotron Resonance)装置を用いても実施可能である。
図5は本発明の第二実施形態に係る基板処理装置であるICP方式プラズマ処理装置を示している。本実施の形態にかかる構成の詳細な説明は、前記第一実施形態と同様の機能を有する構成要件に同一の符号を付して省略する。
本実施形態に係るICP方式プラズマ処理装置10Aは、電力を導入してプラズマを生成するプラズマ生成部としての誘導コイル15Aを備えており、誘導コイル15Aは処理容器202の天井壁の外側に敷設されている。本実施の形態においても、窒素ガスと希ガスとの混合ガスをガス導入管232から、ガス吹出口234を経由して処理容器202へ導入する。また、ガス導入と前後して、プラズマ生成部である誘導コイル15Aへ高周波電力を流すと、電磁誘導により電界が生じる。この電界をエネルギーとして、導入されたガスはプラズマ化され、このプラズマにより窒素活性種が生成され、ウエハ200上のHigh−kゲート絶縁膜を窒化する。
本実施形態に係るICP方式プラズマ処理装置10Aは、電力を導入してプラズマを生成するプラズマ生成部としての誘導コイル15Aを備えており、誘導コイル15Aは処理容器202の天井壁の外側に敷設されている。本実施の形態においても、窒素ガスと希ガスとの混合ガスをガス導入管232から、ガス吹出口234を経由して処理容器202へ導入する。また、ガス導入と前後して、プラズマ生成部である誘導コイル15Aへ高周波電力を流すと、電磁誘導により電界が生じる。この電界をエネルギーとして、導入されたガスはプラズマ化され、このプラズマにより窒素活性種が生成され、ウエハ200上のHigh−kゲート絶縁膜を窒化する。
図6は本発明の第三実施形態に係る基板処理装置であるECR方式プラズマ処理装置を示している。本実施の形態にかかる構成の詳細な説明は、前記実施形態と同様の機能を有する構成要件に同一符号を付して省略する。
本実施形態に係るECR方式プラズマ処理装置10Bは、マイクロ波を導入してプラズマを生成するプラズマ生成部としてのマイクロ波導入管l7Bを備えている。本実施の形態においても、窒素ガスと希ガスとの混合ガスをガス導入管232から、ガス吹出口234を経由して処理容器202へ導入する。また、ガス導入と前後して、プラズマ生成部であるマイクロ波導入管17Bへマイクロ波18Bを導入し、その後マイクロ波18Bを処理室201へ放射させる。導入されたガスは、このマイクロ波18Bによりプラズマ化され、このプラズマにより窒素活性種が生成され、ウエハ200上のHigh−kゲート絶縁膜を窒化する。
本実施形態に係るECR方式プラズマ処理装置10Bは、マイクロ波を導入してプラズマを生成するプラズマ生成部としてのマイクロ波導入管l7Bを備えている。本実施の形態においても、窒素ガスと希ガスとの混合ガスをガス導入管232から、ガス吹出口234を経由して処理容器202へ導入する。また、ガス導入と前後して、プラズマ生成部であるマイクロ波導入管17Bへマイクロ波18Bを導入し、その後マイクロ波18Bを処理室201へ放射させる。導入されたガスは、このマイクロ波18Bによりプラズマ化され、このプラズマにより窒素活性種が生成され、ウエハ200上のHigh−kゲート絶縁膜を窒化する。
尚、前述した実施例では、RTP装置によって窒化処理されたウエハを加熱処理する方法、又は窒化処理した第二の処理室(MMT装置)で、窒化後処理後にウエハを加熱処理する方法を説明したが、それに限るものではない。
第二の処理室で加熱処理を行い、加熱されたウエハをRTP装置に搬送し、更にRTP装置にて加熱処理しても良い。
この場合、MMT装置で一度加熱しているので、窒素とHigh-k膜との結合度が高くなる上、さらにRTP装置で高温の加熱処理を行っているので、より多くの窒素がHigh-k膜と結合することが可能となり、その結果リーク電流をより抑制することが可能となる。
第二の処理室で加熱処理を行い、加熱されたウエハをRTP装置に搬送し、更にRTP装置にて加熱処理しても良い。
この場合、MMT装置で一度加熱しているので、窒素とHigh-k膜との結合度が高くなる上、さらにRTP装置で高温の加熱処理を行っているので、より多くの窒素がHigh-k膜と結合することが可能となり、その結果リーク電流をより抑制することが可能となる。
(付記)
本発明は以下の実施の態様を含む。
本発明は以下の実施の態様を含む。
(付記1)
被処理基板上に形成されたHigh−kゲート絶縁膜に対して、窒素と希ガスとの混合ガスによりプラズマ窒化処理を行う工程を含む半導体デバイスの製造方法。
これによれば、下記のいずれか一つ、またはそれ以上の効果を奏する。窒素と希ガスとの混合ガスによりプラズマ窒化処理を行うので、単に窒化処理を行う場合と比べてHigh−kゲート絶縁膜からの窒素の抜けを確実に抑制することができる。窒素の抜けを抑制
できるので、結晶化が抑制され、ゲートリーク電流を低減することができる。また、High−kゲート絶縁膜と窒素との結合度部が向上するので、耐熱性の向上を図ることができる。さらに、ゲート絶縁膜にHigh−kゲート絶縁膜を用いるので、ゲート絶縁膜の比誘電率を向上できる。
被処理基板上に形成されたHigh−kゲート絶縁膜に対して、窒素と希ガスとの混合ガスによりプラズマ窒化処理を行う工程を含む半導体デバイスの製造方法。
これによれば、下記のいずれか一つ、またはそれ以上の効果を奏する。窒素と希ガスとの混合ガスによりプラズマ窒化処理を行うので、単に窒化処理を行う場合と比べてHigh−kゲート絶縁膜からの窒素の抜けを確実に抑制することができる。窒素の抜けを抑制
できるので、結晶化が抑制され、ゲートリーク電流を低減することができる。また、High−kゲート絶縁膜と窒素との結合度部が向上するので、耐熱性の向上を図ることができる。さらに、ゲート絶縁膜にHigh−kゲート絶縁膜を用いるので、ゲート絶縁膜の比誘電率を向上できる。
(付記2)
前記希ガスがHeである付記1の半導体デバイスの製造方法。
希ガスがHeであると、Arなど他の希ガスに比べ、窒素の抜けをより確実に抑制することができる。
前記希ガスがHeである付記1の半導体デバイスの製造方法。
希ガスがHeであると、Arなど他の希ガスに比べ、窒素の抜けをより確実に抑制することができる。
(付記3)
前記プラズマ窒化処理の温度を300℃以上500℃未満とする付記1の半導体デバイスの製造方法。
プラズマ窒化処理温度は300℃以上500℃未満が好ましい。窒化処理温度が300℃以上500℃未満であれば、窒化後アニール(PNA)処理での窒素の抜けが少なく、結晶化も抑制できる。
前記プラズマ窒化処理の温度を300℃以上500℃未満とする付記1の半導体デバイスの製造方法。
プラズマ窒化処理温度は300℃以上500℃未満が好ましい。窒化処理温度が300℃以上500℃未満であれば、窒化後アニール(PNA)処理での窒素の抜けが少なく、結晶化も抑制できる。
(付記4)
前記プラズマ窒化処理後、アニール処理を行う付記1の半導体デバイスの製造方法。
プラズマ窒化処理後、アニール処理を行うと、High−kゲート絶縁膜と窒素の結合度が高くなるため、ゲートリーク電流をより高レベルで抑制することができる。
前記プラズマ窒化処理後、アニール処理を行う付記1の半導体デバイスの製造方法。
プラズマ窒化処理後、アニール処理を行うと、High−kゲート絶縁膜と窒素の結合度が高くなるため、ゲートリーク電流をより高レベルで抑制することができる。
(付記5)
半導体基板表面に形成された高誘電材料からなる金属酸化膜を、窒素とヘリウムとの混合ガスによるプラズマで窒化して、窒素を含有する金属酸化膜を形成することを特徴とした基板処理方法。
半導体基板表面に形成された高誘電材料からなる金属酸化膜を、窒素とヘリウムとの混合ガスによるプラズマで窒化して、窒素を含有する金属酸化膜を形成することを特徴とした基板処理方法。
(付記6)
付記1においてプラズマによる窒化を、圧力1〜10Pa、RFパワー300〜700W、窒素ガス、Heガスの流量比を1:9〜1:19で実施することを特徴とした基板処理方法。
付記1においてプラズマによる窒化を、圧力1〜10Pa、RFパワー300〜700W、窒素ガス、Heガスの流量比を1:9〜1:19で実施することを特徴とした基板処理方法。
(付記7)
付記1においてプラズマによる窒化を、圧力1〜10Pa、RFパワー300〜700W、窒素ガス、Arガスの流量比を1:9〜1:19で実施することを特徴とした基板処理方法。
付記1においてプラズマによる窒化を、圧力1〜10Pa、RFパワー300〜700W、窒素ガス、Arガスの流量比を1:9〜1:19で実施することを特徴とした基板処理方法。
(付記8)
シリコン基板上にHigh-kゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、前記High-kゲート絶縁膜上に電極を形成する工程と、前記電極を囲むように絶縁層を形成する工程とを有する半導体デバイスの製造方法。
シリコン基板上にHigh-kゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、前記High-kゲート絶縁膜上に電極を形成する工程と、前記電極を囲むように絶縁層を形成する工程とを有する半導体デバイスの製造方法。
(付記9)
前記希ガスがヘリウムである付記8記載の半導体デバイスの製造方法。
前記希ガスがヘリウムである付記8記載の半導体デバイスの製造方法。
(付記10)
前記High-kゲート絶縁膜を窒化処理する工程の後で、電極を形成する工程の前に、ウエハを加熱処理する工程を有する付記8乃至9記載の半導体デバイスの製造方法。
前記High-kゲート絶縁膜を窒化処理する工程の後で、電極を形成する工程の前に、ウエハを加熱処理する工程を有する付記8乃至9記載の半導体デバイスの製造方法。
(付記11)
前記High-kゲート絶縁膜の窒化処理は、基板温度を200℃以上500℃以下として行なう付記8乃至10記載の半導体デバイスの製造方法。
前記High-kゲート絶縁膜の窒化処理は、基板温度を200℃以上500℃以下として行なう付記8乃至10記載の半導体デバイスの製造方法。
(付記12)
前記High-kゲート絶縁膜の窒化処理は、基板温度を300℃以上500℃未満とする付記8乃至10記載の半導体デバイスの製造方法。
前記High-kゲート絶縁膜の窒化処理は、基板温度を300℃以上500℃未満とする付記8乃至10記載の半導体デバイスの製造方法。
(付記13)
シリコン基板上にHigh-kゲート絶縁膜形成する第一の処理部と、窒素及び希ガス含有ガスで前記High-kゲート絶縁膜を窒化する第二の処理部と、前記High-kゲート絶縁膜上に電極を形成する第三の処理部と、前記電極を囲むように絶縁層を形成する第四の処理部と、各処理部の間で基板を搬送する基板搬送部を有する半導体デバイス製造システム。
シリコン基板上にHigh-kゲート絶縁膜形成する第一の処理部と、窒素及び希ガス含有ガスで前記High-kゲート絶縁膜を窒化する第二の処理部と、前記High-kゲート絶縁膜上に電極を形成する第三の処理部と、前記電極を囲むように絶縁層を形成する第四の処理部と、各処理部の間で基板を搬送する基板搬送部を有する半導体デバイス製造システム。
(付記14)
前記High-kゲート絶縁膜を窒化後、加熱処理を行う基板加熱部を有する付記13記載の半導体デバイス製造システム。
前記High-kゲート絶縁膜を窒化後、加熱処理を行う基板加熱部を有する付記13記載の半導体デバイス製造システム。
(付記15)
シリコン基板上に形成されたHigh-kゲート絶縁膜を窒化する装置であって、 窒素含有ガス及び希ガス含有ガスを基板処理室に導入する反応ガス導入部と、 前記反応ガスをプラズマ状態にするプラズマ生成部と、前記基板処理室の内に設けられ、基板を載置する基板載置部と、基板を加熱する基板加熱部と、High-kゲート絶縁膜を有する基板が前記処理室へ搬入された後、窒素含有ガス及び希ガス含有ガスを導入し、導入されたガスをプラズマ状態とし、基板を窒化処理するよう制御する制御部とを有する半導体デバイス製造装置。
シリコン基板上に形成されたHigh-kゲート絶縁膜を窒化する装置であって、 窒素含有ガス及び希ガス含有ガスを基板処理室に導入する反応ガス導入部と、 前記反応ガスをプラズマ状態にするプラズマ生成部と、前記基板処理室の内に設けられ、基板を載置する基板載置部と、基板を加熱する基板加熱部と、High-kゲート絶縁膜を有する基板が前記処理室へ搬入された後、窒素含有ガス及び希ガス含有ガスを導入し、導入されたガスをプラズマ状態とし、基板を窒化処理するよう制御する制御部とを有する半導体デバイス製造装置。
(付記16)
前記希ガスがヘリウムである付記15記載の半導体デバイス製造装置。
前記希ガスがヘリウムである付記15記載の半導体デバイス製造装置。
(付記17)
前記制御部は、High-kゲート絶縁膜の窒化処理を行った後、プラズマ生成部を停止し、その後ウエハを加熱処理するよう基板加熱部を制御する付記15乃至16記載の半導体デバイスの製造装置。
前記制御部は、High-kゲート絶縁膜の窒化処理を行った後、プラズマ生成部を停止し、その後ウエハを加熱処理するよう基板加熱部を制御する付記15乃至16記載の半導体デバイスの製造装置。
(付記18)
前記制御部は、前記High-kゲート絶縁膜の窒化処理時、基板温度を200℃以上500℃未満とするよう前記加熱部を制御する付記15乃至17記載の半導体デバイスの製造装置。
前記制御部は、前記High-kゲート絶縁膜の窒化処理時、基板温度を200℃以上500℃未満とするよう前記加熱部を制御する付記15乃至17記載の半導体デバイスの製造装置。
(付記19)
前記制御部は、前記High-kゲート絶縁膜の窒化処理時、基板温度を300℃以上500℃未満とするよう前記加熱部を制御する付記15乃至17記載の半導体デバイスの製造装置。
前記制御部は、前記High-kゲート絶縁膜の窒化処理時、基板温度を300℃以上500℃未満とするよう前記加熱部を制御する付記15乃至17記載の半導体デバイスの製造装置。
200 ウエハ(被処理基板)
216 筒状磁石
215 筒状電極
224 プラズマ生成領域
230 反応ガス
234 ガス導入口
216 筒状磁石
215 筒状電極
224 プラズマ生成領域
230 反応ガス
234 ガス導入口
Claims (5)
- 第一の処理部にて、シリコン基板上にHigh-kゲート絶縁膜を形成する工程と、
シリコン基板を第二の処理部に搬入する工程と、
前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、
前記窒化された基板を前記第二の処理部でアニール処理する工程と
を有する半導体デバイスの製造方法。 - 前記希ガスがヘリウムである請求項1記載の半導体デバイスの製造方法。
- 前記絶縁膜を窒化する工程では、ウエハ温度を200℃以上500℃とする半導体デバイスの製造方法。
- シリコン基板上にHigh-kゲート絶縁膜を形成するHigh-kゲート絶縁膜形成する第一の処理部と、
前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化し、窒化処理後、アニール処理を行う第二の処理部と、
前記High-kゲート絶縁膜上に電極を形成する第三の処理部と、
前記電極を囲むように絶縁層を形成する第四の処理部と、
各処理部の間で基板を搬送する基板搬送部と
を有する半導体デバイス製造システム。 - シリコン基板上に形成されたHigh-kゲート絶縁膜を窒化する装置であって、
窒素含有ガス及び希ガス含有ガスを基板処理室に導入する反応ガス導入部と、
前記反応ガスをプラズマ状態にするプラズマ生成部と、
前記基板処理室の内に設けられ、基板を載置する基板載置部と、
基板を加熱する基板加熱部と、
High-kゲート絶縁膜を有する基板が前記処理室へ搬入された後、窒素含有ガス及び希ガス含有ガスを導入し、導入されたガスをプラズマ状態とし基板を窒化処理し、その後希ガスの導入を停止するよう制御する制御部と
を有する半導体デバイス製造装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009033493A JP2009224772A (ja) | 2008-02-19 | 2009-02-17 | 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム |
US12/388,286 US20090233430A1 (en) | 2008-02-19 | 2009-02-18 | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and semiconductor device manufacturing system |
KR1020090014056A KR20090089818A (ko) | 2008-02-19 | 2009-02-19 | 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037821 | 2008-02-19 | ||
JP2009033493A JP2009224772A (ja) | 2008-02-19 | 2009-02-17 | 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224772A true JP2009224772A (ja) | 2009-10-01 |
Family
ID=41241190
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008284646A Pending JP2009224755A (ja) | 2008-02-19 | 2008-11-05 | 半導体デバイスの製造方法及び基板処理装置 |
JP2009033493A Pending JP2009224772A (ja) | 2008-02-19 | 2009-02-17 | 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008284646A Pending JP2009224755A (ja) | 2008-02-19 | 2008-11-05 | 半導体デバイスの製造方法及び基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP2009224755A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216631A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | プラズマ窒化処理方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5933394B2 (ja) * | 2011-09-22 | 2016-06-08 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法及びプログラム |
WO2016104292A1 (ja) * | 2014-12-25 | 2016-06-30 | 株式会社日立国際電気 | 半導体装置の製造方法、記録媒体及び基板処理装置 |
-
2008
- 2008-11-05 JP JP2008284646A patent/JP2009224755A/ja active Pending
-
2009
- 2009-02-17 JP JP2009033493A patent/JP2009224772A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216631A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | プラズマ窒化処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009224755A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8158535B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
US8546273B2 (en) | Methods and apparatus for forming nitrogen-containing layers | |
US20080233764A1 (en) | Formation of Gate Insulation Film | |
US20060269694A1 (en) | Plasma processing method | |
KR20120100731A (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
US20100323529A1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JP2005150637A (ja) | 処理方法及び装置 | |
KR20070112830A (ko) | 절연막의 제조 방법 및 반도체 장치의 제조 방법 | |
US8071446B2 (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
JP4745247B2 (ja) | 半導体装置の製造方法 | |
KR20090089818A (ko) | 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템 | |
JP6022785B2 (ja) | 半導体装置の製造方法、基板処理装置、及びプログラム | |
JP2009224772A (ja) | 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム | |
JP5134223B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP2008060412A (ja) | 半導体デバイスの製造方法 | |
JP2011023730A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
JP2011165743A (ja) | 半導体装置の製造方法 | |
US20090253272A1 (en) | Method for manufacturing semiconductor device and substrate processing apparatus | |
JP2008311460A (ja) | 半導体装置の製造方法 | |
KR102688353B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
JP2005057163A (ja) | 半導体装置の製造方法 | |
JP2012069674A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP2008182194A (ja) | 半導体装置の製造方法 | |
JP2010135659A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP2007208169A (ja) | 基板処理方法 |