TW201403712A - 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置 - Google Patents

電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置 Download PDF

Info

Publication number
TW201403712A
TW201403712A TW102133649A TW102133649A TW201403712A TW 201403712 A TW201403712 A TW 201403712A TW 102133649 A TW102133649 A TW 102133649A TW 102133649 A TW102133649 A TW 102133649A TW 201403712 A TW201403712 A TW 201403712A
Authority
TW
Taiwan
Prior art keywords
plasma
film
nitride film
tantalum nitride
treatment
Prior art date
Application number
TW102133649A
Other languages
English (en)
Inventor
Tadahiro Ohmi
Akinobu Teramoto
Minoru Honda
Toshio Nakanishi
Original Assignee
Univ Tohoku
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tohoku filed Critical Univ Tohoku
Publication of TW201403712A publication Critical patent/TW201403712A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在電漿處理裝置的處理容器內對被處理體表面的矽，使以具有複數個槽的平面天線來導入微波至處理容器內而形成之含氮氣體的微波激發高密度電漿作用，在500℃以上的處理溫度進行氮化處理。

Description

電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置
本發明是有關利用電漿來處理半導體基板的矽或平面顯示器(Flat Panel Display)基板等的多結晶矽層或非晶質矽層等的被處理體表面，使、矽氮化而形成矽氮化膜之電漿氮化處理方法、半導體裝置的製造方法及電漿處理裝置。
在各種半導體裝置或平面顯示器的TFT(薄膜電晶體)的製造過程中是例如進行矽氮化膜的形成來作為電晶體的閘極絶緣膜等。形成矽氮化膜的方法，除了藉由CVD(Chemical Vapor Deposition)來使矽氮化膜堆積的方法以外，例如在特開2001-274148號公報中提案有在矽氧化膜中藉由電漿處理來導入氮而形成矽氧氮化膜的方法。
另一方面，近年來隨著半導體裝置的微細化，閘極絶緣膜的薄膜化也跟進。例如，被要求形成膜厚數nm之薄的閘極絶緣膜。在如此薄膜化的閘極絶緣膜中，如何保持低的洩漏電流、及保持高的可靠度是件重要的事。目前， 閘極絶緣膜的材質為使用矽氧氮化膜(SiON)，且降低洩漏電流的方法，檢討使用高介電常數(high-k)材料於閘極絶緣膜。又，若使用含氮氣體的電漿來對矽直接進行氮化處理，則可取得與矽氧化膜相較之下具有高介電常數(7.5)及低界面準位密度的矽氮化膜，因此利用電漿來對矽直接進行氮化處理而形成矽氮化膜亦被檢討著。
藉由以往的電漿處理方法來對矽直接進行氮化處理，形成閘極絶緣膜時，若以室温~400℃以下的温度條件來進行電漿氮化處理，則如以下所示那樣，會有難以取得良好的絶緣膜特性之問題發生。
亦即，在實際的電晶體的製造過程中，以低温的電漿處理來形成閘極絶緣膜之後，因為超過500℃的高温處理(例如多晶矽電極的成膜等)會被進行，所以藉由該處理時所被施加的熱，閘極絶緣膜的絶緣膜特性會有發生變動的問題。就本發明者們所取得見解而言，可判定例如在400℃以下的處理温度進行電漿氮化處理時，在之後的熱處理過程中存在於矽氮化膜與矽的界面(Si3N4/Si界面)之中間氮化狀態(低氮化物(subnitride))的量會増加，引起上述閘極絶緣膜的特性變動。如此之閘極絶緣膜的特性變動，例如會對電晶體等裝置的特性造成不良影響，使其性能降低。
並且，在400℃以下的處理温度下對矽直接進行電漿氮化處理而形成的矽氮化膜時，會有容易發生經時性的N濃度減少(缺N)或氧化等的膜質低下之課題，特別是膜厚 越薄，膜質越容易低下，亦會有難以形成安定的矽氮化膜之問題。
本發明的目的是在於提供一種可利用電漿來直接將矽氮化，形成良質且薄的矽氮化膜之方法。
為了解決上述課題，本發明的第1觀點是在於提供一種電漿氮化處理方法，係於電漿處理裝置的處理容器內使含氮氣體的電漿對被處理體表面的矽作用進行氮化處理，形成矽氮化膜之電漿氮化處理方法，其特徵為：上述電漿為微波激發高密度電漿，上述氮化處理的處理温度為500℃以上。
在第1觀點中，上述微波激發高密度電漿係以具有複數個槽的平面天線來導入微波至上述處理容器內而形成者為理想。又，最好上述氮化處理的處理温度為600℃以上800℃以下。又，最好上述氮化處理的處理壓力為6.7Pa以上。又，以上述氮化處理的處理壓力為20Pa以上更為理想。
又，最好上述矽氮化膜的膜厚為0.5nm~3nm。此情況，最好上述矽氮化膜為閘極絶緣膜。又，最好上述矽為單結晶矽、多結晶矽或非晶質矽。又，最好上述矽為實質具有(110)表面的單結晶矽。
又，上述電漿氮化處理方法，在形成比矽氮化膜更高介電常數的高介電常數材料與矽氮化膜的複合材料時，可 進行上述矽氮化膜的形成。
本發明的第2觀點是在於提供一種半導體裝置的製造方法，其特徵為包含：在電漿處理裝置的處理容器內使含氮氣體的電漿對被處理體表面的矽作用而進行氮化處理，形成含氮化矽的閘極絶緣膜之步驟，又，上述電漿為微波激發高密度電漿，上述氮化處理的處理温度為500℃以上。
在上述第2觀點中，更包含：在閘極絶緣膜的形成後，以500℃以上的温度來進行加熱處理之步驟。
本發明的第3觀點是在於提供一種控制程式，其特徵係控制上述電漿處理裝置，而使能夠進行電漿氮化處理方法，該電漿氮化處理方法係於電腦上動作、實行時，在電漿處理裝置的處理容器內使含氮氣體的微波激發高密度電漿對被處理體上的矽作用，而於500℃以上的處理温度進行氮化處理，形成矽氮化膜。
本發明的第4觀點是在於提供一種電腦可讀取的記憶媒體，係記憶有動作於電腦上的控制程式之電腦可讀取的記憶媒體，其特徵為：上述控制程式係控制上述電漿處理裝置，而使能夠進行電漿氮化處理方法，該電漿氮化處理方法係於實行時，在電漿處理裝置的處理容器內使含氮氣體的微波激發高密度電漿對被處理體上的矽作用，而於500℃以上的處理温度進行氮化處理，形成矽氮化膜。
本發明的第5觀點是在於提供一種電漿處理裝置，其特徵為具備：可真空排氣的處理容器，其係具備載置被處理體的支持台；控制部，其係控制成能夠進行電漿氮化處理方法，該電漿氮化處理方法係於上述處理容器內使含氮氣體的微波激發高密度電漿對被處理體上的矽作用，而於500℃以上的處理温度進行氮化處理，形成矽氮化膜。
若利用本發明的電漿氮化處理方法，則藉由利用微波激發高密度電漿在500℃以上的高温下進行電漿氮化處理，可形成損傷或缺陷少，良質且薄的矽氮化膜。藉由本發明方法所取得的矽氮化膜，耐熱性高，即使在成膜後進行退火等高温下的處理，Si3N4/Si界面之中間氮化狀態(低氮化物)的量變動少，且界面準位密度的變動幾乎沒有。又，即使例如為3nm以下的薄膜，也難以發生缺N或氧化，可維持安定且高N濃度。因此，藉由使用本發明方法所取得的矽氮化膜，可抑止半導體裝置的電氣特性的變動。
可如此形成安定的氮化膜之本發明方法，在追求微細化的半導體裝置的製造過程中，有助於65nm製程以後，例如形成0.5~3nm程度(較理想為0.5~2nm)的薄閘極絶緣膜等之目的。
1‧‧‧處理室
1a‧‧‧底壁
2‧‧‧載置台
3‧‧‧支持構件
4‧‧‧導環
5‧‧‧加熱器
5a‧‧‧加熱器電源
6‧‧‧熱電偶
7‧‧‧襯墊
8‧‧‧擋板
8a‧‧‧排氣孔
9‧‧‧支柱
10‧‧‧開口部
11‧‧‧排氣室
11a‧‧‧空間
15‧‧‧氣體導入構件
16‧‧‧氣體供給系
17‧‧‧稀有氣體供給源
18‧‧‧含氮氣體供給源
20‧‧‧氣體線路
21‧‧‧質量流控制器
22‧‧‧開閉閥
23‧‧‧排氣管
24‧‧‧排氣裝置
25‧‧‧搬出入口
26‧‧‧閘閥
27‧‧‧上板
27a‧‧‧支持部
28‧‧‧微波透過板
29‧‧‧密封構件
31‧‧‧平面天線構件
32‧‧‧微波放射孔
33‧‧‧遲波材
34‧‧‧屏蔽蓋體
34a‧‧‧冷卻水流路
35‧‧‧密封構件
36‧‧‧開口部
37‧‧‧導波管
37a‧‧‧同軸導波管
37b‧‧‧矩形導波管
38‧‧‧匹配電路
39‧‧‧微波產生裝置
40‧‧‧模式變換
41‧‧‧內導體
50‧‧‧製程控制器
51‧‧‧使用者介面
52‧‧‧記憶部
100‧‧‧電漿處理裝置
101‧‧‧Si基板
102‧‧‧元件分離層
103‧‧‧閘極絶縁膜
104‧‧‧多晶矽層
W‧‧‧晶圓
圖1是表示本發明可適於利用的電漿處理裝置之一例 的模式剖面圖。
圖2是供以說明平面天線構件。
圖3A是用以說明在電晶體的製造過程形成元件分離層的狀態。
圖3B是用以說明在電晶體的製造過程進行電漿氮化處理的狀態。
圖3C是用以說明形成電晶體的狀態。
圖4是表示使用在600℃成膜後的矽氮化膜之MIS電容器的C-V曲線。
圖5是表示使用在400℃成膜後的矽氮化膜之MIS電容器的C-V曲線。
圖6是表示在600℃成膜後的矽氮化膜的Si 2p3/2光譜。
圖7是表示在400℃成膜後的矽氮化膜的Si 2p3/2光譜。
圖8是依膜厚來分別繪製膜中的N濃度的變化率的圖表。
圖9是依膜厚來分別繪製矽氮化膜的N1s光譜的半寬值的圖表。
圖10是表示矽氮化膜的N1s光譜的半寬值與成膜條件的關係圖表。
圖11是表示成膜温度與退火前後的矽氮化膜的折射率的圖表。
圖12A是表示評價用MISFET的VG-ID特性圖表。
圖12B是表示評價用MISFET的VD-ID特性圖表。
圖13是表示評價用MISFET的VG-ID特性圖表。
圖14是比較評價用MOSFET與評價用MISFET的1/f雜訊特性的圖表。
圖15A是表示形成於Si(100)面上的矽氮化膜的Si 2p3/2的XPS分析之分布圖。
圖15B是表示形成於Si(110)面上的矽氮化膜的Si 2p3/2的XPS分析之分布圖。
圖16是用以說明形成於Si(110)面的矽氮化膜與形成於Si(100)面的矽氮化膜的應力(膜應力)不同的模式圖。
圖17是針對使用矽氮化膜或矽氧化膜的評價用電晶體，依EOT來比較閘極電流特性。
圖18A是表示EOT為1.7nm的矽氮化膜之LC共振法的CV測定結果的圖表。
圖18B是表示EOT為1.2nm的矽氮化膜之LC共振法的CV測定結果的圖表。
以下，適當參照圖面來具體說明有關本發明的實施形態。圖1是表示本發明可適於利用的電漿處理裝置之一例的模式剖面圖。此電漿處理裝置100是以具有複數個槽的平面天線、特別是RLSA(Radial Line Slot Antenna；射線槽天線)來導入微波至處理室內而使電漿產生，藉此使高密度且低電子温度的微波激發電漿產生取得之RLSA微波 電漿處理裝置。此電漿處理裝置100可為例如利用1×1010~5×1012/cm3的電漿密度，且具有0.7~2eV的電子温度之電漿的處理。
因此，電漿處理裝置100可適於利用在例如MOS電晶體、MOSFET(場效型電晶體)等各種半導體裝置的製造過程之閘極絶緣膜的形成等的目的。
上述電漿處理裝置100是構成氣密，具有被接地之大致圓筒狀的處理室1。在處理室1的底壁1a的大致中央部形成有圓形的開口部10。並且，設有與該開口部10連通，朝下方突出的排氣室11。
在處理室1內設有用以水平支持被處理基板亦即矽晶圓(以下簡稱為「晶圓」)W之由AlN等的陶瓷所構成的載置台2。此載置台2是藉由從排氣室11的底部中央延伸至上方之圓筒狀的支持構件3所支持，該支持構件3是由AlN等的陶瓷所構成。在載置台2的外緣部設有用以引導晶圓W的導環4。
在載置台2中埋入有電阻加熱型的加熱器5，此加熱器5是藉由從加熱器電源5a給電來加熱載置台2，以其熱來加熱被處理基板亦即晶圓W。並且，在載置台2配備有熱電偶6，可將晶圓W的加熱温度，例如溫控於室温~900℃的範圍。在載置台2中，用以支持晶圓W而使昇降的晶圓支持銷(未圖示)會被設置成可對載置台2的表面突出/埋沒。
在處理室1的內周設有由石英所構成的圓筒狀襯墊 (liner)7，防止處理室構成材料所造成的金屬污染。並且，在載置台2的外周側，為了將處理室1內予以均一排氣，具有多數個排氣孔8a的擋板8會被設成環狀，此擋板8是藉由複數個支柱9來支持。
在處理室1的側壁設有形成環狀的氣體導入構件15。在此氣體導入構件15連接有氣體供給系16。又，氣體導入構件亦可配置成噴嘴狀或淋浴狀。氣體供給系16例如具有稀有氣體供給源17、含氮氣體供給源18，稀有氣體或含氮氣體會分別經由氣體線路20來到達氣體導入構件15，從氣體導入構件15來導入處理室1內。在各氣體線路20設有質量流控制器21及其前後的開閉閥22。
上述含氮氣體，例如可使用N2氣體、NH3氣體、N2與H2的混合氣體、聯氨等。又，上述稀有氣體，例如可使用Ar氣體、Kr氣體、Xe氣體、He氣體等。
在上述排氣室11的側面連接有排氣管23，在此排氣管23連接有包含高速真空泵的排氣裝置24。然後，藉由使該排氣裝置24作動，處理室1內的氣體會經由擋板8來均一地排出至排氣室11的空間11a內，經由排氣管23來排氣。藉此處理室1內可高速減壓至所定的真空度，例如0.133Pa。
在處理室1的側壁設有：用以在與連接至電漿處理裝置100的搬送室(未圖示)之間進行晶圓W的搬出入之搬出入口25、及開閉該搬出入口25之閘閥26。
處理室1的上部是形成開口部，在此開口部接合有環 狀的上板27。上板27的內周下部是往內側的處理室內空間突出，形成環狀的支持部27a。在此支持部27a上，介電質，例如由石英或Al2O3、AlN等的陶瓷所構成，透過微波的微波透過板28會經由密封構件29來氣密設置。因此，處理室1內會被保持氣密。
在透過板28的上方，以能夠和載置台2對向之方式，設有圓板狀的平面天線構件31。此平面天線構件31是卡止於處理室1的側壁上端。平面天線構件31是例如由表面被鍍金或銀的銅板或鋁板所構成。在平面天線構件31中，放射微波的多數個槽狀的微波放射孔32會以所定的圖案貫通形成。
微波放射孔32是例如圖2所示形成長溝狀，典型的是所鄰接的微波放射孔32彼此間會配置成「T」字狀，且該等複數個微波放射孔32會配置成同心圓狀。微波放射孔32的長度或配列間隔是對應於微波的波長(λg)來決定，例如微波放射孔32的間隔是以能夠形成λg/2或λg之方式配置。另外，在圖2中，以△r來表示形成同心圓狀之鄰接的微波放射孔32彼此間的間隔。又，微波放射孔32亦可形成圓形狀、圓弧狀等其他的形狀。又，微波放射孔32的配置形態並無特別加以限定，除了同心圓狀以外，例如亦可配置成螺旋狀、放射狀。
在此平面天線構件31的上面，設置具有比真空更大介電常數的遲波材33。由於在真空中微波的波長會變長，因此該遲波材33具有縮短微波的波長來調整電漿的機 能。另外，在平面天線構件31與透過板28之間，及在遲波材33與平面天線構件31之間，可分別使緊貼或分離。
在處理室1的上面，以能夠覆蓋該等平面天線構件31及遲波材33的方式，設有例如由鋁或不鏽鋼等的金屬材所構成的屏蔽蓋體34。處理室1的上面與屏蔽蓋體34是藉由密封構件35來密封。在屏蔽蓋體34中形成有冷卻水流路34a，於此使冷卻水通流，而使能夠冷卻屏蔽蓋體34、遲波材33、平面天線構件31、透過板28。另外，屏蔽蓋體34會被接地。
在屏蔽蓋體34的上壁中央形成有開口部36，在此開口部連接有導波管37。在此導波管37的端部，經由匹配電路38來連接有產生微波的微波產生裝置39。藉此，以微波產生裝置39所產生之例如頻率2.45GHz的微波會經由導波管37來傳送至上述平面天線構件31。微波的頻率，亦可使用8.35GHz、1.98GHz等。
導波管37具有：從上述屏蔽蓋體34的開口部36延伸至上方的剖面圓形狀的同軸導波管37a、及經由模式變換器40來連接至該同軸導波管37a的上端部之延伸於水平方向的矩形導波管37b。矩形導波管37b與同軸導波管37a之間的模式變換器40是具有將矩形導波管37b內以TE模式傳播的微波變換成TEM模式的機能。在同軸導波管37a的中心有內導體41延伸，內導體41是在其下端部連接固定於平面天線構件31的中心。藉此，微波會經由同軸導波管37a的內導體41來往平面天線構件31放射狀 效率佳地均一傳播。
電漿處理裝置100的各構成部是形成連接至具備CPU的製程控制器50而來控制的構成。在製程控制器50連接有使用者介面51，該使用者介面51是由：工程管理者為了管理電漿處理裝置100，而使進行指令的輸入操作等的鍵盤、或使電漿處理裝置100的作動狀況可視化顯示的顯示器等所構成。
並且，在製程控制器50連接有記憶部52，該記憶部52儲存有：用以藉由製程控制器50的控制來實現電漿處理裝置100中所被實行的各種處理之控制程式(軟體)、或記錄有處理條件資料等的方法(recipe)。
然後、因應所需，根據來自使用者介面51的指示等，從記憶部52叫出任意的方法，而使實行於製程控制器50，藉此在製程控制器50的控制下，在電漿處理裝置100進行對應於要求的製程處理。又，上述控制程式或處理條件資料等的方法亦可利用儲存於電腦可讀取的記憶媒體例如CD-ROM、硬碟、軟碟、快閃記憶體等的狀態者，或從其他的裝置，例如經由專用線路來使隨時傳送，以連線利用。
在如此構成之RLSA方式的電漿處理裝置100中，可進行使晶圓W的矽(多結晶矽或單結晶矽)直接氮化而形成矽氮化膜之處理。以下，說明其有關程序。
首先，使閘閥26開啟，而從搬出入口25來將具有矽表面的晶圓W搬入至處理室1內，載置於載置台2上。 然後，從氣體供給系16的稀有氣體供給源17及含氮氣體供給源18，以所定的流量經由氣體導入構件15來將例如Ar氣體、N2氣體導入處理室1內。
具體而言，例如將Ar或Xe等的稀有氣體流量設定成250~2000mL/min(sccm)，將N2或NH3等的含氮氣體流量設定成10~500mL/min(sccm)。並且，將處理室內調整成6.7~1333Pa(50mTorr~10Torr)，較理想20~400Pa(150mTorr~3Torr)的處理壓力。而且，將晶圓W的温度加熱至500~900℃，較理想是600~900℃，更理想是600~800℃程度。此刻，若處理温度未滿500℃，則如後述實施例所示，難以形成緻密且良質的矽氮化膜。另一方面，即使以超過900℃的處理温度來進行氮化處理，膜質的提升效果也不太能期待。
其次，經由匹配電路38將來自微波產生裝置39的微波引導至導波管37，使依序通過矩形導波管37b、模式變換器40、及同軸導波管37a，而經由內導體41來供給至平面天線構件31。然後，使微波從平面天線構件31的微波放射孔32經由透過板28來放射至處理室1內的晶圓W的上方空間。微波是在矩形導波管37b內以TE模式傳送，此TE模式的微波是以模式變換器40來變換成TEM模式，於同軸導波管37a內往平面天線構件31傳送。此刻的微波功率，例如可為1000~5000W。
藉由從平面天線構件31經透過板28來放射至處理室1的微波，在處理室1內形成電磁場，使Ar氣體、N2氣 體電漿化。此微波電漿是藉由微波從平面天線構件31的多數個微波放射孔32放射，以大致1×1010~5×1012/cm3的高密度，且在晶圓W附近，大致形成1.5eV以下的低電子温度電漿。如此形成的微波激發電漿是離子等所造成的電漿損傷少者。而且，藉由電漿中的活性種、主要為自由基(radical)(例如N2氣體時為N*，NH3氣體時為NH*)的作用，直接在矽中導入N，在矽表面均一地形成Si3N4膜。
本實施形態是利用電漿處理裝置100，直接藉由電漿來氮化處理矽(多結晶矽、非晶質矽或單結晶矽)，而來進行矽氮化膜的形成之電漿氮化處理中，處理温度(晶圓W的温度)為500℃以上，較理想是600℃以上。藉此，即使之後實施例如在500℃以上的温度所進行的加熱工程，還是可抑止Si3N4與Si的界面之中間氮化狀態(低氮化物)的増加或界面準位密度的増加。因此，可形成具有安定的Si-N結合，能安定地維持氮濃度之矽氮化膜(Si3N4膜)。
如此一來，可在單結晶矽或多結晶矽的表面形成良質的矽氮化膜。因此，本發明的電漿氮化處理方法，可利用於例如在電晶體等的各種半導體裝置的製造中，形成作為閘極絶緣膜的矽氮化膜時。特別是次世代裝置的薄膜，例如膜厚為3nm以下，較理想是0.5~2nm的閘極絶緣膜形成時有用。圖3A~圖3C是用以說明在電晶體的製造過程適用本發明的電漿氮化處理方法之例的圖面。
如圖3A所示，在P型或N型的Si基板101形成阱( 未圖示)，且例如藉由LOCOS法來形成元件分離層102。又，元件分離層102亦可藉由STI(Shallow Trench Isolation)來形成。
其次，如圖3B所示，藉由上述內容來進行電漿氮化處理，而於Si基板101的表面形成閘極絶緣膜103(Si3N4膜)。此閘極絶緣膜103的膜厚是依目的的裝置而有所不同，例如可為0.5~3nm，較理想是0.5~2nm程度。另外，在閘極絶緣膜103的形成後，亦可於惰性氣體環境中，例如以800℃~1100℃的温度來實施10~60分鐘程度的加熱處理之氮化後退火處理。
然後，在形成後的閘極絶緣膜103上，例如以超過400℃的温度條件，藉由CvD來形成多晶矽層104之後，利用光蝕刻微影技術來蝕刻而形成閘極電極。另外，閘極電極構造並非限於多晶矽層104的單層，基於降低閘極電極的比電阻，高速化的目的，例如亦可形成含鎢、鉬、鉭、鈦、鈷、鎳、及該等的矽化物、氮化物、合金等之積層構造。如此形成閘極電極後，進行離子注入及活性化處理，而形成源極/汲極(省略圖示)，且藉由形成絶緣膜的側壁105，如圖3C所示，可製造MOS構造的電晶體200。
其次，針對本發明的基礎試驗結果來進行說明。
使用與圖1同様構成的電漿處理裝置100，直接對Si(100)面進行氮化處理，而形成光學膜厚1.5nm的矽氮化膜。電漿氮化處理使用Xe及NH3來作為處理氣體，其流量比Xe/NH3=1000/100mL/min(sccm)，且處理壓力為 6.7Pa(50mTorr)。處理温度為晶圓温度400℃或600℃，微波的頻率為2.45GHz，微波功率為5W/cm2。
又，亦準備以上述條件成膜後，更於N2環境下實施600℃、30分鐘的退火之樣本。
使用Al Kα線激發高感度、高分解能X線光電子分光裝置(ESCA-300)來測定所取得之矽氮化膜的Si 2p3/2光譜。此X線光電子分光測定是利用在SPring8的軟X線光束線BU27SU中以1050eV的光子(photon)所激發後的Si 2p光電子光譜，以能量分解能100meV來進行測定。
另外，Si 2p3/2光譜是利用Tougard的方法，從Si 2p光電子光譜來去除背景信號之後，將光譜分離成Si 2p1/2及Si 2p3/2[K.Ohishi等，Jpn.J.Appl.Phys.33(1994)L675.]。在此光譜分離中，假設旋轉軌道相互作用之Si 2p內殻準位的分裂能量為0.608eV，Si 2p1/2光譜強度為Si 2p3/2光譜的1/2[F.J.Himpsel等，Phys.Rev.B38(1988)6084.]。並且，中間氮化狀態(低氮化物(subnitride))是假設在矽氧化膜中仿效Hollinger等所定義的低氧化物(suboxide)[G.Hollinger等，Appl.Phys.Lett.44(1984)93.]，僅由Si1+、Si2+、Si3+所構成。
表1是表示以600℃成膜時之中間氮化狀態(Sin+)的結合能量、半寬值及量(ML)。
各中間氮化狀態Sin+(n=1~3)的量(ML)是由可無視氮化膜的膜厚所造成的影響之方法，亦即以下的方法來求取。
亦即，旋轉分離後，求取各中間氮化狀態的光譜強度(NSin+)之後，從Si基板對光譜強度(NS)規格化之各中間氮化狀態的光譜強度(NSin+/NS=Nt．t/NsΛs．sin0)來求取各中間氮化狀態的量。又，以矽的原子密度(Ns)=5×1022cm-2，矽的電子的脫出深度(Λs)=1.59nm、脫出角度為52°來進行。並且，以矽的表面原子密度6.8×1014cm-2來求取1ML[M.Shioji等，Appl.Phys.Lett.89，3756(2004)]。
由表1可理解，低氮化物的總量為1.29ML，在Si3N4/Si界面中，會產生急劇的組成變化。
其次，作成MIS電容器，其係以上述條件成膜的矽氮化膜作為閘極絶緣膜利用。針對此MIS電容器來測定C-V曲線，評價閘極絶緣膜的電氣特性。此刻，電容器的作成是以以下的程序來進行。
首先，以元件分離用的溼氧化(1100℃)來形成場氧化 膜。圖案化後，藉由HCl與HF的混合液(HCl/HF=19/1)來分離主動區域。然後，在考量防止表面粗糙度的増加之下實施5步驟洗浄。該5步驟洗浄是由室温下進行的以下第1步驟~第5步驟所構成。
第1步驟：
以臭氧溶解超純水的洗浄來進行有機污染的除去。一部份金屬污染亦可除去。
第2步驟：
利用FPM(氫氟酸過氧化氫水溶液；HF/H2O2)中溶解界面活性劑及H2後的洗浄液，進行超高頻音波(Megasonic)照射，而來除去微粒子、金屬、氧化物。
第3步驟：
進行臭氧溶解超純水的洗浄及超高頻音波照射來除去有機物或化合物殘渣。
第4步驟：
進行FPM的洗浄，而得以進行氧化物的除去及氫終端化的促進。
第5步驟：
以氫溶解純水及超高頻音波照射來進行洗滌。
藉由以上的步驟，矽表面的微粗糙度(Ra)大致形成0.08nm程度。然後，立即使用電漿處理裝置100根據上述條件來形成矽氮化膜，接著利用蒸鍍法來形成作為閘極電極的Al電極，圖案化後取得MIS電容器。
圖4是表示針對在600℃成膜的樣本，以上述條件來進行退火時及不進行退火時的C-V曲線。又，圖5是表示針對在400℃成膜的樣本，同様進行退火時及不進行退火時的C-V曲線。另外，圖4及圖5的縱軸是使測定後的電容去掉其最大值而規格化者。
從圖4及圖5，無論成膜温度如何，不進行退火時，磁滯(hysteresis)未被觀測。進行退火時，在600℃成膜後的樣本中未被觀測到磁滯，相對的，在400℃成膜後的樣本中會有磁滯產生。由此表示在400℃進行成膜後的樣本時，藉由退火，界面準位密度會増加。另一方面，在600℃成膜後的樣本中，界面準位密度的増加幾乎沒有被確認出。
由以上的結果顯示在電漿處理裝置100直接氮化處理矽時，藉由使成膜時的處理温度形成高温(500℃以上，較理想是600℃以上)，對成膜後的熱處理而言，可形成電性安定的矽氮化膜。
又，圖6及圖7是表示以上述方法所測定的Si 2p3/2光譜。圖6是併記在600℃成膜(氮化處理)時、及成膜後更以600℃進行退火時的雙方光譜(脫出角52°)。又，圖7是併記在400℃成膜時、及成膜後更以600℃進行退火時 的雙方光譜(脫出角52°)。
由圖6可知，在600℃成膜後之矽氮化膜的中間氮化狀態之低氮化物(同圖中以橢圓所示的部份)的量，即使之後以600℃來進行退火也不會有變化。但，如圖7所示，在400℃成膜後之矽氮化膜的情況，藉由之後以600℃來進行退火，低氮化物(同圖中以橢圓所示的部份)的量會増加。
其次，利用電漿處理裝置100，直接對Si基板進行氮化處理，而形成矽氮化膜，藉由X線光電子分光分析法(XPS分析)來測定其膜中的N濃度。圖8是依膜厚分別繪製電漿氮化處理後，從第3小時到24小時後的N濃度的變化率(△N)。
氮化處理的電漿條件是使用Ar/N2氣體作為處理氣體，其流量為1000/40mL/min(sccm)，晶圓温度為400℃或800℃。並且，壓力為6.7Pa或266.6Pa(50mTorr或2000mTorr)，往電漿的供給功率為1.5kW，以處理時間10~60秒來進行。另外，晶圓W是使用以1%稀氫氟酸(DHF；Diluted Hydrofluoric Acid)溶液來洗浄後者。
由圖8可知，在400℃的低温處理時，無論處理壓力或膜厚如何，與800℃的高温處理相較之下，明顯缺N情況會變大。由此結果可確認出，利用電漿處理裝置100，在800℃的高温進行處理，可形成缺N情況少，安定且緻密的氮化膜。
又，藉由X線光電子分光分析法(XPS分析)來測定所 被形成之矽氮化膜的N1s光譜，求取其半寬值。將其結果顯示於圖9。由圖9可知，在400℃的低温處理時，無論處理壓力或膜厚如何，與800℃的高温處理相較之下，明顯地半寬值會變大。亦即，處理温度的不同，半寬值會有所差異，800℃的高温處理，其半寬值小，N1s光譜的峰值陡峭。
其次，利用電漿處理裝置100，根據下記的成膜條件1~成膜條件3來將Si基板直接進行氮化處理而形成矽氮化膜。然後，在下記的氧化環境下加熱各矽氮化膜。而且，針對各矽氮化膜，藉由X線光電子分光分析法(XPS分析)來測定N1s光譜的峰值，求取其半寬值。將其結果顯示於圖10。
(成膜條件1)
處理氣體流量；Ar/N2氣體=1000/200mL/min(sccm)
壓力；12Pa(90mTorr)
微波功率；1.5kW
晶圓温度；400℃
處理時間；200秒
(成膜條件2)
處理氣體流量；Ar/N2氣體=1000/200mL/min(sccm)
壓力；12Pa(90mTorr)
微波功率；1.5kW
晶圓温度；800℃
處理時間；30秒
(成膜條件3)
處理氣體流量；Ar/N2氣體=1000/200mL/min(sccm)
壓力；200Pa(1500mTorr)
微波功率；1.5kW
晶圓温度；800℃
處理時間；180秒
另外，晶圓W是使用以1%稀氫氟酸(DHF)溶液來洗浄者。
並且，在各成膜條件的處理後，以壓力999.8Pa(75Torr)，在O2流量為2L/min(slm)、加熱温度1000℃的高温氧化環境下進行15秒熱處理。
由圖10可知，N1s光譜的峰值的半寬值，與壓力12Pa、400℃的低温氮化處理(成膜條件1)相較之下，壓力12Pa、800℃的高温氮化處理(成膜條件2)較小，壓力200Pa、800℃的高温氮化處理(成膜條件3)更小。由此顯示，與低温氮化處理之矽氮化膜相較之下，高温氮化處理之矽氮化膜，其N1s光譜的峰值陡峭。此傾向是在電漿氮化處理後進行高温氧化環境的加熱處理時擴大。亦即，在400℃的低温之電漿氮化處理時(成膜條件1)，藉由之後的氧化環境的加熱處理，半寬值會產生大的變化，但在800℃的高温之電漿氮化處理時(成膜條件2、3)，與400℃ 的低温處理時相較之下，半寬值的變化量小。
圖11是表示使用圖1的電漿處理裝置100，在250℃、400℃、及600℃成膜後的矽氮化膜之退火前後的折射率的變動。就成膜條件而言，處理氣體是使用Xe及NH3，流量比Xe/NH3=1000/100mL/min(sccm)，壓力為6.7Pa(50mTorr)，微波功率為700W。並且，針對在各温度成膜的矽氮化膜，於600℃、N2環境下實施30分鐘退火。
由圖11可知，藉由提高成膜温度，可取得具有高折射率之高密度的矽氮化膜。並且，在成膜後進行退火時，於600℃成膜後的樣本中折射率的變動小。相較之下，於250℃或400℃成膜後的樣本中，折射率的變動幅度大，可推測在退火前緻密的矽氮化膜無法形成。
由以上圖8~圖11的結果顯示，在電漿氮化處理時，藉由在500℃以上的高温度進行氮化處理，缺N的情況少，且難以被氧化，形成緻密且膜特性變動少之安定的氮化膜。
其次，製作評價用MISFET，其係以下記的氮化處理條件在矽基板上形成矽氮化膜，且予以作為閘極絶緣膜使用，測定其電氣特性。此評價用MISFET是具有在矽基板上形成作為閘極絶緣膜的矽氮化膜，且於其上形成多晶矽電極的閘極構造者，通道寬(W)為20μm，閘極長為0.8μm。
<氮化處理條件>
使用與圖1同様構成的電漿處理裝置100，直接氮化 處理Si(100)面及Si(110)面，分別形成矽氮化膜。電漿氮化處理是使用Xe及NH3來作為處理氣體，其流量比Xe/NH3=1000/100mL/min(sccm)，處理壓力為20Pa(150mTorr)。處理温度是晶圓温度600℃，微波的頻率為2.45GHz，微波功率為5W/cm2。電性膜厚的EOT(SiO2膜換算膜厚；Equivalent Oxide Thickness)是Si(100)面的矽氮化膜為2.06nm，Si(110)面的矽氮化膜為1.70nm。
圖12A及圖12B是在於測定以Si(100)面的矽氮化膜作為閘極絶緣膜使用之評價用MISFET(記為「MISFET-100」)及以Si(110)面的矽氮化膜作為閘極絶緣膜使用之評價用MISFET(記為「MISFET-110」)的閘極電壓(VG)及汲極電流(ID)，且分別使VG-ID特性及VD-ID特性圖表化者。另外，該等的MISFET的S因數(S-factor)皆為66.0mV/dec.。
由圖12A可知，在0.2~0.3V以下的低電壓側，汲極電壓(VD)為0.05V及1V時，皆MISFET-110的汲極電流(ID)，洩漏電流要比MISFET-100少。又，圖12B表示VGS-VTH為0.4V、0.6V、0.8V及1.0V時的VD-ID特性，可知MISFET-110的汲極電流(ID)比MISFET-100大。由以上的結果可確認出，MISFET-110與MISFET-100相較之下，具有良好的電氣特性。
圖13是表示以絶緣膜的膜厚來規格化汲極電流(ID)時的VG-ID特性。由此圖13可確認出MISFET-110是在高電壓側，汲極電流(ID)大，在低電壓側的洩漏少。
圖14是表示比較以Si(100)面的矽氧化膜作為閘極絶緣膜使用之評價用MOSFET(記為「MOSFET-100」)與MISFET-110的1/f雜訊特性的結果。一般，矽氮化膜與矽氧化膜相較之下，膜中的缺陷多，雜訊特性不佳，但由圖14顯示，MISFET-110與MOSFET-100相較之下，1/f雜訊約為10分之1，雜訊特性良好。
其次，說明有關藉由XPS分析來調查矽氮化膜的界面構造的結果。圖15A是表示形成於Si(100)面上的矽氮化膜的Si 2p3/2的XPS分析之分布，圖15B是表示形成於Si(110)面上的矽氮化膜的Si 2p3/2的XPS分析之分布。在各圖中，Si0+、Si1+、Si2+、Si3+及Si4+皆是表示Si的低氮化物。又，Si1+、Si2+及Si3+的合計量是在形成於Si(100)面上的矽氮化膜為1.293單層(ML)，相對的，在形成於Si(110)面上的矽氮化膜為0.781單層(ML)，較小。因此可知，藉由使用上述條件在Si(110)面進行電漿氮化處理，與在Si(100)面形成矽氮化膜時相較之下，可形成低氮化物量少的矽氮化膜。
圖16是說明形成於Si(110)面的矽氮化膜、及形成於Si(100)面的矽氮化膜之應力(膜應力)的不同之模式圖。因為形成於Si(100)面的矽氮化膜具有高壓縮應力(Compressive Stress)，所以Si的面密度高。相對的，形成於Si(110)面的矽氮化膜與形成於Si(100)面的矽氮化膜相較之下，相對的具有較低的壓縮應力(Compressive Stress)，所以Si的面密度低，其值約為9.6×1014 [atoms/cm2]程度。此面密度的不同會影響圖15A及圖15B所示之低氮化物量的不同。並且，形成於Si(110)面的矽氮化膜與形成於Si(100)面的矽氮化膜之面密度的不同會對MISFET-110賦予上述那樣良好的電氣特性。
如上述，本發明的電漿氮化處理方法，對Si的實質(110)面進行電漿氮化處理來形成矽氮化膜，要比矽的Si(100)面更佳。另外，所謂「Si的實質(110)面」並非僅意味(110)面，亦包含由此若干傾斜的(551)面等。
其次，圖17是表示針對使用藉由本發明方法所形成的矽氮化膜之評價用電晶體、及使用矽氧化膜的評價用電晶體，依EOT別來比較閘極電流特性的結果。又，圖18A及圖18B是表示針對使用藉由本發明方法所形成的矽氮化膜之評價用電晶體進行LC共振法之CV測定的結果。圖18A是EOT為1.7nm的結果，圖18B是EOT為1.2nm的結果。由以上的結果可確認出藉由本發明方法所形成的矽氮化膜具有良好的閘極電流特性。
以上，雖針對本發明的實施形態來敘述，但本發明並非限於上述實施形態，可實施各種的變形。
例如，在圖1中雖是以RLSA方式的電漿處理裝置100為例，但並非限於RLSA方式，只要是能夠產生微波激發高密度電漿的裝置，即可同様地實施本發明方法。
又，本發明的電漿氮化處理方法並非限於直接氮化處理矽來形成閘極絶緣膜時，例如亦可應用於對矽氧化膜[例如藉由WVG(Water Vapor Generation)來熱氧化後的 SiO2膜、或電漿氧化後的SiO2膜等]、或High-k材料(例如HfO2、RuO2、ReO2、ZrO2、Al2O3、HfSiO2、ZrSiO2、及該等的積體結構等)進行氮化處理時。
並且，在形成比矽氮化膜更高介電常數的材料(上述High-k材料等)與矽氮化膜的複合材料時，亦可藉由本發明的電漿氮化處理方法來進行氮化處理。
另外，快閃記憶體之穿遂氧化膜的氮化處理、或浮動閘極與控制閘極之間的ONO膜的形成等也可利用。
又，上述實施形態中是舉對被處理體的半導體晶圓進行氮化處理的例子，但並非限於此。例如被處理體為設置於以液晶顯示顯示器(LCD)為代表的平面顯示器(FPD)用基板的多結晶矽層時亦可適用本發明。例如，可在薄膜電晶體(TFT)的製造過程中，於玻璃基板等的FPD用基板，使用上述方法來對經由絶緣物層或電極層等而設置的多結晶矽層或非晶質矽層進行電漿氮化處理，形成包含矽氮化膜的閘極絶緣膜。又，被處理體為化合物半導體等時亦可適用本發明。
〔產業上的利用可能性]
本發明可適用於包含對矽進行氮化處理而形成矽氮化膜的步驟之各種半導體裝置的製造過程中。
1‧‧‧處理室
1a‧‧‧底壁
2‧‧‧載置台
3‧‧‧支持構件
4‧‧‧導環
5‧‧‧加熱器
5a‧‧‧加熱器電源
6‧‧‧熱電偶
7‧‧‧襯墊
8‧‧‧擋板
8a‧‧‧排氣孔
9‧‧‧支柱
10‧‧‧開口部
11‧‧‧排氣室
11a‧‧‧空間
15‧‧‧氣體導入構件
16‧‧‧氣體供給系
17‧‧‧稀有氣體供給源
18‧‧‧含氮氣體供給源
20‧‧‧氣體線路
21‧‧‧質量流控制器
22‧‧‧開閉閥
23‧‧‧排氣管
24‧‧‧排氣裝置
25‧‧‧搬出入口
26‧‧‧閘閥
27‧‧‧上板
27a‧‧‧支持部
28‧‧‧微波透過板
29‧‧‧密封構件
31‧‧‧平面天線構件
32‧‧‧微波放射孔
33‧‧‧遲波材
34‧‧‧屏蔽蓋體
34a‧‧‧冷卻水流路
35‧‧‧密封構件
36‧‧‧開口部
37‧‧‧導波管
37a‧‧‧同軸導波管
37b‧‧‧矩形導波管
38‧‧‧匹配電路
39‧‧‧微波產生裝置
40‧‧‧模式變換
41‧‧‧內導體
50‧‧‧製程控制器
51‧‧‧使用者介面
52‧‧‧記憶部
100‧‧‧電漿處理裝置
W‧‧‧晶圓

Claims (4)

  1. 一種電漿氮化處理方法，係於電漿處理裝置的處理容器內使含氮氣體的電漿對單結晶矽的表面作用而進行氮化處理，形成矽氮化膜之電漿氮化處理方法，其特徵為：上述電漿為微波激發高密度電漿，上述氮化處理的處理溫度為500℃以上，上述單結晶矽的表面為(110)面或(551)面。
  2. 如申請專利範圍第1項之電漿氮化處理方法，其中，上述氮化處理的處理溫度為600℃以上800℃以下。
  3. 一種半導體裝置的製造方法，其特徵係包含：在電漿處理裝置的處理容器內使含氮氣體的電漿對單結晶矽的表面作用而進行氮化處理，形成含氮化矽的閘極絕緣膜之步驟，上述電漿為微波激發高密度電漿，上述氮化處理的處理溫度為500℃以上，上述單結晶矽的表面為(110)面或(551)面。
  4. 如申請專利範圍第3項之半導體裝置的製造方法，其中，上述氮化處理的處理溫度為600℃以上800℃以下。
TW102133649A 2005-06-08 2006-06-08 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置 TW201403712A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005168094 2005-06-08

Publications (1)

Publication Number Publication Date
TW201403712A true TW201403712A (zh) 2014-01-16

Family

ID=37498461

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102133649A TW201403712A (zh) 2005-06-08 2006-06-08 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置
TW095120439A TWI456653B (zh) 2005-06-08 2006-06-08 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW095120439A TWI456653B (zh) 2005-06-08 2006-06-08 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置

Country Status (7)

Country Link
US (1) US7968470B2 (zh)
EP (1) EP1898456A4 (zh)
JP (2) JP5339327B2 (zh)
KR (1) KR100942106B1 (zh)
CN (1) CN101194345B (zh)
TW (2) TW201403712A (zh)
WO (1) WO2006132262A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
WO2007139142A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
JP5608315B2 (ja) * 2007-12-03 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル キャパシタ用電極及びその製造方法、キャパシタ
JP2010135812A (ja) * 2010-01-13 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
CN105655398A (zh) * 2014-11-10 2016-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6996858B2 (ja) * 2017-03-29 2022-01-17 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法
US11049731B2 (en) 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
US20200347493A1 (en) 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
US20010052323A1 (en) * 1999-02-17 2001-12-20 Ellie Yieh Method and apparatus for forming material layers from atomic gasses
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4255563B2 (ja) 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
US6297103B1 (en) * 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
JP2001274148A (ja) 2000-03-24 2001-10-05 Tokyo Electron Ltd プラズマ処理装置及び方法
KR100746120B1 (ko) * 2001-01-22 2007-08-13 동경 엘렉트론 주식회사 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
US7250375B2 (en) * 2001-08-02 2007-07-31 Tokyo Electron Limited Substrate processing method and material for electronic device
JP2003068850A (ja) 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP3823798B2 (ja) * 2001-10-02 2006-09-20 ソニー株式会社 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP4183934B2 (ja) 2001-10-19 2008-11-19 尚久 後藤 マイクロ波プラズマ処理装置、マイクロ波プラズマ処理方法及びマイクロ波給電装置
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
CN1124364C (zh) * 2001-12-07 2003-10-15 中国科学院长春光学精密机械与物理研究所 用电子回旋共振微波等离子体制备超薄氮化硅薄膜的方法
US7297641B2 (en) * 2002-07-19 2007-11-20 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
JP2004095889A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及びその製造方法
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP4358503B2 (ja) * 2002-12-12 2009-11-04 忠弘 大見 不揮発性半導体記憶装置の製造方法
JP4358504B2 (ja) * 2002-12-12 2009-11-04 忠弘 大見 不揮発性半導体記憶装置の製造方法
JP2004356114A (ja) * 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置

Also Published As

Publication number Publication date
KR100942106B1 (ko) 2010-02-12
JPWO2006132262A1 (ja) 2009-01-08
WO2006132262A1 (ja) 2006-12-14
EP1898456A4 (en) 2009-11-18
US20090104787A1 (en) 2009-04-23
CN101194345A (zh) 2008-06-04
EP1898456A1 (en) 2008-03-12
TWI456653B (zh) 2014-10-11
CN101194345B (zh) 2010-05-19
JP5339327B2 (ja) 2013-11-13
KR20080009740A (ko) 2008-01-29
US7968470B2 (en) 2011-06-28
JP2013225682A (ja) 2013-10-31
TW200739725A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
US6897149B2 (en) Method of producing electronic device material
JP4850871B2 (ja) 絶縁膜の形成方法
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
TWI445056B (zh) Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus
KR100874517B1 (ko) 플라즈마 처리 방법
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
JP2007027777A (ja) 電子デバイス材料の製造方法
JP2004356528A (ja) 絶縁膜の改質方法
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2008270706A (ja) 窒化珪素膜および不揮発性半導体メモリ装置
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置