JPH11279773A - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JPH11279773A
JPH11279773A JP10122661A JP12266198A JPH11279773A JP H11279773 A JPH11279773 A JP H11279773A JP 10122661 A JP10122661 A JP 10122661A JP 12266198 A JP12266198 A JP 12266198A JP H11279773 A JPH11279773 A JP H11279773A
Authority
JP
Japan
Prior art keywords
film
molecules
substrate
film forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10122661A
Other languages
English (en)
Inventor
Tomoo Ueno
智雄 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP10122661A priority Critical patent/JPH11279773A/ja
Priority to PCT/JP1999/001429 priority patent/WO1999050899A1/ja
Priority to CNB998056324A priority patent/CN1146025C/zh
Priority to AU28546/99A priority patent/AU748409B2/en
Priority to CA002326052A priority patent/CA2326052A1/en
Priority to US09/646,988 priority patent/US6746726B2/en
Priority to DE69934680T priority patent/DE69934680D1/de
Priority to EP99909290A priority patent/EP1071123B1/en
Priority to KR10-2000-7010752A priority patent/KR100441836B1/ko
Publication of JPH11279773A publication Critical patent/JPH11279773A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Abstract

(57)【要約】 【課題】成膜プロセスの低温化を図る。 【解決手段】複数原子から構成される分子を基板上に堆
積、もしくは基板原子と反応させて化合物を作製する成
膜プロセスにおいて、分子の原子状化に必要なエネルギ
ーよりも高い準安定エネルギー準位を有する不活性ガス
と分子との混合ガス雰囲気中でプラズマを発生させ、成
膜前にあらかじめ分子を原子状に解離させる。その結
果、基板上での分子の解離が不要となり、成膜プロセス
を低温化できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は成膜方法に関する。
【０００２】
【従来の技術】材料・デバイス開発における成膜技術の
役割は大きい。中でもＵＬＳＩをはじめとする電子デバ
イスでは、微細加工技術を駆使した超高集積化の流れの
中で、新しい成膜技術の確立が求められている。従来か
ら、材料・デバイス開発における成膜方法としては、Ｃ
ＶＤ法などに代表されるような、基板上に作製する膜の
構成元素すべてを外部から供給する手法や、熱酸化法な
どに代表されるような、外部から供給する元素を基板原
子と反応させ成膜する手法が用いられている。両者と
も、外部から供給する元素は、分子状の形態で真空容器
内導入されているのが現状である。
【０００３】近年の素子の微細化は、その成膜プロセス
にも大きな制限を課すようになり、特に、プロセス温度
の低温化の要求が深刻になってきている。プロセス温度
が高温である大きな要因の一つとして、外部から供給す
る元素を分子状で供給していることが挙げられる。すな
わち、成膜に本来必要なものは、供給する分子を構成す
る一部の原子のみであるか、あるいは原子状に解離され
た状態の元素であることが多い。従来の成膜技術は、加
熱された基板近傍で、初めて供給した分子を解離する手
法が一般的であり、解離のエネルギーを基板温度に求め
ているが故に、プロセスの低温化にもおのずから限界が
あった。
【０００４】構成元素すべてを外部から供給し、基板上
に堆積させる成膜技術においては、低温化のアプローチ
として、スパッタ法やプラズマＣＶＤ法などのプラズマ
を使った成膜方法が提案され、一部のプロセスでは実際
に用いられている。前者は、プラズマエネルギーを利用
して、固体状ターゲットをエッチングし、それを基板上
に堆積させるものであり、後者は供給される原料ガスを
プラズマエネルギーにより分解し、基板上に堆積させる
ものである。これらは、供給する原料をあらかじめ解離
させた上で基板上に供給するという点で、上記問題点を
解決する有力な成膜方法である。
【０００５】一方、外部から供給する元素を基板原子と
反応させて成膜する代表例であるシリコン基板の熱酸化
工程は、ＭＯＳＦＥＴのゲート酸化膜形成プロセスとし
て広く用いられてきている。この工程は酸素（分子）雰
囲気でシリコン基板を８００℃以上の温度に維持するこ
とで得られ、良質なゲート絶縁膜を容易に形成できた。
この方法で形成されたシリコン酸化膜は熱酸化膜と一般
的に呼ばれている。この方法を記述した例としては、
Ｂ．Ｅ．Ｄｅａｌ ａｎｄ Ａ．Ｓ．Ｇｒｏｖｅ，Ｊ．
Ａｐｐｌ．Ｐｈｙｓ．，３６巻（１９６５年）３７７０
頁やＷ．Ｅ．Ｂｅａｄｌｅ，Ｊ．Ｃ．Ｃ．Ｔｓａｉ ａ
ｎｄ Ｒ．Ｄ．Ｐｌｕｍｍｅｒｅｄｓ．，Ｑｕｉｃｋ
Ｒｅｆｅｒｅｎｃｅ Ｍａｎｕａｌ ｆｏｒ Ｓｉｌｉ
ｃｏｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｔｅ
ｃｈｎｏｌｏｇｙ，Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎ
ｓ社出版，（１９８５年）がある。このような高温、大
活性化エネルギーを有するプロセスが現在使用されてい
る最大の理由は、形成されたシリコン酸化膜／シリコン
界面が良好な電気的特性を示すことにある。
【０００６】シリコン基板上にシリコン酸化膜を低温で
形成する手法は、前述のスパッタ法やプラズマＣＶＤ法
などの基板上に直接堆積する手法を中心に数多く試みら
れているが、界面特性を記述する代表的な指標である界
面準位密度（Ｄｉｔ）の値は一般的に極めて悪い。この
理由は、Ｄｉｔ値に直接結びつくＳｉ表面のダングリン
グ・ボンドが、シリコン酸化膜／シリコン界面形成後も
残るためであり、一部ＣＶＤ法などでは水素原子によっ
て終端される場合もあるが、その後の４００℃程度のプ
ロセスで容易に結合が切れ、長期信頼性に欠ける面があ
り、ＬＳＩのゲート酸化膜作製に適用するには問題があ
る。
【０００７】外部から供給する元素をあらかじめプラズ
マ中で解離させ、基板原子と反応させることにより、プ
ロセスの低温化を図った例もある。しかしながら一般に
プラズマ中では、極めて広いエネルギー分布を有してお
り、複数原子から構成される分子をプラズマ内に供給す
ると、分子状イオンを含む様々な活性種が生成されるこ
とが知られている。この手法で形成した膜は、一般に特
性があまり良好ではなく、特に、ＭＯＳＦＥＴのゲート
酸化膜のような過酷な使用状況にさらされるような用途
には、ほとんど使用例がない。
【０００８】シリコン酸化膜以外の絶縁膜としてはチッ
化シリコンがゲート絶縁膜やパッシベーション膜として
用いられる。チッ化シリコンの形成方法は上記シリコン
酸化膜と同様に多様である。チッ化シリコンをゲート絶
縁膜に用いる場合にはシリコン／チッ化シリコン界面の
界面準位の多さが問題となるので界面構造をシリコン／
酸化シリコン／チッ化シリコンとすることが一般的であ
る。
【０００９】
【発明が解決しようとする課題】近年の素子作製におけ
る一連の成膜プロセスの低温化要求が深刻になってきて
いる。この要請に答えるために、すべての成膜プロセス
に共通したプロセス温度の低温化技術を構築するという
課題がある。
【００１０】近年、ＭＯＳＦＥＴの微細化、駆動電源の
低電圧化が極限まで進むと従来の熱酸化膜では特性が不
十分となってきた。その理由の１つは８００℃で数十分
という高温の熱処理である。微細化によってＭＯＳＦＥ
Ｔ半導体中の不純物プロファイルがより浅く精密に制御
する必要がでてきていると上記熱処理での不純物プロフ
ァイルの崩れが問題となってしまう。加熱温度が低いＣ
ＶＤやスパッタ法ではダングリングボンドが多く絶縁特
性や界面特性が劣ることはすでに述べた通りである。こ
のようにＭＯＳＦＥＴの微細化によって高温の熱処理が
許容されなくなった結果として良好な絶縁膜がなくなっ
てしまった課題がある。
【００１１】ＭＯＳＦＥＴを取り巻く環境の変化による
課題が発生している。生産の効率化のために大口径ウェ
ーハを使用するようになると、大口径ウェーハ全面での
ＭＯＳＦＥＴ特性の均一化を満たさなければならない。
大口径ウェーハに対応した大型の装置で、従来の熱酸化
法を用いて酸化膜を形成する際、約１．１ｅＶという比
較的大きな活性化エネルギーは、温度のゆらぎに対する
反応速度の大きな変化を引き起こす。これは大口径ウェ
ーハにおける膜厚均一性を確保することが難しいことを
意味する。１チップ当たりのＭＯＳＦＥＴ個数が増加し
て複雑な演算処理を行うようになると個々のＭＯＳＦＥ
Ｔ特性ばらつきの許容が厳しくなっていることを考え合
わせると大口径ウェーハで多数のＭＯＳＦＥＴを形成す
るに適した良好な絶縁膜がなくなってしまった課題があ
る。
【００１２】低温で作製した絶縁膜をゲート酸化膜とし
て適用するためには、Ｄｉｔ値の低減が必須であり、電
気特性を維持するには高温プロセスを使わざるを得ない
のが現状である。ウェーハサイズが小さく、微細加工技
術も進んでいない状況下では、電気特性を優先するた
め、高温で、かつ活性化エネルギーの大きなプロセスが
使われてきたが、今後のさらなる微細化、ウェーハの大
口径化へ向けて、電気特性を犠牲にすることなく、低温
でかつ活性化エネルギーの小さなプロセスを構築する必
要がある。
【００１３】成膜プロセスの低温化を実現するために
は、その膜を構成している元素を含んだ分子をあらかじ
め原子状に解離して供給する手段が考えられる。一方、
複数原子から構成される分子は、その基底状態としての
分子状態から上のエネルギー状態を有する場合には、分
子状態を維持したままでの励起状態（分子励起）、分子
状態を維持したままでのイオン化状態（分子イオン
化）、原子同士が完全に解離した状態（原子状化）の数
多くの状態を取りうる。この際、分子に直接プラズマ等
でエネルギーを供給すると、エネルギーの低い順番から
順にそれぞれの取りうる状態に励起されていく。従っ
て、ある状態、例えば原子状化を引き起こそうとして
も、必ず他の低い励起状態を伴うか、あるいは原子状化
のエネルギーが大きい場合には、いくらエネルギーを供
給してもほとんど原子状化が起こらないという課題があ
る。
【００１４】
【課題を解決するための手段】本発明の各原子への解離
方法では、各分子の原子状化エネルギーに対応した大き
な準安定準位を有する不活性ガスが、あらかじめプラズ
マエネルギーを吸収し、そのエネルギーを分子に与える
ため、分子は直接高いエネルギー状態に励起されること
になり、容易に原子状化が起こる。
【００１５】酸素分子にエネルギーを与えて解離し、原
子状酸素を形成する場合、その解離のエネルギーによ
り、原子状酸素は、エネルギーの小さな順にＯ３Ｐ、Ｏ
１Ｄ、Ｏ３Ｓ等の状態を取り得る。これらの原子状酸素
はそれぞれ活性度合いが違うため、各種酸化反応に適用
した場合、その酸化速度や機構の違いが期待される。準
安定状態の異なる様々な不活性ガスを酸素に添加しプラ
ズマ状態にすると、生成される原子状酸素の種類が制御
できることになる。
【００１６】分子を効率よく原子状化させるためには、
プラズマからのエネルギーを、直接前記分子が得ること
を防止し、添加する不活性ガスが受け取ることにより、
無駄な分子励起を省くことができる。そのためには、前
記不活性ガス比率を前記分子に比べて少なくとも同等以
上供給することにより、高効率原子状化が可能となる。
【００１７】本発明の一部である絶縁膜形成方法におい
ては、シリコン基板表面にシリコン化合物からなる絶縁
膜の構成元素をプラズマ中のエネルギーを用いて気体分
子を原子状にして供給する際に、前記構成元素の原子状
化に必要なエネルギーよりも高いエネルギー状態にプラ
ズマエネルギーを一時的に吸収して放出する性質を有す
る不活性ガスからの放出エネルギーによって前記構成元
素の原子状化を行う。従って、プラズマが含有する多様
な大きさのエネルギーによって前記構成元素が分子状励
起、分子状イオン化等様々な励起状態となることを抑制
して最も高いエネルギー状態である解離（原子状化）状
態に反応を純粋化することができる。ところで、前記解
離（原子状化）した構成元素がシリコン基板と反応する
場合には前記構成元素が酸素の場合は酸化、窒素の場合
には窒化という反応が起きる。これらの反応は活性化エ
ネルギーが低いために低温のシリコン基板上においても
容易に起き、温度に関して反応の差違が少ない。またこ
れらの反応は、シリコンーシリコン結合を切ってシリコ
ン−酸素あるいはシリコン−窒素の結合を生成するとい
う繰り返しであることから、絶縁膜／シリコン界面およ
び絶縁膜中でのダングリングボンドが少なく、界面準位
密度が低く、絶縁特性に優れた絶縁膜をシリコン基板上
に形成できる。この結果、低温のシリコン基板上に均一
に特性の優れた絶縁膜を形成できる。
【００１８】
【発明の実施の形態】実施例１ 図１に本発明の成膜方法に係わる成膜装置の構成図を示
す。本実施例では、ヘリウム（Ｈｅ）と水素（Ｈ２）の
混合プラズマから高効率に供給される原子状水素を用い
て白金（ｐｔ）基板上に高濃度の水素を含有したｐｔ薄
膜を作製する成膜方法について説明する。図１におい
て、１は真空容器である。この真空容器には水素とＨｅ
の混合ガスがフレキシブルチューブ２を通じて導入され
る。この混合ガスは、マイクロ波キャビティ３が取り付
けられた石英管４内でプラズマ状態になる。マイクロ波
キャビティ３が取り付けられた石英管４は、真空容器１
の右側に装着されたフランジ５に取り付けることも可能
であり、対極に取り付けられた分光器６によりプラズマ
中の発光分析も可能となっている。真空容器内部に設置
された板状Ｐｔである基板７が同じく真空容器内部に設
置された加熱ホルダー８の上に固定されている。
【００１９】図１の装置において、まず、ポンプ１００
を用いて真空容器１の真空度を１×１０−５Ｔｏｒｒ以
下に排気する。この真空環境で前記加熱ホルダー８を昇
温することで板状Ｐｔである基板７を３００℃に加熱す
る。ＨｅとＨ２の混合ガスを石英管４を通じて真空容器
１内に導入する。ＨｅとＨ２を導入する際、その分子数
密度比率は１：１である。混合ガス導入によって真空度
は１Ｔｏｒｒとなる。石英管４にマイクロ波キャビティ
３を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導
入し、ＨｅとＨ２の混合プラズマを発生させる。発生し
た原子状水素がＰｔ基板上に供給され、Ｐｔ膜の表面
に、高濃度の水素を含有したＰｔ膜が成膜される。
【００２０】上記成膜方法の過程についてさらに詳細に
述べる。図２にはプラズマのエネルギーが効率的に水素
分子の原子状化に使われる過程をエネルギー図で示して
いる。図２においてＨｅの励起レベルは基底状態よりも
１９．８２ｅＶ高い。一方、基底状態の水素分子は、約
１９ｅＶ程度のエネルギーを得ることにより、原子状水
素に解離する。解離された励起状態の原子状水素
（Ｈ＊）は、１２１．６ｎｍの真空紫外光を放出し基底
状態の原子状水素となる。本実施例のように、プラズマ
中のＨｅ原子数がＨ２原子数に比べて遜色無く存在する
場合には、Ｈ２分子が励起したＨｅ原子からエネルギー
を受け取ることにより、高効率で原子状化が起こる。し
かしながらプラズマ中に水素分子が単独で存在する場合
には、分子状態のままの励起が支配的となり、原子状水
素の生成効率は極めて低い。
【００２１】図３に、Ｈｅ−Ｈ２系の混合ガスがプラズ
マ中で効率的に原子状水素を生成している様子を示して
いる。この測定は、図１におけるマイクロ波キャビティ
３および石英管４をフランジ５に取り付け、プラズマ内
の発光の様子を分光器６によって測定したものである。
水素分子単独でプラズマを発生させた場合に比べて、原
子状水素生成の尺度となる１２１．６ｎｍの発光強度が
増大し、分子励起の尺度である１６０ｎｍ近辺の発光が
減少していることが観察される。
【００２２】実施例２ 本発明に係る絶縁膜の形成方法の一実施例について、図
４を用いて説明する。本実施例に於いては、絶縁膜上に
形成されたアルミニウム（Ａｌ）配線をパッシベーショ
ンするために、低誘電率材料であるＳｉＯＦ膜を低温で
形成する方法について説明する。図４において、９は真
空容器である。図１におけるフレキシブルチューブ２、
マイクロ波キャビティ３、石英管４を組み合わせたプラ
ズマ発生装置が１０、１１、１２の３個取り付けてあ
る。図１と同様、分光器１３、基板１４、および加熱ホ
ルダー１５が取り付けてある。
【００２３】図４の装置において、ポンプ１００を用い
て真空容器９の真空度を１×１０−４Ｔｏｒｒ以下に排
気する。加熱ホルダー１５を２００℃に昇温し、基板１
４を加熱する。ここで基板１４は、Ａｌ膜を絶縁体膜上
に堆積後パターニングした、Ａｌ配線が露出しているも
のである。プラズマ発生装置１０、１１、１２それぞれ
に、シラン（ＳｉＨ４）＋アルゴン（Ａｒ）、酸素（Ｏ
２）＋キセノン（Ｘｅ）、フッ素（Ｆ２）＋クリプトン
（Ｋｒ）の各混合ガスを供給し、２．４５ＧＨｚ、１０
０Ｗのマイクロ波によりそれぞれにプラズマを発生させ
る。プラズマ発生装置１０、１１、１２から原子状のシ
リコン（Ｓｉ）、酸素（Ｏ）、フッ素（Ｆ）を各々発生
させ基板上に供給することにより、低誘電率のＳｉＯＦ
膜が形成できる。ＳｉＯＦ構成元素の組成をそれぞれの
原子状化率を換えることにより制御し、誘電率を制御で
きる例もある。
【００２４】実施例３ 本発明に係る強誘電体薄膜の形成方法の一実施例につい
て説明する。本実施例に用いた強誘電体薄膜形成装置を
図５に示す。本実施例に於いては、白金（Ｐｔ）／酸化
マグネシウム（ＭｇＯ）積層構造を有する下地膜上に、
酸化物強誘電体であるＰｂ（Ｚｒ，Ｔｉ）Ｏ３膜を成膜
する方法について説明する。図５において、１６は真空
容器、１７はプラズマ発生装置である。真空容器内に設
置されたＰｔ／ＭｇＯ積層構造を有する基板１８が加熱
ホルダー１９の上に固定されている。また、３本のガス
導入口２０が真空容器に備え付けられている。
【００２５】図５の装置において、まずポンプ１００を
用いて真空容器１６の真空度を１×１０−５Ｔｏｒｒ以
下に排気する。この真空環境で加熱ホルダー１９を昇温
することで基板１８を４５０℃に加熱する。ガス導入系
２０からテトラエチル鉛（ＴＥＬ：Ｐｂ（Ｃ
２Ｈ５）４）、ジルコニウムテトラターシャリーブトキ
サイド（ＢＯＺ：Ｚｒ（ｔ−ＯＣ４Ｈ９）４）、および
チタニウムテトライソプロポキサイド（ＰＯＴ：Ｔｉ
（ｉ−ＯＣ３Ｈ７）４）をそれぞれ真空容器１６内に導
入する。さらに酸化ガスとしてネオン（Ｎｅ）と酸素
（Ｏ２）の混合ガスをプラズマ発生装置１７を通して真
空容器１６内に導入する。Ｎｅ＋Ｏ２混合プラズマから
得られる原子状酸素と、各原料ガスとが真空容器１６内
で反応し、基板１８上にＰｂ（Ｚｒ，Ｔｉ）Ｏ３膜が堆
積する。Ｏ２分子単独でプラズマを発生させたときに比
べ、混合ガスプラズマを用いることで膜中の酸化状態が
大幅に改善された。
【００２６】実施例４ 本発明に係る化合物半導体膜の形成方法の一実施例につ
いて説明する。本実施例に用いた成膜装置の原理図を図
６に示す。本実施例では、サファイヤ（Ａｌ２Ｏ３）基
板上に化合物半導体である窒化ガリウム（ＧａＮ）膜を
成膜する方法について説明する。図６において２１は真
空容器、２２はプラズマ発生装置である。真空容器内に
設置されたＡｌ２Ｏ３からなる基板２３が加熱ホルダー
２４の上に固定されている。また、ガス導入口２５が真
空容器に備え付けられている。
【００２７】図６の装置において、まずポンプ１００を
用いて真空容器２１の真空度を１×１０−５Ｔｏｒｒ以
下に排気する。この真空環境で加熱ホルダー２４を昇温
することでＡｌ２Ｏ３基板２３を加熱する。ガス導入口
２５からガリウム原料を導入する。もう一つの原料であ
る窒素分子はヘリウムガスと混合し、２．４５ＧＨｚ、
１００Ｗのマイクロ波を使ったプラズマ発生装置２２内
で原子状化される。通常解離しにくい窒素分子を、あら
かじめ前記プラズマ発生装置内で原子状化させることに
より、ＧａＮ成膜におけるバッファー層作製および本成
膜ともに従来よりも低温化された。
【００２８】実施例５ 本発明に関わる非晶質半導体膜の形成方法の一実施例に
ついて説明する。本実施例に用いた成膜装置は、実施例
１と同一のものである。本実施例においては、ガラス板
上に透明電極膜を形成した基板上に太陽電池用非晶質シ
リコン薄膜を堆積する方法について説明する。従って実
施例１の説明図である図１の７は、本実施例ではガラス
板上に透明電極膜を形成した基板となる。
【００２９】図１の装置において、まずポンプ１００を
用いて真空容器１の真空度を１×１０−５Ｔｏｒｒ以下
に排気する。この真空環境で加熱ホルダー８を昇温する
ことで透明電極膜／ガラス積層構造基板７を３００℃に
加熱する。原料ガスであるシラン（ＳｉＨ４）ガスを５
倍のアルゴン（Ａｒ）ガスで希釈し、石英管４を通じて
真空容器１内に導入する。ガス導入によって真空容器１
内の真空度は１Ｔｏｒｒとなる。石英管４にマイクロ波
キャビティ３を通じて２．４５ＧＨｚ、１００Ｗのマイ
クロ波を導入し、ＳｉＨ４とＡｒの混合プラズマを発生
させる。プラズマエネルギーの大半をＡｒガスが吸収
し、ＳｉＨ４ガスがＡｒの励起状態のエネルギー（１
１．６ｅＶ）のみを受け取ることにより、ほぼすべてが
原子状Ｓｉの状態に分解され、高品質な非晶質シリコン
膜が形成された。
【００３０】実施例６ 本発明に係るパッシベーション薄膜形成方法の一実施例
について説明する。本実施例に用いた成膜装置を図７に
示す。本実施例に於いては、絶縁膜上に形成されたアル
ミニウム（Ａｌ）配線をパッシベーションするために、
シリコン酸化膜（ＳｉＯ２膜）を堆積する方法について
説明する。図７において、２６は真空容器、２７、２８
はプラズマ発生装置である。絶縁膜上にパターニングさ
れたＡｌ配線構造を有する基板２９が真空容器内で加熱
ホルダー３０の上に固定されている。
【００３１】図７の装置において、まずポンプ１００を
用いて真空容器２６の真空度を１×１０−５Ｔｏｒｒ以
下に排気した後、そのまま加熱ホルダー３０を昇温する
ことで基板２９を３００℃に加熱する。シラン（ＳｉＨ
４）に５倍のアルゴン（Ａｒ）を添加し、その混合プラ
ズマをプラズマ発生装置２７で発生させることにより、
実施例５と同様に、ＳｉＨ４ガスが原子状Ｓｉへと分解
され、真空容器２６へ供給される。同様にプラズマ発生
装置２８に、酸素（Ｏ２）に２０倍のクリプトン（Ｋ
ｒ）を添加した混合ガスを供給することにより原子状酸
素が生成され、基板２９上にＳｉＯ２膜が堆積される。
堆積時の真空容器内の真空度は１Ｔｏｒｒであった。同
様に、Ａｒ＋ＳｉＨ４、およびヘリウム＋窒素で各々形
成された原子状のシリコンおよび窒素を用いてシリコン
窒化膜が形成された例もある。
【００３２】実施例７ 本発明に係る分子の原子状化を高効率に行う一実施例に
ついて説明する。本実施例に用いた装置は実施例１と同
一のものである。本実施例においては、水素分子の高効
率原子状化について説明する。図８に、ヘリウム（Ｈ
ｅ）＋水素（Ｈ２）を２５：１の混合比でプラズマ中に
供給された場合の、Ｈ２の高効率原子状化を示す発光ス
ペクトルを示す。この測定は、図１におけるマイクロ波
キャビティ３および石英管４をフランジ５に取り付け、
プラズマ内の発光の様子を分光器６によって測定したも
のである。Ｈｅ＋Ｈ２を１：１で供給した場合に比べ、
Ｈｅ供給量を増大させＨ２供給量を減少させた２５：１
の混合比の場合、原子状水素生成に伴う１２１．６ｎｍ
の発光強度がさらに飛躍的に増大し、分子励起の尺度で
ある１６０ｎｍ近辺の発光がさらに押さえられているこ
とが観察される。なお、本実施例は、実施例１にも適応
可能であり、実施例２から４の酸素分子、フッ素分子お
よび窒素分子の高効率原子状化に対しても、実施された
例がある。
【００３３】実施例８ 本発明に関わるリン（Ｐ）ドープシリコン領域の形成方
法の一実施例について説明する。本実施例に用いた成膜
装置は、実施例１と同一のものである。本実施例におい
ては、図９に示す絶縁膜のパターニングによりソース、
ドレイン領域を開口したシリコン基板を、下地基板とし
て用いている。従って実施例１の装置説明図である図１
の７は、本実施例では上記シリコン基板となる。
【００３４】図１の装置において、まずポンプ１００を
用いて真空容器１の真空度を１×１０−５Ｔｏｒｒ以下
に排気する。この真空環境で加熱ホルダー８を昇温する
ことで基板７を５００℃に加熱する。Ｐの原料となるＰ
２Ｏ５ガスをＨｅと混合させ、石英管４を通じて真空容
器１内に導入する。ガス導入によって真空容器１内の真
空度は１Ｔｏｒｒとなる。石英管４にマイクロ波キャビ
ティ３を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波
を導入し、Ｐ２Ｏ５とＨｅの混合プラズマを発生させ
る。プラズマエネルギーの大半をＨｅが吸収し、Ｐ２Ｏ
５へエネルギーを渡すことにより、ほぼすべてが原子状
Ｐの状態にまで分解され、パターニングされた開口部に
従来よりも低温でＰドープシリコン領域が形成された。
なお、上記ガスをＢ２Ｏ３＋Ｎｅに換えることにより、
ボロン（Ｂ）ドープシリコン領域が形成された例もあ
る。
【００３５】実施例９ 本発明に関わるボロン（Ｂ）ドープシリコン領域の形成
方法の一実施例について説明する。本実施例に用いた成
膜装置は、実施例６と同一のものである。本実施例の基
板には、シリコン基板を用いている。従って実施例６の
装置説明図である図７の２９は、本実施例では上記シリ
コン基板となる。
【００３６】図７の装置において、まずポンプ１００を
用いて真空容器２６の真空度を１×１０−５Ｔｏｒｒ以
下に排気する。この真空環境で加熱ホルダー３０を昇温
することで基板２９を５００℃に加熱する。Ｂの原料と
なるＢ２Ｏ３ガスをＮｅと混合させ、プラズマ発生装置
２７に導入する。プラズマ発生装置２８には、Ａｒ＋Ｓ
ｉＨ４の混合ガスを導入する。それぞれからＢ原子およ
びＳｉ原子が生成され、シリコン基板上にＢドープシリ
コン膜が堆積された。
【００３７】実施例１０ 本発明に関わるゲート酸化膜形成方法の一実施例につい
て説明する。本実施例に用いた成膜装置は、実施例１と
同一のものである。本実施例においては、図１０に示す
素子分離したシリコン基板を下地基板として用いてい
る。従って実施例１の装置説明図である図１の７は、本
実施例では上記素子分離したシリコン基板となる。
【００３８】図１の装置において、まずポンプ１００を
用いて真空容器１の真空度を１×１０−５Ｔｏｒｒ以下
に排気する。この真空環境で加熱ホルダー８を昇温する
ことで上記素子分離したシリコン基板７を５００℃に加
熱する。石英管４を通じてアルゴン（Ａｒ）と酸素（Ｏ
２）を真空容器１内に導入する。このとき、ＡｒとＯ２
は２５：１の混合比で合計１００ｓｃｃｍの流量であ
る。ガス導入によって真空容器１内の真空度は１Ｔｏｒ
ｒとなる。石英管４にマイクロ波キャビティ３を通じて
２．４５ＧＨｚ、１００Ｗのマイクロ波を導入し、Ａｒ
とＯ２の混合プラズマを発生させる。プラズマのエネル
ギーを多量のＡｒが消費し、それをＯ２が受け取ること
で、Ｏ２が原子状化され、上記素子分離したシリコン基
板７のシリコン開口部において、上記原子状化した酸素
とシリコン基板との反応によりシリコン酸化膜が形成さ
れる。本実施例でのシリコン基板の酸化において、従来
の酸素分子による８００℃熱酸化に匹敵する酸化速度が
得られた。
【００３９】実施例１１ クリプトン（Ｋｒ）と酸素（Ｏ２）を組み合わせてシリ
コン基板を酸化する成膜方法の一実施例について説明す
る。本実施例に用いた成膜装置は、実施例１と同一のも
のである。本実施例においては、実施例１０と同様に、
図１０に示した素子分離したシリコン基板を下地基板と
して用いている。従って実施例１の装置説明図である図
１の７は、本実施例において、上記素子分離したシリコ
ン基板となる。
【００４０】図１の装置において、まずポンプ１００を
用いて真空容器１の真空度を１×１０−５Ｔｏｒｒ以下
に排気する。この真空環境で加熱ホルダー８を昇温する
ことで基板７を５００℃に加熱する。クリプトン（Ｋ
ｒ）＋酸素（Ｏ２）を２５：１の流量比で合計１００ｓ
ｃｃｍになるよう供給し、石英管４を通じて真空容器１
内に導入する。ガス導入によって真空容器１内の真空度
は１Ｔｏｒｒとなる。石英管４にマイクロ波キャビティ
３を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導
入し、ＫｒとＯ２の混合プラズマを発生させる。プラズ
マエネルギーの大半をＫｒが吸収し、その励起エネルギ
ー（９．９２ｅＶ）をＯ２へ渡すことにより、ほぼすべ
てが原子状酸素の状態にまで解離され、前記素子分離し
たシリコン基板７のシリコン開口部が酸化される。形成
されたＳｉＯ２／Ｓｉ界面の界面準位密度としては、Ｄ
ｉｔ（ｍｉｄ ｇａｐ）で３×１０１１／ｃｍ２・ｅＶ
の値が得られた。なお、本実施例において、基板温度を
３００℃から６００℃まで変化させて、拡散律速を示す
上記酸化反応の活性化エネルギーを調べたところ、約
０．１４ｅＶの値が得られ、基板温度変化に対する酸化
速度の変化が極めて小さいことが示された。なお、本実
施例において、基板温度を４００℃に設定して酸化を行
ったところ、Ｄｉｔ（ｍｉｄ ｇａｐ）で５×１０１１
／ｃｍ２・ｅＶの値が得られた例もある。
【００４１】実施例１２ キセノン（Ｘｅ）と酸素（Ｏ２）を組み合わせてシリコ
ン基板を酸化する成膜方法の一実施例について説明す
る。本実施例に用いた成膜装置は、実施例１と同一のも
のである。本実施例においては、実施例１０と同様に、
図１０に示した素子分離したシリコン基板を下地基板と
して用いている。従って実施例１の装置説明図である図
１の７は、本実施例において、上記素子分離したシリコ
ン基板となる。
【００４２】図１の装置において、まずポンプ１００を
用いて真空容器１の真空度を１×１０−５Ｔｏｒｒ以下
に排気する。この真空環境で加熱ホルダー８を昇温する
ことで基板７を５００℃に加熱する。キセノン（Ｘｅ）
＋酸素（Ｏ２）を２５：１の流量比で合計１００ｓｃｃ
ｍになるよう供給し、石英管４を通じて真空容器１内に
導入する。ガス導入によって真空容器１内の真空度は１
Ｔｏｒｒとなる。石英管４にマイクロ波キャビティ３を
通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導入
し、ＸｅとＯ２の混合プラズマを発生させる。これによ
って生成された原子状酸素によって、前記素子分離した
シリコン基板７のシリコン開口部が酸化される。Ｘｅと
Ｏ２混合プラズマを用いた本実施例では、従来の９００
℃熱酸化と同等の酸化速度が得られ、酸化速度という観
点において４００℃の低温化が実現された。
【００４３】実施例１３ ヘリウム（Ｈｅ）と窒素（Ｎ２）を組み合わせてシリコ
ン基板を窒化する成膜方法の一実施例について説明す
る。本実施例に用いた成膜装置は、実施例１と同一のも
のである。本実施例においては、実施例１０と同様に、
図１０に示した素子分離したシリコン基板を下地基板と
して用いている。従って実施例１の装置説明図である図
１の７は、本実施例において、上記素子分離したシリコ
ン基板となる。
【００４４】図１の装置において、まずポンプ１００を
用いて真空容器１の真空度を１×１０−５Ｔｏｒｒ以下
に排気する。この真空環境で加熱ホルダー８を昇温する
ことで基板７を６００℃に加熱する。ヘリウム（Ｈｅ）
＋窒素（Ｎ２）を１０：１の流量比で合計１００ｓｃｃ
ｍになるよう供給し、石英管４を通じて真空容器１内に
導入する。ガス導入によって真空容器１内の真空度は１
Ｔｏｒｒとなる。石英管４にマイクロ波キャビティ３を
通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導入
し、ＨｅとＮ２の混合プラズマを発生させる。これによ
って生成された原子状窒素によって、前記素子分離した
シリコン基板７のシリコン開口部が直接窒化された。
【００４５】実施例１４ 本発明に関わる酸窒化膜（ＳｉＯＮ膜）形成方法の一実
施例について説明する。本実施例に用いた成膜装置は、
実施例６と同一のものである。本実施例においては、図
１０に示す素子分離したシリコン基板を下地基板として
用いている。従って実施例６の装置説明図である図７の
２９は、本実施例では上記素子分離したシリコン基板と
なる。
【００４６】図７の装置において、まずポンプ１００を
用いて真空容器２６の真空度を１×１０−５Ｔｏｒｒ以
下に排気する。この真空環境で加熱ホルダー３０を昇温
することで基板２９を６００℃に加熱する。クリプトン
（Ｋｒ）＋酸素（Ｏ２）を２５：１の流量比でプラズマ
発生装置２７に供給する。プラズマ発生装置２８にはヘ
リウム（Ｈｅ）＋窒素（Ｎ２）を１０：１で供給する。
ガス導入によって真空容器２６内の真空度は１Ｔｏｒｒ
となる。それぞれのプラズマ発生装置によって生成され
た原子状酸素および原子状窒素がシリコン基板表面と反
応し、良好な界面特性と高誘電率を有するＳｉＯＮ膜が
形成された。
【００４７】
【発明の効果】本発明によれば、複数原子から構成され
る分子の高効率原子状化が可能なため、前記分子を用い
たプロセスの低温化が可能となる。
【図面の簡単な説明】
【図１】１種類の分子を原子状化して用いる際の成膜装
置の構成図である。
【図２】ヘリウム（Ｈｅ）および水素（Ｈ２）のエネル
ギーおよび状態遷移に伴う発光を説明する図である。
【図３】水素（Ｈ２）にヘリウム（Ｈｅ）を添加したと
きの発光スペクトルの変化を示す図である。
【図４】３種類の分子を原子状化して用いる際の成膜装
置の構成図である。
【図５】３種類の原料と、原子状化した１種類の分子を
用いる際の成膜装置の構成図である。
【図６】１種類の原料と、原子状化した１種類の分子を
用いる際の成膜装置の構成図である。
【図７】２種類の分子を原子状化して用いる際の成膜装
置の構成図である。
【図８】水素（Ｈ２）に同等を超える量のヘリウム（Ｈ
ｅ）を添加したときの発光スペクトルの変化を示す図で
ある。
【図９】絶縁膜のパターニングによりソース、ドレイン
領域を開口したシリコン基板の模式的断面図である。
【図１０】素子分離したシリコン基板の模式的断面図で
ある。
【符号の説明】
１ ：真空容器 ２ ：フレキシブルチューブ ３ ：マイクロ波キャビティ ４ ：石英管 ５ ：フランジ ６ ：分光器 ７ ：基板 ８ ：加熱ホルダー ９ ：真空容器 １０，１１，１２ ：プラズマ発生装置 １３ ：分光器 １４ ：基板 １５ ：加熱ホルダー １６ ：真空容器 １７ ：プラズマ発生装置 １８ ：基板 １９ ：加熱ホルダー ２０ ：ガス導入口 ２１ ：真空容器 ２２ ：プラズマ発生装置 ２３ ：基板 ２４ ：加熱ホルダー ２５ ：ガス導入口 ２６ ：真空容器 ２７，２８ ：プラズマ発生装置 ２９ ：基板 ３０ ：加熱ホルダー ３１ ：絶縁膜 ３２ ：シリコン基板 ３３ ：絶縁膜 ３４ ：シリコン基板 １００ ：ポンプ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】複数原子から構成される気体分子を基板上
    に供給する成膜方法において、前記気体分子の原子状化
    に必要なエネルギーよりも高い準安定エネルギー準位を
    有する不活性ガスと前記気体分子との混合ガス雰囲気中
    でプラズマを発生させて、前記気体分子を原子状化させ
    ることを特徴とする成膜方法。
  2. 【請求項２】請求項１において、前記気体分子が酸素分
    子であることを特徴とする成膜方法。
  3. 【請求項３】請求項１において、前記気体分子が窒素分
    子であることを特徴とする成膜方法。
  4. 【請求項４】請求項１または２または３において、前記
    混合ガス中の前記不活性ガスの分子数密度が前記気体分
    子の分子数密度の少なくとも同等を超えることを特徴と
    する成膜方法。
  5. 【請求項５】請求項１または２または３または４の成膜
    方法において、前記基板がシリコン基板であってかつ前
    記気体分子が成膜するシリコン化合物の構成元素を含ん
    でいることを特徴とする成膜方法。
  6. 【請求項６】請求項５において、前記シリコン化合物中
    のシリコン元素の少なくとも一部の原子が前記原子状化
    した気体分子から供給されることを特徴とする成膜方
    法。
  7. 【請求項７】請求項５において、前記シリコン化合物が
    シリコン酸化膜であることを特徴とする成膜方法。
  8. 【請求項８】請求項７において、前記不活性ガスと前記
    気体分子の組合せがクリプトン（Ｋｒ）と酸素分子であ
    り、これによってシリコン基板を酸化することを特徴と
    する成膜方法。
  9. 【請求項９】請求項７において、前記不活性ガスと前記
    気体分子の組合せがキセノン（Ｘｅ）と酸素分子であ
    り、これによってシリコン基板を酸化することを特徴と
    する成膜方法。
  10. 【請求項１０】請求項５において、前記シリコン化合物
    がシリコン窒化膜であり、前記不活性ガスと前記気体分
    子をヘリウム（Ｈｅ）と窒素分子の組み合わせとするこ
    とによってシリコン基板を窒化することを特徴とする成
    膜方法。
  11. 【請求項１１】請求項５において、前記シリコン化合物
    がシリコン酸窒化膜であることを特徴とする成膜方法。
JP10122661A 1998-03-27 1998-03-27 成膜方法 Pending JPH11279773A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP10122661A JPH11279773A (ja) 1998-03-27 1998-03-27 成膜方法
PCT/JP1999/001429 WO1999050899A1 (fr) 1998-03-27 1999-03-23 Procede de formation de film
CNB998056324A CN1146025C (zh) 1998-03-27 1999-03-23 形成薄膜的方法
AU28546/99A AU748409B2 (en) 1998-03-27 1999-03-23 Method for forming film
CA002326052A CA2326052A1 (en) 1998-03-27 1999-03-23 Method for forming film
US09/646,988 US6746726B2 (en) 1998-03-27 1999-03-23 Method for forming film
DE69934680T DE69934680D1 (de) 1998-03-27 1999-03-23 Verfahren zur herstellung einer schicht
EP99909290A EP1071123B1 (en) 1998-03-27 1999-03-23 Method for forming film
KR10-2000-7010752A KR100441836B1 (ko) 1998-03-27 1999-03-23 성막 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10122661A JPH11279773A (ja) 1998-03-27 1998-03-27 成膜方法

Publications (1)

Publication Number Publication Date
JPH11279773A true JPH11279773A (ja) 1999-10-12

Family

ID=14841514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10122661A Pending JPH11279773A (ja) 1998-03-27 1998-03-27 成膜方法

Country Status (9)

Country Link
US (1) US6746726B2 (ja)
EP (1) EP1071123B1 (ja)
JP (1) JPH11279773A (ja)
KR (1) KR100441836B1 (ja)
CN (1) CN1146025C (ja)
AU (1) AU748409B2 (ja)
CA (1) CA2326052A1 (ja)
DE (1) DE69934680D1 (ja)
WO (1) WO1999050899A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1347507A1 (en) * 2000-12-28 2003-09-24 OHMI, Tadahiro Dielectric film and method of forming it, semiconductor device, nonvolatile semiconductor memory device, and production method for semiconductor device
US7045447B2 (en) 2002-03-26 2006-05-16 Hitachi Kokusai Electric Inc. Semiconductor device producing method and semiconductor device producing apparatus including forming an oxide layer and changing the impedance or potential to form an oxynitride
CN1312743C (zh) * 2002-12-03 2007-04-25 株式会社液晶先端技术开发中心 电介体膜及其形成方法，使用其的半导体装置及制造方法
JP2007141993A (ja) * 2005-11-16 2007-06-07 Tokyo Gas Co Ltd 被膜形成装置および被膜形成方法
US7307028B2 (en) 2003-04-18 2007-12-11 Advanced Lcd Technologies Development Center Co., Ltd. Film-forming method, method of manufacturing semiconductor device, semiconductor device, method of manufacturing display device, and display device
JP2013077823A (ja) * 2000-03-13 2013-04-25 Foundation For Advancement Of International Science 酸化膜の形成方法
JP2013225682A (ja) * 2005-06-08 2013-10-31 Tohoku Univ プラズマ窒化処理方法および半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977808B2 (en) * 1999-05-14 2005-12-20 Apple Computer, Inc. Display housing for computing device
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
KR100994387B1 (ko) * 2001-01-22 2010-11-16 도쿄엘렉트론가부시키가이샤 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법
CN1254854C (zh) * 2001-12-07 2006-05-03 东京毅力科创株式会社 绝缘膜氮化方法、半导体装置及其制造方法、基板处理装置和基板处理方法
JP2003293128A (ja) * 2002-04-05 2003-10-15 Canon Inc 堆積膜形成方法
US7494904B2 (en) * 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
US7614111B2 (en) * 2002-08-09 2009-11-10 Colgate-Palmolive Company Oral care implement
JPWO2004025744A1 (ja) * 2002-09-13 2006-01-12 富士通株式会社 感磁素子及びその製造方法、並びにその感磁素子を用いた磁気ヘッド、エンコーダ装置、及び磁気記憶装置
US20040099283A1 (en) * 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
JP2004265916A (ja) * 2003-02-06 2004-09-24 Tokyo Electron Ltd 基板のプラズマ酸化処理方法
TWI423461B (zh) * 2008-09-18 2014-01-11 Atomic Energy Council 微晶矽薄膜鍍膜之生成方法及其生成裝置
JP2012519143A (ja) * 2009-03-03 2012-08-23 ザ ユニバーシティ オブ ウエスタン オンタリオ ハイパーサーマル水素分子を生成し、それを基材の表面又は表面上の分子のＣ−Ｈ結合及び／又はＳｉ−Ｈ結合を選択的に切断するのに使用する方法
US20160233055A1 (en) * 2015-02-06 2016-08-11 Mks Instruments Inc. Apparatus and Method for Metastable Enhanced Plasma Ignition
CN109922590B (zh) * 2019-03-13 2023-11-03 中国科学院微电子研究所 原子态等离子体的形成及维持方法及半导体材料的等离子体处理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116869A (en) 1980-02-18 1981-09-12 Shunpei Yamazaki Inductive reduced pressure gaseous phase method
GB2164581A (en) * 1982-04-13 1986-03-26 Michael Paul Neary Chemical method
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
JPS59159167A (ja) * 1983-03-01 1984-09-08 Zenko Hirose アモルフアスシリコン膜の形成方法
US4883688A (en) * 1984-03-16 1989-11-28 Syntex (U.S.A) Inc. Method for producing chromatographic devices having modified edges
JPH0717997B2 (ja) 1987-02-21 1995-03-01 日本電信電話株式会社 プラズマ酸化または窒化法及びそれに使用する装置
US5180435A (en) * 1987-09-24 1993-01-19 Research Triangle Institute, Inc. Remote plasma enhanced CVD method and apparatus for growing an epitaxial semiconductor layer
US5037666A (en) * 1989-08-03 1991-08-06 Uha Mikakuto Precision Engineering Research Institute Co., Ltd. High-speed film forming method by microwave plasma chemical vapor deposition (CVD) under high pressure
US5284789A (en) 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
DE4132560C1 (en) 1991-09-30 1993-04-22 Siemens Ag, 8000 Muenchen, De Plasma-aided deposition of film for integrated semiconductor circuit - using neutral particles, activated by microwave in separate chamber, and non-excited reaction gas, etc.
JP3190745B2 (ja) * 1992-10-27 2001-07-23 株式会社東芝 気相成長方法
JPH0729898A (ja) * 1993-07-15 1995-01-31 Tadahiro Omi 半導体製造方法
US6183816B1 (en) * 1993-07-20 2001-02-06 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the coating
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
JPH0964176A (ja) 1995-08-21 1997-03-07 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH10242142A (ja) 1997-02-21 1998-09-11 Nippon Asm Kk 半導体素子とその製造方法
US6015759A (en) * 1997-12-08 2000-01-18 Quester Technology, Inc. Surface modification of semiconductors using electromagnetic radiation

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077823A (ja) * 2000-03-13 2013-04-25 Foundation For Advancement Of International Science 酸化膜の形成方法
EP1347507A1 (en) * 2000-12-28 2003-09-24 OHMI, Tadahiro Dielectric film and method of forming it, semiconductor device, nonvolatile semiconductor memory device, and production method for semiconductor device
EP1347507A4 (en) * 2000-12-28 2005-09-07 Tadahiro Ohmi DIELECTRIC FILM AND METHOD FOR ITS EDUCATION, SEMICONDUCTOR COMPONENT, NON-VOLATILE MEMORY BLOCK AND METHOD OF MANUFACTURING THE SEMICONDUCTOR ELEMENT
US7439121B2 (en) 2000-12-28 2008-10-21 Tadahiro Ohmi Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device
US7718484B2 (en) 2000-12-28 2010-05-18 Foundation For Advancement Of International Science Method of forming a dielectic film that contains silicon, oxygen and nitrogen and method of fabricating a semiconductor device that uses such a dielectric film
US7045447B2 (en) 2002-03-26 2006-05-16 Hitachi Kokusai Electric Inc. Semiconductor device producing method and semiconductor device producing apparatus including forming an oxide layer and changing the impedance or potential to form an oxynitride
CN1312743C (zh) * 2002-12-03 2007-04-25 株式会社液晶先端技术开发中心 电介体膜及其形成方法，使用其的半导体装置及制造方法
US7307028B2 (en) 2003-04-18 2007-12-11 Advanced Lcd Technologies Development Center Co., Ltd. Film-forming method, method of manufacturing semiconductor device, semiconductor device, method of manufacturing display device, and display device
US7446060B2 (en) 2003-04-18 2008-11-04 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film forming method using silane and an oxidizing gas
JP2013225682A (ja) * 2005-06-08 2013-10-31 Tohoku Univ プラズマ窒化処理方法および半導体装置の製造方法
JP2007141993A (ja) * 2005-11-16 2007-06-07 Tokyo Gas Co Ltd 被膜形成装置および被膜形成方法

Also Published As

Publication number Publication date
KR20010042227A (ko) 2001-05-25
CA2326052A1 (en) 1999-10-07
DE69934680D1 (de) 2007-02-15
WO1999050899A1 (fr) 1999-10-07
EP1071123B1 (en) 2007-01-03
CN1146025C (zh) 2004-04-14
AU2854699A (en) 1999-10-18
EP1071123A4 (en) 2004-11-24
KR100441836B1 (ko) 2004-07-27
AU748409B2 (en) 2002-06-06
EP1071123A8 (en) 2001-05-02
EP1071123A1 (en) 2001-01-24
US20030003243A1 (en) 2003-01-02
CN1299517A (zh) 2001-06-13
US6746726B2 (en) 2004-06-08

Similar Documents

Publication Publication Date Title
JPH11279773A (ja) 成膜方法
KR100746120B1 (ko) 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
US8227346B2 (en) Method of producing semiconductor device
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
US20050136610A1 (en) Process for forming oxide film, apparatus for forming oxide film and material for electronic device
JP2004336019A (ja) 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
JP2001148380A (ja) 半導体デバイスにメタル窒化物膜を統合するための方法及び装置
JP2004343031A (ja) 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
EP1492161A1 (en) Method for forming underlying insulation film
JP2003332333A (ja) 絶縁膜の低温蒸着法
KR20040108697A (ko) 전자 디바이스 재료의 제조 방법
CN100380610C (zh) 形成半导体基体上的绝缘膜的方法
US20040212114A1 (en) Method for forming insulation film and apparatus for forming insulation film
US6734119B2 (en) Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure
JP2000114257A (ja) 半導体装置の製造方法
JP3225694B2 (ja) 窒化シリコン膜の形成方法およびｃｖｄ装置
US6232234B1 (en) Method of reducing in film particle number in semiconductor manufacture
JP2001176870A (ja) 窒化膜形成方法
JPS61248432A (ja) 膜形成法
JPH01239852A (ja) 薄膜形成方法
Neumayer Plasma-Enhanced Chemical Vapor Deposition (PECVD): Silicon Nitride Films
Srinivasan et al. Plasma enhanced chemical vapor deposition of dielectric films: correlation of stress to film structure and plasma characteristics
Klein Advanced gate dielectrics for thin film and CMOS transistors

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040726

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425