JP2004336019A - 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置 - Google Patents

成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置 Download PDF

Info

Publication number
JP2004336019A
JP2004336019A JP2004095559A JP2004095559A JP2004336019A JP 2004336019 A JP2004336019 A JP 2004336019A JP 2004095559 A JP2004095559 A JP 2004095559A JP 2004095559 A JP2004095559 A JP 2004095559A JP 2004336019 A JP2004336019 A JP 2004336019A
Authority
JP
Japan
Prior art keywords
gas
film
plasma
plasma processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004095559A
Other languages
English (en)
Inventor
Shinji Goto
真志 後藤
Kazufumi Azuma
東　　和文
Yukihiko Nakada
行彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2004095559A priority Critical patent/JP2004336019A/ja
Priority to TW093109397A priority patent/TW200427869A/zh
Priority to US10/821,843 priority patent/US7307028B2/en
Priority to KR1020040026141A priority patent/KR20040090903A/ko
Priority to CNA2004100329640A priority patent/CN1570204A/zh
Publication of JP2004336019A publication Critical patent/JP2004336019A/ja
Priority to US11/619,508 priority patent/US7446060B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】酸素欠損の少ない膜を安価かつ容易に形成できる成膜方法を提供することを目的とする。
【解決手段】混合ガスは、有機金属化合物ガス、酸化性ガス、及び希ガスを含む。混合ガス中の希ガスの分圧の割合Ｐｒを８５％≦Ｐｒ＜１００％とする。混合ガスをプラズマ処理容器内に導入する。プラズマ処理容器内にプラズマを発生させて有機金属ガス及び酸化性ガスをプラズマにて分解させ、被処理基板１に金属酸化物膜を形成する。
【選択図】 図１

Description

本発明は、例えば半導体集積回路装置のような半導体装置や液晶表示装置のような表示装置を形成するため等に用いられる成膜方法、例えば薄膜トランジスタ（ＴＦＴ）や金属酸化物半導体素子（ＭＯＳ素子）等の半導体素子を形成する半導体素子の形成方法、半導体素子、例えば液晶表示装置や有機及び無機ＥＬ表示装置のような表示装置を形成する表示装置の形成方法、及び表示装置に関する。
一般的に、薄膜トランジスタ（ＴＦＴ）のような半導体素子では、ゲート絶縁膜として酸化シリコン膜が用いられることが多い。酸化シリコン膜を６００℃以下の温度で形成する方法としては、従来、プラズマＣＶＤ（plasma enhanced chemical vapor deposition）法が知られている。
従来知られているプラズマＣＶＤ法では、以下のようにして酸化シリコン膜を形成する。まず、モノシランガスと酸素ガスとを混合させる。基板が設けられたチャンバ内に混合ガスを供給する。チャンバ内にプラズマを発生させて、モノシランガス及び酸素ガスをプラズマ放電させる。これにより、基板上に酸化シリコンを堆積させる。
しかしながら、従来知られているプラズマＣＶＤ法では、酸素原子の供給が十分ではないという問題がある。したがって、酸素欠損の多い酸化シリコン膜が形成されるため、その改善が求められている。
また、酸化シリコン膜を形成する他の方法としては、気体分子とこの気体分子に対して適度な励起準位をもつ希ガスとの２種のガスを混合した混合ガスを用いるプラズマＣＶＤ法が提案されている（例えば、特許文献１参照。）。
ところで、表示装置に用いられているトップゲート型のＴＦＴでは、従来、島状に加工された５０ｎｍ程度の半導体層上に、酸化シリコンをプラズマＣＶＤ法により堆積させて８０〜１００ｎｍのゲート絶縁膜を形成している。
これに対し、近年、表示装置の大型化、多機能化、或いは有機ＥＬ表示装置といった新しい表示装置への適用等により、ＴＦＴはデバイスの特性を向上させつつ小型化することが求められるようになってきている。そして、このようなＴＦＴの小型化に伴い、ゲート絶縁膜は薄膜化することが必要となってきている。具体的には、チャネル長が１ｎｍのＴＦＴでは、ゲート絶縁膜は３０ｎｍにまで薄くすることが求められている。
しかしながら、島状に形成された半導体層上にゲート絶縁膜が形成されるトップゲート型のＴＦＴの場合、ゲート絶縁膜は半導体層の全域及びこの半導体層により形成される段差を被覆するように設けなければならない。そのため、前記段差部分ではゲート絶縁膜のリーク電流が増大し易い。しかも、ゲート絶縁膜は３０ｎｍといった薄い酸化シリコン膜にするとリーク電流がさらに増大する。
このように、ゲート絶縁膜を３０ｎｍ程度にまで薄膜化すると十分なデバイス特性を得ることが困難となるので、酸化シリコン膜の薄膜化には限界がある。そのため、近年、酸化シリコンよりも誘電率の高い酸化ハフニウムや酸化ジルコニウムといった金属酸化物がゲート絶縁膜の材料として注目されてきている。すなわち、このような誘電率の高い金属酸化物をゲート絶縁膜材料として用いることで、酸化シリコン膜と同じゲート絶縁膜容量を確保しながら、ゲート絶縁膜をさらに薄膜化することが可能であると期待される。
酸化ハフニウムや酸化ジルコニウムといった金属酸化物からなる膜を形成する方法としては、従来、有機金属気相成長法（ＭＯＣＶＤ法）、スパッタリング法、或いは極薄膜の堆積法としての原子層堆積法（ＡＬＤ法）等が知られている。
しかしながら、有機金属気相成長法では、原料となる有機金属化合物ガスを５００℃〜７００℃に加熱した基板で分解して膜を成長させるため、ガラス基板やプラスチック基板上に金属酸化物膜を形成するのは困難である。
スパッタリング法では、比較的低温での成膜が可能である反面、高速粒子が基板に衝突するため下地膜にダメージを与え易い。そのため、スパッタリング法により形成された金属酸化物膜は、界面準位密度が高く、しかも、酸素欠損が多い。なお、金属酸化物膜の酸素欠損を補うためには、成膜後にプラズマ処理や高温でのアニール処理等が必要であるので、工程数が多く面倒である。
原子層堆積法では、原子層を１層ずつ堆積させていくため、成膜速度が非常に遅い。したがって、この原子層堆積法は、ゲート絶縁膜の膜厚が数十ｎｍ程度必要とされるＴＦＴの形成には適さない。
金属酸化物膜の他の成膜方法としては、有機金属材料を前駆体としたプラズマＣＶＤ法による成膜方法が提案されている。
この成膜方法では、まず、テトラプロポキシジルコニウム（Ｚｒ（ＯＣ３Ｈ７）４）と酸素ガスとアルゴンガスとを混合させる。混合ガス中の酸素ガスとアルゴンガスとの比は１：５としている。つまり、混合ガスの全圧に対するアルゴンガスの分圧の割合は８０％以下である。基板が設けられたチャンバ内に混合ガスを導入する。チャンバ内にプラズマを発生させて、テトラプロポキシジルコニウム及び酸素ガスをプラズマ放電させる。これにより、基板上に酸化ジルコニウムを堆積させる。
特開平１１−２７９７７３号公報（段落００１８〜段落００４７、図１及び図４） 森岡 怜司、他２名、"金属有機材料を前駆体としたプラズマＣＶＤによる高誘電率ジルコニウム酸化膜の形成"、平成１５年１月２９日、第２０回「プラズマプロセッシング研究会」（社団法人 応用物理学会 プラズマエレクトロニクス分科会 主催）予稿集、ｐ３１７〜ｐ３１８
しかしながら、特許文献１に記載の技術では、気体分子とこの気体分子に対して適度な励起準位をもつ希ガスとの２種のガスを混合させ、希ガスにより気体分子を原子状化させている。つまり、酸化シリコン膜を形成する場合には、モノシランガスとアルゴンガスとを混合させて原子状のシリコンを発生させるとともに、酸素ガスとキセノンガスとを混合させて原子状の酸素を発生させることとなる。したがって、特許文献１に記載の技術では、酸化シリコン膜や金属酸化膜を形成するためにプラズマ発生装置が少なくとも２つ以上必要となってしまうので、製造装置が複雑であり、製造コストが嵩む。さらに、特許文献１に記載の技術では、シリコン原子を発生させる気体分子として、テトラエトキシシラン（ＴＥＯＳ）等の有機シリコン化合物からなるガスを用いることができないという問題がある。
また、非特許文献１の技術では、有機金属気相成長法よりも低温で、下地膜へのダメージが少なく、しかも、原子層堆積法よりも成膜速度を速くできる反面、非特許文献１の技術で形成される酸化ジルコニウム膜には酸素欠損が多いという問題がある。
この発明は、このような事情にもとづいてなされたものであり、酸素欠損の少ない膜を安価かつ容易に形成できる成膜方法、半導体素子の形成方法、及び表示装置の形成方法を提供することを目的とする。
第１の観点に基づく本発明の成膜方法は、シリコン原子を有する化合物からなるシリコン化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に酸化シリコンからなる膜を形成することを特徴とする。
第２の観点に基づく発明の成膜方法は、有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に金属酸化物からなる膜を形成することを特徴とする。
これらの発明及び以下の発明で「被処理基板」としては、例えば、シリコン、ガラス、又はプラスチック等からなる基体自体を用いることができる。また、シリコン、ガラス、又はプラスチック等からなる基体上に絶縁膜、金属膜、或いは半導体膜等を成膜したもの、或いは、前記基体上に絶縁膜、金属膜、或いは半導体膜を１層以上積層させてなるもの等として用いてもよい。
これらの発明によれば、プラズマ処理容器内の電子密度が従来と比べて急激に高くなるので、高密度なプラズマを生成することができる。これにより、第１の観点に基づく発明では、シリコン化合物ガス及び酸化性ガスの分解が促進される。また、第２の観点に基づく発明では、有機金属化合物ガス及び酸化性ガスの分解が促進される。
第３の観点に基づく発明の成膜方法は、シリコン原子を有する化合物からなるシリコン化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスをプラズマ処理容器内に供給し、前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に酸化シリコンからなる膜を形成することを特徴とする。
第４の観点に基づく発明の成膜方法は、有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスをプラズマ処理容器内に供給し、前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に金属酸化物からなる膜を形成することを特徴とする。
これらの発明によれば、水素ガスと酸化性ガスとが反応するので、効率良く酸素原子が生成される。
第５の観点に基づく発明の半導体素子は、前記したいずれか一つの成膜方法により形成された酸化シリコン膜および金属酸化物のうち少なくとも一方の膜によりゲート絶縁膜を形成したトランジスタからなることを特徴とする。
第６の観点に基づく発明の半導体素子の形成方法は、少なくとも一部に半導体層を形成した被処理基板上に、有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、前記プラズマ処理容器内にプラズマを発生させて、前記酸化シリコン層上に金属酸化物膜を積層させることを特徴とする。
第７の観点に基づく発明の半導体素子の形成方法は、少なくとも一部に形成された半導体層を形成した被処理基板が設けられたプラズマ処理容器内に、有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスを供給し、前記プラズマ処理容器内にプラズマを発生させて、前記酸化シリコン層上に金属酸化物膜を積層させることを特徴とする。
第６及び第７の観点に基づく発明は、例えば、例えば、薄膜トランジスタ（ＴＦＴ）や金属酸化物半導体素子（ＭＯＳ素子）等の半導体素子の形成方法として適用することができる。
第６の観点に基づく発明によれば、プラズマ処理容器内の電子密度を従来と比べて急激に高くすることができるため、有機金属化合物ガス及び酸化性ガスの分解が促進される。
第７の観点に基づく発明によれば、水素ガスと酸化性ガスとが反応するので、効率良く酸素原子が生成される。
第８の観点に基づく発明の表示装置は、前記したいずれか一つの成膜方法により形成された酸化シリコン膜および金属酸化物のうち少なくとも一方の膜によりゲート絶縁膜を形成したトランジスタを画素選択素子としてマトリックス状に設けてなることを特徴とする。
第９の観点に基づく発明の表示装置の形成方法は、半導体層を有する被処理基板上にマトリックス状に設けられた複数の薄膜トランジスタを備える表示装置の形成方法であって、前記半導体層上に前記複数の薄膜トランジスタのゲート絶縁膜を形成するに際し、有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、前記プラズマ処理容器内にプラズマを発生させて、金属酸化物膜を形成させることを特徴とする。
第１０の観点に基づく発明の表示装置の形成方法は、被処理基板上にマトリックス状に設けられた複数の薄膜トランジスタを備える表示装置の形成方法であって、前記半導体層上に前記複数の薄膜トランジスタのゲート絶縁膜を形成するに際し、有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスをプラズマ処理容器内に供給し、前記プラズマ処理容器内にプラズマを発生させて、金属酸化物膜を形成させることを特徴とする。
第９及び第１０の観点に基づく発明は、例えば、液晶表示装置、有機ＥＬ表示装置、或いは無機ＥＬ表示装置のような表示装置の形成方法として適用することができる。
第９の観点に基づく発明によれば、プラズマ処理容器内の電子密度を従来と比べて急激に高くすることができるため、有機金属化合物ガス及び酸化性ガスの分解が促進される。
第１０の観点に基づく発明によれば、水素ガスと酸化性ガスとが反応するので、効率良く酸素原子が生成される。
この発明によれば、酸素欠損の少ない膜を安価かつ容易に形成できる成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置が得られる。
本発明の第１の実施形態を説明する。
始めに、成膜工程を実施するための化学気相成膜装置のひとつであるプラズマＣＶＤ装置（plasma enhanced chemical vapor deposition system）１０について説明する。図１に示すプラズマＣＶＤ装置１０は、例えば平行平板型のプラズマＣＶＤ装置１０である。このプラズマＣＶＤ装置１０は、プラズマ処理容器としてのチャンバ１１、対向する一対の平行平板電極１２，１３、例えば５００Ｗ，４０ＭＨｚを前記電極１２，１３間に供給するための高周波電源装置１４、整合器１５等を備えている。
被処理基板１が収容されるチャンバ１１は、真空容器であって、内部が気密となるように例えば金属容器により形成されている。また、チャンバ１１には、ガス導入部１１ａとガス排出部１１ｂとが設けられている。ガス導入部１１ａからは、後述する成膜用処理ガスとして混合ガスが図１に矢印Ａで示すようにシャワー電極構造の電極１２を介してチャンバ１１内に供給される。ガス排出部１１ｂには、ターボ分子ポンプ等を用いた真空排気システム（図示省略）が設けられている。この真空排気システムを稼動させることにより、チャンバ１１内は所定の真空度に達するまで排気される。
プラズマが発生されるための高周波電力を出力する高周波電源装置１４の出力端は、負荷を調整する整合器１５を介して、互いに対向する一対の電極１２，１３間に接続される。この実施例では、電極１２，１３のうちの一方の電極例えば上電極１２と電気的に接続されている。また、他方の下電極１３はアースされている。
チャンバ１１内には、被処理基板１を支持するためのステージが設けられている。この実施形態では、他方の下電極１３がステージを兼ねている。このステージ（電極１３）には、図示しないが、被処理基板１を加熱するための加熱手段、例えばヒータやランプアニール等が設けられている。
このプラズマＣＶＤ装置１０は、チャンバ１１内を排気後高周波電源装置１４を稼動させ、整合器１５を介して電極１２，１３間に高周波電力を印加し、処理ガスを供給することにより、チャンバ１１内にプラズマを発生させるように構成されている。
以下、上記プラズマＣＶＤ装置１０による本実施形態の成膜方法について説明する。図１と同一部分には、同一符号を用いて説明し、その詳細な説明を省略する。
まず、被処理基板１を用意する。被処理基板１としては、例えば、半導体素子を形成するためのシリコン、液晶表示装置の表示回路を形成するためのガラス、及びプラスチックからなる基板等を用いることができる。本実施形態では、例えば、シリコン基板を用いている。
次に、シリコン（Ｓｉ）原子を有する化合物からなるシリコン化合物ガス、酸化性ガス、及び希ガスを含むように３種以上のガスを混合した混合ガスを用意する。なお、チャンバ１１内に導入する過程でシリコン化合物ガス、酸化性ガス、及び希ガスを混合させて混合ガスを形成するようにしてもよい。
本実施形態では、シリコン化合物ガスであって有機金属化合物ガスでもあるテトラエトキシシラン（Ｓｉ（ＯＣＨ２ＣＨ３）４：tetra ethyl ortho silicate）ガス（以下、ＴＥＯＳガスという）、酸化性ガスとしての酸素（Ｏ２）ガス、及び希ガスとしてのキセノン（Ｘｅ）ガスとを混合させて混合ガスとしている。混合ガス中のＴＥＯＳガスとＯ２ガスとの混合比率は１：５であり、混合ガスの全圧を１００％とした場合のＸｅガスの分圧の割合Ｐｒ（希釈率）は８５％≦Ｐｒ＜１００％、例えば、９０％である。
被処理基板１を図１に示すプラズマＣＶＤ装置１０のチャンバ１１内に収容する。真空排気システムを稼動させ、チャンバ１１内を所定の真空度に達するまで実質的に真空状態とする。チャンバ１１内を真空排気処理した後、チャンバ１１内の気体圧力が６０Ｐａとなるまで、このチャンバ１１内に前記混合ガスをガス供給部１１ａから供給する。例えば下電極１３に設けられている加熱手段により、チャンバ１１内の被処理基板１を３００℃で加熱する。高周波電源装置１４を稼動させ、整合器１５を介して電極１２，１３間に、５００Ｗ、４０ＭＨｚの高周波電力を供給する。これにより、チャンバ１１内にプラズマが発生される。チャンバ１１内は、Ｘｅガスが豊富であるため、電子密度が高い状態となっている。したがって、高密度なプラズマが生成されるので、酸化性ガスのＯ２ガス及びシリコン化合物のＴＥＯＳガスは効率良くプラズマにて分解する。これにより、被処理基板１の一方の面上に酸化シリコン（ＳｉＯ２）分子が堆積し、酸化シリコン膜（以下、ＳｉＯ２膜という）が形成される。
本実施形態の成膜方法により形成したＳｉＯ２膜の特性を以下のようにして評価した。
混合ガスの全圧に対するＸｅガスの分圧の割合が異なる混合ガスを複数種類用意し、夫々について、上述のようにしてＳｉＯ２膜を形成した。形成されたＳｉＯ２膜上にアルミニウム電極を蒸着させて金属酸化物半導体素子（metal-oxide semiconductor、以下、ＭＯＳ素子という）を形成した。各ＭＯＳ素子のＳｉＯ２膜の容量−電圧特性を測定することにより、各ＭＯＳ素子のフラットバンド電圧を求めた。
図２は、混合ガス中のＸｅガスの分圧の割合（Ｐｒ）とＭＯＳ素子のフラットバンド電圧との関係を示す図である。なお、一般的に、ＳｉＯ２膜は、膜中の固定電荷が多いので、フラットバンド電圧が負方向にシフトする。
図２に示すように、混合ガス中のＸｅガスの分圧の割合Ｐｒを０％≦Ｐｒ＜８５％としてＳｉＯ２膜を形成した従来のＭＯＳ素子では、フラットバンド電圧は約−２．３Ｖとほぼ横ばいであった。これに対し、混合ガス中のＸｅガスの分圧の割合Ｐｒを８５％≦Ｐｒ＜１００％としてＳｉＯ２膜を形成した本実施形態のＭＯＳ素子では、フラットバンド電圧が約−２．０Ｖ〜約−１．０Ｖと、従来のＭＯＳ素子と比べて絶対値が小さくなった。
ところで、ＳｉＯ２膜は、従来より、膜中の固定電荷密度を低くすることが求められている。そして、フラットバンド電圧の絶対値が小さくなるということは、膜中の固定電荷密度が低くなっていることを意味している。つまり、本実施形態のように、混合ガス中のＸｅガスの分圧の割合Ｐｒを８５％≦Ｐｒ＜１００％としてＳｉＯ２膜を形成することで、固定電荷密度の低いＳｉＯ２膜が得られることがわかった。
図３は、混合ガス中のＸｅガスの分圧の割合（Ｐｒ）と混合気体の電子密度との関係を示す図である。
図３に示すように、混合ガス中のＸｅガスの分圧の割合Ｐｒが０％≦Ｐｒ＜８５％では、混合ガス中の電子密度が１０９程度であるが、混合ガス中のＸｅガスの分圧の割合Ｐｒを８５％≦Ｐｒ＜１００％とすると、混合ガス中の電子密度が１０１０〜１０１２程度と数十倍から数百倍多くなる。
この測定結果より、本実施形態の成膜方法では、プラズマ中で電子密度を急激に上昇させることができることがわかった。これは、Ｘｅガスが単原子分子であり、多原子分子のように解離反応によるプラズマ中の電子のエネルギー損失がないためであると考えられる。つまり、解離反応による電子のエネルギー損失がないと、供給する高周波電力が一定である場合には、プラズマ中の電子密度が高くなると考えられる。
したがって、本実施形態によれば、プラズマ中の電子密度を高くすることができるので、ＴＥＯＳガス及びＯ２ガスのプラズマにて分解を促進させることができる。よって、Ｓｉ原子及びＯ原子を効率よく生成させることができる。また、Ｏ原子が効率よく生成されると、ＳｉＯ２膜中の酸素欠損が抑制されるので、形成されたＳｉＯ２膜のリーク電流を小さくすることができる。
本発明の第２の実施形態を説明する。
第１の実施形態では、チャンバ１１内の気体圧力を６０Ｐａとしているため、混合ガスの全圧に対する希ガス（Ｘｅガス）の分圧の割合が大きくなるほど（希ガスで希釈するほど）、混合ガスの全圧に対するＴＥＯＳガスの分圧の割合は小さくなる。そのため、混合ガスの全圧に対する希ガスの分圧の割合Ｐｒによっては成膜速度が遅くなることがある。製造時間は製品の製造コストを左右する要因のひとつであるため、成膜時間は短い方が好ましい。そこで、本実施形態では、成膜速度の向上を実現できる成膜方法について説明する。
Ｓｉ原子を有する化合物からなるシリコン化合物ガス、酸化性ガス、及び希ガスを含むように３種以上のガスを混合した混合ガスを形成する。本実施形態では、シリコン化合物ガスとして有機金属化合物ガスでもあるＴＥＯＳガス、酸化性ガスとしてＯ２ガス、希ガスとしてＸｅガスを用意する。
チャンバ１１内に、ＴＥＯＳガスとＯ２ガスとを、混合比率が１：５、かつ、合計の分圧が１０Ｐａとなるように供給する。その後、チャンバ１１内に全圧に対するＸｅガスの分圧の割合Ｐｒ（希釈率）が８５％≦Ｐｒ＜１００％となるようにＸｅガスを供給する。これにより、チャンバ１１内で混合ガスとする。他の工程は、上述した第１の実施形態と同じであるから重複する説明は省略する。
図４は、混合ガス中のＸｅガスの分圧の割合（Ｐｒ）とＳｉＯ２膜の成膜速度との関係を示す図である。
図４に示すように、混合ガス中のＸｅガスの分圧の割合Ｐｒを０％≦Ｐｒ＜９０％としてＳｉＯ２膜を形成すると、成膜速度が約２０ｎｍ／分とほぼ横ばいであった。これに対し、混合ガス中のＸｅガスの分圧の割合Ｐｒを９０％≦Ｐｒ≦９８％としてＳｉＯ２膜を形成すると、成膜速度が約２０ｎｍ／分から約５５ｎｍ／分に上昇した。
また、混合ガス中のＸｅの分圧の割合Ｐｒを９５％とするとともに混合ガスの全圧を２００ＰａとしてＳｉＯ２膜を形成し、このＳｉＯ２膜上にアルミニウム電極を蒸着させてＭＯＳ素子を形成した。このＭＯＳ素子についてフラットバンド電圧を評価したところ、従来のＭＯＳ素子と比べてその絶対値が低下することがわかった。したがって、混合ガスの全圧に対するＸｅの分圧の割合が９５％、混合ガスの全圧が２００Ｐａの条件下でＳｉＯ２膜を形成すると、成膜速度が速く、しかも、膜質改善効果も得られる。
ＴＥＯＳガス及びＯ２ガスが微量であっても混合ガス中にこれらのガスの双方が存在している間は、固定電荷密度が低く、しかも、リーク電流が小さいＳｉＯ２膜を形成することができる。しかしながら、Ｘｅガスの分圧の割合Ｐｒが混合ガスの全圧に対して９８％を越える程度にまで混合ガスがＸｅガスのより希釈されると成膜速度は遅くなる。したがって、成膜速度が速く、しかも、良好な膜質改善効果が得られるようにするためには、混合ガスの全圧に対するＸｅガスの分圧の割合Ｐｒは９０％≦Ｐｒ≦９８％とするのが好ましい。
以上のように、第１及び第２の本実施形態の成膜方法によれば、Ｓｉ原子を有する化合物であるシリコン化合物ガス（第１及び第２の実施形態では、ＴＥＯＳガスであるため有機金属化合物ガスでもある）、酸化性ガス、及び希ガスを含み、かつ、全圧に対する希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるようにとなるように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給する工程と、プラズマ処理容器にプラズマを発生させてシリコン化合物ガス及び酸化性ガスをプラズマにて分解させ、被処理基板１上にＳｉＯ２膜を形成する工程とを具備しているので、酸素欠損の少ないＳｉＯ２膜を安価かつ容易に形成できる。
また、第１及び第２の本実施形態の成膜方法によれば、固定電荷密度を低く、しかも、リーク電流の小さいＳｉＯ２膜が得られる。すなわち、ＳｉＯ２膜の特性を改善することができる。しかも、有機金属気相成長法よりも低温（３００℃程度）でＳｉＯ２膜を形成することができる。
さらに、全圧に対する希ガスの分圧の割合Ｐｒを９０％≦Ｐｒ≦９８％とすることにより、成膜速度を従来よりも速くすることができる。
なお、第１及び第２の実施形態では、希ガスとしてＸｅガスを用いたが、希ガスとしては、クリプトン（Ｋｒ）ガス、アルゴン（Ａｒ）ガス、ネオン（Ｎｅ）ガス、或いは、ヘリウム（Ｈｅ）を用いてもよい。ただし、電子密度が高い方がシリコン化合物ガス（有機金属化合物ガス）及び酸化性ガスを効率良くプラズマにて分解させることができるので、希ガスとしては電子密度が高い方が好ましい。したがって、プラズマ処理容器（チャンバ１１）内の電子密度をより高めるためには、希ガスは、Ｘｅガス＞Ｋｒガス＞Ａｒガス＞Ｎｅガス＞Ｈｅガスの順で好ましい。
本発明の第３の実施形態を説明する。
まず、被処理基板１を用意する。被処理基板１としては、第１の実施形態と同様に、例えば、半導体素子を形成するためのシリコン、液晶表示装置の表示回路を形成するためのガラス、及びプラスチックからなる基板等を用いることができる。本実施形態では、例えば、シリコン基板を用いている。
次に、Ｓｉ原子を有する化合物からなるシリコン化合物ガス、酸化性ガス、及び水素ガス（以下、Ｈ２ガスという）を有するように３種以上のガスを混合した混合ガスを用意する。なお、チャンバ１１内に導入する過程でシリコン化合物ガス、酸化性ガス、及び希ガスを混合させて混合ガスを形成するようにしてもよい。
本実施形態では、シリコン化合物ガスであって有機金属化合物ガスでもあるＴＥＯＳガス、酸化性ガスとしてのＯ２ガス、及びＨ２とを混合させて混合ガスとしている。混合ガス中のＴＥＯＳガスとＯ２ガスとの混合比率は１：１５であり、混合ガスの全圧を１００％とした場合のＨ２ガスの分圧の割合Ｐｈ（希釈率）は０％＜Ｐｈ≦３％としている。
本実施形態では、ＴＥＯＳガスとＯ２ガスとの混合比率が１：１５で混合ガス中のＨ２ガスの分圧の割合Ｐｈが０．５％の混合ガスと、ＴＥＯＳガスとＯ２ガスとの混合比率が１：１５で混合ガス中のＨ２ガスの分圧の割合Ｐｈが３％の混合ガスとの２種類の混合ガスを用意した。
被処理基板１を図１に示すプラズマＣＶＤ装置１０のチャンバ１１内に収容する。プラズマＣＶＤ装置１０については、第１の実施形態と同じであるため、重複する説明は省略する。
真空排気システムを稼動させ、チャンバ１１内を実質的に所定の真空度に真空状態とする。チャンバ１１内を真空排気処理した後、チャンバ１１内の気体圧力が８０Ｐａとなるまで、このチャンバ１１内に混合ガスを供給する。下電極１３内に設けられている加熱手段により、チャンバ１１内の被処理基板１を加熱例えば３００℃に加熱する。高周波電源装置１４を稼動させ、整合器１５を介して電極１２,１３間に高周波電力を供給する。これにより、チャンバ１１内にプラズマが発生される。プラズマ中では、ＴＥＯＳガスが分解されてＳｉ原子が生成される。また、プラズマ中では、Ｈ２ガスとＯ２ガスとが反応するので、効率良くＯ原子が生成される。これにより、被処理基板１上にＳｉＯ２分子が堆積し、ＳｉＯ２膜が形成される。
本実施形態の成膜方法により形成したＳｉＯ２膜の特性を以下のようにして評価した。
従来のように、ＴＥＯＳガスとＯ２ガスとを１：１５の混合比率で混合した混合ガス条件、本実施形態のように、ＴＥＯＳガスとＯ２ガスとの混合比率が１：１５かつ混合ガス中のＨ２ガスの分圧の割合Ｐｈが０．５％の混合ガス条件、及び、ＴＥＯＳガスとＯ２ガスとの混合比率が１：１５かつ混合ガス中のＨ２ガスの分圧の割合Ｐｈが３％の混合ガス条件、夫々について、上述のようにしてＳｉＯ２膜を形成した。形成されたＳｉＯ２膜上にアルミニウム電極を蒸着させてＭＯＳ素子を形成した。各ＭＯＳ素子のＳｉＯ２膜の容量−電圧特性を測定することにより、各ＭＯＳ素子のフラットバンド電圧を求めた。
図５は、混合ガス中のＨ２ガスの分圧の割合（Ｐｈ）とＭＯＳ素子のフラットバンド電圧との関係を示す図である。
図５に示すように、Ｈ２ガスを含まない混合ガスでＳｉＯ２膜を形成した従来のＭＯＳ素子では、フラットバンド電圧が約−２．０Ｖであった。これに対し、混合ガスの全圧に対する分圧の割合Ｐｈが０．５％となるようにＨ２ガスを混在させた混合ガスでＳｉＯ２膜を形成したＭＯＳ素子では、フラットバンド電圧が約−１．８Ｖ、混合ガスの全圧に対する分圧の割合Ｐｈが３％となるようにＨ２ガスを混在させた混合ガスでＳｉＯ２膜を形成したＭＯＳ素子では、フラットバンド電圧が約−１．４Ｖと、夫々従来のＭＯＳ素子と比べて絶対値が小さくなった。したがって、混合ガス中にＨ２ガスを混在させることにより、固定電荷密度の低いＳｉＯ２膜を形成することができることがわかった。
これは、プラズマ中では、Ｈ２ガスとＯ２ガスとが反応するので、効率良くＯ原子が生成されるためであると考えられる。このように、本実施形態の成膜方法では、Ｏ原子が効率的に生成されるので、ＳｉＯ２膜中の酸素欠損が抑制されて、ＳｉＯ２膜のリーク電流を小さくすることができる。
なお、混合ガス中にはＯ２ガスとＨ２ガスとが混在している。そのため、混合ガス中のＨ２ガスの分圧の割合Ｐｈが４％以上となるとＯ２ガスと爆発的に反応してしまうおそれがある。したがって、Ｈ２ガスの分圧の割合Ｐｈを４％以上とすることは、成膜工程及び成膜装置において多くの注意が必要であり、あまり好ましくない。混合ガス中には、Ｈ２ガスが存在していれば、上述のような効果が得られるので、安全性及び製造コストを考慮すると、混合ガス中のＨ２ガスの分圧の割合Ｐｈ（希釈率）は０％＜Ｐｈ≦３％とするのが好ましい。
以上のように、第３の本実施形態の成膜方法によれば、Ｓｉ原子を有する化合物からなるシリコン化合物ガス（第３の実施形態では、ＴＥＯＳガスであるため有機金属化合物ガスでもある）、酸化性ガス、及びＨ２ガスを含むように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給し、プラズマ処理容器内にプラズマを発生させてシリコン化合物ガス、酸化性ガス、及びＨ２ガスをプラズマにて分解させ、被処理基板１上にＳｉＯ２膜を形成しているので、酸素欠損の少ないＳｉＯ２膜を安価かつ容易に形成できる。
また、第１及び第２の本実施形態の成膜方法によれば、固定電荷密度を低く、しかも、リーク電流の小さいＳｉＯ２膜が得られる。すなわち、ＳｉＯ２膜の特性を改善することができる。しかも、有機金属気相成長法よりも低温（３００℃程度）でＳｉＯ２膜を形成することができる。
なお、第１〜第３の実施形態では、Ｓｉ原子を有する化合物からなるシリコン化合物ガスとして有機金属化合物でもあるＴＥＯＳガスを用いたが、Ｓｉ原子を有する化合物からなるシリコン化合物ガスとしては、この他にも、例えば、テトラメチルシクロテトラシロキサンガス、ジアセトキシジターシャリーブトキシシランガス、ヘキサメチルジシロキサンガスを用いてもよい。また、ＳｉＨ４ガス、Ｓｉ２Ｈ６ガス、ＳｉＦ４ガス、ＳｉＣｌ４ガス、ＳｉＨ２Ｃｌ２ガス、或いはこれらのうちの少なくとも２種を含むガス等を用いてもよい。
また、第１〜第３の実施形態では、酸化性ガスとしてＯ２ガスを用いたが、酸化性ガスとしては、この他にも、例えば、Ｏ３（オゾン）ガス、Ｎ２Ｏ（酸化二窒素）ガス、ＮＯ（一酸化窒素）ガス、ＣＯ（一酸化炭素）ガス、ＣＯ２（二酸化炭素）ガス等を用いてもよい。このうち、Ｏ３ガスは、他の酸化性ガスと比べて分解し易く、反応性が高いため、好ましい。
ただし、酸化性ガスとして窒素（Ｎ）原子を有する化合物からなるガス（Ｎ２ＯガスやＮＯガス）を用いると、界面にＮ原子が局在する。そのため、シリコン基板上にＳｉＯ２分子を堆積させた場合には、界面準位密度が高くなるので、半導体素子としてはあまり好ましくない。そして、この傾向は、プラズマ中の電子密度が高くなるほど顕著になる。つまり、第１〜第３の実施形態で説明した成膜方法では、この傾向が顕著になる。
これに対し、酸化性ガスとして炭素（Ｃ）原子を有する化合物からなるガスＣＯガスやＣＯ２ガスを用いるのは好ましい。これは、ＴＥＯＳガス自体がＣ原子を有しているので、酸化性ガスとしてＣを含むガスＣＯガスやＣＯ２ガスを用いても、形成されるＳｉＯ２膜の純度には影響がないと考えられるためである。
また、Ｓｉを含むシリコン化合物ガスとしてＴＥＯＳガスを用いると、カバー性の良いＳｉＯ２膜を形成することができる。そのため、液晶表示装置２０が備える薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴという）のように、表面に段差（凹凸）がある選択領域にＳｉＯ２膜を形成することが必要な場合に好適である。つまり、Ｓｉ原子を有する化合物からなるシリコン化合物ガスとしてＴＥＯＳガスを用いてＳｉＯ２膜からなるゲート絶縁膜を形成することで、絶縁性の良好なゲート絶縁膜を備えたＴＦＴが得られることとなる。
したがって、カバー性の良いＳｉＯ２膜を形成するためには、Ｓｉ原子を有する化合物からなるシリコン化合物ガスとしてＴＥＯＳガスを用いるのが好ましい。また、Ｓｉ有する化合物からなるシリコン化合物ガスとしてＴＥＯＳガスを用いる場合には、酸化性ガスとして、Ｏ２ガス、Ｏ３ガス、ＣＯガス、及びＣＯ２ガスのうちの少なくとも１つを含むガスを用いるのが好ましい。
一方、Ｓｉ原子を有するシリコン化合物ガスとして、ＳｉＨ４ガスやＳｉ２Ｈ６ガス等のシランガスのような無機化合物からなるガスを用いる場合には、酸化性ガスとして用いられるＣＯガスやＣＯ２ガス中のＣ原子はＳｉＯ２の成膜工程においては不純物となりうる。そのため、シリコン化合物ガスとしてシランガスを用いる場合には、酸化性ガスとしてＯ２ガス及びＯ３ガスのうちの少なくとも一方を含むガスを用いるのが好ましい。このようにすることにより、純度の高いＳｉＯ２膜を形成することができる。
また、第１〜第３の実施形態の効果は、プラズマの励起周波数やプラズマ源によっては影響されない。
より高密度なプラズマを得るためには、高い励起周波数、例えは、２．４５ＧＨｚやそれ以上の周波数のマイクロ波を用いるのが好ましい。マイクロ波を用いたプラズマ源としては、例えば、無磁場マイクロ波プラズマ源の１つである表面波プラズマとするとよい。
次に、本発明の第４の実施形態を説明する。無磁場マイクロ波プラズマＣＶＤ装置５０による成膜方法の実施形態を、図６を参照して説明する。無磁場マイクロ波プラズマＣＶＤ装置５０は、プラズマ処理容器としての真空容器５１と、マイクロ波源５２と、導波管５３と、複数のスロット５４と、誘電体部材５５と、ガス導入口５６と、ガス排気口５７と、基板支持台５８と、を備えている。
基板支持台５８は、真空容器５１内に設けられており、真空容器５１には、成膜処理される被処理基板１、例えば液晶表示装置の表示回路が形成されるガラス基板が搬入・搬出される図示しないゲートが設けられている。真空容器５１の有効処理面積は、例えば７０ｃｍ×６０ｃｍである。マイクロ波源５２は、周波数例えば２．４５ＧＨｚのマイクロ波を出力する。導波管５３は、例えば矩形導波管からなり幅が例えば９ｃｍ、高さが例えば３ｃｍである。
複数のスロット５４は、真空容器５１の上面と対向する導波管５３の側壁面５３ａに設けられている。誘電体部材５５は、真空耐圧を保持できる厚さと、マイクロ波を透過させる材料例えば石英、ガラス、セラミック等の材料からなる窓である。ガス導入口５６は、図示しない原料ガス収納容器に配管により接続され、予め定められた流量、流速で供給されるように構成されている。ガス排気口５７は、処理済みのガスを排気するための配管である。
真空容器５１内は、予め定められた真空度に排気されたのち、ガス導入口５６から予め定められた流量、流速で原料となるガスを含む混合ガスが真空容器５１内に供給される。真空容器５１内に、マイクロ波源５２の発振器にて発振されたマイクロ波は、導波管５３を伝播し、導波管アンテナを構成するスロット５４、誘電体部材５５を介して真空容器５１内に放射される。スロット５４から真空容器５１内に放射されたマイクロ波によってプラズマを生成し、成膜処理を行う。
まず、被処理基板１を用意する。被処理基板１としては、例えば、トランジスタなど半導体素子を形成するためのシリコン、液晶表示装置の表示回路を形成するためのガラス、及びプラスチックからなる基板等を用いることができる。本実施形態では、例えば、シリコン基板を用いている。
次に、有機金属化合物ガス、酸化性ガス、及び希ガスを含むように３種以上のガスを混合した混合ガスを用意する。なお、チャンバ１１内に導入する過程で有機金属化合物ガス、酸化性ガス、及び希ガスを混合させて混合ガスを形成するようにしてもよい。
本実施形態では、有機金属化合物ガスとしてのテトラプロポキシハフニウム（Ｈｆ（ＯＣ３Ｈ７）４）ガス、酸化性ガスとしてのＯ２ガス、及び希ガスとしてのＡｒガスとを混合させて混合ガスとしている。混合ガス中のＡｒガスの分圧の割合Ｐｒ（希釈率）は８５％≦Ｐｒ＜１００％、例えば、９０％である。具体的には、本実施形態では、テトラプロポキシハフニウムガスとＯ２ガスとＡｒガスとの混合比率は２％：８％：９０％である。
被処理基板１をプラズマＣＶＤ装置５０の真空容器５１内に収容する。真空排気システムを稼動させ、真空容器５１内を実質的に真空状態とする。真空容器５１内を真空排気処理した後、真空容器５１内の気体圧力が８０Ｐａとなるまで真空容器５１内に混合ガスを供給する。高周波電源装置（図示せず）を稼動させ、１０００Ｗ、２．４５Ｇのマイクロ波を用いて、真空容器５１内に無磁場マイクロ波プラズマ源の１つである表面波プラズマが発生される。真空容器５１内は、Ａｒガスが豊富であるため、電子密度が高い状態となっている。したがって、高密度な表面波プラズマが生成されるので、Ｏ２ガス及びテトラプロポキシハフニウムガスは効率良くプラズマにて分解する。これにより、被処理基板１の一方の面上に酸化ハフニウム（ＨｆＯ２）分子が堆積し、誘電率の高い酸化ハフニウム膜（以下、ＨｆＯ２膜という）が形成される。
図７は、混合ガス中のＡｒガスの分圧の割合（Ｐｒ）と混合気体の電子密度との関係を示す図である。
図７に示すように、混合ガス中のＡｒガスの分圧の割合Ｐｒが０％≦Ｐｒ＜８５％では、混合ガス中の電子密度が１０９程度であるが、混合ガス中のＡｒガスの分圧の割合Ｐｒを８５％≦Ｐｒ＜１００％とすると、混合ガス中の電子密度が１０１０〜１０１２程度と数十倍から数百倍多くなることがわかった。
この測定結果より、本実施形態の成膜方法では、プラズマ中で電子密度を急激に上昇させることができることがわかった。これは、Ｘｅガスと同様に、Ａｒガスが単原子分子であり、多原子分子のように解離反応によるプラズマ中の電子のエネルギー損失がないためであると考えられる。つまり、解離反応による電子のエネルギー損失がないと、供給する高周波電力が一定である場合には、プラズマ中の電子密度が高くなると考えられる。
本発明の第５の実施形態を説明する。
まず、被処理基板１を用意する。被処理基板１としては、例えば、シリコン、ガラス、又はプラスチック等からなる基板を用いることができる。本実施形態では、例えば、シリコン基板を用いている。
次に、有機金属化合物ガス、酸化性ガス、及びＨ２ガスを含むように３種以上のガスを混合した混合ガスを用意する。本実施形態では、有機金属化合物ガスとしてのテトラプロポキシハフニウムガス、酸化性ガスとしてのＯ２ガス、及びＨ２ガスとを混合させて混合ガスとしている。混合ガス中のＨ２ガスの分圧の割合Ｐｈ（希釈率）を０％＜Ｐｈ≦３％とするのがこのましい。これは第３の実施形態で記載したように、混合ガス中のＨ２ガスの分圧の割合Ｐｈが４％以上となるとＯ２ガスと爆発的に反応してしまうおそれがあるためである。具体的には、本実施形態では、テトラプロポキシハフニウムガスとＯ２ガスとＨ２ガスとの混合比率は２０％：７８％：２％である。
被処理基板１をプラズマＣＶＤ装置１０のチャンバ１１内に収容する。真空排気システムを稼動させ、チャンバ１１内を実質的に真空状態とする。チャンバ１１内を真空排気処理した後、チャンバ１１内の気体圧力が８０Ｐａとなるまでチャンバ１１内に混合ガスを供給する。高周波電源装置１４を稼動させ、１０００Ｗ、２．４５Ｇのマイクロ波を用いて、チャンバ１１内に無磁場マイクロ波プラズマ源の１つである表面波プラズマが発生される。表面波プラズマ中では、テトラプロポキシハフニウムガスが分解されてＨｆ原子が生成される。また、表面波プラズマ中では、Ｈ２ガスとＯ２ガスとが反応するので、効率良くＯ原子が生成される。これにより、被処理基板１上にＨｆＯ２分子が堆積し、誘電率の高いＨｆＯ２膜が形成される。
第４及び第５の実施形態の成膜方法で形成したＨｆＯ２膜の特性を以下のようにして評価した。
シリコン基板上に、従来の成膜方法（テトラプロポキシハフニウムガスとＯ２ガスとを２０％：８０％の割合で混合させた混合ガスを用いた成膜方法）、第４の実施形態の成膜方法、及び第５の実施形態の成膜方法で夫々ＨｆＯ２膜を形成した。夫々のＨｆＯ２膜について、電流−電圧特性を測定した。
図８は、従来の成膜方法により形成したＨｆＯ２膜、第４の実施形態の成膜方法で形成したＨｆＯ２膜、及び第５の実施形態の成膜方法で形成したＨｆＯ２膜に、２ＭＶ／ｃｍの電界を印加した時のリーク電流を示す図である。
図８に示すように、従来の成膜方法により形成したＨｆＯ２膜では、リーク電流が１０−１１（Ａ）程度である。これに対し、第４の実施形態や第５の実施形態のようにして形成したＨｆＯ２膜では、リーク電流は夫々１０−１２（Ａ）程度となった。したがって、第４の実施形態や第５の実施形態の成膜方法では、従来の成膜方法と比べて金属酸化膜のリーク電流を低下させることができる。
これは、第４の実施形態の成膜方法では、プラズマが高密度化し、テトラプロポキシハフニウムガス及びＯ２ガスが効率良くプラズマにて分解されることで、形成されるＨｆＯ２膜が緻密化するととともに、酸素欠損量が減少したためであると考えられる。
また、第５の実施形態の成膜方法では、プラズマ中でＯ２ガスとＨ２ガスとが反応し、Ｏ原子及びＨ原子が発生する。そのため、形成されるＨｆＯ２膜の酸素欠損量が減少するとともに、酸素欠陥が水素終端されるためであると考えられる。
また、第４の実施形態の成膜方法では、有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種のガスを混合してなる混合ガスを用いて成膜しているため、後述する第６の実施形態と同様に、膜中のＣ原子濃度を抑制することができる。
さらに、第５の実施形態の成膜方法では、有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種のガスを混合してなる混合ガスを用いて成膜しているため、後述する第７の実施形態と同様に、膜中のＣ原子濃度を抑制することができる。
第４及び第５の実施形態によれば、酸素欠損の少ない金属酸化膜を安価かつ容易に形成できる。また、金属酸化膜のリーク電流を小さくするとともに膜中のＣ原子濃度を抑制して、膜の特性を改善することができる。
本発明の第６の実施形態を説明する。
本実施形態では、有機金属化合物ガスとしてのトリメチルアルミニウムガス（以下、ＴＭＡガスという）、酸化性ガスとしてのＯ２ガス、及び希ガスとしてのＫｒガスとを混合させて混合ガスとしている。また、混合ガス中のＫｒガスの分圧Ｐｒ（希釈率）は８５％≦Ｐｒ＜１００％、例えば、９８％としている。具体的には、本実施形態では、ＴＭＡガスとＯ２ガスとＫｒガスとの混合比率は、０．５％：１．５％：９８％である。なお、他の工程は、上述した第４の実施形態と同じであるから重複する説明は省略する。このようにすることにより、Ａｌ２Ｏ３膜が形成される。
本発明の第７の実施形態を説明する。
本実施形態では、有機金属化合物ガスとしてのＴＭＡガス、酸化性ガスとしてのＯ２ガス、及びＨ２ガスとを混合させて混合ガスとしている。具体的には、ＴＭＡガスとＯ２ガスとＨ２ガスとの混合比率は１０％：８９％：１％である。なお、他の工程は、上述した第５の実施形態と同じであるから重複する説明は省略する。このようにすることにより、Ａｌ２Ｏ３膜が形成される。
第６及び第７の実施形態の成膜方法で形成したＡｌ２Ｏ３膜の特性を以下のようにして評価した。
シリコン基板上に、従来の成膜方法（ＴＭＡガスとＯ２ガスとを１０％：９０％の割合で混合させた混合ガスを用いた成膜方法）、第６の実施形態の成膜方法、及び第７の実施形態の成膜方法で夫々膜厚２００ｎｍのＡｌ２Ｏ３膜を形成した。夫々のＡｌ２Ｏ３膜について、ＳＩＭＳ（二次イオン質量分析法）によって膜中のＣ原子濃度を測定した。なお、プラズマの圧力は８０Ｐａ、電力は１０００Ｗである。
図９は、従来の成膜方法により形成したＡｌ２Ｏ３膜、第６の実施形態の成膜方法で形成したＡｌ２Ｏ３膜、及び第７の実施形態の成膜方法で形成したＡｌ２Ｏ３膜のＣ原子濃度を示している。
図９に示すように、従来の成膜方法により形成したＡｌ２Ｏ３膜では、Ｃ原子濃度が１０２１（個／ｃｍ３）程度である。これに対し、第６の実施形態や第７の実施形態のようにして形成したＡｌ２Ｏ３膜では、Ｃ原子濃度が１０１９（個／ｃｍ３程度）となった。したがって、第６の実施形態や第７の実施形態の成膜方法では、従来の成膜方法と比べてＣ原子濃度が低下させることができる。
これは、第６の実施形態の成膜方法では、希ガス（Ｋｒガス）によりプラズマが高密度化され、Ｏ原子の生成効率が向上したことに起因する。つまり、Ｏ原子が増加すると、炭素との燃焼反応によりＣＯやＣＯ２の生成量が増加する。これらＣＯやＣＯ２は揮発性が高いため、膜中に取り込まれることなく排気され易い。そのため、膜中のＣ原子濃度が低下したものと考えられる。
また、第７の実施形態に成膜方法では、プラズマ中のＯ２とＨ２の反応により、多量のＯ原子が生成されるためであると考えられる。Ｏ原子が多量に生成されると、第６の実施形態と同様に、炭素との燃焼反応によりＣＯやＣＯ２の生成量が増加する。これらＣＯやＣＯ２は揮発性が高いため、膜中に取り込まれることなく排気され易い。そのため、膜中のＣ原子濃度が低下したものと考えられる。
また、第６の実施形態の成膜方法では、有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種のガスを混合してなる混合ガスを用いて成膜しているため、後述する第４の実施形態と同様に、金属酸化膜のリーク電流を小さくすることができる。
さらに、第７の実施形態の成膜方法では、有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種のガスを混合してなる混合ガスを用いて成膜しているため、後述する第５の実施形態と同様に、金属酸化膜のリーク電流を小さくすることができる。
第６及び第７の実施形態によれば、酸素欠損の少ない金属酸化膜を安価かつ容易に形成できる。また、金属酸化膜のリーク電流を小さくするとともに膜中のＣ原子濃度を抑制して、膜の特性を改善することができる。
以上のように、第４及び第６の実施形態の成膜方法によれば、有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給する工程と、プラズマ処理容器内にプラズマを発生させて有機金属化合物ガス及び酸化性ガスをプラズマにて分解させ、被処理基板１上に金属酸化膜を形成する工程とを具備しているので、誘電率の高く、しかも、酸素欠損の少ない金属酸化膜を安価かつ容易に形成できる。
また、第４及び第６の本実施形態の成膜方法によれば、金属酸化膜のリーク電流を小さくすることができるとともに、膜中のＣ原子濃度を抑制することができる。したがって、金属酸化膜の特性が改善される。しかも、有機金属気相成長法よりも低温で金属酸化膜を形成することができる。
第５及び第７の実施形態の成膜方法によれば、有機金属化合物ガス、酸化性ガス、及びＨ２ガスを含むように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給する工程と、プラズマ処理容器内にプラズマを発生させて有機金属化合物ガス、酸化性ガス、及びＨ２ガスをプラズマにて分解させ、被処理基板１上に金属酸化膜を形成する工程とを具備しているので、誘電率の高く、しかも、酸素欠損の少ない金属酸化膜を安価かつ容易に形成できる。
また、第５及び第７の実施形態の成膜方法によれば、金属酸化膜のリーク電流を小さくすることができるとともに、膜中のＣ原子濃度を抑制することができる。したがって、金属酸化膜の特性が改善される。しかも、有機金属気相成長法よりも低温で金属酸化膜を形成することができる。
なお、第４及び第５の実施形態では、有機金属化合物ガスをトリプロポキシハフニウムガスとし、第６及び第７の実施形態では、有機金属化合物ガスをＴＭＡガスとしたが、有機金属化合物ガスはこれに限定されない。有機金属化合物ガスは、目的となる金属酸化膜の原料となる金属を含む有機金属化合物ガスを選択すればよい。有機金属化合物ガスとして、テトラプロポキシハフニウムガスを用いることで、ＨｆＯ２膜を形成することができるのはもちろんのこと、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）ガス又はトリエチルアルミニウム（Ａｌ（Ｃ２Ｈ５）３）ガスを用いることにより、酸化アルミニウム（Ａｌ２Ｏ３）膜を形成することができる。トリプロポキシジルコニウム（Ｚｒ（ＯＣ３Ｈ７）３）ガスを用いることにより、酸化ジルコニウム（ＺｒＯ２）膜を形成することができる。ペンタエトキシタンタル（Ｔａ（ＯＣ２Ｈ５）５）ガスを用いることにより、酸化タンタル（Ｔａ２Ｏ５）膜を形成することができる。
さらに、第４〜第７の実施形態では、プラズマ処理容器（チャンバ１１）内で発生させるプラズマを表面波プラズマとしている。これにより、有機金属化合物ガス等を高密度かつ低損傷のプラズマ中でプラズマにて分解させることができる。
なお、第１〜第７の実施形態では、被処理基板１としてシリコン基板を用いたが、被処理基板１としては、シリコン、ガラス、又はプラスチック等からなる基体上に絶縁膜、金属膜、或いは半導体膜等を成膜した基板、或いは、前記基体上に絶縁膜、金属膜、或いは半導体膜を１層以上積層させてなる基板等を用いてもよい。
以下、ＴＦＴを備えた表示装置の形成方法について説明する。図１０及び図１１は、表示装置２０、例えばアクティブマトリックス型の液晶表示装置を示している。以下、表示装置２０を液晶表示装置という。なお、図中符号３０はＴＦＴを示している。
まず、表示装置としての液晶表示装置２０について説明する。液晶表示装置２０は、図１０及び図１１に示すように、一対の透明基体２１，２２と、これらの透明基体２１，２２間のシール材により囲まれた領域に設けられた液晶層２３と、透明基体２２の内面に行方向および列方向にマトリックス状に設けられた複数の画素電極２４と、これらの画素電極２４と対向する一枚膜状の透明な対向電極２７と、マトリックス状に設けられ、かつ後述する成膜方法により形成されるゲート絶縁膜３６を有した複数のＴＦＴ３０と、これらのＴＦＴ３０と電気的に接続された走査配線２５，信号配線２６とを具備した構成となっている。即ち、液晶表示表示装置２０は、画素選択素子としてトランジスタ例えばＴＦＴ３０がマトリックス状に設けられて構成されている。
一対の透明基体２１，２２としては、例えば一対のガラス板を用いることができる。これら透明基体２１，２２は、図示しない枠状のシール材を介して接合されている。液晶層２３は、一対の透明基体２１，２２の間のシール材により囲まれた領域に設けられている。
一対の透明基体２１，２２のうちの一方の透明基体、例えば後側の透明基体２２の内面には、行方向および列方向にマトリックス状に設けられた複数の画素電極２４と、複数の画素電極２４と夫々電気的に接続された複数のＴＦＴ３０と、複数のＴＦＴ３０と電気的に接続された走査配線２５及び信号配線２６とが設けられている。
走査配線２５は、画素電極２４の行方向に夫々沿わせて設けられている。これら走査配線２５の一端は、後側の透明基体２２の一側縁部に設けられた複数の走査配線端子（図示せず）に夫々接続されている。複数の走査配線端子は夫々走査線駆動回路４１に接続されている。
一方、信号配線２６は、画素電極２４の列方向に夫々沿わせて設けられている。これら信号配線２６の一端は、後側の透明基体２２の一端縁部に設けられた複数の信号配線端子（図示せず）に夫々接続されている。複数の信号配線端子は夫々信号線駆動回路４２に接続されている。
走査線駆動回路４１および信号線駆動回路４２は夫々液晶コントローラ４３に接続されている。液晶コントローラ４３は、例えば外部から供給される画像信号及び同期信号を受け取り、画素映像信号Ｖpix、垂直走査制御信号ＹＣＴ、及び水平走査制御信号ＸＣＴを発生する。
他方の透明基体である前側の透明基体２１の内面には、複数の画素電極２４に対向する一枚膜状の透明な対向電極２７が設けられている。また、前側の透明基体２１の内面には、複数の画素電極２４と対向電極２７とが互いに対向する複数の画素部に対応させてカラーフィルタを設けるとともに、前記画素部の間の領域に対応させて遮光膜を設けてもよい。
一対の透明基体２１，２２の外側には、図示しない偏光板が設けられている。また、透過型の液晶表示装置２０では、後側の透明基体２２の後側に図示しない面光源が設けられている。なお、液晶表示装置２０は、反射型或いは半透過反射型であってもよい。
次に、半導体素子としてのＴＦＴ３０について説明する。図中符号３１はＳｉＯ２からなるバッファ層、符号３２は半導体層、符号３３はソース領域、符号３４はドレイン領域、符号３５はチャネル領域、符号３６はゲート絶縁膜、３７はＡｌからなるゲート電極、３８はＳｉＯ２からなる層間絶縁膜である。
前記ＴＦＴ３０は、図１１に示すように、透明基体２２と、この透明基体２２上に形成されたバッファ層３１と、このバッファ層３１上に形成され，ソース領域３３とドレイン領域３４とチャネル領域３５からなる半導体層３２と、この半導体層３２上に後述する成膜方法により形成され，酸化シリコン層３６ａ及び酸化アルミニウム層３６ｂからなるゲート絶縁膜３６と、このゲート絶縁膜３６上に形成されたゲート電極３７とを備えた構成となっている。
以下、ＴＦＴ３０の形成方法を説明する。なお、以下の方法では、後側の透明基体２２に同時に複数のＴＦＴ３０を形成することができる。
後側の透明基体２２の内面となる一方の面上の略全面に、バッファ層３１としてのＳｉＯ２膜を形成する。このバッファ層３１上に、例えば減圧ＣＶＤ法等により、膜厚１００ｎｍのアモルファスシリコン（α-Ｓｉ）膜を形成する。窒素ガス雰囲気中で１時間、４５０℃にて脱水素処理を行い、その後、α-Ｓｉ膜に対してエキシマレーザを用いたレーザーアニール(laser annealing)による結晶化を行う。これにより、多結晶シリコン層が形成される。
多結晶シリコン層に対してスピンコート法等により感光性樹脂であるレジスト膜を塗布し、フォトリソグラフィー工程によってレジスト膜(resist-film)の露光・現像を行うことで、所定の島状の半導体層３２が複数形成される。各半導体層３２は夫々１つのＴＦＴ３０に対応するように形成されて、対応するＴＦＴ３０の構成要素となる。この島状の半導体層３２を覆うようにゲート絶縁膜３６を形成する。ゲート絶縁膜３６の成膜方法は後述する。
ゲート絶縁膜３６上に複数のゲート電極３７となる金属膜（例えば、Ａl膜）を例えばスパッタ法により成膜する。フォトリソグラフィー法およびエッチング法を用いて金属膜を配線状に加工し、複数のゲート電極３７を形成する。各ゲート電極３７は夫々１つの半導体層３２に対応するように半導体層３２の上方に形成される。すなわち、各ゲート電極３７は半導体層３２と同様に夫々１つのＴＦＴ３０に対応するように形成されて、対応するＴＦＴ３０の構成要素となる。なお、このゲート電極３７とともに走査配線２５を一体に形成してもよい。
半導体層３２に対して、例えばリン（Ｐ）のような不純物をイオン注入等によりドーピングする。これにより、ソース領域３３及びドレイン領域３４となる低抵抗半導体層および不純物が導入されていないチャネル領域３５が形成される。
ＳｉＯ２膜をプラズマＣＶＤ法により堆積させ、６００℃で熱処理を行うことで、層間絶縁膜３８を形成する。フォトリソグラフィー法およびエッチング法を用いて、ソース領域３３、ドレイン領域３４、及びゲート電極３７に対してコンタクトホールを形成する。ソース領域３３と接続するようにソース電極となる金属膜を形成するとともに、ドレイン領域３４にドレイン電極となる金属膜を形成する。これにより、複数のＴＦＴ３０が形成される。なお、ＴＦＴ３０形成後、夫々のソース電極と接続するように画素電極２４を形成するとともに、夫々ドレイン電極と電気的に接続するように信号電極を形成する。
ゲート絶縁膜３６の成膜方法について説明する。ゲート絶縁膜３６は、上述した実施形態の成膜方法を用いて形成する。したがって、ここでは、透明基体２２上にバッファ層３１および島状の半導体層３２を形成したものが被処理基板２となる。
ゲート絶縁膜３６の成膜方法について説明する。従来の成膜方法（ＴＥＯＳガスとＯ２ガスとの混合ガスを用いたプラズマＣＶＤ法）もしくは低温酸化法（プラズマ酸化、光酸化）により、被処理基板２上の略全面にＳｉＯ２膜を膜厚２ｎｍ以上、例えば、膜厚２ｎｍに形成する。なお、第１及び第３の実施形態の成膜方法のいずれかを用いてＳｉＯ２膜を形成してもよい。その後、第６の実施形態の成膜方法を用いて、ＳｉＯ２膜上の略全面にＡｌ２Ｏ３膜を形成する。なお、第７の実施形態の成膜方法を用いてＡｌ２Ｏ３膜を形成してもよい。つまり、ゲート絶縁膜３６は、ＳｉＯ２膜とＡｌ２Ｏ３膜との積層膜となる。このゲート絶縁膜３６（ＳｉＯ２膜とＡｌ２Ｏ３膜との積層膜）は、従来のゲート絶縁膜３６（ＳｉＯ２膜）よりも誘電率が高い。
ＳｉＯ２膜とＡｌ２Ｏ３膜との積層膜からなるゲート絶縁膜３６の特性を以下のようにして評価した。
基板上にプラズマ酸化法によってＳｉＯ２膜するとともにこのＳｉＯ２膜上にアルミニウム電極を蒸着させたＭＯＳ素子、基板上に第６の実施形態の成膜方法によってＡｌ２Ｏ３膜を形成するとともにこのＡｌ２Ｏ３膜上にアルミニウム電極を蒸着させたＭＯＳ素子、及び、基板上に従来の成膜方法によって形成されたＳｉＯ２膜と第６の実施形態の成膜方法によって形成されたＡｌ２Ｏ３膜とを積層させるとともにＡｌ２Ｏ３膜上にアルミニウム電極を蒸着させたＭＯＳ素子を用意した。用意されたこれらのＭＯＳ素子の容量−電圧特性を測定することにより、各サンプルにおける界面準位密度の評価を行った。
図１２は、各ＭＯＳ素子の界面準位密度を示す図である。
図１２に示すように、Ａｌ２Ｏ３膜だけでは、ＳｉＯ２膜よりも界面準位密度が上昇して界面特性が低下するが、ＳｉＯ２膜とＡｌ２Ｏ３膜とを積層させることで、より界面準位密度が低下して界面特性が改善されることがわかった。これは、Ａｌ２Ｏ３膜の界面にＳｉＯ２膜が形成されているためであると考えられる。
したがって、上述のようにゲート絶縁膜３６を形成することにより、ゲート絶縁膜３６の誘電率を高くすることができるので、実効的なゲート絶縁膜３６の膜厚を従来よりも薄くすることができる。また、上述のようにゲート絶縁膜３６を形成することにより、ゲート絶縁容量が増大されるので、ＴＦＴ３０のＯＮ電流を増加させることができる。また、界面準位密度が低いため、ＴＦＴ３０の立ち上がり特性を上昇させることができる。しかも、本実施形態では、有機金属気相成長法よりも低温で、下地膜へのダメージが少なく、しかも、原子層堆積法よりも速い成膜速度でゲート絶縁膜３６を形成することができる。
このように、被処理基板２上の少なくとも一部に半導体層としての半導体層３２を形成する工程と、半導体層３２上に酸化シリコン層３６ａを積層させる工程と、有機金属化合物ガス（ＴＭＡガス）、酸化性ガス、及び希ガスを含み、かつ、前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給し、プラズマ処理容器内にプラズマを発生させて有機金属化合物ガス及び酸化性ガスをプラズマにて分解させ、酸化シリコン層３６ａ上に金属酸化物膜としての酸化アルミニウム層３６ｂを積層させる半導体素子の形成方法では、誘電率が高く、しかも、酸素欠損の少ない絶縁膜を安価かつ容易に形成できる。また、絶縁膜の薄膜化を実現できる。
また、被処理基板２上にマトリックス状に設けられた複数のＴＦＴ３０を備える表示装置の形成方法であって、被処理基板２上に、複数のＴＦＴ３０を構成する複数の半導体層としての複数の半導体層３２を形成する工程と、半導体層３２上に酸化シリコン層３６ａを積層させる工程と、有機金属化合物ガス（ＴＭＡガス）、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給し、プラズマ処理容器内にプラズマを発生させて有機金属化合物ガス及び酸化性ガスをプラズマにて分解させ、酸化シリコン層３６ａ上に金属酸化物膜としての酸化アルミニウム層３６ｂを積層させる表示装置の形成方法では、誘電率が高く、しかも、酸素欠損の少ない絶縁膜を安価かつ容易に形成できる。また、絶縁膜の薄膜化を実現できる。
被処理基板２上の少なくとも一部に半導体層としての半導体層３２を形成する工程と、半導体層３２上に酸化シリコン層３６ａを積層させる工程と、有機金属化合物ガス（ＴＭＡガス）、酸化性ガス、及び水素ガスを含むように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給する工程と、プラズマ処理容器内にプラズマを発生させて有機金属化合物ガス及び酸化性ガスをプラズマにて分解させ、酸化シリコン層３６ａ上に金属酸化物膜としての酸化アルミニウム層３６ｂを積層させる工程と、を具備してなる半導体素子の形成方法では、誘電率が高く、しかも、酸素欠損の少ない絶縁膜を安価かつ容易に形成できる。また、絶縁膜の薄膜化を実現できる。
また、被処理基板２上にマトリックス状に設けられた複数のＴＦＴ３０を備える表示装置の形成方法であって、被処理基板２上に、複数のＴＦＴ３０を構成する複数の半導体層としての複数の半導体層３２を形成する工程と、半導体層３２上に酸化シリコン層３６ａを積層させる工程と、有機金属化合物ガス（ＴＭＡガス）、酸化性ガス、及び希ガスを含むように３種以上のガスをプラズマ処理容器（チャンバ１１）内に供給する工程と、プラズマ処理容器内にプラズマを発生させて有機金属化合物ガス、酸化性ガス、水素ガスをプラズマにて分解させ、酸化シリコン層３６ａ上に金属酸化物膜としての酸化アルミニウム層３６ｂを積層させる工程と、を具備してなる表示装置の形成方法では、誘電率が高く、しかも、酸素欠損の少ない絶縁膜を安価かつ容易に形成できる。また、絶縁膜の薄膜化を実現できる。
これらの半導体素子の形成方法及び表示装置の形成方法では、酸化シリコン層を２ｎｍ以上の層厚で積層させるのが好ましく、このようにすることにより、膜の誘電率を良好に高めることができる。
なお、ゲート絶縁膜３６を形成する金属酸化物膜は、酸化アルミニウム膜に限定されない。また、金属酸化物膜は、酸化シリコン層３６ａと完全に重なるように設けなくともよく、その形成領域は任意に選択することができる。
本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本発明の第１〜第３の実施形態に係るプラズマＣＶＤ装置を説明する概略図。 混合ガス中のＸｅガスの分圧の割合とＭＯＳ素子のフラットバンド電圧との関係を示す図。 混合ガス中のＸｅガスの分圧の割合と混合気体の電子密度との関係を示す図。 混合ガス中のＸｅガスの分圧の割合とＳｉＯ２膜の成膜速度との関係を示す図。 混合ガス中のＨ２ガスの分圧の割合とＭＯＳ素子のフラットバンド電圧との関係を示す図。 本発明の第４〜第７の実施形態に係る無磁場マイクロ波プラズマＣＶＤ装置を説明する概略図。 混合ガス中のＡｒガスの分圧の割合と混合気体の電子密度との関係を示す図。 従来の成膜方法により形成したＨｆＯ２膜、第４の実施形態の成膜方法で形成したＨｆＯ２膜、及び第５の実施形態の成膜方法で形成したＨｆＯ２膜のリーク電流を示す図。 従来の成膜方法により形成したＡｌ２Ｏ３膜、第６の実施形態の成膜方法で形成したＡｌ２Ｏ３膜、及び第７の実施形態の成膜方法で形成したＡｌ２Ｏ３膜のＣ原子濃度を示す図。 ＴＦＴを備えた液晶表示装置を示す平面図。 ＴＦＴを備えた液晶表示装置を示す断面図。 従来の成膜方法により形成したＳｉＯ２膜、第６の実施形態の成膜方法により形成したＡｌ２Ｏ３膜、従来の成膜方法により形成したＳｉＯ２膜とこのＳｉＯ２膜上に第６の実施形態の成膜方法により形成したＡｌ２Ｏ３膜とを積層させた積層膜の界面準位密度を示す図。
符号の説明
１，２…被処理基板、１０，５０…プラズマＣＶＤ装置、１１ａ…ガス導入部、１１ｂ…ガス排出部、１２，１３…平行平板電極、１４…高周波電源装置、１５…整合器、２０…液晶表示装置、２１，２２…透明基体、２３…液晶層、２４…画素電極、２５…走査配線、２６…信号配線、２７…対向電極、３０…ＴＦＴ、３１…バッファ層、３２…半導体層（多結晶シリコン層）、３３…ソース領域、３４…ドレイン領域、３６ａ…ＳｉＯ２膜、３６ｂ…金属酸化物膜（Ａｌ２Ｏ３膜）、３７…ゲート電極、３８…層間絶縁膜、５２…マイクロ波源、５３…導波管、５４…スロット、５５…誘電体部材。

Claims (16)

  1. シリコン原子を有する化合物からなるシリコン化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、
    前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に酸化シリコンからなる膜を形成することを特徴とする成膜方法。
  2. シリコン原子を有する化合物からなるシリコン化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスをプラズマ処理容器内に供給し、
    前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に酸化シリコンからなる膜を形成することを特徴とする成膜方法。
  3. 前記シリコン化合物ガスが、テトラエトキシシランガス、テトラメチルシクロテトラシロキサンガス、ジアセトキシジターシャリーブトキシシランガス、ヘキサメチルジシロキサンガスのいずれかであり、かつ、前記酸化性ガスが、酸素ガス、オゾンガス、一酸化炭素ガス、及び二酸化炭素ガスのうちの少なくとも１つを含むガスであることを特徴とする請求項１又は２に記載の成膜方法。
  4. 前記シリコン化合物ガスがシランガスであり、かつ、前記酸化性ガスが酸素ガス及びオゾンガスのうちの少なくとも一方を含むガスであることを特徴とする請求項１又は請求項２に記載の成膜方法。
  5. 有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、
    前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に金属酸化物からなる膜を形成することを特徴とする成膜方法。
  6. 有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスをプラズマ処理容器内に供給し、
    前記プラズマ処理容器内にプラズマを発生させて、被処理基板上に金属酸化物からなる膜を形成することを特徴とする成膜方法。
  7. 前記有機金属化合物ガスが、トリメチルアルミニウム、トリエチルアルミニウム、トリプロポキシジルコニウム、ペンタエトキシタンタル、トリプロポキシハフニウムのうちのいずれか１つの化合物のガスであることを特徴とする請求項５又は６に記載の成膜方法。
  8. 前記プラズマ処理容器内で発生させるプラズマが表面波プラズマであることを特徴とする請求項１ないし７のうちのいずれか１項に記載の成膜方法。
  9. 請求項１，２，５，６のいずれか１に記載の成膜方法により形成された酸化シリコン膜および金属酸化物のうち少なくとも一方の膜によりゲート絶縁膜を形成したトランジスタからなることを特徴とする半導体素子。
  10. 少なくとも一部に半導体層を形成した被処理基板上に、
    有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、
    前記プラズマ処理容器内にプラズマを発生させて、前記酸化シリコン層上に金属酸化物膜を積層させることを特徴とする半導体素子の形成方法。
  11. 少なくとも一部に形成された半導体層を形成した被処理基板が設けられたプラズマ処理容器内に、
    有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスを供給し、
    前記プラズマ処理容器内にプラズマを発生させて、前記酸化シリコン層上に金属酸化物膜を積層させことを特徴とする半導体素子の形成方法。
  12. 前記酸化シリコン層を２ｎｍ以上の層厚で形成することを特徴とする請求項１０又は１１に記載の半導体素子の形成方法。
  13. 請求項１，２，５，６のいずれか１に記載の成膜方法により形成された酸化シリコン膜および金属酸化物のうち少なくとも一方の膜によりゲート絶縁膜を形成したトランジスタを画素選択素子としてマトリックス状に設けてなることを特徴とする表示装置。
  14. 半導体層を有する被処理基板上にマトリックス状に設けられた複数の薄膜トランジスタを備える表示装置の形成方法であって、
    前記半導体層上に前記複数の薄膜トランジスタのゲート絶縁膜を形成するに際し、
    有機金属化合物ガス、酸化性ガス、及び希ガスを含み、かつ、全圧に対する前記希ガスの分圧の割合Ｐｒが８５％≦Ｐｒ＜１００％となるように３種以上のガスをプラズマ処理容器内に供給し、
    前記プラズマ処理容器内にプラズマを発生させて、金属酸化物膜を形成させることを特徴とする表示装置の形成方法。
  15. 被処理基板上にマトリックス状に設けられた複数の薄膜トランジスタを備える表示装置の形成方法であって、
    前記半導体層上に前記複数の薄膜トランジスタのゲート絶縁膜を形成するに際し、
    有機金属化合物ガス、酸化性ガス、及び水素ガスを含むように３種以上のガスをプラズマ処理容器内に供給し、
    前記プラズマ処理容器内にプラズマを発生させて、金属酸化物膜を形成させることを特徴とする表示装置の形成方法。
  16. 前記酸化シリコン層を２ｎｍ以上の層厚で形成することを特徴とする請求項１４又は１５に記載の表示装置の形成方法。
JP2004095559A 2003-04-18 2004-03-29 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置 Pending JP2004336019A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004095559A JP2004336019A (ja) 2003-04-18 2004-03-29 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
TW093109397A TW200427869A (en) 2003-04-18 2004-04-05 Film-forming method, method of manufacturing semiconductor device, semiconductor device, method of manufacturing display device, and display device
US10/821,843 US7307028B2 (en) 2003-04-18 2004-04-12 Film-forming method, method of manufacturing semiconductor device, semiconductor device, method of manufacturing display device, and display device
KR1020040026141A KR20040090903A (ko) 2003-04-18 2004-04-16 성막방법, 반도체 소자의 제조방법, 반도체 소자,표시장치의 제조방법 및 표시장치
CNA2004100329640A CN1570204A (zh) 2003-04-18 2004-04-19 膜形成方法、半导体器件和显示器件及其制造方法
US11/619,508 US7446060B2 (en) 2003-04-18 2007-01-03 Thin-film forming method using silane and an oxidizing gas

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003114640 2003-04-18
JP2004095559A JP2004336019A (ja) 2003-04-18 2004-03-29 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置

Publications (1)

Publication Number Publication Date
JP2004336019A true JP2004336019A (ja) 2004-11-25

Family

ID=33161569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095559A Pending JP2004336019A (ja) 2003-04-18 2004-03-29 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置

Country Status (5)

Country Link
US (2) US7307028B2 (ja)
JP (1) JP2004336019A (ja)
KR (1) KR20040090903A (ja)
CN (1) CN1570204A (ja)
TW (1) TW200427869A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006312778A (ja) * 2005-04-06 2006-11-16 Toyo Seikan Kaisha Ltd 表面波プラズマによる蒸着膜の形成方法及び装置
JP2006322066A (ja) * 2005-04-19 2006-11-30 Toyo Seikan Kaisha Ltd プラズマｃｖｄ用マイクロ波供給装置及び該マイクロ波供給装置を備えた蒸着膜形成装置
JP2009182207A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 絶縁膜、およびこれを用いた半導体装置
US7652293B2 (en) 2006-09-15 2010-01-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2010056285A (ja) * 2008-08-28 2010-03-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US8486792B2 (en) 2008-05-13 2013-07-16 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
KR20130121061A (ko) * 2012-04-26 2013-11-05 에스피티에스 테크놀러지스 리미티드 실리콘 디옥사이드를 증착하는 방법
US10358717B2 (en) * 2017-04-21 2019-07-23 Lam Research Corporation Method for depositing high deposition rate, thick tetraethyl orthosilicate film with low compressive stress, high film stability and low shrinkage
WO2021130598A1 (ja) * 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 記憶装置およびその作製方法

Families Citing this family (325)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200537695A (en) * 2004-03-19 2005-11-16 Adv Lcd Tech Dev Ct Co Ltd Insulating film forming method, insulating film forming apparatus, and plasma film forming apparatus
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
US7524765B2 (en) * 2005-11-02 2009-04-28 Intel Corporation Direct tailoring of the composition and density of ALD films
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
JP2010192755A (ja) * 2009-02-19 2010-09-02 Tokyo Electron Ltd シリコン酸化膜の成膜方法および半導体装置の製造方法
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5450187B2 (ja) 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6104817B2 (ja) * 2010-12-30 2017-03-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ マイクロ波プラズマを用いた薄膜堆積
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9466524B2 (en) 2012-01-31 2016-10-11 Applied Materials, Inc. Method of depositing metals using high frequency plasma
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
CN105762107A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
CN107742604B (zh) * 2017-10-19 2019-10-29 中国科学院电工研究所 具有室温铁磁性氢铪共掺杂氧化铟薄膜的制备方法
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料之循環沉積製程
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
TWI844567B (zh) 2018-10-01 2024-06-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材保持裝置、含有此裝置之系統及其使用之方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028566A (en) * 1987-04-10 1991-07-02 Air Products And Chemicals, Inc. Method of forming silicon dioxide glass films
TW371796B (en) 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
JPH11279773A (ja) 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US7199061B2 (en) * 2003-04-21 2007-04-03 Applied Materials, Inc. Pecvd silicon oxide thin film deposition

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006312778A (ja) * 2005-04-06 2006-11-16 Toyo Seikan Kaisha Ltd 表面波プラズマによる蒸着膜の形成方法及び装置
JP2006322066A (ja) * 2005-04-19 2006-11-30 Toyo Seikan Kaisha Ltd プラズマｃｖｄ用マイクロ波供給装置及び該マイクロ波供給装置を備えた蒸着膜形成装置
US7652293B2 (en) 2006-09-15 2010-01-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
US9076788B2 (en) 2008-01-31 2015-07-07 Kabushiki Kaisha Toshiba Insulating film and semiconductor device including the same
US8927404B2 (en) 2008-01-31 2015-01-06 Kabushiki Kaisha Toshiba Insulating film and semiconductor device including the same
JP2009182207A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 絶縁膜、およびこれを用いた半導体装置
US8486792B2 (en) 2008-05-13 2013-07-16 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
JP2010056285A (ja) * 2008-08-28 2010-03-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
KR20130121061A (ko) * 2012-04-26 2013-11-05 에스피티에스 테크놀러지스 리미티드 실리콘 디옥사이드를 증착하는 방법
JP2013229608A (ja) * 2012-04-26 2013-11-07 Spts Technologies Ltd 二酸化珪素フィルムを付着させる方法
KR102221064B1 (ko) * 2012-04-26 2021-02-25 에스피티에스 테크놀러지스 리미티드 실리콘 디옥사이드를 증착하는 방법
US10358717B2 (en) * 2017-04-21 2019-07-23 Lam Research Corporation Method for depositing high deposition rate, thick tetraethyl orthosilicate film with low compressive stress, high film stability and low shrinkage
WO2021130598A1 (ja) * 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 記憶装置およびその作製方法

Also Published As

Publication number Publication date
TW200427869A (en) 2004-12-16
US20040209005A1 (en) 2004-10-21
KR20040090903A (ko) 2004-10-27
US7446060B2 (en) 2008-11-04
US7307028B2 (en) 2007-12-11
CN1570204A (zh) 2005-01-26
US20070105402A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP2004336019A (ja) 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
US10804098B2 (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
US8158488B2 (en) Method of increasing deposition rate of silicon dioxide on a catalyst
US8877655B2 (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US8883270B2 (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen—oxygen species
US6596654B1 (en) Gap fill for high aspect ratio structures
US7476627B2 (en) Surface preparation prior to deposition
US7799680B2 (en) Surface preparation prior to deposition on germanium
US6544900B2 (en) In situ dielectric stacks
KR20070067079A (ko) 박막의 완전한 고유전율 절연층을 형성하는 방법
US7344996B1 (en) Helium-based etch process in deposition-etch-deposition gap fill
US7176039B1 (en) Dynamic modification of gap fill process characteristics
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
JPH06333857A (ja) 成膜装置および成膜方法
US7067440B1 (en) Gap fill for high aspect ratio structures
US7122485B1 (en) Deposition profile modification through process chemistry
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
US6734119B2 (en) Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure
CN114551219A (zh) 用于填充间隙的方法以及相关的系统和装置
JPH0574763A (ja) ゲート絶縁膜の形成方法
KR20230100631A (ko) 고주파 전력을 갖는 저 유전율 재료 층을 형성하는 방법, 상기 층을 포함하는 구조, 및 이를 형성하기 위한 시스템
CN116779417A (zh) 半导体器件的形成方法
KR20220124631A (ko) 바나듐 및 질소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20080044914A (ko) 금속 실리케이트막의 형성 방법 및 기록 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519