KR20230100631A - 고주파 전력을 갖는 저 유전율 재료 층을 형성하는 방법, 상기 층을 포함하는 구조, 및 이를 형성하기 위한 시스템 - Google Patents

고주파 전력을 갖는 저 유전율 재료 층을 형성하는 방법, 상기 층을 포함하는 구조, 및 이를 형성하기 위한 시스템 Download PDF

Info

Publication number
KR20230100631A
KR20230100631A KR1020220177005A KR20220177005A KR20230100631A KR 20230100631 A KR20230100631 A KR 20230100631A KR 1020220177005 A KR1020220177005 A KR 1020220177005A KR 20220177005 A KR20220177005 A KR 20220177005A KR 20230100631 A KR20230100631 A KR 20230100631A
Authority
KR
South Korea
Prior art keywords
reaction chamber
dielectric constant
precursors
low dielectric
plasma power
Prior art date
Application number
KR1020220177005A
Other languages
English (en)
Inventor
치에 가네코
잇페이 야나기사와
유민 황
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20230100631A publication Critical patent/KR20230100631A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판의 표면 상에 저 유전율 재료 층을 형성하기 위한 방법과 시스템, 및 본 방법 또는 시스템을 사용하여 형성된 구조와 소자가 개시된다. 예시적인 방법은, 반응기 시스템의 반응 챔버 내에 기판을 제공하는 단계, 하나 이상의 전구체를 반응 챔버에 제공하는 단계, 및 고주파 고 플라즈마 전력을 제공하여 하나 이상의 전구체를 중합시켜 원하는 특성의 밀도가 높은 저 유전율 재료를 형성하는 단계를 포함한다.

Description

고주파 전력을 갖는 로우-k 재료층을 형성하는 방법, 이를 포함하는 구조체 및 이를 형성하기 위한 시스템{METHOD OF FORMING LOW-K MATERIAL LAYER WITH HIGH-FREQUENCY POWER, STRUCTURE INCLUDING THE LAYER, AND SYSTEM FOR FORMING SAME}
본 개시는, 일반적으로 전자 소자의 제조에 사용하기에 적합한 층과 구조를 형성하는 방법에 관한 것이다. 보다 구체적으로, 본 개시의 예시는 저 유전 상수 재료 층을 형성하는 방법, 이러한 층을 포함한 구조 및 소자, 그리고 상기 방법을 수행하고/수행하거나 상기 구조 및/또는 소자를 형성하기 위한 시스템에 관한 것이다.
반도체 소자와 같은 소자 제조 동안, 기판 표면 상에-예를 들어, 특징부(예, 트렌치 또는 갭)를 채우기 위해-저 유전 상수(저 유전율) 재료로 증착하는 것이 자주 바람직하다. 예로서, 저-유전율 재료는 패터닝된 금속 특징부 상의 금속간 유전체 층, 백-엔드-오브-라인 공정, 절연 층으로서, 또는 다른 응용을 위해 사용될 수 있다.
최근에, 탄소 및 실리콘을 포함한 저 유전율 유전체 재료를 증착하는 기술이 개발되었다. 이러한 재료는 일부 바람직한 특성을 나타내지만, 재료는 후속 공정, 예컨대 플라즈마 에칭 공정 동안 탄소 손실에 민감할 수 있다. 탄소 손실은 재료의 유전 상수의 원하지 않는 이동을 초래할 수 있다. 유전 상수 이동이 감소되는 것과 같은 원하는 특성을 갖는 저 유전율 재료를 생성하려는 시도는 종종 낮은 처리량을 초래할 수 있다.
따라서, 비교적 높은 처리량으로 원하는 특성을 갖는 저 유전율 재료를 형성하는 방법에 대한 일반적인 요구가 있다. 이 부분에서 진술된 문제점 및 해결책에 대한 임의의 논의를 포함하여 모든 논의는 단지 본 개시에 대한 맥락을 제공하는 목적으로 본 개시에 포함되었고, 그 논의의 일부 또는 전부가 본 발명이 이루어진 당시에 알려졌거나 달리 종래 기술을 구성하고 있음을 인정하는 것으로 받아들여져서는 안 된다.
본 개시의 다양한 구현예는 기판의 표면 상에 저 유전율 재료 층을 형성하는 방법, 저 유전율 재료 층을 포함한 구조, 및 상기 방법을 수행하고/수행하거나 소자 구조를 형성하는 시스템에 관한 것이다. 본 개시의 다양한 구현예가 종래의 방법 및 구조의 단점을 해결하는 방법은 아래에서 보다 상세히 논의되지만, 일반적으로, 본 개시의 예시적인 구현예는 비교적 높은 처리량을 달성하면서, 탄소 손실 및 유전 상수 이동에 덜 민감한 저 유전율 재료 층을 형성하기 위해, 증착 동안에 비교적 높은 주파수 및/또는 고 전력을 사용한다.
본 개시의 다양한 구현예에 따라, 기판의 표면 상에 저 유전율 재료 층을 형성하기 위한 방법이 제공된다. 예시적인 방법은, 반응기 시스템의 반응 챔버 내에 기판을 제공하는 단계, 하나 이상의 전구체를 반응 챔버에 제공하는 단계, 및 제1 플라즈마 전력을 제공하여 반응 챔버 내에서 하나 이상의 전구체를 중합시켜 저 유전율 재료를 형성하는 단계를 포함한다. 제1 플라즈마 전력의 주파수는 약 27 MHz 내지 약 100 MHz 또는 약 27 MHz 내지 약 60 MHz일 수 있다. 추가 예시에 따라, 전력은 2 kW 초과이거나 약 2 kW 내지 약 5kW이다. 예시적인 방법은, 저 유전율 재료의 기계적 특성을 조작하기 위해 제2 플라즈마 전력을 제공하는 단계를 추가로 포함할 수 있다. 제2 플라즈마 전력의 주파수는 약 400 kHz 내지 약 500 kHz일 수 있다. 제2 플라즈마 전력은 약 10 W 내지 약 300 W일 수 있다. 하나 이상의 전구체를 반응 챔버에 제공하는 단계 동안에 반응 챔버 내의 온도(예, 기판 온도)는 약 200℃ 내지 약 450℃ 또는 약 300℃ 내지 약 400℃일 수 있다. 하나 이상의 전구체를 반응 챔버에 제공하는 단계 동안에 반응 챔버 내의 압력은 1 토르 내지 약 20 토르 또는 약 2 토르 내지 약 10 토르일 수 있다. 하나 이상의 전구체는 Si-C-Si 및 Si-O-Si 결합 중 하나 이상을 포함한 화합물을 포함할 수 있다. 용량 결합성 전력 공급원은 제1 플라즈마 전력 및/또는 제2 플라즈마 전력을 제공하는 데 사용될 수 있다. 예시적인 방법은 또한, 불활성 가스를 반응 챔버에 제공하는 단계를 포함할 수 있되, 불활성 가스를 제공하는 단계는, 하나 이상의 전구체를 반응 챔버에 제공하는 단계 및/또는 제1 또는 제2 플라즈마 전력을 제공하는 단계와 시간적으로 중첩된다.
본 개시의 추가 구현 예시에 따라, 구조체는 본원에 설명된 방법에 따라 적어도 부분적으로 형성된다. 구조는 저 유전율 재료 층을 포함할 수 있다. 유전체 재료 층의 유전 상수는 3 미만일 수 있고/있거나, 저 유전율 재료 층이 산소 플라즈마에 노출될 경우, 저 유전율 재료 층은 상대적으로 적은 이동을 나타낼 수 있다.
본 개시의 추가 예시에 따라, 소자는 본원에 설명된 방법 및/또는 구조를 사용하여 형성될 수 있다.
본 개시의 추가 예시적인 구현예에 따라, 시스템은, 본원에 설명된 바와 같이 방법을 수행하고/수행하거나 구조체를 형성하기 위해 제공된다.
본 발명은 개시된 임의의 특정 구현예(들)에 제한되지 않으며, 이들 및 다른 구현예는 첨부된 도면을 참조하는 특정 구현예의 다음의 상세한 설명으로부터 당업자에게 쉽게 분명해질 것이다.
다음의 예시적인 도면과 연관하여 고려되는 경우에 발명의 상세한 설명 및 청구범위를 참조함으로써, 본 개시의 예시적인 구현예에 대해 더욱 완전한 이해를 얻을 수 있다.
도 1은 본 개시의 예시적 구현예에 따른 방법을 나타낸다.
도 2는 본 개시의 구현예에 따라 사용하기 적합한 시간 순서를 나타낸다.
도 3은 본 개시의 구현예에 따라 산소 플라즈마에 노출된 이후에 층의 유전 상수 이동을 나타낸다.
도 4는 본 개시의 구현예에 따라 저 유전율 재료 층의 증착시 유전 상수에 대한 유전 상수 이동을 나타낸다.
도 5는 본 개시의 구현예에 따라 저 유전율 재료 층의 상대적 탄소 농도 이동에 대한 유전 상수 이동을 나타낸다.
도 6은 본 개시의 구현예에 따라 저 유전율 재료 층의 전위-유도 열화를 나타낸다.
도 7은 본 개시의 구현예에 따라 저 유전율 재료 층의 유전 상수 이동을 나타낸다.
도 8은 본 개시의 예시에 따른 예시적인 방법의 처리량을 나타낸다.
도 9는 본 개시의 구현예에 따라 전위 유도 열화 공정을 나타낸다.
도 10은 본 개시의 구현예에 따라 저 유전율 재료 층의 유전 상수에 대한 습식 에칭 두께 손실을 나타낸다.
도 11은 본 개시의 구현예에 따라 저 유전율 재료 층을 형성하기 위한 반응기 시스템을 나타낸다.
도 12는 예시적인 중합 공정을 나타낸다.
도면의 구성 요소들은 간략하게 및 명료하게 도시되어 있으며, 도시된 본 개시의 구현예의 이해를 돕기 위해 반드시 축적대로 그려지지 않았음을 이해할 것이다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
특정 구현예 및 실시예가 아래에 개시되었지만, 당업자는 본 발명이 구체적으로 개시된 구현예 및/또는 본 발명의 용도 및 이들의 명백한 변형물 및 균등물을 넘어 확장된다는 것을 이해할 것이다. 따라서, 개시된 발명의 범주는 후술되고 구체적으로 개시된 구현예에 의해 제한되지 않도록 의도된다.
본 개시는 일반적으로, 기판의 표면 상에 저 유전율 재료 층을 형성하는 방법, 구조와 소자를 형성하는 방법, 및 상기 방법을 사용하여 형성된 구조와 소자, 및 상기 방법을 수행하고/수행하거나 상기 구조 및 소자를 형성하기 위한 시스템에 관한 것이다. 예로서, 본원에 설명된 방법은, 저 유전율 재료를 이용해 기판 표면 상의 갭(예, 트렌치 또는 비아)과 같은 특징부를 충진하기 위해 사용될 수 있다. 용어 갭과 오목부는 상호 교환적으로 사용될 수 있다.
본 개시에서, "가스"는 정상 온도 및 압력에서 가스, 증기화된 고체 및/또는 증기화된 액체인 재료를 지칭할 수 있으며, 맥락에 따라 단일 가스 또는 가스 혼합물로 구성될 수 있다. 공정 가스 이외의 가스, 즉 샤워헤드, 다른 가스 분배 장치 등과 같은 가스 분배 어셈블리를 통과하지 않고 유입되는 가스는, 예를 들어 반응 공간을 밀폐하기 위해 사용될 수 있고, 희귀 가스와 같은 밀폐 가스를 포함한다. 일부 경우에, 예컨대 재료의 증착 맥락에서, 용어 "전구체"는 다른 화합물을 생성하는 화학 반응에 참여하는 화합물, 및 구체적으로 막의 주요 뼈대 또는 막 매트릭스를 구성하는 화합물을 지칭할 수 있다. 용어 "불활성 가스"는 상당한 정도로 화학 반응에 참여하지 않고/않거나 예를 들어 전력(예, VHF 전력)이 인가될 경우에 (예를 들어, 전구체의 중합화를 용이하게 하도록) 전구체를 여기시키는 가스를 지칭하나, 상당한 정도로 막 매트릭스의 일부가 될 수 없다. 예시적인 불활성 가스는 아르곤, 헬륨, 질소, 및 네온, 그리고 이들의 임의의 혼합물을 포함한다.
본원에서 사용되는 바와 같이, 용어 "기판"은, 형성하기 위해 사용될 수 있는, 또는 그 위에 소자, 회로, 또는 막이 형성될 수 있는, 임의의 하부 재료 또는 재료들을 지칭할 수 있다. 기판은 실리콘(예, 단결정 실리콘), 게르마늄과 같은 다른 IV족 재료, III-V족 또는 II-VI족 반도체와 같은 화합물 반도체 재료와 같은 벌크 재료를 포함할 수 있고, 벌크 재료 위에 놓이거나 그 아래에 놓인 하나 이상의 층을 포함할 수 있다. 또한, 기판은, 기판의 층 또는 벌크 재료의 적어도 일부 내에 또는 그 위에 형성된 다양한 특징부, 예컨대 갭(예, 오목부 또는 비아), 라인 또는 돌출부, 예컨대 이들 사이에 형성된 갭을 갖는 라인 등을 포함할 수 있다. 예로서, 하나 이상의 특징부는, 약 10 nm 내지 약 100 nm의 폭, 약 30 nm 내지 약 1,000 nm의 깊이 또는 높이, 및/또는 약 1:1, 1:3, 10:1, 100:1 이상의 종횡비를 가질 수 있다.
일부 구현예에서, "막"은 두께 방향에 수직인 방향으로 연장되는 층을 지칭한다. 일부 구현예에서, "층"은 표면에 형성된 특정 두께를 갖는 재료를 지칭하거나, 막 또는 막이 아닌 구조체의 동의어일 수 있다. 막 또는 층은 특정 특성을 갖는 별개의 단일막 또는 층, 또는 다수의 막 또는 층으로 구성될 수 있고, 인접하는 막 또는 층 사이의 경계는 명확하거나 그렇지 않을 수 있으며, 물리적, 화학적, 및/또는 임의의 특성, 형성 공정 및 시퀀스, 및/또는 인접하는 막 또는 층의 기능 또는 목적에 기반하여 구축되거나 되지 않을 수 있다. 층 또는 막은 연속적일 수 있거나 또는 그렇지 않을 수 있다. 또한, 단일 막 또는 층은, 하나 이상의 증착 사이클을 사용하여 형성될 수 있다. 일부 경우에, 막 또는 층의 형성은 추가의 경화 단계를 포함하지 않는다.
본원에서 사용되는 바와 같이, 용어 "저 유전율 재료 층" 또는 "저 유전율 재료"는 유전 상수가 이산화실리콘의 유전 상수보다 작거나 4.0 미만 또는 3.8 미만 또는 약 2.5 내지 약 3인 재료를 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "구조"는 부분적으로 또는 완전히 제조된 소자 구조를 지칭할 수 있다. 예로서, 구조체는 그 위에 형성된 하나 이상의 층 및/또는 특징부를 갖는 기판일 수 있거나 이를 포함할 수 있다.
본 개시에서, "연속적으로"는, 진공 파괴가 없으며, 시간적으로 중단이 없고, 임의의 재료의 개입 단계가 없으며, 다음 단계로서 그 직후에 조건의 변경이 없고, 또는 일부 구현예에서 그리고 문맥에 따라 두 개의 구조 사이에 두 개의 구조 이외의 분리된 물리적 또는 화학적 구조가 개입하지 않음을 지칭할 수 있다.
유동성(예를 들어, 초기 유동성)은 다음과 같이 결정될 수 있다:
하부/상부
비율(B/T)		 유동성
0< B/T <1 없음
1≤ B/T <1.5 불량
1.5≤ B/T <2.5 우수
2.5≤ B/T <3.5 매우 우수
3.5≤ B/T 대단히 우수
여기서 B/T는, 오목부를 충진하기 전에, 오목부가 형성되는 상부 표면에 증착된 막의 두께에 대한 오목부의 하부에 증착된 막의 두께의 비율을 지칭한다. 일반적으로, 유동성은 약 1:1 이하의 종횡비를 갖는 넓은 오목부를 사용하여 평가되는데, 일반적으로 오목부의 종횡비가 높아질수록 B/T 비율이 높아지기 때문이다. B/T 비는 일반적으로 오목부의 종횡비가 더 높을 경우에 더 높아진다. 본원에서 사용되는 바와 같이, "유동성" 막 또는 물질은 양호한 유동성을 나타낸다.이하에서 더욱 상세히 설명되는 바와 같이, 재료의 유동성은, 예를 들어 플라즈마를 사용하여 형성된 여기된 종에 의해 하나 이상의 전구체가 중합될 때 일시적으로 수득될 수 있다. 최종 중합체 재료는 일시적으로 유동성 거동을 나타낼 수 있다. 증착 단계가 완료되고/완료되거나 짧은 시간(예, 약 3.0초) 후에, 막이 더 이상 흐르지 않을 수 있고, 오히려 고형화될 수 있다.본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 표시된 변수의 임의의 값은 ("약"의 표시 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 일부 구현예에서는 평균, 중간, 대표, 다수 등을 지칭할 수 있다. 또한, 본 개시에서, 용어 "포함한", "의해 구성되는", 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는", 또는 "이루어지는"을 독립적으로 지칭할 수 있다. 본 개시에서, 임의의 정의된 의미는 일부 구현예에서 보통이고 관습적인 의미를 반드시 배제하는 것은 아니다. 일부 경우에, 본원에서 나타낸 백분율은 상대 백분율 또는 절대 백분율일 수 있다.
이제 도면으로 돌아가면, 도 1은 본 개시의 예시적인 구현예에 따라 기판의 표면 상에 저 유전 층을 형성하는 방법(100)을 나타낸다. 방법(100)은, 반응 챔버 내에 기판을 제공하는 단계(102), 하나 이상의 전구체를 반응 챔버에 제공하는 단계(104), 및 제1 플라즈마 전력을 제공하여 반응 챔버 내에서 하나 이상의 전구체를 중합시켜 저 유전율 재료를 형성하는 단계(106)를 포함한다.
단계(102) 동안에, 기판은 기상 반응기의 반응 챔버 내에 제공된다. 본 개시의 예시에 따라, 반응 챔버는 플라즈마 강화 화학 기상 증착(PECVD) 반응기 또는 플라즈마 강화 원자층 증착(PEALD) 반응기와 같은 화학 기상 증착 반응기의 일부를 형성할 수 있다. 예를 들어, 용량 결합성 플라즈마(CCP) 여기, 및 특히 불활성 가스의 초고주파수(VHF) CCP 여기가 사용될 수 있다.
본원에 설명된 방법의 다양한 단계는 단일 반응 챔버 내에서, 예컨대 모듈 또는 클러스터 툴의 반응 챔버 내에서 수행될 수 있다. 예시적인 반응기가 도 11과 연관하여 이하에서 더욱 상세히 설명된다.
단계(102) 동안에, 기판은 원하는 온도로 될 수 있고/있거나 원하는 압력, 예컨대 후속 단계에 적절한 온도 및/또는 압력이 될 수 있다. 예로서, 반응 챔버 내에서 (예를 들어, 기판 또는 기판 지지부의) 온도는 약 450℃ 이하, 또는 200℃ 내지 450℃ 또는 300℃ 내지 400℃일 수 있다.
하나 이상의 전구체를 반응 챔버에 제공하는 단계(104) 동안에, 저 유전율 재료를 형성하기 위한 하나 이상의 전구체가 반응 챔버 내로 도입된다. 예시적인 전구체는 탄소 및/또는 실리콘을 포함한 화합물을 포함할 수 있다. 예를 들어, 하나 이상의 전구체는 Si-C-Si 및 Si-O-Si 결합 중 하나 이상을 포함한 화합물을 포함할 수 있다. 하나 이상의 전구체는 순환 구조를 포함한 화합물을 포함할 수 있다. 환형 구조는 실리콘을 포함할 수 있다. 환형 구조는 실리콘 및 산소를 포함할 수 있다. 하나 이상의 전구체는, 유기실리콘 화합물을 포함한 화합물을 포함할 수 있다. 특정 예시로서, 하나 이상의 전구체는, 디메틸디메톡시실란(DMDMOS), 옥타메틸시클로테트라실록산(OMCTS), 테트라메틸시클로테트라실록산(TMCTS), 옥타메톡시도데카실록산(OMODDS), 옥타메톡시시클리오일옥산, 디에톡시메틸실란(DEMS), 디메톡시메틸메틸실란(DMOMS), 페녹시디메틸디메틸실란(PODMS), 디메틸디옥소실릴시클로헥산(DMDOSH), 1,3-디메톡시테트라메틸디실록산(DMOTMDS), 디메톡시디페닐실란(DMDPS), 및 디시클로펜티디메톡시실란(DcPDMS) 중 하나 이상을 포함한다.
일부 경우에서, 하나 이상의 전구체 중 적어도 하나는 -(Si(R1,R2)-O)n-로 표시되는 화학식을 포함한 고리(또는 환형) 구조를 포함하고, 여기서 n은 약 3 내지 약 10의 범위이다. 예시에 따라, n = 4 및 R1 = R2 = CH3; 추가 예시에 따라, n = 4, R1 = H, 및 R2 = CH3.
본 개시의 추가 예시에 따라, 하나 이상의 전구체 중 적어도 하나는 R3-(Si(R1,R2)m-O(m-1))-R4로 표시되는 화학식을 포함한 고리 구조를 포함하며, n은 약 1 내지 약 7의 범위일 수 있다. 예시에 따라, m = 1, R1 = R2 = CH3, 및 R3 = R4 = OCH3, 또는 m = 2, R1 = R2 = CH3, 및 R3 = R4 = OCH3, 또는 m = 2, R1 = C3H6-NH2, R2 = CH3, 및 R3 = R4 = CH3이다.
반응 챔버로의 하나 이상의 전구체의 유량은 다른 공정 조건, 반응기 크기, 기판 크기 등에 따라 달라질 수 있다. 예시로서, 유량은 약 100 sccm 내지 약 3,000 sccm 또는 약 100 sccm 내지 약 300 sccm일 수 있다. 유사하게, 전구체를 반응 챔버에 제공하는 각각의 단계의 지속 시간은 다양한 고려 사항에 따라 달라질 수 있다.
단계(104 및/또는 106) 동안에, 하나 이상의 불활성 가스는 반응 챔버에 제공될 수 있다. 하나 이상의 불활성 가스는, 하나 이상의 전구체를 반응 챔버에 제공하는 단계와 동시에 또는 중첩해서 흐를 수 있다. 단계(104/106) 동안 아르곤의 사용은 저 유전율 재료 층의 경도를 증가시키는 것으로 여겨진다.
단계(104) 동안 반응 챔버 내 온도는 단계(102)와 연결되어 전술된 것일 수 있다. 단계(104) 동안의 반응 챔버 내 압력은, 약 1 토르 내지 약 20 토르 또는 약 2 토르 내지 약 10 토르일 수 있다. 이하에서, 예시적인 공정 조건이 제공된다.
단계(106) 동안, 단계(104) 중 반응 챔버에 제공된 하나 이상의 전구체는 여기 종을 사용하여 초기 점성이 있고 유동성인 재료로 중합된다. 초기 점성이 있고 유동성인 재료는, 예를 들어 여기된 종과의 추가 반응을 통해 고체 재료가 될 수 있다. 단계(104 및 106)는, 예를 들어 PECVD, PEALD, 또는 PE 주기적 CVD 공정을 포함할 수 있다.
단계(106) 동안, 플라즈마는, 이하에서 더욱 상세히 설명되는 직접식 플라즈마 시스템을 사용하고/사용하거나 비간접식 또는 원격식 플라즈마 시스템을 사용하여 생성될 수 있다. 하나 이상의 전구체를 중합하기 위해 단계(106) 동안에 플라즈마를 생성하는 데 사용되는 제1 전력은, 300 mm 단면(예, 직경) 기판에 대해 2 kW 초과 또는 약 2 kW 내지 약 5 kW일 수 있다. 플라즈마 전력은, 기판의 단면 치수에 기초하여 적절하게 스케일링될 수 있다. 전력의 주파수는 범위일 수 있고, 여기서 제1 플라즈마 전력의 주파수는 약 27 MHz 내지 약 100 MHz 또는 약 27 MHz 내지 약 60 MHz이다. 일부 경우에, 단계(106) 동안 전력 주파수는, 높은 RF 주파수(예, 27 MHz 초과 또는 27 내지 60 MHz) 및 낮은 RF 주파수(예, 500 kHz 미만 또는 약 400 kHz 내지 약 500 kHz)를 포함할 수 있다. 제2 저 주파수 전력은, 플라즈마 생성 시스템의 애노드 또는 캐소드에 인가될 수 있다. 제2 주파수는, 경도, 에칭 속도 등과 같이, 저 유전율 재료의 기계적 특성을 조작하는 데 사용될 수 있다. 제2 플라즈마 전력은 약 10 W 내지 약 300 W일 수 있다.
도 12는 특정 전구체인 DMDMOS에 대한 예시적인 중합 공정을 나타낸다. 나타낸 바와 같이, 중합은 분자 말단기(예시의 CxHy)의 선택적 해리의 결과로서 발생할 수 있다. 또한, 증착시 재료의 구조는 바람직하게는 재료가 중합됨에 따라 형성되는 공극을 포함할 수 있다. 중합된 재료는 Si, C, O, 및 H를 포함하거나, 이로 필수적으로 구성되거나, 이로 구성될 수 있다.
도 2는 본 개시의 예시에 따른 방법(100)과 같은 예시적인 방법의 시간 순서 다이어그램(200)을 나타낸다. 나타낸 바와 같이, 시간 순서(200)는 헬륨 또는 아르곤과 같은 불활성 가스를 반응 챔버에 지속 시간 동안 흐르게 하는 것(라인 204)으로 시작할 수 있다. 그 다음, 하나 이상의 전구체가 전구체 펄스용 반응 챔버에 도입될 수 있다(라인 202). 나타낸 예시에서, 반응 챔버로의 전구체 흐름이 시작된 후, 플라즈마를 형성하기 위한 (예를 들어, 제1 및/또는 제2) 전력이 지속 시간 동안 제공된다(라인 206). 불활성 가스 흐름은, 플라즈마를 형성하기 위한 전력이 꺼질 때까지 증착 공정을 통해 계속될 수 있다. 또한, 나타낸 바와 같이, (예를 들어, 제1 및/또는 제2) 플라즈마 전력은 반응 챔버로의 하나 이상의 전구체의 흐름이 중단된 후에 중단될 수 있다.
도 3은, 전위-유도 열화(PID) 공정에 노출된 저 유전율 재료 층과 증착시 저 유전율 재료 층 사이의 유전 상수 이동을 나타낸다. 전위-유도 열화 공정은 후속 처리 단계에서 사용되는 산소 플라즈마 에칭 공정을 시뮬레이션할 수 있다. 예시적인 PID 공정이 도 9와 연결하여 이하에서 더욱 상세히 설명된다. 도 3에서, 기준선 공정은 약 2 kW의 전력 및 고 주파수 플라즈마 전력(약 27 MHz)을 사용하였다. PID CIP 공정은 증착 동안 고 주파수(약 27 내지 약 100 MHz) 및 고 전력(2 kW 내지 약 5kW 초과)을 사용하였다. 나타낸 바와 같이, PID CIP 공정은 유전체 상수에서 비교적 낮은(약 5%) 변화를 나타냈는데, 이는 도 3에 나타낸 예시에서 가장 낮은 것이다.
도 4는 증착시 저 유전율 재료의 유전 상수에 대한 유전 상수 이동을 나타낸다. 나타낸 바와 같이, 본원에서 언급된 PID CIP 조건으로 증착된 저 유전율 재료는 낮은 유전 상수 및 유전 상수의 낮은 이동을 나타낸다.
도 5는 상대 탄소 농도(RCC) 이동에 대한 유전 상수 이동을 나타낸다. 본원에서 사용되는 바와 같이, RCC는 다음과 같이 정의될 수 있다. 아래에 언급된 농도는, 예를 들어 푸리에-변환 적외선 분광법(FTIR)을 사용하여 측정될 수 있다.
상대 탄소 농도(RCC) %
Figure pat00001
나타낸 바와 같이, 본원에 설명된 바와 같이 증착된 저 유전율 재료(PID CIP)는 낮은 유전 상수 이동(10% 이하) 및 낮은 RCC 이동(10% 이하)를 나타냈다.
도 6은, 기준선(종래) 재료에 대한 저 유전율 재료(702, 704, 706) 및 방법(100)(DLK) 에 따라 형성된 조밀한 저 유전율 재료(708, 710, 712)의 깊이에 대해, PID 깊이, 특히 산소(O), 탄소(C) 및 실리콘(Si) 농도를 나타낸다. 나타낸 바와 같이, DLK 재료는 더 얕은 PID 깊이, 즉 종래 샘플과 비교하면 DLK 샘플에 대해 더 얕은 깊이에서 고평부를 이룬 탄소 농도를 나타낸다.
도 7은, 방법(100)에 따라 형성된 DLK 재료 및 저 주파수 전력을 사용하여 형성된 종래의 저 유전율 재료에 대한 유전율 이동을 나타낸다. 나타낸 바와 같이, 유전 상수 이동은 저 주파수 및 저 출력을 사용하여 형성된 종래의 저 유전율 재료에 비해 훨씬 낮다(2% 미만).
도 8은 종래의 저 전력/저 주파수 공정에 대해 방법(100)을 사용한 처리량을 나타낸다. 나타낸 바와 같이, 처리량은 320 nm 두께의 층의 경우 시간당 단지 약 70개인 기판에 대해, 시간당 약 140개의 기판과 같이 더 높다.
도 9는 본 개시의 예시에 따른 구조(900) 및 본 개시의 추가 예시에 따른 PID 공정을 나타낸다. 구조(900)는 본원에 설명된 기판과 같은 기판(902), 및 방법(100)에 따라 형성된 저 유전율 재료 층(904)을 포함한다. 방법(100)을 사용하여 형성된 층과 관련하여 전술한 바와 같이, 저 유전율 재료 층(904)은, 상대적으로 낮은 유전 상수, 낮은 유전 상수 이동, 및/또는 낮은 상대 탄소 농도 이동 또는 손실을 나타낼 수 있다. 예를 들어, 유전 상수는 3 미만 또는 약 2.5 내지 3 미만일 수 있다. 추가적으로 또는 대안적으로, 유전 상수는, 전술한 PID 공정 또는 유사한 에칭 공정 동안과 같이, 산소 플라즈마에 노출된 후 6% 미만으로 변할 수 있다.
PID 공정 동안, 저 유전율 재료 층(904)은 산소(예, O2) 플라즈마로부터 활성화된 종에 노출되어 손상된 층(906)을 형성한다. PID 공정용 예시적인 공정 조건이 표(908)에 제공되어 있다.
도 10은 다양한 조건을 사용하여 증착된 저 유전율 재료의 유전 상수에 대해 다양한 플라즈마 반응물 및 온도에 대한 습식 에칭에서의 두께 손실을 나타낸다. 나타낸 바와 같이, 더 높은 온도(약 370℃)에서 산소(O2) 플라즈마는 막 두께의 가장 큰 손실을 생성하였으므로, 본원에 설명된 예시에 대한 PID를 특성화하기 위해 사용하였다.
전술한 바와 같이, 예시적인 저 유전율 재료 층은 도 11에 나타낸 반응기 시스템(1100)과 같은 PECVD 반응기 시스템을 사용하여 형성될 수 있다. 반응기 시스템(1100)은, 본원에 설명된 하나 이상의 단계 또는 하위 단계를 수행하고/수행하거나 본원에 설명된 하나 이상의 구조체 또는 이의 부분을 형성하기 위해 사용될 수 있다.
반응기 시스템(1100)은, 반응 챔버(3)의 내부(11)(반응 구역)에서 서로 평행하게, 그리고 서로 마주하는 한 쌍의 전기 전도성 평판 전극(4, 2)을 포함한다. 플라즈마는, 예를 들어 듀얼 플라즈마 전원을 사용하여, 본원에 설명된 바와 같은 제1 및 제2 플라즈마 전력을 인가함으로써, 반응 챔버(3) 내에서 여기될 수 있다. 온도 조절기가 하부 스테이지(2)(하부 전극)에 제공되고, 그 위에 배치된 기판(1)의 온도는 원하는 온도로 유지될 수 있다. 전극(4)은, 샤워 플레이트 같은 가스 분배 장치로서 기능할 수 있다. 불활성 가스, 전구체 가스 및/또는 기타는 각각 가스 라인(20), 가스 라인(21), 및 가스 라인(22) 중 하나 이상과 샤워 플레이트(4)를 통해 반응 챔버(3) 내에 도입될 수 있다. 세 개의 가스 라인으로 나타냈지만, 반응기 시스템(1300)은 임의 적절한 개수의 가스 라인을 포함할 수 있다.
반응 챔버(3)에 배기 라인(7)을 갖는 원형 덕트(13)가 제공되고, 이를 통해 반응 챔버(3)의 내부(11)에 있는 가스가 배기될 수 있다. 추가적으로, 반응 챔버(3) 아래에 배치된 이송 챔버(5)는, 이송 챔버(5)의 내부(이송 구역)(16)를 통해 반응 챔버(3)의 내부(11)로 밀봉 가스를 유입하기 위한 밀봉 가스 라인(24)을 구비하며, 반응 구역과 이송 구역을 분리하기 위한 분리 판(14)이 제공된다(웨이퍼가 이송 챔버(5)로 또는 이송 챔버로부터 이송되는 게이트 밸브는 본 도면에서 생략됨). 이송 챔버에는 배기 라인(6)이 또한 구비된다. 일부 구현예에서, 증착 단계 및 임의의 경화 단계는 동일한 반응 공간에서 수행되어, 두 개 이상의(예, 모든) 단계는, 기판을 공기 또는 다른 산소 함유 대기에 노출시키지 않고 연속적으로 수행될 수 있다.
일부 구현예에서, 불활성 또는 캐리어 가스의 반응 챔버(3)로의 연속적인 흐름은, 캐리어 가스 라인이 전구체 리저버(용기)를 갖는 우회 라인을 구비하고 메인 라인과 우회 라인이 스위칭되는, 유동-통과 시스템(FPS)을 이용하여 달성될 수 있고, 캐리어 가스만을 반응 챔버에 공급하고자 할 때에는 우회 라인이 닫히고, 반면 캐리어 가스와 전구체 가스 모두를 반응 챔버에 공급하고자 할 때에는 메인 라인이 닫히게 되어, 캐리어 가스는 우회 라인을 통해 흐르고 전구체 가스와 함께 용기로부터 흘러 나온다. 이 방식으로, 캐리어 가스는 반응 챔버 내로 연속해서 흐를 수 있고, 메인 라인과 우회 라인 사이를 스위칭함으로써, 실질적으로 반응 챔버의 압력 요동 없이, 전구체 가스를 펄스로 운반할 수 있다.
장치는, 본원에 설명된 하나 이상의 방법 단계를 수행하도록 달리 구성되거나 프로그래밍된 하나 이상의 제어기(들)(26)를 포함할 수 있음을 당업자는 이해할 것이다. 제어기(들)는, 당업자가 이해하는 바와 같이, 방법 단계에 영향을 미치기 위해 다양한 전력원, 가열 시스템, 펌프, 로보틱스, 및 반응기의 가스 유량 제어기 또는 밸브들과 통신한다.
일부 구현예에서, 듀얼 챔버 반응기(서로 근접하게 배치된 웨이퍼를 처리하기 위한 두 개의 섹션 또는 컴파트먼트)가 사용될 수 있고, 반응물 가스와 귀 가스는 공유된 라인을 통해 공급될 수 있는 반면, 전구체 가스는 공유되지 않는 라인을 통해 공급된다.
위에 설명된 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 나타내고 설명된 것 외에도, 설명된 요소의 대안적인 유용한 조합과 같은 본 발명의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경예 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (20)

  1. 기판 표면 상에 저 유전율 재료 층을 형성하는 방법으로서, 상기 방법은,
    기판을 반응기 시스템의 반응 챔버 내에 제공하는 단계;
    하나 이상의 전구체를 상기 반응 챔버에 제공하는 단계; 및
    제1 플라즈마 전력을 제공하여 상기 반응 챔버 내에서 상기 하나 이상의 전구체를 중합시켜 저 유전율 재료를 형성하는 단계를 포함하되,
    상기 제1 플라즈마 전력의 주파수는 27 MHz 내지 100 MHz이고,
    상기 제1 플라즈마 전력은 2 kW 초과인, 방법.
  2. 제1항에 있어서,
    상기 제1 플라즈마 전력은 2 kW 내지 5 kW인, 방법.
  3. 제1항 또는 제2항에 있어서,
    하나 이상의 전구체를 상기 반응 챔버에 제공하는 단계 동안 상기 반응 챔버 내의 온도는 200℃ 내지 450℃ 또는 300℃ 내지 400℃인 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    하나 이상의 전구체를 상기 반응 챔버에 제공하는 단계 동안 상기 반응 챔버 내의 압력은 1 토르 내지 20 토르, 또는 2 토르 내지 10 토르인, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 저 유전율 재료의 기계적 특성을 조작하기 위해 제2 플라즈마 전력을 제공하는 단계를 추가로 포함하는 방법.
  6. 제5항에 있어서,
    상기 제2 플라즈마 전력의 주파수는 400 kHz 내지 500 kHz인, 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 제2 플라즈마 전력은 10 W 내지 300 W인, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 하나 이상의 전구체는 Si-C-Si 및 Si-O-Si 결합들 중 하나 이상을 포함한 화합물을 포함하는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 하나 이상의 전구체는 환형 구조를 포함한 화합물을 포함하는, 방법.
  10. 제9항에 있어서,
    상기 환형 구조는 실리콘을 포함하는, 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 환형 구조는 실리콘과 산소를 포함하는, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 하나 이상의 전구체는 유기실리콘 화합물을 포함한 화합물을 포함하는, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 하나 이상의 전구체는, 디메틸디메톡시실란(DMDMOS), 옥타메틸시클로테트라실록산(OMCTS), 테트라메틸시클로테트라실록산(TMCTS), 옥타메톡시도데카실록산(OMODDS), 옥타메톡시시클리오일옥산, 디에톡시메틸실란(DEMS), 디메톡시메틸메틸실란(DMOMS), 페녹시디메틸디메틸실란(PODMS), 디메틸디옥소실릴시클로헥산(DMDOSH), 1,3-디메톡시테트라메틸디실록산(DMOTMDS), 디메톡시디페닐실란(DMDPS), 및 디시클로펜티디메톡시실란(DcPDMS) 중 하나 이상을 포함하는, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 하나 이상의 전구체 중 적어도 하나는 -(Si(R1,R2)-O)n-로 표시되는 화학식을 포함한 고리 구조를 포함하고, n은 3 내지 10의 범위인, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 하나 이상의 전구체 중 적어도 하나는 R3-(Si(R1,R2)m-O(m-1))-R4로 표시되는 화학식을 포함한 선형 구조를 포함하고, m은 1 내지 7의 범위일 수 있는, 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 반응기 시스템은 용량 결합성 플라즈마(CCP) 반응기를 포함하는, 방법.
  17. 구조체로서,
    기판; 및
    제1항 내지 제20항 중 어느 한 항에 따라 형성된 저 유전율 재료 층을 포함하는, 구조체.
  18. 제17항에 있어서,
    상기 저 유전율 재료의 유전 상수는 3 미만인, 구조체.
  19. 제17항 또는 제18항에 있어서,
    상기 유전 상수는 산소 플라즈마에 노출된 후 6% 미만으로 변하는, 구조체.
  20. 반응기 시스템으로서,
    반응 챔버;
    상기 반응 챔버에 결합된 전구체 공급원;
    상기 반응 챔버에 결합된 불활성 가스 공급원;
    상기 반응 챔버에 결합된 진공원; 및
    27 MHz 내지 100 MHz의 전력 주파수로 2 kW 내지 5 kW의 플라즈마 전력을 제공하여 기판의 표면 상에 저 유전율 재료 층을 형성하도록 적어도 하나의 플라즈마 전력원을 작동시키도록 구성된 제어기를 포함하는, 시스템.
KR1020220177005A 2021-12-28 2022-12-16 고주파 전력을 갖는 저 유전율 재료 층을 형성하는 방법, 상기 층을 포함하는 구조, 및 이를 형성하기 위한 시스템 KR20230100631A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163294157P 2021-12-28 2021-12-28
US63/294,157 2021-12-28

Publications (1)

Publication Number Publication Date
KR20230100631A true KR20230100631A (ko) 2023-07-05

Family

ID=86897192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220177005A KR20230100631A (ko) 2021-12-28 2022-12-16 고주파 전력을 갖는 저 유전율 재료 층을 형성하는 방법, 상기 층을 포함하는 구조, 및 이를 형성하기 위한 시스템

Country Status (4)

Country Link
US (1) US20230207308A1 (ko)
KR (1) KR20230100631A (ko)
CN (1) CN116356294A (ko)
TW (1) TW202343674A (ko)

Also Published As

Publication number Publication date
TW202343674A (zh) 2023-11-01
US20230207308A1 (en) 2023-06-29
CN116356294A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US20210265158A1 (en) Method of forming low-k material layer, structure including the layer, and system for forming same
KR102430939B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
US20210320003A1 (en) Method of forming a nitrogen-containing carbon film and system for performing the method
CN113215550A (zh) 形成结构的方法、形成的结构及形成该结构的系统
KR100920033B1 (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
CN113140503A (zh) 形成高纵横比特征的方法
US7148155B1 (en) Sequential deposition/anneal film densification method
US7435684B1 (en) Resolving of fluorine loading effect in the vacuum chamber
US6514880B2 (en) Siloxan polymer film on semiconductor substrate and method for forming same
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
US7259111B2 (en) Interface engineering to improve adhesion between low k stacks
CN111048400A (zh) 通过循环cvd形成保形碳化硅膜的方法
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
KR19990088593A (ko) 유전율이낮은수소화된옥시탄화규소막의제조방법
JPH10189569A (ja) 低誘電率の多層膜を堆積するための方法及び装置
US20220251707A1 (en) Methods of filling recesses on substrate surface, structures formed using the methods, and systems for forming same
CN116779528A (zh) 沉积间隙填充流体的方法及相关系统和装置
US20100087062A1 (en) High temperature bd development for memory applications
KR20230100631A (ko) 고주파 전력을 갖는 저 유전율 재료 층을 형성하는 방법, 상기 층을 포함하는 구조, 및 이를 형성하기 위한 시스템
JP4117768B2 (ja) 半導体基板上のシロキサン重合体膜及びその製造方法