TW202343674A - 用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統 - Google Patents

用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統 Download PDF

Info

Publication number
TW202343674A
TW202343674A TW111149064A TW111149064A TW202343674A TW 202343674 A TW202343674 A TW 202343674A TW 111149064 A TW111149064 A TW 111149064A TW 111149064 A TW111149064 A TW 111149064A TW 202343674 A TW202343674 A TW 202343674A
Authority
TW
Taiwan
Prior art keywords
reaction chamber
low
precursors
plasma power
plasma
Prior art date
Application number
TW111149064A
Other languages
English (en)
Inventor
金子智會
柳澤一平
黃祐敏
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202343674A publication Critical patent/TW202343674A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

所揭示者係用於在一基板之一表面上形成一低介電係數材料層的方法及系統，以及使用此方法或系統所形成之結構及裝置。例示性方法包括在一反應器系統之一反應室內提供一基板、提供一或多個前驅物至此反應室、以及提供高頻的高電漿功率以聚合此一或多個前驅物，用以形成具有想要的性質的緻密低介電係數材料。

Description

用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統
本揭露大致上關於形成層之方法及適於在電子裝置之製造中使用的結構。更特定言之，本揭露之實例係關於形成低介電常數材料層之方法，關於包括此類層之結構及裝置，及關於用於進行此等方法及/或形成此等結構及/或裝置之系統。
在製造裝置（諸如半導體裝置）期間，沉積低介電常數（低介電係數）材料在基板之表面上（例如，用以填充例如溝槽或間隙的特徵）通常是符合需求的。舉實例而言，低介電係數材料可使用作為圖案化金屬特徵上的金屬間介電層、後段製程（back-end-of-line processes）中的間隙填充、絕緣層、或用於其他應用。
近來，已開發出沉積包括碳及矽的低介電係數介電材料之技術。儘管此類材料展現一些符合需求的性質，但材料在後續處理（諸如電漿蝕刻製程）期間可容易蒙受碳損失。碳損失可引致材料之介電常數的非想要的偏移。嘗試生產具有想要的性質（諸如降低的介電常數偏移）的低介電係數材料通常可能導致較低的處理產出量。
因此，對以相對高產出量形成具有想要的性質之低介電係數材料的方法具有一般需求。本節提出之任何討論（包括問題及解決方案之討論）僅為了提供本揭露脈絡之目的而包括在本揭露中，且不應視為承認討論之任何或全部在做成本揭露時已知或以其他方式構成先前技術。
本揭露之各種實施例係關於在基板之表面上形成低介電係數材料層之方法，關於包括此低介電係數材料層之結構，以及關於用於進行此等方法及/或形成此等結構的系統。儘管下文更詳細討論本揭露之各種實施例應對先前方法及結構之缺點的方式，但大致上，本揭露之例示性實施例在沉積期間使用相對高頻及/或高功率以形成較不容易蒙受碳損失及介電常數偏移之低介電係數材料層，同時達成相對高產出量。
依據本揭露之各種實施例，提供在一基板之一表面上形成一低介電係數材料層的方法。例示性方法包括以下步驟：在一反應器系統之一反應室內提供一基板、提供一或多個前驅物至此反應室、以及提供第一電漿功率以在此反應室內聚合此一或多個前驅物，用以形成低介電係數材料。此第一電漿功率之一頻率可在約27百萬赫與約100百萬赫之間或在約27百萬赫與約60百萬赫之間。依據進一步實例，此功率大於2千瓦或在約2千瓦與約5千瓦之間。例示性方法可更包括提供一第二電漿功率以操縱此低介電係數材料之機械性質。此第二電漿功率之一頻率可在約400千赫與約500千赫之間。此第二電漿功率可在約10瓦與約300瓦之間。在提供一或多個前驅物至此反應室的此步驟期間此反應室內的一溫度（例如，一基板溫度）可在約200°C與約450°C之間、或在約300°C與約400°C之間。在提供一或多個前驅物至此反應室之此步驟期間此反應室內之一壓力可在1托與約20托之間、或在約2托與約10托之間。此一或多個前驅物可包括一化合物，此化合物包含Si-C-Si鍵及Si-O-Si鍵中之一或多者。可使用電容耦接功率源以提供此第一電漿功率及/或此第二電漿功率。例示性方法亦可包括提供一惰性氣體至此反應室之一步驟，其中提供此惰性氣體之此步驟與提供一或多個前驅物至此反應室之此步驟及/或提供此第一或第二電漿功率在時間上重疊。
依據本揭露之尚有進一步例示性實施例，一種結構係至少部分根據本文中所描述之方法而形成。此結構可包括一低介電係數材料層。當此低介電係數材料層暴露至一氧電漿時，此低介電係數材料層之一介電常數可少於3，且/或此低介電係數材料層可展現相對少的偏移。
依據本揭露的進一步實例，一裝置可使用如本文中所描述的一方法形成及/或可包括如本文中所描述之一結構。
依據本揭露之尚有進一步例示性實施例，提供一種系統，其用於進行如本文中所描述的一方法及/或用於形成如本文中所描述的一結構。
所屬技術領域中具有通常知識者從下列參考附圖之某些實施例的詳細描述將明白此等及其他實施例。本揭露不限制於所揭示任何特定實施例。
雖然在下文揭示某些實施例及實例，所屬技術領域中具有通常知識者將理解本揭露延伸超出本揭露之具體揭示的實施例及/或用途以及其等之顯而易見的修改及均等物。因此，所意欲者係所揭示本揭露的範疇應不受限於下文所描述特定的揭示實施例。
本揭露大致上係關於在基板之表面上形成低介電係數材料層之方法、形成結構及裝置之方法、使用此等方法所形成之結構及裝置、以及用於進行此等方法及/或形成此等結構及裝置之系統。舉實例而言，本文中所描述之方法可用以在基板之表面上用低介電係數材料填充特徵，諸如間隙（例如，溝槽或貫孔）。用語間隙（gap）與凹部（recess）可互換地使用。
在本揭露中，「氣體（gas）」可指在常溫及常壓下為氣體之材料、汽化固體及/或汽化液體，並可取決於上下文由一單一氣體或一氣體混合物構成。除製程氣體之外的氣體（亦即，未穿行通過氣體分配總成（諸如噴淋頭）、其他氣體分配裝置或類似者而引入的氣體）可用於例如密封反應空間，其包括一密封氣體（諸如稀有氣體）。在一些情況下（諸如在材料沉積之上下文中），用語「前驅物（precursor）」可指參與生產另一化合物之化學反應的化合物，且特定係指構成膜基質或膜之主要架構的化合物。用語「惰性氣體（inert gas）」係指當例如施加功率（例如特高頻功率）時，在可察覺的程度上不參加化學反應的氣體及/或激發前驅物（例如，促進前驅物聚合）的氣體，但此惰性氣體無法在可察覺的程度上變為膜基質之一部分。例示性惰性氣體包括氬、氦、氮、及氖，及其等之任何組合。
如本文所使用，用語「基板（substrate）」可指可用以形成或在其上可形成裝置、電路、或膜之任何下伏材料。基板可包括一塊材，諸如矽（例如單晶矽）、其他IV族材料（諸如鍺）或化合物半導體材料（諸如III-V族或II-VI族半導體材料），並可包括位於上覆或下伏於此塊材的一或多層。進一步言，基板可包括各種特徵，諸如形成在基板之一層或塊材的至少一部分之上或之內的間隙（例如，凹部或貫孔）、線或突起（諸如具有形成在其等之間的間隙之多個線）、及類似者。舉實例而言，一或多個特徵可具有約10奈米至約100奈米的寬度，約30奈米至約1,000奈米的深度或高度，及/或約1:1、3:1、10:1、100:1或更多的深寬比。
在一些實施例中，「膜（film）」係指在垂直於厚度方向之方向上延伸之層。在一些實施例中，「層（layer）」係指一形成於表面上之具有某一厚度之材料，且可以是膜或非膜結構之同義詞。膜或層可由具有某些特性之離散單一膜或層或者由多個膜或層所構成，且相鄰膜或層之間的邊界可明確或可不明確，並可或可不基於物理、化學、及/或任何其他特性、形成製程或序列、及/或相鄰膜或層之功能或目的而建立。層或膜可以是連續或不連續。進一步言，可使用一或多個沉積循環來形成單一膜或層。在一些情況下，膜或層之形成不包括額外固化步驟。
如本文中所使用，用語「低介電係數材料層（low-k material layer）」或者「低介電係數材料」可指介電常數少於二氧化矽之介電常數、或少於4.0、或少於3.8、或在約2.5與約3之間的材料。
如本文中所使用，用語「結構（structure）」可指已部分或者完成製備之裝置結構。舉實例而言，結構可以是基板或包括具有形成在其上之一或多個層及/或特徵的基板。
在本揭露中，在一些實施例中且取決於上下文，「連續地（continuously）」可指在不打破真空之情況下、在作為時間線無中斷之情況下、在無任何實質性介入步驟之情況下、在不改變條件之情況下、緊接著其後、作為下一步驟、或者兩個結構之間除此兩個結構以外無介入離散物理或化學結構之情況下。
流動性（例如，初始流動性）可如下確定： 表1
底部/頂部比率（B/T） 流動性
0 ＜ B/T ＜ 1 無
1 ≤ B/T ＜ 1.5 不良
1.5 ≤ B/T ＜ 2.5 良好
2.5 ≤ B/T ＜ 3.5 很好
3.5 ≤ B/T 極好
其中B/T係指在凹部被填充之前在凹部底部處沉積之膜之厚度對在形成凹部之頂部表面處所沉積之膜之厚度的比率。典型地，流動性係使用具有約1:1或者更少之深寬比的寬凹部來評估，由於大致上，凹部之深寬比愈高，B/T比率變為愈高。當凹部的深寬比係較高時，B/T比率大致上變為較高。如本文所使用，「可流動（flowable）」的膜或材料展現良好或者更好的流動性（flowability）。
如下文更詳細地提出，材料之流動性可在藉由例如使用電漿所形成之受激發物種來聚合一或多個前驅物時暫時獲得。所得聚合物材料可展現暫時可流動行為。當沉積步驟完成及/或於一短時段的時間（例如，約3.0秒）後，膜可能不再可流動，而是變為固體化。
在本揭露中，變量之任兩個數字可構成變量之可工作範圍，且所指示之任何範圍可包括或排除端點。額外地，所指示的變量之任何數值（不管此等數值是否以「約」來指示）可指精確值或近似值並包括等效值，且在一些實施例中可指平均值、中間值、代表值、多數值等。進一步言，在本揭露中，於一些實施例中，用語「包括（including）」、「由…構成（constituted by）」、及「具有（having）」可獨立地指「典型或廣泛地包含（typically or broadly comprising）」、「包含（comprising）」、「基本上由…所組成（consisting essentially of）」或「由…所組成（consisting of）」。在本揭露中，於一些實施例中，任何已定義之意義不必然排除尋常及慣例意義。在一些情況下，本文中所指示之百分比可以是相對百分比或絕對百分比。
現轉向圖式，第1圖繪示依據本揭露之例示性實施例的在基板之表面上形成低介電係數材料層之方法100。方法100包括以下步驟：在反應室內提供基板（步驟102）、提供一或多個前驅物至反應室（步驟104）、以及提供第一電漿功率以在反應室內聚合此一或多個前驅物，用以形成低介電係數材料（步驟106）。
在步驟102期間，將基板提供至氣相反應器之反應室中。依據本揭露之實例，反應室可形成化學氣相沉積反應器的部分，諸如電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition，PECVD）反應器或者電漿增強原子層沉積（plasma-enhanced atomic layer deposition，PEALD）反應器。例如，可使用電容耦接電漿（capacitively coupled plasma，CCP）激發，且尤其是惰性氣體之特高頻（very high frequency，VHF）電容耦接電漿激發。
本文中所描述之方法的各種步驟可在一單一反應室內進行，諸如一模組或群集工具之反應室。下文連同第11圖更詳細地描述例示性反應器。
在步驟102期間，可使基板達至想要的溫度，且/或可使反應室達至想要的壓力，諸如適於後續步驟之溫度及/或壓力。舉實例而言，反應室內之（例如，基板或基板支撐件之）溫度可以是少於或等於450°C、或在200°C與約450°C之間、或在約300°C與約400°C之間。
在提供一或多個前驅物至反應室之步驟104期間，將用於形成低介電係數材料之一或多個前驅物引入至反應室中。例示性前驅物可包括一包含碳及/或矽之化合物。例如，一或多個前驅物可包括一化合物，此化合物包含Si-C-Si鍵及Si-O-Si鍵中之一或多者。一或多個前驅物可包含一化合物，此化合物包含環狀結構。環狀結構可包括矽。環狀結構可包括矽及氧。一或多個前驅物可包括一化合物，此化合物包含有機矽化合物。舉特定實例而言，一或多個前驅物包含以下中之一或多者：二甲基二甲氧基矽烷（dimethyldimethoxysilane，DMDMOS）、八甲基環四矽氧烷（octamethylcyclotetrasiloxane，OMCTS）、四甲基環四矽氧烷（tetramethylcyclotetrasiloxane，TMCTS）、八甲氧基十二矽氧烷（octamethoxydodecasiloxane，OMODDS）、八甲氧基環矽氧烷（octamethoxycyclioiloxane）、二乙氧基甲基矽烷（diethoxymethylsilane，DEMS）、二甲氧基甲基矽烷（dimethoxymethylsilane，DMOMS）、苯氧基二甲基矽烷（phenoxydimethylsilane，PODMS）、二甲基二側氧基矽基環己烷（dimethyldioxosilylcyclohexane，DMDOSH）、1,3-二甲氧基四甲基二矽氧烷（1,3-dimethoxytetramethyldisiloxane，DMOTMDS）、二甲氧基二苯基矽烷（dimethoxydiphenylsilane，DMDPS）、及二環戊基二甲氧基矽烷（dicyclopentyldimethoxysilane，DcPDMS）。
在一些情況下，一或多個前驅物中之至少一者包含一環（或環狀）結構，此結構包含由以下所表示之一化學式：–(Si(R 1,R 2)-O) n-，其中n範圍係從約3到約10。依據實例，n = 4，且R 1= R 2= CH 3；依據進一步實例，n = 4，R 1= H，且R 2= CH 3。
依據本揭露之進一步實例，一或多個前驅物中之至少一者包含線性結構，此線性結構包含由以下所表示之一化學式：R 3–(Si(R 1,R 2) m-O (m-1))-R 4，其中m範圍可從約1至約7。依據實例，m = 1，R 1= R 2= CH 3，且R 3= R 4= OCH 3；或m = 2，R 1= R 2= CH 3，且R 3= R 4= OCH 3；或m = 2，R 1= C 3H 6-NH 2，R 2= CH 3，且R 3= R 4= CH 3。
一或多個前驅物至反應室之流動速率可根據其他製程條件、反應器大小、基板大小、及類似者而變化。舉實例而言，流動速率可自約100每分鐘標準毫升數至約3,000每分鐘標準毫升數，或約100每分鐘標準毫升數至約300每分鐘標準毫升數。類似地，提供前驅物至反應室之各步驟的持續時間可取決於各種考量而變化。
在步驟104及/或106期間，可提供一或多個惰性氣體至反應室。將一或多個惰性氣體流動至反應室可與提供一或多個前驅物至反應室之步驟同時或者在時間上重疊。咸認為在步驟104/106期間使用氬會增加低介電係數材料層的硬度。
步驟104期間反應室內的溫度可如上文連同步驟102所描述。步驟104期間之反應室內的壓力可在約1托與約20托之間，或在約2托與約10托之間。下文提供額外的例示性製程條件。
在步驟106期間，在步驟104期間提供至反應室的一或多個前驅物係使用受激發物種聚合成初始具黏性的可流動材料。初始具黏性的可流動材料可變為固體材料，例如通過與受激發物種進一步反應。步驟104及106可包括例如電漿增強化學氣相沉積、電漿增強原子層沉積或者電漿增強（PE）循環化學氣相沉積製程。
在步驟106期間，可使用下文更詳細地描述之直接電漿系統及/或使用間接或遠端電漿系統來生成電漿。用於在步驟106期間生成電漿以聚合一或多個前驅物之第一功率對於300毫米剖面（例如，直徑）基板可大於2千瓦或在約2千瓦與約5千瓦之間。電漿功率可基於基板之剖面尺寸合適地縮放。功率之頻率範圍可自其中第一電漿功率之頻率在約27百萬赫與約100百萬赫之間或在約27百萬赫與約60百萬赫之間。在一些情況下，用於步驟106之功率頻率可包括高射頻（RF）頻率（例如，27百萬赫以上或在27與60百萬赫之間）及低射頻頻率（例如，少於500千赫或在約400千赫與約500千赫之間）。第二/較低頻功率可施加至電漿生成系統之陽極或者陰極。第二頻率可用以操縱低介電係數材料之機械性質，諸如硬度、蝕刻速率及類似者。第二電漿功率可在約10瓦與約300瓦之間。
第12圖繪示用於特定前驅物（DMDMOS）之例示性聚合製程。如所繪示，聚合可作為分子末端基團（闡釋性實例中係C xH y）之選擇性解離的結果而發生。進一步言，沉積材料的結構或可符合需求地包括隨著材料聚合而形成的空洞。所聚合材料可包含Si、C、O及H，基本上由其等所組成，或由其等所組成。
第2圖繪示依據本揭露之實例的例示性方法（諸如方法100）的時序序列圖200。如所繪示，時序序列200可開始於使惰性氣體（諸如氦或氬）流動至反應室達一持續時間（線204）。然後可將一或多個前驅物引入至反應室用於前驅物脈衝（線202）。在所繪示實例中，在到反應室的前驅物流動已起始後，提供用以形成電漿之（例如，第一及/或第二）功率達一持續時間（線206）。惰性氣體流動可繼續整個沉積製程，直至用以形成電漿之功率被關閉。進一步言，如所繪示，可在至反應室之一或多個前驅物之流動已終止之後，中斷（例如，第一及/或第二）電漿功率。
第3圖繪示在沉積時介電低介電係數材料層與經暴露至電勢誘發衰減（potential-induced degradation, PID）製程的低介電係數材料層之間的介電常數偏移。電勢誘發衰減製程可模擬在後續處理步驟中使用之氧電漿蝕刻製程。下文連同第9圖更詳細地描述例示性電勢誘發衰減製程。在第3圖中，基線製程使用約2千瓦之功率及高頻電漿功率（約27百萬赫）。電勢誘發衰減持續改善流程（PID CIP）製程在沉積期間使用較高頻率（約27百萬赫至約100百萬赫）及較高功率（2千瓦以上至約5千瓦）。如所繪示，電勢誘發衰減持續改善流程製程展現相對低的介電常數改變（約5百分數），其係第3圖中所繪示實例之最低者。
第4圖繪示介電常數偏移對低介電係數材料沉積時的介電常數。如所繪示，以本文中所註明之電勢誘發衰減持續改善流程條件沉積之低介電係數材料展現低介電常數以及低介電常數偏移。
第5圖繪示介電常數偏移對相對碳濃度（RCC）偏移。如本文中所使用，相對碳濃度可定義如下。下文註明之濃度可使用例如傅立葉轉換紅外光譜學（Fourier-transform infrared spectroscopy，FTIR）來量測。 相對碳濃度（Relative Carbon Concentration，RCC） %
如所繪示，如本文中所描述而沉積之低介電係數材料（電勢誘發衰減持續改善流程）展現低介電常數偏移（少於10%）及低相對碳濃度偏移（少於10%）。
第6圖繪示電勢誘發衰減深度，且具體地氧（O）、碳（C）、及矽（Si）濃度對低介電係數材料之深度，針對基線（conventional，CONV.）材料702、704、706，以及根據方法100形成之緻密低介電係數材料（dense low-k，DLK） 708、710、712。如所示出，緻密低介電係數材料展現較淺的電勢誘發衰減深度，亦即相較於Conv.樣本而言，緻密低介電係數樣本在較淺深度處碳濃度停滯不再增長。
第7圖繪示根據方法100所形成之緻密低介電係數材料及（使用較低頻功率所形成的）習知低介電係數材料的介電常數偏移。如所繪示，與使用較低頻及較低功率所形成的習知低介電係數材料相較，介電常數偏移顯著較低（少於2%）。
第8圖繪示使用方法100的處理產出量對習知的較低功率/較低頻製程。如所繪示，產出量更高，例如對於320奈米厚的層而言，每小時約140個基板對每小時僅約70個基板。
第9圖繪示依據本揭露之實例的結構900及依據本揭露之額外實例的電勢誘發衰減製程。結構900包括基板902（諸如本文中所描述之基板），以及根據方法100所形成之低介電係數材料層904。低介電係數材料層904可展現出相對低介電常數、低介電常數偏移、及/或低相對碳濃度偏移或損失，如上文連同使用方法100而形成的層所註明。例如，介電常數可少於3或在約2.5與少於3之間。額外或替代地，介電常數在暴露至氧電漿之後之變化可少於6百分數，諸如在上文所描述之電勢誘發衰減製程期間或類似蝕刻製程期間。
在電勢誘發衰減製程期間，將低介電係數材料層904暴露至來自氧（例如，O 2）電漿的活化物種以形成受損層906。電勢誘發衰減製程之例示性製程條件提供於表908中。
第10圖繪示針對各種電漿反應物及溫度之濕式蝕刻中厚度損失對使用各種條件沉積之低介電係數材料的介電常數。如所繪示，在較高溫度（約370°C）的氧（O 2）電漿產生最多膜厚度損失，且因此用於表徵本文中所描述之實例的電勢誘發衰減。
如上文所註明，例示性低介電係數材料層可使用電漿增強化學氣相沉積反應器系統形成，諸如第11圖中所繪示的反應器系統1100。反應器系統1100可用以進行如本文中所描述之一或多個步驟或子步驟，及/或用以形成如本文中所描述之一或多個結構或其部分。
反應器系統1100係在反應室3的內部11（反應區）中包括平行且面向彼此的一對導電平板電極4、2。電漿可藉由施加例如本文中所描述之第一及第二電漿功率（例如，使用雙電漿功率源）而在反應室3內激發。溫度調節器可在下部台2（下部電極）中提供，且放置在其上之基板1的溫度可保持在想要的溫度。電極4可充當氣體分配裝置（諸如噴淋板）。可各別使用氣體管線20、氣體管線21、及氣體管線22中之一或多者且通過噴淋板4將惰性氣體、前驅物氣體及/或類似者引入至反應室3中。雖然繪示為具有三個氣體管線，反應器系統1300可包括任何合適數目之氣體管線。
在反應室3中，提供具有排氣管線7之圓形導管13，通過其可將反應室3之內部11中的氣體排氣。額外地，經設置在反應室3下方之傳遞室5設有密封氣體管線24，以經由傳遞室5的內部16（傳遞區）將密封氣體引入至反應室3的內部11中，其中提供用於分開反應區與傳遞區之分隔板14（此圖式省略閘閥，晶圓係通過此閘閥傳遞至傳遞室5中或從此傳遞室傳遞）。傳遞室亦設有排氣管線6。在一些實施例中，沉積步驟及任何固化步驟可在相同反應空間中進行，使得此等步驟中之兩者或更多者（例如，所有）可在不使基板暴露於空氣或者其他含氧氛圍之情況下連續地實施。
在一些實施例中，惰性或載體氣體至反應室3之連續流動可使用流通系統（flow-pass system，FPS）來實現，其中載體氣體管線設有具有前驅物儲槽（瓶）的歧路管線，且主管線及歧路管線經切換，其中當僅意欲將載體氣體饋送至反應室時，使歧路管線閉合，而當意欲將載體氣體及前驅物氣體兩者饋送至反應室時，使主管線閉合且載體氣體流動通過歧路管線，並與前驅物氣體一起從此瓶流動而出。以此方式，載體氣體可連續地流動至反應室中，並可藉由在主管線與歧路管線之間切換而以脈衝方式載送前驅物氣體，且不實質上使反應室之壓力波動。
所屬技術領域中具有通常知識者將瞭解，設備包括一或多個控制器26，其被編程或以其他方式配置以造成如本文中所描述之一或多個方法步驟被實施。如所屬技術領域中具有通常知識者將瞭解，控制器係與反應器之各種功率源、加熱系統、泵、機器人及氣體流動控制器、或閥連通，以實行方法步驟。
在一些實施例中，可使用雙室反應器（彼此靠近設置的用於處理晶圓的兩個區段或隔室），其中反應物氣體及鈍氣可通過共用管線供應，而前驅物氣體係通過非共用管線供應。
上文描述之本揭露的實例實施例並未限制本揭露的範疇，由於此等實施例僅為本揭露之實施例的實例。任何等同實施例皆意欲在本揭露之範疇內。實際上，除本文中所示出及所描述者以外，所屬技術領域中具有通常知識者可由本說明書明白本揭露之各種修改，諸如所描述元件之替代有用組合。此類修改及實施例亦意欲落在文後申請專利範圍的範疇內。
1:基板 2:導電平板電極,下部台,下部電極 3:反應室 4:導電平板電極,氣體分配裝置,噴淋板 5:傳遞室 6:排氣管線 7:排氣管線 11:內部 13:圓形導管 14:分隔板 16:內部 20:氣體管線 21:氣體管線 22:氣體管線 24:密封氣體管線 26:控制器 100:方法 102:步驟 104:步驟 106:步驟 200:時序序列 202:線 204:線 206:線 702:基線材料 704:基線材料 706:基線材料 708:緻密低介電係數材料 710:緻密低介電係數材料 712:緻密低介電係數材料 900:結構 902:基板 904:低介電係數材料層 906:受損層 908:表 1100:反應器系統
當連同下列闡釋性圖式考慮時，可藉由參考實施方式及申請專利範圍而對本揭露之例示性實施例有更完整理解。 第1圖繪示依據本揭露之例示性實施例的方法。 第2圖繪示依據本揭露之實施例的適於使用的時序序列。 第3圖繪示依據本揭露之實施例的層在暴露至氧電漿之後的介電常數偏移。 第4圖繪示依據本揭露之實施例的低介電係數材料層之介電常數偏移對沉積時介電常數。 第5圖繪示依據本揭露之實施例的低介電係數材料層的介電常數偏移對相對碳濃度偏移。 第6圖繪示依據本揭露之實施例的低介電係數材料層的電勢誘發衰減。 第7圖繪示依據本揭露之實施例的低介電係數材料層之介電常數偏移。 第8圖繪示依據本揭露之實例的方法之例示性產出量。 第9圖繪示依據本揭露之實施例之電勢誘發衰減製程。 第10圖繪示依據本揭露之實施例的低介電係數材料層之濕式蝕刻厚度損失對介電常數。 第11圖繪示依據本揭露之實施例的用於形成低介電係數材料層之反應器系統。 第12圖繪示例示性聚合製程。
應瞭解，圖式中的元件是為了簡單與清楚而繪示，且不必然按比例繪製。例如，圖式中之一些元件的尺寸可能相對於其他元件特別放大，以幫助改善對所繪示本揭露實施例的理解。
100:方法
102:步驟
104:步驟
106:步驟

Claims (20)

  1. 一種在一基板的一表面上形成一低介電係數材料層的方法，該方法包括以下步驟： 在一反應器系統之一反應室內提供一基板； 提供一或多個前驅物至該反應室；以及 在該反應室內提供一第一電漿功率以聚合該一或多個前驅物以形成低介電係數材料， 其中該第一電漿功率之一頻率係介於約27百萬赫與約100百萬赫之間，且 其中該第一電漿功率係大於2千瓦。
  2. 如請求項1之方法，其中該第一電漿功率係介於約2千瓦與約5千瓦之間。
  3. 如請求項1或2之方法，其中在提供一或多個前驅物至該反應室之該步驟期間，該反應室內的一溫度在約200°C與約450°C之間或在約300°C與約400°C之間。
  4. 如請求項1至3中任一項之方法，其中在提供一或多個前驅物至該反應室的該步驟期間該反應室內之一壓力在約1托與約20托之間，或在約2托與約10托之間。
  5. 如請求項1至4中任一項之方法，更包括提供一第二電漿功率以操縱該低介電係數材料之機械性質。
  6. 如請求項5之方法，其中該第二電漿功率之一頻率在約400千赫與約500千赫之間。
  7. 如請求項5或6之方法，其中該第二電漿功率在約10瓦與約300瓦之間。
  8. 如請求項1至7中任一項之方法，其中該一或多個前驅物包括一化合物，該化合物包括Si-C-Si鍵及Si-O-Si鍵中之一或多者。
  9. 如請求項1至8中任一項之方法，其中該一或多個前驅物包括一化合物，該化合物包括一環狀結構。
  10. 如請求項9之方法，其中該環狀結構包括矽。
  11. 如請求項9或10之方法，其中該環狀結構包括矽及氧。
  12. 如請求項1至11中任一項之方法，其中該一或多個前驅物包括一化合物，該化合物包括一有機矽化合物。
  13. 如請求項1至12中任一項之方法，其中該一或多個前驅物包括以下中之一或多者：二甲基二甲氧基矽烷（DMDMOS）、八甲基環四矽氧烷（OMCTS）、四甲基環四矽氧烷（TMCTS）、八甲氧基十二矽氧烷（OMODDS）、八甲氧基環矽氧烷、二乙氧基甲基矽烷（DEMS）、二甲氧基甲基矽烷（DMOMS）、苯氧基二甲基矽烷（PODMS）、二甲基二側氧基矽基環己烷（DMDOSH）、1,3-二甲氧基四甲基二矽氧烷（DMOTMDS）、二甲氧基二苯基矽烷（DMDPS）、及二環戊基二甲氧基矽烷（DcPDMS）。
  14. 如請求項1至13之方法，其中該一或多個前驅物中之至少一者包括一環結構，該環結構包括由以下所表示之一化學式：–(Si(R 1,R 2)-O) n-，其中n範圍係從約3到約10。
  15. 如請求項1至14中任一項之方法，其中該一或多個前驅物中之至少一者包括一線性結構，該線性結構包括由以下所表示之一化學式：R 3–(Si(R 1,R 2) m-O (m-1))-R 4，其中m範圍可從約1到約7。
  16. 如請求項1至15中任一項之方法，其中該反應器系統包括一電容耦接電漿（CCP）反應器。
  17. 一種結構，包括： 一基板；以及 一低介電係數材料層，其係根據請求項1至20中任一項而形成。
  18. 如請求項17之結構，其中該低介電係數材料之一介電常數係少於3。
  19. 如請求項17或18之結構，其中在暴露至一氧電漿之後該介電常數變化少於6百分數。
  20. 一種反應器系統，包括： 一反應室； 一前驅物源，其耦接至該反應室； 一惰性氣體源，其耦接至該反應室； 一真空源，其耦接至該反應室；以及 一控制器，其配置以操作至少一電漿功率源，以提供介於約2千瓦與約5千瓦之間且具有介於約27百萬赫與約100百萬赫之間之一功率頻率的一電漿功率，用以在一基板之一表面上形成一低介電係數材料層。
TW111149064A 2021-12-28 2022-12-21 用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統 TW202343674A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163294157P 2021-12-28 2021-12-28
US63/294,157 2021-12-28

Publications (1)

Publication Number Publication Date
TW202343674A true TW202343674A (zh) 2023-11-01

Family

ID=86897192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149064A TW202343674A (zh) 2021-12-28 2022-12-21 用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統

Country Status (4)

Country Link
US (1) US20230207308A1 (zh)
KR (1) KR20230100631A (zh)
CN (1) CN116356294A (zh)
TW (1) TW202343674A (zh)

Also Published As

Publication number Publication date
US20230207308A1 (en) 2023-06-29
CN116356294A (zh) 2023-06-30
KR20230100631A (ko) 2023-07-05

Similar Documents

Publication Publication Date Title
US20210265158A1 (en) Method of forming low-k material layer, structure including the layer, and system for forming same
US12068154B2 (en) Method of forming a nitrogen-containing carbon film and system for performing the method
US9847221B1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
TW202134465A (zh) 形成結構之方法、膜結構、及反應器系統
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
US7211525B1 (en) Hydrogen treatment enhanced gap fill
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
CN113140503A (zh) 形成高纵横比特征的方法
CN100483646C (zh) 用于改进间隙填充应用的高产能hdp-cvd处理
KR20180058232A (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
KR19990088593A (ko) 유전율이낮은수소화된옥시탄화규소막의제조방법
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
JP7494209B2 (ja) 調整された原子層堆積
US7129189B1 (en) Aluminum phosphate incorporation in silica thin films produced by rapid surface catalyzed vapor deposition (RVD)
CN114245832A (zh) 原子层沉积期间的膜特性的原位控制
US11107674B2 (en) Methods for depositing silicon nitride
US20220251707A1 (en) Methods of filling recesses on substrate surface, structures formed using the methods, and systems for forming same
TW202343674A (zh) 用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統
TW200908097A (en) Gapfill extension of HDP-CVD integrated process modulation SiO2 process
JP2002329718A (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
US20210366712A1 (en) Structures including multiple carbon layers and methods of forming and using same
US20220178023A1 (en) Method of forming a structure including silicon-carbon material, structure formed using the method, and system for forming the structure
US20220336204A1 (en) Method of filling gap with flowable carbon layer
US20240060174A1 (en) Method of forming material within a recess
TWI850266B (zh) 藉由循環cvd形成保形碳化矽膜之方法