KR20070067079A - 박막의 완전한 고유전율 절연층을 형성하는 방법 - Google Patents

박막의 완전한 고유전율 절연층을 형성하는 방법 Download PDF

Info

Publication number
KR20070067079A
KR20070067079A KR1020077003412A KR20077003412A KR20070067079A KR 20070067079 A KR20070067079 A KR 20070067079A KR 1020077003412 A KR1020077003412 A KR 1020077003412A KR 20077003412 A KR20077003412 A KR 20077003412A KR 20070067079 A KR20070067079 A KR 20070067079A
Authority
KR
South Korea
Prior art keywords
layer
substrate
complete
thin film
plasma
Prior art date
Application number
KR1020077003412A
Other languages
English (en)
Inventor
코리 와자
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070067079A publication Critical patent/KR20070067079A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 응용에 적합한 박막의 완전한 하이-k 층(106, 207)을 형성하는 방법을 개시한다. 이 방법은 기판(25, 102, 202, 406)을 공정 챔버(10, 402) 안에 설치하는 단계와, 상기 기판(25, 102, 202, 406)상에 후막의 완전한 하이-k 층(206)을 적층하는 단계와, 그 적층된 하이-k 층(206)을 박막화하여 상기 기판(25, 102, 202, 406)상에 박막의 완전한 하이-k 층(106, 207)을 형성하는 박막화 단계를 포함한다. 한편, 기판(25, 102, 202, 406)은 기판(25, 102, 202, 406)과 하이-k 층(106, 207)간에 계면층(104, 204)을 포함할 수 있다. 상기 박막화 단계는 후막의 하이-k 층(206)을 반응성 플라즈마 에칭 공정에, 또는 이와 다르게 플라즈마 공정에 노출시킴으로써 수행될 수 있으며, 이 플라즈마 공정은 후막의 하이-k 층(206)의 일부를 변형한 다음, 습식 공정을 이용하여 후막의 하이-k 층(206)의 변형된 부분(206a)을 제거하는 것이 가능하다.

Description

박막의 완전한 고유전율 절연층을 형성하는 방법{A METHOD FOR FORMING A THIN COMPLETE HIGH-PERMITTIVITY DIELECTRIC LAYER}
본 발명은 반도체 공정에 관한 것이며, 보다 구체적으로는 반도체 응용에 적합한 박막의 완전한 고유전율 절연층을 형성하는 방법에 관한 것이다.
반도체 산업에서, 고속의 저전력 마이크로프로세서 및 디지털 회로에 대한 수요를 충족하기 위해 마이크로전자 장치의 최소 특징 사이즈(feature size)가 서브미크론(sub-microm) 아래의 영역으로 접근하고 있다. 터널링 전류가 실질적으로 트랜지스터 성능에 영향을 미치는 한계(∼10 옹그스트롱(Å))까지 표준 SiO2 게이트 산화물 유전층의 두께가 접근한다면, CMOS(Complementary Metal-Oxide Semiconductor)의 다운스케일링(downscaling)은 게이트 스택의 유전 재료에 스케일링 제약을 부과하게 된다.
장치의 신뢰성을 높이고 게이트 전극에서 트랜지스터 채널로의 전자 누설을 줄이기 위해서, 반도체 트랜지스터 기술은 15 Å 미만의 EOT(Equivalent gate Oxide Thickness)를 유지하면서, 게이트 유전층의 물리적 두께 상승을 허용하는 게이트 스택에 고유전율의 절연 재료[이하, "하이-k(high-k)" 재료라고 함]를 이용하 고 있다. EOT는 게이트 유전 재료와 정전용량 값이 동일한 SiO2의 실제 물리적 두께에 대한 게이트 유전 재료의 상대적인 두께 측정치이다. 정전용량이 유전 상수에 정비례하고 층 두께에 반비례하기 때문에, 유전상수가 상승하면 동일한 정전용량을 유지하기 위해 두께를 증가시켜야 한다.
SiO2(k∼3.9)보다 유전 상수가 큰 것이 특징인 유전 재료를 주로 하이-k 재료라고 부른다. 또한, 하이-k 재료는 기판(예컨대, SiO2, SiOxNy)의 표면상에서 성장하는 유전 재료라기보다는 기판(예컨대, HfO2, ZrO2)상에 적층되는 유전 재료를 칭하는 것이다. 하이-k 재료는 Ta2O5(k∼26), TiO2(k∼80), ZrO2(k∼25), Al2O3(k∼9), HfSiOx(k∼4-25), 및 HfO2(k∼25)를 비롯한, 금속 실리케이트 또는 산화물을 포함할 수 있다. 서브미크론 영역의 사이즈를 갖는 외형(feature)을 제조할 경우, 하이-k 층 두께의 갭 또는 변화가 최소인 초박막의 하이-k 층(즉, 두께가 100 Å 미만)을 형성하는 것이 필요하다.
기판상에 박막의 완전한 하이-k 층을 형성하기 위한 방법을 개시한다. 이 방법은 최소의 갭과 양호한 두께 균일성을 갖는 박막의 완전한 하이-k 층을 형성하기 위한 공정을 제공한다. 본 방법은 공정 챔버 안에 기판을 설치하는 단계와, 상기 기판상에 후막의 완전한 하이-k 층을 적층하는 단계와, 상기 적층된 하이-k 층을 박막화하여 기판상에 박막의 완전한 하이-k 층을 형성하는 박막화 단계를 포함한다. 상기 박막화 단계는 적층된 하이-k 층의 일부를 제거하기 위한 반응성 플라즈마 에칭 공정, 또는 이와 다르게, 적층된 하이-k 층을 변형/박막화하고 습식 공정을 이용해 상기 하이-k 층의 변형된 부분을 제거하는 플라즈마 공정을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 후막의 완전한 하이-k 층은 두께가 약 30 Å와 약 200 Å 사이에 있을 수 있다. 한편, 후막의 완전한 하이-k 층의 두께는 약 50 Å와 약 100 Å 사이에 있을 수 있다. 물론, 완전층을 형성하는데 필요한 최소 두께가 하이-k 재료마다 다를 수 있음은 당연하다. 그러나, 최소 두께는 통상 게이트 스택에서의 하이-k 재료의 원하는 두께보다 크다. 그렇기 때문에, 완전한 하이-k 층을 달성한 후에, 그 층의 일부를 제거, 즉 박막화하여 더 얇은 원하는 두께의 완전한 하이-k 층을 형성한다. 본 발명의 일 실시예에 따르면, 박막의 완전한 하이-k 층의 두께는 약 5 Å와 약 50 Å 사이에 있을 수 있다. 한편, 박막의 완전한 하이-k 층의 두께는 약 30 Å와 약 40 Å 사이에 있을 수 있다.
도 1a와 도 1b는 본 발명의 실시예들에 따라 제조된 하이-k 층을 포함하는 게이트 스택의 개략적인 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 기판상에서의 박막의 완전한 하이-k 층의 형성을 개략적으로 도시하는 도면이다.
도 2e와 도 2f는 본 발명의 다른 실시예에 따른 기판상에서의 박막의 완전한 하이-k 층의 형성을 개략적으로 도시하는 도면이다.
도 3은 본 발명의 실시예에 따른 박막의 완전한 하이-k 층의 형성 방법을 나타내는 흐름도이다.
도 4는 본 발명의 실시예에 따라 하이-k 층을 적층하도록 구성된 공정 시스템을 개략적으로 나타내는 도면이다.
도 5는 본 발명의 실시예에 따라 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따라 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 나타내는 도면이다.
도 7은 본 발명의 또 다른 실시예에 따라 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따라 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 나타내는 도면이다.
도 1a와 도 1b는 본 발명의 실시예들에 따라 제조된 하이-k 층을 포함하는 게이트 스택의 개략적인 단면도를 도시하고 있다. 도 1a는 도시하는 에칭 특징을 형성하는 이방성 플라즈마 에칭 공정 후의 부분적으로 완전한 게이트 스택(100)을 도시하고 있다. 예시적인 게이트 스택(100)은 소스 영역(113)과 드레인 영역(114)을 갖는 기판(102), 절연 계면층(104), 하이-k 층(106), 게이트 전극층(108), 무반사 코팅(ARC; Anti-Reflective Coating)/하드마스크층(110), 및 포토레지스트층(112)을 포함한다. 기판(102)은, 예컨대 Si, Ge, Si/Ge, 또는 GaAs를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 기판(102)은 에피택셜 Si 또는 폴리 Si를 함유하는 Si 기판일 수 있다. Si 기판은 형성되는 장치의 타입에 따라 n 또는 p 타입일 수 있다. 기판(102)은 임의의 사이즈일 수 있는데, 예컨대 200 mm 기판, 300 mm 기판 또는 이보다 더 두꺼운 기판도 가능하다.
절연 계면층(104)은, 예컨대 산화물층(예컨대, SiO2), 질화물층(예컨대, SiNx)이나 산소질화물 층(예컨대, SiOxNy), 또는 이들의 조합일 수 있다. 기판 표면에 있는 절연 계면층(104)은 계면 상태 특성을 유지하고, 하이-k 층(106)과 기판(102) 간에 양호한 전기 특성을 갖는 계면을 형성할 수 있다. 그러나, 계면층(104)이 존재하게 되면 게이트 스택(100)의 전체 유전 상수가 낮아지게 되어, 박막의 하이-k 층(106)과 집적될 때 계면층(104)은 초박형이어야 한다. Si 기판을 포함하는 집적 회로는 높은 전자 이동성과 낮은 전자 트랩 밀도를 비롯한 우수한 전기 특성을 갖는 SiO2 및/또는 SiOxNy 계면층을 주로 채용한다. 현재, SiO2 및/또는 SiOxNy 계면층상에 형성된 하이-k 층을 포함하는 게이트 스택에서는 계면층 두께가 약 5-10 Å이어야만 한다.
하이-k 층은 후술하는 바와 같이, 본 발명의 방법에 따라 형성된다. 하이-k 층(106)은, 예컨대, Ta2O5, TiO2, ZrO2, Al2O3, Y2O3, HfSiOx, HfO2, ZrSiOx, TaSiOx, SrOx, SrSiOx, LaOx, LaSiOx, YOx이나 YSiOx, 또는 이들 중 2개 이상의 조합을 비롯한, 금속 산화물 또는 금속 실리케이트를 포함할 수 있다. 하이-k 층(106)의 두께 는, 예컨대 약 5 Å과 약 50 Å 사이에 있을 수 있고, 약 30-40 Å일 수 있다. 도 1a의 게이트 전극층(108)에는 예컨대 폴리 Si가 도핑될 수 있다. 원하는 치수의 에칭 특징을 형성하는 것을 가능하게 하는 적절한 ARC/하드마스크층(110)과 포토레지스트층(112)의 선택에 관한 것은 리소그래피 및 플라즈마 에칭 분야에 종사하는 당업자에게 잘 알려져 있다.
도 1b는 도시하는 에칭 특징을 형성하는 이방성 플라즈마 에칭 공정 후의 또 다른, 부분적으로 완성된 게이트 스택(101)을 도시하고 있다. 게이트 스택(101)은 도 1a에 도시하는 재료층 외에, 금속 게이트 전극층(107)을 포함한다. 금속 게이트 전극층(107)은 두께가 예컨대 약 100 Å일 수 있고, W, WN, Al, TaN, TaSiN, HfN, HfSiN, TiN, TiSiN, Re, Ru, 또는 SiGe를 포함할 수 있다. 전통적인 폴리 Si 게이트 전극층의 대체용으로 또는 이 전극층과의 집적용으로 금속 게이트 전극을 도입함으로써, 개선된 하이-k 층 상에서의, 폴리실리콘 게이트의 공핍 효과 제거, 시트 저항율 감소, 우수한 신뢰도 및 잠재적으로 우수한 열 안정성을 비롯한 여러가지 이점을 얻을 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 따라 기판상에 박막의 완전한 하이-k 층을 형성하는 것을 개략적으로 도시하고 있다. 도 2a는 절연 계면층(204)이 위에 형성된 기판(202)을 포함하는 기판 구조(200)를 도시하고 있다. 전술한 바와 같이, 계면층(204)은, 예컨대 산화물층, 질화물층이나 산소질화물층, 또는 이들의 조합일 수 있다. 산화물, 질화물 및 산소질화물층을 형성하는 공정은 반도체 공정 분야에 종사하는 자들에게 잘 알려져 있다. 한편, 계면층(204)은 존재하지 않을 수도 있다.
일반적으로, 기판상에 박막을 적층할 경우 상이한 막 성장 모드에 직면할 수 있다. Frank-Van der Merwe 박막 성장은 기판상에서 층 성장에 의한 이상적인 에피택셜 층의 특징이 있는 반면, Volmer-Weber 박막 성장은 기판상에서 아이랜드 성장의 특징이 있다. Stranki-Krastanov 박막 성장은 기판상에서 층 성장에 의한 층과 결합한 아이랜드 성장의 특징이 있다. 하이-k 재료를 이용하면, Volmer-Weber 및/또는 Stranki-Krastanov 성장 모드를 빈번하게 관찰하게 된다.
도 2b는 계면층(204)상에 형성된 하이-k 재료(203)의 아일랜드를 도시하고 있다. 전술한 바와 같이, 하이-k 재료(203)는 금속 산화물이나 금속 실리케이트, 또는 이들의 조합을 포함할 수 있다. 도 2b는 계면층(204)상에 하이-k 재료(203)를 적층할 경우의 Volmer-Weber 성장을 도시하고 있다. 갭이 없고 두께 균일성이 양호한 박막의 완전한 하이-k 층을 형성하는(Frank-Van der Merwe 성장 모드) 대신에, 도 2b에 도시한 적층 공정은 계면층(204)을 하이-k 아이랜드들 사이에 노출시키는 갭을 갖는 적층한 하이-k 재료(203)의 아일랜드를 형성한다. 도 2b에서, 아일랜드의 두께 D203은, 예컨대 약 5 Å과 약 50 Å 사이에 있거나 더 클 수 있다. 아일랜드의 두께 D203과 측면 사이즈는 하이-k 재료(203)의 타입과 계면층(204)의 타입에 종속될 수 있다. 또한, 아일랜드의 두께 D203과 측면 사이즈는 하이-k 재료(203)와 계면층(204)의 적층 및 어닐링 상태에 종속될 수 있다.
하이-k 재료(203)는, 예컨대 TCVD(Thermal Chemical Vapor Deposition; 열화 학 기상 증착), PECVD(Plasma-Enhanced Chemical Vapor Deposition; 플라즈마 화학 기상 증착), ALD(Atomic Layer Deposition; 원자층 적층) 및 PVD(Physical Vapor Deposition; 물리 기상 증착)를 포함하나 이들에 한정되지는 않는 박막 적층 분야에 종사하는 자들에게 잘 알려져 있다. 기판상에 TCVD 공정으로 하이-k 층을 적층하도록 구성된 예시적인 공정 시스템을 도 4에 도시하여 설명한다.
기판 표면(200)에 하이-k 재료를 집적하기 위한 한가지 요건은 하이-k 재료(203)가 계면층(204)[또는 계면층이 존재하지 않는 경우에는 기판(202)]상에 완전한 층을 형성하는 것과, 그 완전한 층이 양호한 두께 균일성을 갖는 것이다. 하이-k 재료(203)로 덮힌 게이트 전극에서부터 기판(202)까지 장치 신뢰도를 높이고 전자 누설을 저감시키기 위해서 두께 균일성이 양호한 완전한 하이-k 층이 필요하다.
도 2b에서 기판 구조(200)상에 하이-k 재료를 추가 적층함에 따라, 도 2c에 도시하는 바와 같이 계면층(204)상에는 후막의 완전한 하이-k층(206)이 형성된다. 완전한(complete) 하이-k 층이란 본 명세서에서는, 아래에 배치된 계면층(204) 또는 기판(202)을 어떤 갭도 없이 완전히 덮는, 즉 그 위에서 연속하는 하이-k 층을 의미한다. 후막의 완전한 하이-k 층(206)의 두께 D206은, 예컨대 약 30 Å와 약 200 Å 사이에 있으며 두께 균일성이 양호하다. 전술한 바와 같이, 완전한 층을 달성하기 전에 하이-k 층이 적층되어야 하는 최소 두께는 하이-k 재료에 따라 변할 수 있지만, 일반적으로 50 Å보다 크다. 그러나, 두께 D206이 대부분의 반도체 장치에서 는 너무 클 수 있기 때문에, 예컨대 약 10 Å과 약 40 Å 사이에 있는 두께 D206이 필요하다. D206보다 작은 두께를 갖는 박막의 완전한 하이-k 층이 간단히 계면층(204) 상에 적층될 수 없다. 이에 본 발명에 따르면, 두께 D206의 하이-k층을 먼저 형성한 다음, 박막화하여 D206보다 작은 원하는 두께를 달성한다.
도 2d는 본 발명의 실시예에 따른 박막의 완전한 하이-k 층(207)의 형성을 도시하고 있다. 박막의 완전한 하이-k 층(207)은 도 2c에 도시하는 후막의 완전한 하이-k 층(206)을 먼저 적층한 다음에 그 층(206)을 박막화하여 D206보다 작은 두께 D207를 가진 박막의 완전한 하이-k 층(207)을 형성함으로써 이루어진다. 본 발명의 일 실시예에 따르면, 두께 D206은 약 30 Å와 약 200 Å 사이에 있을 수 있다. 한편, 두께 D206는 약 50 Å와 약 100 Å 사이에 있을 수 있다. 본 발명의 일 실시예에 따르면, 두께 D207은 약 5 Å와 약 50 Å 사이에 있을 수 있다. 한편, 두께 D207은 약 30 Å와 약 40 Å 사이에 있을 수 있다.
본 발명의 실시예에 따르면, 후막의 완전한 하이-k 층(206)의 박막화는 플라즈마 공정 시스템으로 수행될 수 있다. 본 발명의 실시예에 따르면, 박막화는 하이-k 층(206)과 반응하여, 플라즈마 공정 시스템에서 제거되는 할로겐 함유 에칭 생성물을 형성하는 공격적인(aggressive) 할로겐 함유 가스를 이용하는 하이-k 층(206)의 반응성 플라즈마 에칭에 의해 수행될 수 있다. 일반식 HX, X2, CxXz 또는 CxHyHz(여기서, X는 할로겐)을 갖는 할로겐 함유 가스를 이용할 수 있다.
도 2e와 도 2f는 본 발명의 다른 실시예에 따라 기판상에 박막의 완전한 하이-k 층을 형성하는 것을 개략적으로 도시하고 있다. 도 2c에서의 후막의 완전한 하이-k 층(206)의 박막화는 습식 공정을 겸한 플라즈마 변형/박막화 공정에 의해 수행될 수 있다. 도 2f에서 하이-k 층(206)을 완전히 제거하지 않고 부분적으로 제거 및/또는 변형하기 위해 이온 충격을 이용할 수 있다.
도 2e는 하이-k 층(206)상에서 수행되는 플라즈마 변형/박막화 공정에 따른 변형된 부분(206a)을 개략적으로 도시하고 있다. 일 예에서, 플라즈마는, 예컨대 HBr 또는 HCl와 같은 반응 가스 및 비활성 가스를 함유할 수 있다. 또 다른 예에서, 플라즈마는 플라즈마 환경에서 하이-k 층(206)에 대해 반응하지 않는 화학적으로 비활성 가스종만 함유할 수 있지만, 이 경우, 이온은, 후속하는 습식 에칭 공정이 무변형 부분(206b)으로부터 붕괴된(변형된) 부분(206a)을 효과적으로 제거할 수 있도록 하이-k 층(206)을 효과적으로 붕괴 및/또는 박막화할 수 있는 충분한 에너지를 갖는다. 비활성 가스는, 예컨대 희가스(noble gas) He, Ne, Ar, Kr 및 Xe를 포함할 수 있다. 플라즈마 변형/박막화 공정의 정확한 효과는 플라즈마 공정에 사용되는 가스에 좌우될 수 있다. 따라서, 플라즈마 공정은 하이-k 층(206)의 비결정성 함량을 증가시켜서, 그 부분(206a)에서 원자 분열을 일으키는 화학 결합을 분열시킬 수 있음이 당연하다. 플라즈마 공정 중에 그 부분(206a)의 분자 구조의 시사된 붕괴에 의해, 무변형 부분(206b), 계면층(204) 및 기판(202)에 비교하여 변형된 부분(206a)에 대해 높은 에칭 선택성을 갖는 다양한 습식 에칭 화학 작용을 고려할 수 있다. 예컨대, 후속 습식 에칭 공정은, 예컨대 무변형 부분(206b)으로부터 변형 부분(206a)을 제거하기 위해 고온의 황산(H2SO4) 또는 플루오르화 수소산(HF( aq ))을 이용하여 두께 D207을 갖는 박막의 완전한 하이-k 층(207)을 형성할 수 있다. 플라즈마 변형/박막화 공정 중에 하이-k 층(206b)이 이동하지 않기 때문에, 아래에 있는 계면층(204)과 기판(202)에 발생할 손상 가능성이 줄어든다. 기판으로부터 박층을 제거하기 위한 습식 공정은 반도체 공정 기술에 능숙한 기술자에게 잘 알려져 있다.
하이-k 층(206)의 플라즈마 공정에 의해 계면층(204)의 두께가 상승할 수 있다. 하이-k 층(206)의 플라즈마 공정 중에 두꺼워진 계면층(204)의 두께를 최소화하는 방법은 본 출원과 동일자로 출원된, 발명의 명칭이 "A METHOD AND SYSTEM FOR FORMING A FEATURE IN A HIGH-K LAYER"인 미국 특허 출원 제 호에 개시되어 있으며, 이 특허 문헌은 그 전체가 본 명세서에 참조 문헌으로 포함된다.
도 3은 본 발명의 실시예에 따른 박막의 완전한 하이-k 층을 형성하는 방법을 도시하는 흐름도이다. 공정(300)은 단계 302에서, 기판상에 하이-k 층을 적층하도록 구성된 플라즈마 챔버 안에 기판을 설치하는 단계를 포함한다. 본 발명의 일 실시예에 따르면, 기판은 그 기판상에 형성된 계면층을 더 포함할 수 있다. 단계 304에서, 하이-k 층이 기판상에 적층된다. 적층 공정이 원하는 시간 동안 수행되어 기판상에 후막의 완전한 하이-k 층이 형성된다. 단계 306에서, 후막의 완전한 하이 -k 층은 박막화되어 박막의 완전한 하이-k 층을 형성한다. 본 발명의 일 실시예에 따르면, 박막화는 반응성 플라즈마 에칭을 이용하여 수행될 수 있다. 본 발명의 다른 실시예에서, 플라즈마 공정은 플라즈마 변형/박막화 공정 후속하여 하이-k 층의 변형 부분을 하이-k 층의 무변형 부분으로부터 제거하기 위한 습식 공정을 포함할 수 있다. 당업자라면 이해하고 있는 바와 같이, 도 3의 흐름도에 나타내는 각 단계 또는 각 단은 하나 이상의 개별 단계 및/또는 작용을 포함할 수 있다. 따라서, 302, 304, 306으로 3 단계만 열거한다고 해도 본 발명의 방법은 3개의 단계나 단에만 제한되지 않는다. 또한, 나타내는 각 단계 302, 304, 306을 단 하나의 공정으로 제한해서는 안 된다.
도 4는 본 발명의 실시예에 따라 기판상에 하이-k 층을 적층하도록 구성된 플라즈마 공정 시스템을 개략적으로 도시하고 있다. 구체적으로, 공정 시스템(100)은 TCVD 공정으로 하이-k 층을 기판(406)상에 적층하도록 구성되어 있다. 공정 시스템(400)은 공정 챔버(402), 가스 주입 시스템(408), 펌프 시스템(412), 공정 모니터 시스템(438), 및 컨트롤러(436)를 포함한다. 공정 챔버(402)는 공정 대상 기판(406)을 고정시키는 기판 홀더(404)를 포함한다. 기판(406)은 로봇식 기판 이송 시스템을 경유하여 슬롯 밸브(도시 생략)와 챔버 관통로(feed-through)(도시 생략)를 통해 공정 챔버(402) 안팎으로 이송될 수 있는데, 이 로봇식 기판 이송 시스템으로부터 기판은 기판 홀더(404) 내에 하우징된 기판 승강 핀(도시 생략)에 의해 수용되어 그 안에 하우징된 장치에 의해 기계적으로 이동된다. 기판(406)이 기판 이송 시스템으로부터 수용되면, 기판은 기판 홀더(404)의 상면까지 하강한다. 기 판(406)은, 예컨대 Si 기판일 수 있으며, 형성되는 장치의 타입에 따라, 예컨대 어떤 직경으로도 구성될 수 있는데, 예컨대 200 mm 기판, 300 mm 기판, 또는 이보다 더 큰 기판도 가능하다.
기판(406)은 전자 클램프(도시 생략)를 통해 기판 홀더(404)에 고정될 수 있다. 또한, 기판 홀더(404)는 그 기판 홀더(404)로부터 열을 받아 그 열을 열 교환 시스템(도시 생략)에 전달하는, 즉 가열시 열 교환 시스템으로부터의 열을 전달하는 재순환 냉각수 흐름을 포함하는 냉각 시스템(도시 생략)을 포함한다. 또한, 가스는 기판(406)과 기판 홀더(404) 간에 가스갭 열 전도성을 향상시키기 위해 기판(406)의 후면에 전달될 수 있다. 그러한 시스템은 온도 상승 또는 온도 하강시 기판(406)의 온도 제어가 필요할 때 이용된다.
가스 주입 시스템(408)은 공정 가스(410)를 공정 챔버(402)에 유입시킨다. 가스 주입 시스템(408)은 하이-k 전구 물질을 함유한 적어도 하나의 전구체 소스(422)를 포함하는 LDS(Liquid Delivery System)(420)을 포함한다. 전구 물질의 기화기(426)에의 유입은 LMFC(Liquid Mass Flow Controller)(424)를 이용하여 제어될 수 있다. 기화기(426)로부터 기화된 전구 물질은 가스 박스(428)로부터 가스선(430)을 통해 전달된 캐리어 가스와 혼합되고, 그 혼합물은 가스선(434)을 통해 공정 챔버(402)로 전달될 수 있다. 퍼지 가스(purge gas)(예컨대, Ar) 및 기타 가스(예컨대, O2, N2 및 H2O)는 추가 가스선(432)을 이용하여 가스 박스(428)로부터 공정 챔버(402)에 직접 전달될 수 있다. 가스 주입 시스템(408)은 현장에 있지 않 은(ex-situ) 가스원으로부터 공정 가스(410)를 공정 챔버(402)에 전달하는 것에 대해 독립 제어를 허용한다. 가스 주입 시스템(408)은 공정 챔버(402)에 샤워헤드와 같은 분출형 가스 분산 소스를 채용할 수 있다. 본 발명의 다른 실시예에 따르면, 가스 주입 시스템(408)은 고형의 전구 물질을 기화하여 기화된 전구 물질을 가스선(434)을 통해 공정 챔버(402)에 전달하도록 구성될 수 있다.
진공 펌프 시스템(412)은 진공 펌프(418), 트랩(416) 및 자동 압력 컨트롤러(APC; Automatic Pressure Controller)(414)를 포함할 수 있다. 진공 펌프(418)는 펌프 속도가 초당 최대 5000 리터(그 이상)까지 가능한 터보분자 진공 펌프(TMP; Turbo-Molecular vaccum Pump)와, 챔버 압력을 떨어뜨리는 게이트 밸브를 포함할 수 있다. 한편, 진공 펌프(418)는 건식 펌프(dry pump)를 포함할 수 있다. 공정 중에, 공정 가스(410)는 가스 주입 시스템(408)을 통해 공정 챔버(402)에 유입될 수 있고, 공정 압력은 APC(414)에 의해 조절된다. 트랩(416)은 공정 챔버(402)로부터 무반응 전구 물질과 부산물을 수집할 수 있다.
컨트롤러(436)는 공정 시스템(400)으로부터 출력을 모니터링할 뿐만 아니라, 공정 시스템(400)의 입력을 전달하고 활성시키기에 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트, 마이크로프로세서 및 메모리를 포함한다. 또한, 컨트롤러(436)는 공정 챔버(402)와, 공정 모니터 시스템(438)과, 가스 주입 시스템(408), 및 진공 펌프 시스템(412)에 연결되어 이들과 정보를 교환한다. 메모리에 저장된 프로그램은 저장된 공정 레시피에 따라 공정 시스템(400)의 전술한 구성요소를 제어하는데 이용된다. 컨트롤러(436)의 일례는 미국 텍사스주 델라스에 소재하는 Dell Corporation으로부터 입수할 수 있는 DELL PRECISION WORKSTATION 610TM이다.
공정 모니터 시스템(138)은, 예컨대 공정 환경 내에서 전구체, 반응 분산물 및 기타 가스 등의 가스종을 측정할 수 있다. 도 4에 나타낸 공정 모니터 시스템(438)의 구성요소들은 공정 챔버(402)에 부속된다. 다른 실시예에서, 공정 모니터 시스템(438)의 일부 구성요소들은 공정 챔버(402)로부터의 다운스트림에 위치한다. 공정 모니터 시스템(438)은 공정 컴플라이언스(process compliance)를 확실하게 하기 위해 컨트롤러(436)와 함께 이용되어 적층 공정의 상태를 결정하고 피드백을 제공한다.
기판(406)은 원하는 하이-k 층의 적층이 이루어지는 시간 동안 공정 가스에 노출된다. 원하는 하이-k 층의 적층을 가능하게 하는 공정 상태는 직접 실험 및/또는 경험 설계에 의해 결정될 수 있다. 예컨대, 조절 가능한 공정 파라미터는 다른 파라미터들 중에서도 시간, 온도(예컨대, 기판 온도), 공정 압력, 공정 가스 및 공정 가스의 상대적 가스 흐름을 포함할 수 있다. 적층 공정을 위한 공정 파라미터 공간은, 예컨대 약 10 Torr 미만의 챔버 압력, 2000 seem 미만의 공정 가스 유속, 1000 seem 미만의 전구체 가스 유속, 및 약 200℃ 이상의 기판 온도를 이용할 수 있다.
TCVD를 이용하여 금속 산화물 하이-k 유전층을 적층할 경우에, 금속 함유 전구체를 포함하는 공정 가스는 공정될 가열 기판을 포함하는 공정 챔버에 유입된다. 기판은 원하는 금속 산화물 하이-k 층의 적층이 이루어지는 시간 동안 공정 가스에 노출된다. 금속 산화물 하이-k 재료가 MOCVD(Metal Oxide Chemical Vapor Deposition) 전구체로부터 적층된다. 예시적으로 Hf와 Zr(M=Hf, Zr)인 경우, MOCVD 전구체는 약 300℃보다 높은 온도의 기판 온도에서 금속 산화물 층을 적층할 수 있는 금속 알킬아마이드(예컨대, M(NR)4)와 알콕사이드(예컨대, M(OR)n)를 포함할 수 있다. 금속 알콕사이드 전구체는, 예컨대 M(OMe)4, M(OEt)4, M(OPr)4, 및 M(OBut)4[여기서, Me는 메틸, Et는 에틸, Pr은 프로필, But은 터트-부틸]과 같은 4 배위 합성물(four-coordinate complex)로부터 선택될 수 있다. 금속 알킬아마이드 전구체는, 예컨대 M(NMe2)4, M(NEt2)4, 및 M(NPr2)4로부터 선택될 수 있다. 또한, MOCVD 전구체는 M(OBut)2(MMP)2 및 M(MMP)4[여기서 MMP = OCMe2CH2OMe]와 같은 6 배위 합성물로부터 선택될 수 있다. 당업자라면 이해하고 있는 바와 같이, 본 발명의 범주에서 벗어나는 일없이 다른 금속 함유 전구체를 채용할 수도 있다.
Hf(OBut)4는 장치 제조를 위해 HfO2 하이-k 층의 적층을 가능하게 하는 하프늄 함유 MOCVD 전구체이다. Hf(OBut)4는 상대적으로 높은 기압(65℃에서 Pvap∼1 Torr)을 포함하기 때문에, 전구체와, 전구체를 공정 챔버에 전달하는 전구체 전달선의 최소 가열을 필요로 한다. 또한, Hf(OBut)4가 약 200℃ 미만의 온도에서 분해하지 않으므로, 실질적으로 챔버 벽과의 상호작용 및 가스상 반응(gas phase reaction)으로 인한 전구체 분해가 감소한다. 예컨대, Hf(OBut)4는 50℃ 이상의 온도에서 유지되는 기화기를 포함하는 액체 주입 시스템을 이용하여 공정 챔버로 전달될 수 있다. 비활성 캐리어 가스(예컨대, He, N2)는 기화된 전구체와 혼합되어 전구체의 공정 챔버에의 전달을 돕는다.
Hf(OBut)4는 적절한 공정 상태 하에서 화학양론적(stoichiometric) HfO2 층을 성장시키는데 필요한 산소와 Hf 금속 양자를 모두 함유하여, 공정 복잡성을 저감시킨다. 한편, MOCVD 전구체를 함유하는 공정 가스는 제2 산소원으로서 제2 산소 함유 가스를 더 포함할 수 있다.
마찬가지로, 금속 실리케이트 하이-k 재료는 MOCVD 전구체와 실리콘 함유 가스로부터 적층될 수 있다. 예컨대, HfSiOX 하이-k 층은 Hf(OBut)4 전구체와 실리콘 함유 가스를 이용하여 기판상에 적층될 수 있다. 실리콘 함유 가스는, 예컨대 실란(SiH4), 디실란(Si2H6), 디클로로실란(SiH2Cl2), 헥사클로로디실란(Si2Cl6), 비스(터스부틸아미노) 실란(SiH2(NBut)2), 또는 테트라키스(디메틸아미노) 실란(Si(NMe2)4), 테트라에칠오소실리케이트(TEOS, Si(OEt)4)), 또는 이들 중 2개 이상의 조합을 포함할 수 있다.
공정 가스는 캐리어 가스(예컨대, 비활성 가스) 및 산화 가스를 더 포함할 수 있다. 비활성 가스는 Ar, He, Ne, Kr, Xe 및 N2 중 적어도 하나를 포함할 수 있다. 비활성 가스를 추가하여, 예컨대 공정 가스를 희석하거나 공정 가스 부분 압력을 조절할 수 있다. 산화 가스는, 예컨대 02, 03, H20, H202, NO, N02 및 N2O 중 적어도 하나를 포함하는 산소 함유 가스를 포함할 수 있다. 적층 공정에 있어서 산소 함유 가스의 역할은 금속 산화물에서 임의의 산소 공백을 채우는 것, 즉 금속 산화물 전구체를 화학적으로 변형하는 것이다. 이 변형은 가스상(gas phase) 안에 또는 적층 표면상(上)에 금속 산화물 전구체를 갖는 산소 함유 가스의 상호작용을 수반할 수 있다.
도 5 내지 도 8은 본 발명의 실시예들에 따라, 후막의 완전한 하이-k 층을 플라즈마 공정하여 박막의 완전한 하이-k 층을 형성하는데 이용될 수 있는 플라즈마 공정 시스템을 개략적으로 도시하고 있다. 도 5는 본 발명의 실시예에 따른 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 도시하고 있다. 도 5에 도시하는 플라즈마 공정 시스템(1)은 플라즈마를 지속시키는 것이 가능하고, 공정 영역(45)에서 용이하게 플라즈마를 생성하도록 구성된 플라즈마 공정 챔버(10)를 포함한다. 플라즈마 공정 시스템(1)은 공정 대상 기판(25)이 고정되는 기판 홀더(20)와, 공정 가스(42)를 플라즈마 공정 챔버(10)에 유입시키는 가스 주입 시스템(40)과, RF 발생기(30)와, RF 전력을 기판 홀더(20)에 전달하는 임피던스 정합 네트워크(32)와, 진공 펌프 시스템(50)과, 플라즈마 모니터 시스템(57), 및 컨트롤러(55)를 더 포함한다.
가스 주입 시스템(40)은 현장에 없는 가스원으로부터 공정 가스를 공정 챔버에 전달하는 것에 대해 독립적인 제어를 허용한다. 이온화된 가스 또는 가스 혼합물은 가스 주입 시스템(40)을 통해 유입되고, 공정 압력이 조절된다. 예컨대, 컨트롤러(55)는 진공 펌프 시스템(50)과 가스 주입 시스템(40)을 제어하는데 이용된다.
기판(25)은 로봇식 기판 이송 시스템을 경유하여 슬롯 밸브(도시 생략)과 챔버 관통로(도시 생략)을 통해 챔버(10) 안팎으로 이송되는데, 이 로봇식 기판 이송 시스템으로부터 기판은 기판 홀더(20) 내에 하우징된 기판 승강 핀(도시 생략)에 의해 수용되어 그 안에 내장된 장치에 의해 기계적으로 이동된다. 기판(25)이 기판 이송 시스템으로부터 수용되면, 기판은 기판 홀더(20)의 상면까지 하강하게 된다.
다른 실시예에 따르면, 기판(25)은 정전식(electrostatic) 클램프(도시 생략)를 통해 기판 홀더(20)에 고정된다. 또, 기판 홀더(20)는 그 기판 홀더(20)로부터의 열을 받아 그 열을 열 교환 시스템(도시 생략)에 전달하는, 즉 가열시 열 교환 시스템으로부터의 열을 전달하는 재순환 냉각수 흐름을 포함하는 냉각 시스템(도시 생략)을 더 포함한다. 또, 가스는 기판(25)과 기판 홀더(20) 간에 가스갭 열 전도성을 향상시키기 위해 기판(25)의 후면에 전달될 수 있다. 그러한 시스템은 온도 상승 또는 온도 하강시 기판의 온도 제어가 필요할 경우 이용될 수 있다. 예컨대, 기판의 온도 제어는 플라즈마로부터 기판(25)에 전달되는 열유속과, 기판 홀더(20)에의 전도에 의해 기판(25)에서 제어된 열유속의 평형에 의해 달성된 정상 상태(steady-state)의 온도보다 고온에서 유용할 수 있다. 다른 실시예에서는 저항 가열식 소자 등의 가열 소자 또는 열전(thermo-electric) 히터/냉각기가 포함된다.
도 5에 도시하는 실시예에서, 기판 홀더(20)는 고주파(RF) 전력이 공정 영역(45)의 플라즈마에 제공되는 전극으로서 추가 기능할 수 있다. 예를 들어, 기판 홀더(20)는 RF 발생기(30)로부터 임피던스 정합 네트워크(32)를 통해 기판 홀더(20)에의 RF 전력 전송에 의해 RF 전압으로 전기적으로 바이어스된다. RF 바이어스는 전자를 가열함으로써 플라즈마를 형성 및 유지시키는 역할을 한다. 이 구성에서, 시스템은 RIE 리액터(reactor)로서 작용하고, 이 반응기에서 챔버 및 상향 가스 주입 전극은 접지면으로서 기능한다. RF 바이어스의 통상 주파수는 1 ㎒ 내지 100 ㎒에 이르고 양호하게는 13.56 ㎒인 것이 좋다.
다른 실시예에서, RF 전력은 다중 주파수로 기판 홀더 전극에 인가될 수 있다. 또, 임피던스 정합 네트워크(32)는 반사 전력을 최소화함으로써 플라즈마 챔버(10) 안의 플라즈마에의 RF 전력 전송을 최소화하는 기능을 한다. 정합 네트워크 토폴로지(예컨대, L형, π형, T형) 및 자동 제어 방법은 당업계에 공지되어 있다.
계속해서 도 5를 참조하면, 공정 가스(42)는 가스 주입 시스템(40)을 통해 공정 영역(45)에 유입된다. 가스 주입 시스템(40)은 샤워헤드를 포함할 수 있고, 이 샤워헤드에서 공정 가스(42)는 가스 전달 시스템(도시 생략)으로부터 가스 주입 플레넘(gas injection plenum)(도시 생략), 일련의 배플판(baffle plate)(도시 생략) 그리고 복수의 오리피스 샤워헤드 가스 주입판(도시 생략)을 통해 공정 영역(45)에 공급된다.
진공 펌프 시스템(50)은 펌프 속도가 초당 최대 5000 리터(그 이상)까지 가능한 터보분자 진공 펌프(TMP)와, 챔버 압력을 줄일 수 있는 게이트 밸브를 포함할 수 있다. 종래의, 건식 플라즈마 에칭에 사용된 플라즈마 공정 장치에는 초당 1000 내지 3000 리터의 TMP가 채용된다. TMP는 통상 50 mTorr 미만의 저압 공정에 유용하다. 고압 공정(즉, 100 mTorr 이상)의 경우, 기계식 승압 펌프 및 건식 러핑(dry roughing) 펌프를 이용할 수 있다.
컨트롤러(55)는 플라즈마 공정 시스템(1)으로부터의 출력을 모니터링할 뿐만 아니라 플라즈마 공정 시스템(1)에의 입력을 전달 및 활성시키는데 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트와, 마이크로프로세서, 및 메모리를 포함한다. 또한, 컨트롤러(55)는 RF 발생기(30), 임피던스 정합 네트워크(32), 가스 주입 시스템(40), 플라즈마 모니터 시스템(57) 및 진공 펌프 시스템(50)에 연결되어 있으며, 이들과 정보를 교환한다. 메모리에 저장된 프로그램은 전술한 플라즈마 공정 시스템(1)의 구성요소를, 저장된 공정 레시피에 따라 제어하는데 이용된다. 컨트롤러(55)의 일 예는 디지털 신호 프로세서(DSP), 즉 미국 텍사스주 델라스에 소재하는 Texas Instruments로부터 입수 가능한 모델 번호 TMS320이다.
플라즈마 모니터 시스템(57)은, 예컨대 플라즈마 환경에서 여기된 입자를 측정하기 위한 OES(Optical Emission Spectroscope) 시스템, 및/또는 플라즈마 밀도를 측정하기 위한, Langmuir 프로브 등의 플라즈마 진단 시스템을 포함할 수 있다. 플라즈마 모니터 시스템(57)은 공정 컴플라이언스를 확실하게 하기 위해 컨트롤러(55)와 함께 이용되어 에칭 공정의 상태를 결정하고 피드백을 제공할 수 있다. 한편, 플라즈마 모니터 시스템(57)은 마이크로파 및/또는 RF 진단 시스템을 포함할 수 있다.
도 6은 본 발명의 다른 실시예에 따라 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 도시하고 있다. 도 6의 플라즈마 공정 시스템(2)은 도 5에 도시하며 참조하여 전술한 시스템(1)의 구성요소들을 포함하고, 플라즈마 밀도를 높일 수 있고 및/또는 플라즈마 공정 균일성(uniformity)을 향상시키기 위한 기계적으로 또는 전자적으로 회전하는 DC 자계 시스템(60)을 더 포함한다.
도 7은 본 발명의 또 다른 실시예에 따른 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 도시하고 있다. 도 7의 플라즈마 공정 시스템(3)은 도 5에 도시하며 참조하여 전술한 시스템(1)의 구성요소들을 포함하고, RF 발생기(72)로부터의 RF 전력이 임피던스 정합 네트워크(74)를 통해 제공되는 상면 전극(70)을 더 포함한다.상면 전극에 인가되는 RF 전력의 통상 주파수는 10 ㎒ 내지 200 ㎒에 이르고, 예컨대 60 ㎒이다. 또, 기판 홀더(20)에 인가되는 전력의 통상 주파수는 0.1 ㎒ 내지 30 ㎒에 이르고, 예컨대 2 ㎒이다. 게다가, 상면 전극(70)에의 RF 전력 인가를 제어하기 위하여 컨트롤러(55)가 RF 발생기(72)와 임피던스 정합 네트워크(74)에 연결된다.
도 8은 본 발명의 다른 실시예에 따른 하이-k 층을 공정하도록 구성된 플라즈마 공정 시스템을 개략적으로 도시하고 있다. 도 8의 플라즈마 공정 시스템(4)은 도 5에 도시하며 참조하여 전술한 시스템(1)의 구성요소들을 포함하고, RF 발생기(82)로부터의 RF 전력이 임피던스 정합 네트워크(84)를 통해 공급되는 유도 코일(80)을 더 포함한다. RF 전력은 유도 코일(80)로부터 유전체 윈도우(도시 생략)을 통해 플라즈마 공정 영역(45)에 유도적으로 결합된다. 유도 코일(80)에 인가되 는 RF 전력의 통상 주파수는 10 ㎒ 내지 100 ㎒에 이르고, 예컨대 13.56 ㎒이다. 마찬가지로, 기판 홀더(20)에 인가되는 전력의 통상 주파수는 0.1 ㎒ 내지 30 ㎒이고, 예컨대 13.56 ㎒이다. 또, 슬롯형 패러데이 실드(도시 생략)를 채용하여 유도 코일(80)과 플라즈마 간의 용량성 결합을 줄일 수 있다. 또, 유도 코일(80)에의 전력 인가를 제어하기 위해 RF 발생기(82)와 임피던스 정합 네트워크(54)에 컨트롤러(55)가 연결된다.
다른 실시예에 따르면, 플라즈마는 ECR(Electron Cyclotron Resonance)을 이용하여 형성된다. 또 다른 실시예에서는 헬리콘파(Helicon wave)의 발진(launching)으로부터 플라즈마가 형성된다. 그리고, 어떤 실시예에서는 진행성 표면파로부터 플라즈마가 형성된다.
본 발명의 수많은 변경 및 변형예가 전술한 기술 사상 내에서 가능하다. 이에, 첨부하는 특허청구범위 내에서 본 발명은 전술한 내용과 다른 방식으로 실시될 수 있음이 당연하다.

Claims (21)

  1. 기판상에 박막의 하이-k(high-k) 층을 형성하는 방법에 있어서,
    공정 챔버 안에 기판을 설치하는 기판 설치 단계와;
    하이-k 재료를 적어도 최소 두께로 적층하여 상기 기판상에 후막의 완전한 하이-k 층을 형성하는 적층 단계와;
    상기 후막의 완전한 하이-k 층을 상기 최소 두께보다 작은 원하는 두께로 박막화하여 박막의 완전한 하이-k층을 형성하는 박막화 단계
    를 포함하는 기판상에 박막의 하이-k 층을 형성하는 방법.
  2. 제1항에 있어서, 상기 하이-k 재료는 Ta2O5, TiO2, ZrO2, Al2O3, Y2O3, HfSiOx, HfO2, ZrSiOx, TaSiOx, SrOx, SrSix, LaOx, LaSiOx, YOx이나 YSiOx, 또는 이들 중 2개 이상의 조합을 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  3. 제1항에 있어서, 상기 후막의 완전한 하이-k 층의 최소 두께는 약 30 Å와 약 200 Å 사이에 있는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  4. 제1항에 있어서, 상기 후막의 완전한 하이-k 층의 최소 두께는 약 50 Å와 약 100 Å 사이에 있는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  5. 제1항에 있어서, 상기 적층은 열화학 기상 증착(TCVD), 플라즈마 화학 기상 증착(PECVD), 원자층 적층(ALD) 또는 물리 기상 증착(PVD)을 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  6. 제1항에 있어서, 상기 박막의 완전한 하이-k 층의 원하는 두께는 약 5 Å와 약 50 Å 사이에 있는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  7. 제1항에 있어서, 상기 박막의 완전한 하이-k 층의 원하는 두께는 약 10 Å와 약 30 Å 사이에 있는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  8. 제1항에 있어서, 상기 기판 설치 단계는 기판상에 계면층이 형성된 기판을 설치하는 단계를 포함하고, 상기 적층 단계는 상기 하이-k 재료를 상기 계면상에 적층하는 단계를 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  9. 제8항에 있어서, 상기 계면층은 산화물층, 질화물층이나 산소질화물층, 또는 이들 중 2개 이상의 조합을 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  10. 제1항에 있어서, 상기 박막화 단계는 상기 적층된 하이-k 층을 플라즈마 공 정에 노출시키는 단계를 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  11. 제10항에 있어서, 상기 플라즈마 공정은 비활성 가스를 함유한 공정 가스를 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  12. 제11항에 있어서, 상기 비활성 가스는 He, Ne, Ar, Kr이나 Xe, 또는 이들 중 2개 이상의 조합을 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  13. 제11항에 있어서, 상기 공정 가스는 반응 가스를 더 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  14. 제13항에 있어서, 상기 반응 가스는 HCl, HBr, Cl2, Br2, CxHyXz이나 CxHyXz, 또는 이들 중 2개 이상의 조합을 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  15. 제10항에 있어서, 상기 플라즈마 공정은 상기 후막의 완전한 하이-k 층을 반응성 에칭 공정으로 에칭하는 단계를 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  16. 제10항에 있어서, 상기 플라즈마 공정은 상기 후막의 완전한 하이-k 층의 일부를 변형하는 단계와, 그 변형된 부분을 습식 공정을 이용하여 제거하는 단계를 포함하는 것인, 기판상에 박막의 하이-k 층을 형성하는 방법.
  17. 기판상에 박막의 하프늄 함유 하이-k(high-k) 층을 형성하는 방법에 있어서,
    계면층이 위에 형성되어 있는 기판을 공정 챔버 안에 설치하는 단계와;
    상기 계면상에 TCVD 공정으로 후막의 완전한 하프늄 함유 하이-k 층을 형성하기에 필요한 적어도 최소 두께로 하프늄 함유 하이-k 재료를 적층하는 단계와;
    상기 후막의 완전한 하프늄 함유 하이-k 층을 상기 최소 두께보다 작은 원하는 두께로 박막화하여 박막의 완전한 하프늄 함유 하이-k 층을 형성하는 단계
    를 포함하는 기판상에 박막의 하프늄 함유 하이-k 층을 형성하는 방법.
  18. 제17항에 있어서, 상기 후막의 완전한 하프늄 함유 하이-k 층의 최소 두께는 약 30 Å와 약 200 Å 사이에 있는 것인, 기판상에 박막의 하프늄 함유 하이-k 층을 형성하는 방법.
  19. 제17항에 있어서, 상기 박막의 완전한 하프늄 함유 하이-k 층의 원하는 두께는 약 5 Å와 약 50 Å 사이에 있는 것인, 기판상에 박막의 하프늄 함유 하이-k 층을 형성하는 방법.
  20. 제17항에 있어서, 상기 박막화 단계는 상기 적층된 하프늄 함유 하이-k 층을 반응성 에칭 공정으로 에칭하는 단계를 포함하는 것인, 기판상에 박막의 하프늄 함유 하이-k 층을 형성하는 방법.
  21. 제17항에 있어서, 상기 박막화 단계는 상기 후막의 완전한 하프늄 함유 하이-k 층의 일부를 플라즈마 공정으로 변형하는 단계와, 그 변형된 부분을 습식 공정을 이용하여 제거하는 단계를 포함하는 것인, 기판상에 박막의 하프늄 함유 하이-k 층을 형성하는 방법.
KR1020077003412A 2004-09-30 2005-08-31 박막의 완전한 고유전율 절연층을 형성하는 방법 KR20070067079A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/711,721 2004-09-30
US10/711,721 US20060068603A1 (en) 2004-09-30 2004-09-30 A method for forming a thin complete high-permittivity dielectric layer

Publications (1)

Publication Number Publication Date
KR20070067079A true KR20070067079A (ko) 2007-06-27

Family

ID=36099791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077003412A KR20070067079A (ko) 2004-09-30 2005-08-31 박막의 완전한 고유전율 절연층을 형성하는 방법

Country Status (6)

Country Link
US (1) US20060068603A1 (ko)
JP (1) JP2008515223A (ko)
KR (1) KR20070067079A (ko)
CN (1) CN101032004A (ko)
TW (1) TWI270140B (ko)
WO (1) WO2006039029A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151846A1 (en) * 2005-01-13 2006-07-13 International Business Machines Corporation Method of forming HfSiN metal for n-FET applications
WO2007046546A1 (en) 2005-10-20 2007-04-26 Interuniversitair Micro-Elektronica Centrum Vzw A method for fabricating a high-k dielectric layer
US7390708B2 (en) * 2006-10-23 2008-06-24 Interuniversitair Microelektronica Centrum (Imec) Vzw Patterning of doped poly-silicon gates
US8084087B2 (en) * 2007-02-14 2011-12-27 The Board Of Trustees Of The Leland Stanford Junior University Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
KR20090121361A (ko) * 2007-02-27 2009-11-25 식스트론 어드밴스드 머티리얼즈 인코포레이티드 기판상에 막을 형성하는 방법
US7790628B2 (en) * 2007-08-16 2010-09-07 Tokyo Electron Limited Method of forming high dielectric constant films using a plurality of oxidation sources
US7964515B2 (en) * 2007-12-21 2011-06-21 Tokyo Electron Limited Method of forming high-dielectric constant films for semiconductor devices
TWI427697B (zh) * 2007-12-28 2014-02-21 Tokyo Electron Ltd 金屬膜及金屬氧化膜之蝕刻方法與半導體裝置之製造方法
WO2009120327A1 (en) * 2008-03-24 2009-10-01 The Board Of Trustees Of The Leland Stanford Junior University Apparatus for atomic force microscope-assisted deposition of nanostructures
JP2010074065A (ja) * 2008-09-22 2010-04-02 Canon Anelva Corp 酸化膜除去のための基板洗浄処理方法
CN102064103A (zh) * 2010-12-02 2011-05-18 上海集成电路研发中心有限公司 高k栅介质层的制备方法
US8951829B2 (en) 2011-04-01 2015-02-10 Micron Technology, Inc. Resistive switching in memory cells
JP5801676B2 (ja) * 2011-10-04 2015-10-28 東京エレクトロン株式会社 半導体装置の製造方法
CN103311120A (zh) * 2013-06-03 2013-09-18 中国科学院微电子研究所 一种生长高介电常数电介质叠层的方法
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
US9667303B2 (en) * 2015-01-28 2017-05-30 Lam Research Corporation Dual push between a host computer system and an RF generator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
US6238737B1 (en) * 1999-06-22 2001-05-29 International Business Machines Corporation Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US20040129674A1 (en) * 2002-08-27 2004-07-08 Tokyo Electron Limited Method and system to enhance the removal of high-k dielectric materials
US6785119B2 (en) * 2002-11-29 2004-08-31 Infineon Technologies Ag Ferroelectric capacitor and process for its manufacture
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric

Also Published As

Publication number Publication date
TW200623264A (en) 2006-07-01
US20060068603A1 (en) 2006-03-30
TWI270140B (en) 2007-01-01
JP2008515223A (ja) 2008-05-08
WO2006039029A3 (en) 2006-07-27
CN101032004A (zh) 2007-09-05
WO2006039029A2 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
KR20070067079A (ko) 박막의 완전한 고유전율 절연층을 형성하는 방법
KR101639464B1 (ko) 유효 산화물 두께가 감소된 하이-ｋ게이트 스택의 형성 방법
CN111033686B (zh) 用等离子体和/或热处理提高氧化铪基铁电材料性能的方法
US10522343B2 (en) Method of enhancing high-k film nucleation rate and electrical mobility in a semiconductor device by microwave plasma treatment
US9111746B2 (en) Method for reducing damage to low-k gate spacer during etching
US8664125B2 (en) Highly selective spacer etch process with reduced sidewall spacer slimming
KR101411744B1 (ko) 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템
US20100062592A1 (en) Method for forming gate spacers for semiconductor devices
US8865538B2 (en) Method of integrating buried threshold voltage adjustment layers for CMOS processing
US20130052814A1 (en) Diffused cap layers for modifying high-k gate dielectrics and interface layers
US8809194B2 (en) Formation of SiOCl-containing layer on spacer sidewalls to prevent CD loss during spacer etch
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
JP2004336019A (ja) 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
CN103975423A (zh) 形成半导体器件的方法
JP2006501651A (ja) Ｈｉｇｈ−ｋ誘電材料をエッチングするための方法及びシステム
US20150140834A1 (en) al2o3 surface nucleation preparation with remote oxygen plasma
JP5633928B2 (ja) 深溝ライナ除去方法
JP4083000B2 (ja) 絶縁膜の形成方法
TWI621218B (zh) 包含鍺之半導體元件及其形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid