KR101411744B1 - 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템 - Google Patents

하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템 Download PDF

Info

Publication number
KR101411744B1
KR101411744B1 KR1020097006371A KR20097006371A KR101411744B1 KR 101411744 B1 KR101411744 B1 KR 101411744B1 KR 1020097006371 A KR1020097006371 A KR 1020097006371A KR 20097006371 A KR20097006371 A KR 20097006371A KR 101411744 B1 KR101411744 B1 KR 101411744B1
Authority
KR
South Korea
Prior art keywords
substrate
gas
layer
plasma processing
etching
Prior art date
Application number
KR1020097006371A
Other languages
English (en)
Other versions
KR20090067146A (ko
Inventor
루이스 이시드로 페르난데즈
마사후미 우라카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090067146A publication Critical patent/KR20090067146A/ko
Application granted granted Critical
Publication of KR101411744B1 publication Critical patent/KR101411744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

삼염화붕소(BCl3)계 공정 화학물을 이용하여 하프늄 함유 재료를 에칭하기 위한 방법 및 시스템을 기술한다. 이산화하프늄(HfO2)층과 같은 하프늄 함유층을 가지는 기판은, O2와 같은 산소 함유 가스; 또는 N2와 같은 질소 함유 가스; 또는 CH4와 같은 탄화수소 가스(CxHy); 또는 이들의 2 개 이상의 조합을 포함하는 첨가 가스 및 BCl3를 포함하는 건식 에칭 공정을 받는다.
플라즈마 처리 시스템

Description

하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템{METHOD FOR ETCHING A HAFNIUM CONTAINING LAYER AND PLASMA PROCESSING SYSTEM}
본 발명은 건식 플라즈마 공정을 이용하여 기판 상의 하프늄 함유층을 에칭하기 위한 방법 및 시스템에 관한 것으로, 보다 상세하게는 BCl3 및 첨가 가스를 포함하는 공정 가스를 이용하여 하프늄 함유층을 에칭하기 위한 방법 및 시스템에 관한 것이다.
반도체 기술의 당업자에게 알려진 바와 같이, 반도체 장치들의 크기를 감소시키는 것은, 장치 성능을 증가시키고 전력 소비를 감소시키기 위하여 필수적으로 요청되고 있다. 따라서, SiO2 및 실리콘 옥시니트라이드(SiNxOy)를 고유전율의 유전체 재료(또한 여기서는“고유전율(high-k)”재료로서 지칭됨)로 긴박하게 대체하고, sub-0.1㎛ 상보형 금속 산화물 반도체(CMOS) 기술에 의해 도핑된 다결정 실리콘(poly-Si)을 대체하는데 대안적인 게이트 전극 재료를 이용하는데 있어서, 공정 개발 및 통합 문제는, 새로운 게이트 스택 재료 및 규화물(silicide) 처리에 대한 중요한 문제점이 된다. SiO2(k~3.9)의 유전 상수보다 큰 유전 상수를 가지는 것을 특징으로 하는 유전체 재료는 일반적으로 고유전율(high-k) 재료로 지칭된다. 또 한, 고유전율 재료는, 기판의 표면에서 성장하는 유전체 재료(예를 들어, SiO2, SiNxOy)보다는 기판들 상에 증착되는 유전체 재료(예를 들어, HfO2, ZrO2)를 지칭할 수도 있다. 고유전율 재료는, 금속 규산염 또는 금속 산화물[예를 들어, Ta2O5(k~26), TiO2(k~80), ZrO2(k~25), Al2O3(k~9), HfSiO, HfO2(k~25)]을 포함할 수도 있다. 반도체 장치들의 제조 동안에, 고유전율층들은, 소스/드레인 영역에 대한 실리사이데이션(silicidation)을 허용하고, 이온 주입 동안에 소스/드레인 영역으로 주입되는 금속 불순물의 위험을 감소시키기 위하여 에칭 및 제거되어야 한다. 그러나, 이러한 재료들은 게이트 구조물 등에 대한 손상을 최소화하면서 에칭되어야 한다.
본 발명은 기판 상의 하프늄 함유층을 에칭하기 위한 방법 및 시스템에 관한 것이다. 이 방법은 BCl3 및 첨가 가스를 가지는 공정 조성물을 이용하는 단계를 포함한다. 상기 첨가 가스는, 산소 함유 가스, 질소 함유 가스 또는 탄화수소 함유 가스 또는 이들의 2 개 이상의 조합을 포함할 수도 있다.
일 실시형태에 따르면, 기판 상의 하프늄 함유층을 에칭하는 방법, 그 방법을 실행하기 위한 명령들을 포함하는 컴퓨터 판독가능한 매체가 기술되며, 상기 방법은, 상기 하프늄 함유층을 가지는 상기 기판을 플라즈마 처리 시스템에 배치하는 단계로서, 내부에 패턴을 규정하는 마스크층이 상기 하프늄 함유층 위에 놓이는 것인, 기판 배치 단계; 상기 기판의 온도를 대략 30℃ 보다 높게 상승시키는 단계; BCl3 및 첨가 가스를 포함하는 공정 조성물을 상기 플라즈마 처리 시스템에 도입하는 단계; 상기 플라즈마 처리 시스템의 상기 공정 조성물로부터 플라즈마를 형성하는 단계; 및 상기 하프늄 함유층에 상기 패턴을 에칭하기 위하여 상기 기판을 상기 플라즈마에 노출시키는 단계를 포함한다. 상기 첨가 가스는 산소 함유 가스, 질소 함유 가스 또는 탄화수소 함유 가스 또는 이들의 2 개 이상의 조합을 포함할 수도 있다.
또 다른 실시형태에 따르면, 기판 상의 하프늄 함유층을 에칭하기 위한 플라즈마 처리 시스템이 기술되며, 상기 플라즈마 처리 시스템은, 상기 하프늄 함유층을 에칭하기 위하여 공정 조성물로부터 플라즈마의 형성을 용이하게 하는 플라즈마 처리 챔버; 및 상기 플라즈마 처리 챔버에 연결되며 상기 공정 조성물을 이용하여 공정 레시피를 실행하도록 구성되는 제어기를 구비하며, 상기 공정 조성물은, 산소 함유 가스, 질소 함유 가스 또는 탄화수소 가스 또는 이들의 2 개 이상의 조합을 포함하는 첨가 가스 및 BCl3를 포함한다.
첨부 도면들에서,
도 1a, 도 1b 및 도 1c는 실시형태에 따른 막 스택을 패턴 에칭하기 위한 절차의 개략도를 나타낸다.
도 2는 실시형태에 따른 플라즈마 처리 시스템의 간단한 개략도를 나타낸다.
도 3은 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸 다.
도 4는 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 5는 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 6은 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 7은 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 8a 내지 도 8g는 하프늄 함유층을 에칭하기 위한 예시적인 공정 데이터를 나타낸다.
도 9는 실시형태에 따른 플라즈마 처리 시스템에서 기판 상의 하프늄 함유층을 에칭하는 방법을 나타낸다.
이하의 설명에서는, 한정을 위해서가 아니라 설명을 위해서, 플라즈마 처리 시스템의 특정 구성 및 다양한 공정들의 설명과 같은 특정 세부사항들을 설명한다. 그러나, 본 발명은 이러한 특정 세부사항을 벗어난 다른 실시형태들로 실행될 수도 있음을 이해해야 한다.
재료 처리 방법론에 있어서, 패턴 에칭은, 기판의 상부면에 포토 레지스트와 같은 감광성 재료로 이루어진 얇은 층을 도포한 후 패터닝하여, 에칭 중에 기판 상 에 있는 하부 박막에 이 패턴을 전사하기 위한 마스크를 제공하는 단계를 포함한다. 감광재의 패터닝은 일반적으로 예를 들어, 포토리소그래피 시스템을 이용하여 감광성 재료의 레티클을 통한 방사원(및 연관된 광학기기(optics))에 의한 노광과, 후속하여 현상제를 이용하여 감광재의 조사 영역들(포지티브 포토레지스트의 경우에서의 감광성 재료의 조사 영역들) 또는 비조사 영역들(네가티브 레지스트의 경우에서의 감광성 재료의 비조사 영역들)의 제거를 포함한다. 또한, 이 마스크층은 복수의 서브층을 포함할 수도 있다.
패턴 에칭 동안에, 건식 플라즈마 에칭 공정을 종종 이용하며, 여기서 플라즈마는, 전자들을 가열하고 공정 가스의 원자 및/또는 분자 조성물의 후속 이온화 및 분리(dissociation)를 야기하도록, 공정 가스에 고주파(RF) 전력과 같은 전자기(EM; electro-magnetic) 에너지를 결합시킴으로써 공정 가스로부터 형성된다. 일련의 건식 에칭 공정들을 이용하여, 예를 들어 상술된 포토리소그래피 공정을 이용하여, 초기 마스크층에 형성되는 패턴을, 최종 제품 예를 들어, 전자 장치에 대하여 요구되는 하나 이상의 재료층들을 포함하는 막 스택(stack) 내의 하부층들에 전사한다.
예를 들어, 도 1a 내지 도 1c에 도시된 바와 같이, 기판(110)상에 형성되는 복수의 층(120 내지 170)을 구비하는 막 스택(100)을 나타낸다. 상기 막 스택(100)은 예를 들어 폴리실리콘층(150), 금속 또는 금속 함유층(140) 및 게이트 유전체 또는 게이트 유전체의 일부로서의 높은 유전 상수(고유전율)의 유전체층(130)을 갖는 다결정 실리콘(폴리실리콘 또는 poly-Si) 게이트 스택을 포함할 수 도 있다. 금속 함유층(140)은, 예를 들어 금속/폴리실리콘 게이트 전극의 일부일 수 있다. 금속 함유층(140)은, 수백 옹스트롬(Å) 두께, 예를 들어 약 100Å 두께일 수 있고, 이는 W, WN, WSix, Al, Mo, MoN, Ta, TaN, TaSiN, HfN, HfSi, HfSiN, Ti, TiN, TiSiN, Re, Ru 또는 Pt를 함유할 수 있다. 종래의 폴리실리콘 게이트 전극층으로 대체하거나 또는 종래의 폴리실리콘 게이트 전극층과 통합될 금속 게이트 전극들의 도입은, 진보적인(advanced) 고유전율층들에 대하여 폴리실리콘 게이트 결핍(depletion) 효과의 감소, 시트 저항의 감소, 보다 바람직한 신뢰성 및 잠재적으로 더 바람직한 열 안정성을 포함한 몇몇 이점을 발생시킬 수 있다. 예를 들어, 게이트 유전체는, 고유전율층과 기판 사이에 얇은 이산화규소(SiO2)층과 같은, 계면층(120)을 더 포함할 수도 있다. 고유전율의 유전체층(130)은, 예를 들어 산화하프늄층(예를 들어, HfO2) 또는 하프늄 실리케이트층(예를 들어, HfSiO)와 같은 하프늄 함유층을 포함할 수도 있다.
막 스택(100)은, 포토리소그래픽 공정을 이용하여 내부에 형성된 패턴을 가지는 포토 레지스트층과 같은 패터닝된 마스크층(180)을 더 포함한다. 부가적으로, 예를 들어, 막 스택(100)은 마스크층(180)을 패터닝하는데 사용하기 위한 반사방지 코팅(ARC)층(170) 및 폴리실리콘층(150)을 건식 에칭하기 위한 이산화규소(SiO2) 하드 마스크와 같은, 하나 이상의 하드 마스크층(160)을 포함할 수도 있다.
도 1b 및 도 1c에 도시된 바와 같이, 하부 스택의 막들에 패턴을 전사하기 위한 일련의 에칭 공정들을 선택하여 제조중인 전자 장치에 사용되는 층들에 대한 손상을 최소화시킬 뿐만 아니라 예를 들어 임계 치수 등과 같은, 전사중인 패턴의 무결성(integrity)을 유지시킨다. 하나의 중요한(critical) 에칭 공정은, 예를 들어 폴리실리콘층(150) 또는 하부의 SiO2 계면층(120) 또는 양쪽 모두에 손상을 주지 않고 상기 패턴을 고유전율 유전체막(130)에 전사하는 단계를 포함한다.
하프늄 함유 고유전율층을 에칭하기 위한 종래의 공정들은, HBr/Cl2계 공정 화학물을 이용하는 단계를 포함한다. 그러나, 폴리실리콘층(150) 및 하부 SiO2 계면층(120)을 에칭하기 위한 이러한 에칭 화학물은 공지되어 있다. 예를 들어, HBr/Cl2계 공정 화학물을 이용하는 경우, 발명자들은 HfO2와 폴리실리콘 사이의 에칭 선택도가 10보다 크다는 것을 관찰하였지만, HfO2와 SiO2 사이의 에칭 선택도가 1.5 내지 2.5의 범위만을 가짐도 관찰하였다.
일 실시형태에 따르면, 패턴을 고유전율 유전체층(130)으로 전사하기 위한 패턴 에칭 공정은, BCl3 및 첨가 가스를 포함하는 공정 조성물을 도입하는 단계를 포함한다. 첨가 가스는 패시베이션 가스로서 기능하도록 예상되므로, 첨가 가스는 에칭이 부적절한 표면들을 패시베이션 처리한다. 따라서, 패턴 에칭 공정은, Hf02와 이들 재료들 사이의 에칭 선택도를 향상시킬 수 있으며, 여기서 에칭은 예를 들어 폴리실리콘 및 SiO2와 같은 것에 대해서는 의도되지 않는다.
상기 첨가 가스는, 산소 함유 가스, 질소 함유 가스 또는 탄화수소 가 스(CxHy로 특징화되며, 여기서 x 및 y는 1(unity) 이상의 정수임) 또는 이들의 2 개 이상의 조합을 포함할 수 있다. 예를 들어, 산소 함유 가스는, O2, NO, NO2, N2O, CO 또는 CO2 또는 이들의 2 개 이상의 조합을 포함할 수 있다. 부가적으로, 예를 들어, 질소 함유 가스는, N2 또는 NH3 또는 이들의 2 개 이상의 조합을 포함할 수 있다. 또한, 탄화수소 가스는, C2H4, CH4, C2H2, C2H6, C3H4, C3H6, C3H8, C4H6, C4H8, C4H10, C5H8, C5H10, C6H6, C6H10 또는 C6H12 또는 이들의 2 개 이상을 포함할 수 있다. 공정 조성물은, 희가스(예를 들어, He, Ne, Ar, Kr, Xe)와 같은 불활성 가스를 더 포함할 수 있다.
일 실시형태에 따르면, 플라즈마 처리 챔버(10), 상기 플라즈마 처리 챔버(10)에 연결된 옵션적인 진단 시스템(12) 및 상기 옵션적인 진단 시스템(12) 및 플라즈마 처리 챔버(10)에 연결된 제어기(14)를 구비하는 플라즈마 처리 시스템(1)이 도 2에 도시된다. 상기 제어기(14)는, 상술된 바와 같이, BCl3 및 첨가 가스를 포함하는 공정 조성물의 도입으로부터 형성되는 플라즈마를 이용하여 하프늄 함유층을 에칭하도록 구성되는 하나 이상의 단계를 포함하는 공정 레시피를 실행하도록 구성된다. 부가적으로, 제어기(14)는 공정의 종료점을 정확하게 결정하기 위하여, 상기 진단 시스템(12)으로부터 적어도 하나의 종료점 신호를 수신하고 상기 적어도 하나의 종료점 신호를 후처리하도록 옵션적으로 구성된다. 대안적으로, 제어기(14)는 사전 결정된 시간을 이용하여 공정의 종료점을 설정한다. 예시된 실시형 태에서, 도 2에 도시된 플라즈마 처리 시스템(1)은 재료 처리를 위하여 플라즈마를 이용한다. 플라즈마 처리 시스템(1)은 에칭 챔버를 구비할 수 있다.
도 3은 또 다른 실시형태에 따른 플라즈마 처리 시스템를 나타낸다. 플라즈마 처리 시스템(1a)은, 플라즈마 처리 챔버(10), 상부에 처리될 기판(25)이 부착되는 기판 홀더(20) 및 진공 펌핑 시스템(30)을 구비한다. 기판(25)은 반도체 기판, 웨이퍼 또는 액정 디스플레이일 수 있다. 플라즈마 처리 챔버(10)는, 기판(25)의 표면에 인접한 처리 영역(15)에서 플라즈마의 발생을 용이하게 하도록 구성될 수 있다. 이온화가능한 가스 또는 가스들의 혼합물은, 가스 주입 시스템(미도시)을 통하여 도입되며, 처리 압력이 조정된다. 예를 들어, 제어 메카니즘(미도시)은 진공 펌핑 시스템(30)을 조절하는데 사용될 수 있다. 플라즈마는 사전 결정된 재료 공정에 고유한 재료를 생성 및/또는 기판(25)의 노출면으로부터 재료를 제거하는 것을 돕는데 이용될 수 있다. 플라즈마 처리 시스템(1a)은, 200㎜ 기판, 300㎜ 기판 또는 이 보다 큰 어떤 크기의 기판을 처리하도록 구성될 수 있다.
기판(25)은 정전식 클램핑 시스템을 통하여 기판 홀더(20)에 부착될 수 있다. 또한, 기판 홀더(20)는 여러 가지 에칭 공정들 동안에 기판(25)의 온도를 제어하기 위한 온도 제어 시스템을 더 포함할 수 있다. 예를 들어, 하프늄 함유층과 같은 고유전율 유전체층을 에칭하기 위한 에칭 공정 동안에, 온도 제어 시스템은 기판(25)의 온도를 대략 30℃ 이상으로 상승시키도록 구성되는 가열 시스템을 구비한다. 대안적으로, 온도 제어 시스템은, 기판(25)의 온도를 대략 50℃ 이상으로 상승시키도록 구성되는 가열 시스템을 구비한다. 대안적으로, 온도 제어 시스템 은, 기판(25)의 온도를 대략 75℃ 이상으로 상승시키도록 구성되는 가열 시스템을 구비한다. 대안적으로, 온도 제어 시스템은, 기판(25)의 온도를 대략 100℃ 이상으로 상승시키도록 구성되는 가열 시스템을 구비한다. 역시 대안적으로, 온도 제어 시스템은 기판(25)의 온도를 대략 200℃ 이상으로 상승시키도록 구성되는 가열 시스템을 구비한다. 예를 들어, 기판 온도는, 대략 50℃ 내지 대략 250℃의 범위를 가질 수도 있고, 대략 50℃ 내지 대략 100℃의 범위를 가질 수 있다.
부가적으로 예를 들어, 폴리실리콘층을 에칭하기 위한 에칭 공정 동안에, 온도 제어 시스템은 기판(25)의 온도를 대략 100℃ 이하로 상승시키도록 구성되는 가열 시스템을 구비한다. 또한 역시 예를 들어, SiO2층을 에칭하기 위한 에칭 공정 동안에, 온도 제어 시스템은 기판(25)의 온도를 대략 20℃ 내지 30℃로 감소시키거나 또는 유지하도록 구성되는 냉각 시스템을 구비한다.
기판 홀더(20)는 냉각 시스템 또는 가열 시스템 또는 양자 모두를 가지는 온도 제어 시스템을 구비할 수 있다. 예를 들어, 냉각 시스템 또는 가열 시스템은, 냉각시에는 기판 홀더(20)로부터 열을 받아 열교환 시스템(미도시)으로 전달하거나 또는 가열시에는 열을 상기 열교환 시스템으로부터 유체 흐름(fluid flow)으로 전달하는 재순환 유체 흐름을 포함할 수 있다. 부가적으로, 예를 들어, 냉각 시스템 또는 가열 시스템은, 기판 홀더(20) 내에 위치하는 저항성 가열소자들 또는 열전(thermo-electric) 가열기/냉각기와 같은 가열/냉각 소자들을 구비할 수도 있다.
또한, 기판 홀더(20)는, 기판(25)과 기판 홀더(20) 사이의 가스 갭 열전도를 향상시키기 위한 후면(backside) 가스 공급 시스템을 통하여 기판(25)의 후면으로 열 전달 가스의 운반을 용이하게 할 수 있다. 이러한 시스템은 고온 또는 저온에서 기판의 온도 제어가 요구되는 경우에 이용될 수 있다. 예를 들어, 후면 가스 시스템은, 2 영역 가스 분배 시스템을 구비할 수 있으며, 여기서 후면 가스(예를 들어, 헬륨) 압력은 기판(25)의 중심과 에지 사이에서 독립적으로 변할 수 있다.
다른 실시형태들에서, 저항식 가열 엘리먼트 또는 열전 가열기/냉각기와 같은 가열/냉각 엘리먼트들은, 플라즈마 처리 챔버(10)의 챔버벽 및 플라즈마 처리 시스템(1a) 내의 어떤 다른 구성요소 내에 포함될 수 있다.
도 3에 도시된 실시형태에서, 기판 홀더(20)는, 처리 공간(15)에서 RF 전력이 동작중인 플라즈마에 연결되는 전극을 구비할 수 있다. 예를 들어, 기판 홀더(20)는 RF 발생기(40)로부터 옵션적인 임피던스 정합 네트워크(42)를 통하여 기판 홀더(20)로 RF 전력을 송신함에 의해 RF 전압에서 전기적으로 바이어싱될 수 있다. RF 바이어스는 플라즈마를 형성 및 유지하는 전자들을 가열하는 기능을 가지거나 또는 덮개(sheath)내의 이온 에너지 분포 함수에 영향을 주는 기능을 가지거나 또는 양자 모두를 가질 수 있다. 이 구성에서, 시스템은 반응성 이온 에칭(RIE) 반응기로서 동작할 수 있으며, 여기서, 챔버는 접지면으로서 기능할 수 있다. FR 바이어스에 대한 통상적인 주파수는 0.1㎒ 내지 100㎒의 범위를 가질 수 있다. 플라즈마 처리를 위한 RF 시스템들은 당업자에게 잘 알려져 있다.
또한, 임피던스 정합 네트워크(42)는 반사된 전력을 감소시킴으로써 플라즈마 처리 챔버(10)에서 RF 전력을 플라즈마에 전달하는 것을 개선시키는 기능을 한 다. 정합 네트워크 기술(예를 들어, L-형, π-형, T-형 등) 및 자동 제어 방법들은, 당업자에게 잘 알려져 있다.
계속해서 도 3을 참조하면, 플라즈마 처리 시스템(1a)는 옵션적으로 기판(25)에 대향하는 상부 전극(52)에 연결되는 직류(DC) 전원(50)을 구비한다. 상부 전극(52)은 전극판을 구비할 수도 있다. 상기 전극판은 실리콘 함유 전극판을 구비할 수도 있다. 또한, 상기 전극판은 도핑된 실리콘 전극판을 구비할 수도 있다. 상기 DC 전원은 가변 DC 전원을 포함할 수 있다. 또한, 상기 DC 전원은 바이폴라 DC 전원을 포함할 수 있다. 상기 DC 전원(50)은, DC 전원(50)의 극성, 전류, 전압 또는 온/오프 상태를 모니터링, 조정 또는 제어 중 하나 이상을 수행하도록 구성되는 시스템을 더 포함할 수 있다. 일단 플라즈마가 형성되면, DC 전원(50)은 발리스틱 전자빔의 형성을 용이하게 한다. 전기 필터는 DC 전원(50)으로부터의 RF 전력을 연결해제하는데 이용될 수 있다.
예를 들어, DC 전원(50)에 의해 전극(52)에 인가되는 DC 전압은 대략 -2000(V) 내지 대략 1000(V)의 범위를 가질 수 있다. 바람직하기로는, DC 전압의 절대값은 대략 100V 이상의 값을 가지며, 더 바람직하기로는, DC 전압의 절대값은 대략 500V 이상의 값을 가진다. 부가적으로, DC 전압은 음의 극성을 가지는 것이 바람직하다. 또한, DC 전압은 상부 전극(52)의 표면에 생성되는 자기 바이어스 전압보다 큰 절대값을 가지는 음전압인 것이 바람직하다. 기판 홀더(20)에 대향하는 상부 전극(52)의 표면은 실리콘 함유 재료로 이루어질 수도 있다.
진공 펌프 시스템(30)은, 펌핑 속도를 초 당 5000 리터(및 이 보다 큼)까지 수행할 수 있는 터보 분자 진공 펌프(TMP) 및 챔버 압력을 조절(throttling)하는 게이트 밸브를 포함할 수 있다. 건식 플라즈마 에칭에 이용되는 종래의 플라즈마 처리 장치들에서, 초 당 1000 리터 내지 3000 리터의 TMP가 사용될 수 있다. TMP들은 통상적으로 50mTorr 미만의 저압 처리에 사용될 수 있다. 높은 압력 처리(즉, 100mTorr 보다 큼)에 대하여, 기계적 부스터 펌프 및 건식 러핑(roughing) 펌프를 사용할 수 있다. 또한, 챔버 압력을 모니터링하기 위한 장치(미도시)는 플라즈마 처리 챔버(10)에 연결될 수 있다. 압력 측정 장치는, 예를 들어 MKS Instruments, Inc.(메사츄세츠주, 앤도버 소재)로부터 상업적으로 입수할 수 있는 Type 628B 바라트론 절대 커패시턴스 마노미터(Baratron absolute capacitance manometer)일 수 있다.
도 3을 계속해서 참조하면, 플라즈마 처리 시스템(1a)은, 플라즈마 처리 시스템(1a)으로부터 출력을 모니터할 뿐만 아니라 플라즈마 처리 시스템(1a)으로의 입력들을 통신 및 활성화하기 충분한 제어 전압들을 생성할 수 있는 디지털 I/O 포트, 메모리, 마이크로프로세서를 구비하는 제어기(90)를 더 포함한다. 또한, 제어기(90)는, 후면 가스 전달 시스템(미도시), 기판/기판 홀더 온도 제어 시스템(미도시) 및/또는 정전식 클램핑 시스템(미도시) 뿐만 아니라 RF 발생기(40), 임피던스 정합 네트워크(42), 옵션적인 DC 전원(50), 가스 주입 시스템(미도시), 진공 펌핑 시스템(30)에 연결되어, 이들과 정보를 교환할 수 있다. 상기 메모리에 기억되는 프로그램은, 박막 에칭 방법을 수행하기 위하여 공정 레시피에 따라서 플라즈마 처리 시스템(1a)의 전술한 구성요소들로의 입력들을 활성화하는데 이용될 수 있다. 제어기(90)의 일례는, 텍사스주 오스틴 소재의 델 코포레이션으로부터 입수될 수 있는 "DELL PRECISION WORKSTATION 610TM"이다.
제어기(90)는 플라즈마 처리 시스템(1a)에 대하여 국부적으로 위치될 수도 있거나, 또는 인터넷 또는 인트라넷을 통하여 플라즈마 처리 시스템(1a)에 대하여 원격으로 위치될 수도 있다. 따라서, 제어기(90)는, 직접 접속, 인트라넷 또는 인터넷 중 하나 이상을 이용하여 데이터를 플라즈마 처리 시스템(1a)과 교환할 수 있다. 제어기(90)는 소비자 사이트(즉, 장치 제조사 등)에서 인트라넷에 연결될 수 있거나, 또는 판매자 사이트(즉, 장비 제조자)에서 인트라넷에 연결될 수 있다. 또한, 또 다른 컴퓨터(즉, 제어기, 서버 등)는 직접 접속, 인트라넷 또는 인터넷 중 하나 이상을 통하여 데이터를 교환하기 위하여 제어기(90)에 액세스할 수 있다.
도 4에 도시된 실시형태에서, 플라즈마 처리 시스템(1b)는, 도 2 또는 도 3의 실시형태와 유사하며, 플라즈마 밀도를 잠재적으로 증가시키거나 및/또는 플라즈마 균일도를 개선시키기 위하여, 고정 자계 시스템, 또는 기계적이거나 전기적으로 회전하는 자계 시스템(60) 중 어느 하나를 더 구비할 수 있다. 또한, 제어기(90)는 회전 속도 및 자계 강도를 조정하기 위하여 자계 시스템(60)에 연결될 수 있다. 회전 자계의 설계 및 실행은 당업자에게 잘 알려져 있다.
도 5에 도시된 실시형태에서, 플라즈마 처리 시스템(1c)은 도 2 또는 도 3의 실시형태와 유사하게 될 수 있으며, 옵션적인 임피던스 정합 네트워크(72)를 통하여 RF 전력을 상부 전극(52)에 연결하도록 구성되는 RF 발생기(70)를 더 구비할 수 있다. RF 전력을 상부 전극(52)에 인가하기 위한 통상적인 주파수는 약 0.1㎒ 내지 약 200㎒의 범위를 가질 수 있다. 부가적으로, 기판 홀더(20)[또는 하부 전극]에 전력을 인가하기 위한 통상적인 주파수는 약 0.1㎒ 내지 약 100㎒의 범위를 가질 수 있다. 예를 들어, 상부 전극(52)에 연결되는 RF 주파수는, 기판 홀더(20)에 연결되는 RF 주파수보다 비교적 높을 수 있다. 또한, RF 발생기(70)로부터 상부 전극(52)으로의 RF 전력은 진폭 변조될 수 있거나 또는 RF 발생기(40)로부터 기판 홀더(20)로의 RF 전력은 진폭 변조될 수 있거나 또는 양쪽 RF 전력이 진폭 변조될 수 있다. 바람직하기로는, 더 높은 RF 주파수에서의 RF 전력은 진폭 변조된다. 또한, 제어기(90)는, RF 전력을 상부 전극(52)에 인가하는 것을 제어하기 위하여, RF 발생기(70) 및 임피던스 정합 네트워크(72)에 연결된다. 상부 전극의 설계 및 실행은 당업자에게 잘 알려져 있다.
도 5를 계속해서 참조하면, 옵션적인 DC 전원(50)은 상부 전극(52)에 직접 연결될 수도 있거나 또는 임피던스 정합 네트워크(72)의 출력단으로부터 상부 전극(52)으로 연장되는 RF 송신선에 연결될 수도 있다. 전기 필터는 DC 전원(50)으로부터의 RF 전력을 연결해제하는데 이용될 수도 있다.
도 6에 도시된 실시형태에서, 플라즈마 처리 시스템(1d)은, 예를 들어, 도 2, 도 3 및 도 4의 실시형태들과 유사하게 될 수 있고, RF 발생기(82)를 매개로 옵션적인 임피던스 정합 네트워크(84)를 통해 RF 전력이 연결되는 유도 코일(80)을 더 구비할 수 있다. RF 전력은 유도 코일(80)로부터 유전체 윈도우(미도시)를 통하여 플라즈마 처리 영역(15)까지 유도 결합된다. 유도 코일(80)에 RF 전력을 인 가하기 위한 통상적인 주파수는 약 10㎒ 내지 약 100㎒의 범위를 가질 수 있다. 이와 유사하게, 전력을 기판 홀더(20)[또는 하부 전극]에 인가하기 위한 통상적인 주파수는 약 0.1㎒ 내지 약 100㎒의 범위를 가질 수 있다. 게다가, 슬롯형 패러데이 실드(미도시)는, 유도 코일(80)과 플라즈마 사이의 용량성 결합을 감소시키는데 사용될 수 있다. 또한, 제어기(90)는 유도 코일(80)에 전력을 인가하는 것을 제어하기 위하여 RF발생기(82)와 임피던스 정합 네트워크(84)에 연결된다. 다른 실시형태에서, 유도 코일(80)은, 변압기 결합 플라즈마(TCP) 반응기에서 같이 위에서부터 플라즈마 처리 영역(15)과 통신하는“나선형”코일 또는“팬케이크형”코일일 수 있다. 유도 결합 플라즈마(ICP) 소스 또는 변압기 결합 플라즈마(TCP) 소스의 설계 및 실행은, 당업자에게 잘 알려져 있다.
대안적으로, 플라즈마는 전자 사이클로트론 공진(ECR)을 이용하여 형성될 수 있다. 또 다른 실시형태에서, 플라즈마는 헬리콘파의 발사로부터 형성된다. 또 다른 실시형태에서, 플라즈마는 진행 표면파로부터 형성된다. 상술된 각각의 플라즈마 소스는 당업자에게 잘 알려져 있다.
도 7에 도시된 실시형태에서, 플라즈마 처리 시스템(1e)은, 예를 들어 도 3, 도 4 및 도 5의 실시형태들과 유사하게 될 수 있고, RF 전력을 또 다른 옵션적인 임피던스 정합 네트워크(46)을 통하여 기판 홀더(20)에 연결하도록 구성되는 제 2 RF 발생기(44)를 더 구비할 수 있다. RF 전력을 기판 홀더(20)에 인가하기 위한 통상적인 주파수는, 제 1 RF 발생기(40) 또는 제 2 RF 발생기(44) 중 어느 하나 또는 양자 모두에 대하여 약 0.1㎒ 내지 약 200㎒의 범위를 가질 수 있다. 제 2 RF 발생기(44)의 RF 주파수는 비교적 제 1 RF 발생기(40)의 RF 주파수보다 클 수 있다. 또한, RF 발생기(40)로부터 기판 홀더(20)로의 RF 전력은 진폭 변조될 수 있거나 또는 RF 발생기(44)로부터 기판 홀더(20)로의 RF 전력은 진폭 변조될 수 있거나 또는 양쪽 RF 전력이 진폭 변조될 수 있다. 바람직하기로는, 더 높은 RF 주파수에서의 RF 전력이 진폭 변조된다. 또한, 제어기(90)는, RF 전력을 기판 홀더(20)에 인가하는 것을 제어하기 위하여 제 2 RF 발생기(44) 및 임피던스 정합 네트워크(46)에 연결된다. 기판 홀더에 대한 RF 시스템의 설계 및 실행은 당업자에게 잘 알려져 있다.
이하의 논의에서는, 플라즈마 처리 장치를 이용하는 하프늄 함유층의 에칭 방법이 제공된다. 예를 들어, 플라즈마 처리 장치는, 도 2 내지 도 7에 기술된 것과 같은 여러 가지 엘리먼트들 및 이들의 조합을 구비할 수 있다.
일 실시형태에서, HfO2층과 같은 하프늄 함유층을 에칭하는 방법은, BCl3 및 첨가 가스를 포함하는 공정 조성물을 이용하는 단계를 포함한다. 상기 첨가 가스는, 산소 함유 가스, 질소 함유 가스 또는 탄화수소 가스(CxHy로 특징화되며, 여기서, x 및 y는 1(unity) 이상의 정수) 또는 이들의 2 개 이상의 조합을 포함할 수 있다. 예를 들어, 산소 함유 가스는, O2, NO, NO2, N2O, CO 또는 CO2 또는 이들의 2 개 이상의 조합을 포함할 수 있다. 부가적으로, 예를 들어, 질소 함유 가스는, N2 또는 NH3 또는 이들의 2 개 이상의 조합을 포함할 수 있다. 또한, 탄화수소 가스 는, C2H4, CH4, C2H2, C2H6, C3H4, C3H6, C3H8, C4H6, C4H8, C4H10, C5H8, C5H10, C6H6, C6H10 또는 C6H12 또는 이들 중 2 개 이상의 조합을 포함할 수 있다. 공정 조성물은 희가스(예를 들어, He, Ne, Ar, Kr, Xe)와 같은 불활성 가스를 더 포함할 수 있다.
예를 들어, 공정 파라미터 공간은, 약 5mTorr 내지 1000mTorr의 챔버 압력, 약 1sccm 내지 약 500sccm의 범위의 BCl3 공정 가스 유량(flow rate), 약 1sccm 내지 약 500sccm의 범위의 O2 공정 가스 유량, 약 1sccm 내지 약 500sccm의 범위의 N2 공정 가스 유량, 약 1sccm 내지 약 500sccm의 범위의 탄화수소(CxHy) 공정 가스 유량, 약 10sccm 내지 약 500sccm의 범위의 Ar 공정 가스 유량, 약 0W 내지 약 2000W의 범위의 상부 전극(UEL)(예를 들어, 도 5에서의 엘리먼트(52)) RF 바이어스 및 약 10W 내지 약 1000W의 범위의 하부 전극(LEL)(예를 들어, 도 5에서의 엘리먼트(20)) RF 바이어스를 포함할 수 있다. 또한, 상부 전극 바이어스 주파수는, 약 0.1㎒ 내지 약 200㎒의 범위, 예를 들어 60㎒를 가질 수 있다. 또한, 하부 전극 바이어스 주파수는 약 0.1㎒ 내지 약 100㎒의 범위, 예를 들어 2㎒를 가질 수 있다.
일례에 있어서, 도 5에 기술된 장치와 같은 플라즈마 처리 장치를 이용하여 HfO2층을 에칭하는 방법이 제공된다. 그러나, 논의된 방법들은, 이러한 예시적인 표현의 범위 내로 한정되지는 않는다. 표 1은, 상부 전극(UEL) RF 전력(와트, W), 하부 전극(LEL) RF 전력(W), 압력(p;밀리토르, mTorr), 기판 온도(T, ℃), BCl3 유 량(분 당 표준 입방 센티미터, sccm), Ar 유량(sccm), O2 유량(sccm), N2 유량(sccm), CH4 유량(sccm) 및 에칭시간(초, sec)을 나타낸다. 부가적으로, 표 1은 HfO2 에칭 속도(분 당 옹스토롬, A/min), 폴리실리콘 에칭 속도(A/min), SiO2 에칭 속도(A/min), 폴리실리콘에 대한 HfO2(HfO2/Poly-Si)의 에칭 선택도 및 SiO2에 대한 HfO2(HfO2/SiO2)의 에칭 선택도를 나타낸다.
표 1에 열거되는 공정 레시피들 각각에 대한 다른 공정 조건들은, UEL 온도(예를 들어, 도 5의 전극(52))=80℃; 챔버벽 온도=50℃를 포함한다.
표 1
Figure 112009018606622-pct00001
표 1에 도시된 바와 같이, 첨가 가스로서 O2를 이용하고, 첨가 가스로서 CH4를 이용하고, 첨가 가스로서 CH4와 결합된 N2를 이용하면, HfO2 과 폴리실리콘 사이 및 HfO2와 SiO2 사이의 비교적 높은 에칭 선택도에 영향을 준다. 예를 들어, 제 3 공정 조건(즉, UEL 전력=200W; LEL 전력=25W; p=10mTorr; T=200℃; BCl3=177sccm 및 CH4=13sccm)은 28.3 A/min인 비교적 높은 HfO2 에칭 속도를 나타내지만 폴리실리콘 및 SiO2을 에칭하지 않는다(증착 조건). 또한 표 1에 도시된 바와 같이, BCl3와 첨가 가스의 상대 유량은, HfO2, 폴리실리콘 및 SiO2에 대하여 다른 에칭 특징을 제공하도록 조정될 수 있다. 예를 들어, 표 1의 공정에서, CH4 유량에 대한 BCl3 유량의 비교적 높은 비율(예를 들어, 공정 조건 2)은, SiO2를 과도하게 에칭시키지만 CH4 유량에 대한 BCl3 유량의 비교적 낮은 비율(예를 들어, 공정 조건 5)은 HfO2를 불충분하게 에칭시킬 수 있다. 따라서, 바람직한 실시형태에서, BCl3와 첨가 가스의 유량은, 10 이상의 HfO2와 폴리실리콘 사이의 에칭 선택도, 및 10 이상의 HfO2와 SiO2사이의 에칭 선택도를 제공하도록 조정된다. 대안적으로, BCl3와 첨가 가스의 상대적인 유량은, HfO2와 폴리실리콘 사이 또는 HfO2와 SiO2 사이 중 어느 하나의 에칭 선택도를 30 이상으로 하거나 또는 이들 양자에 대한 에칭 선택도를 30 이상으로 하도록 조정된다.
BCl3와 첨가 가스의 상대 유량은 표 1의 일례들에 사용되는 공정 파라미터들과 다른 공정 파라미터들에 대하여 변경될 수 있고, 에칭될 구조에 기초하여 변경될 수 있음을 이해해야 한다. 따라서, 표 1은 원하는 선택도를 달성하기 위하여 BCl3와 첨가 가스의 정확한 상대 유량을 제공하지는 않지만, 이러한 표는, 당업자가 특정 에칭 공정에 대하여 원하는 유량을 결정할 수 있도록 충분히 상세하게 BCl3 유량과 첨가 가스 유량의 효과를 개시한다. 예를 들어, 실험 계획법(DOE; design of experiments)은 특정 에칭 공정에 대하여 원하는 상대 유량을 결정하도록 수행될 수 있다.
또 다른 일례에 따르면, 도 8a 및 도 8b는 HfO2, 폴리실리콘 및 SiO2 에칭속도에 대한 BCl3 유량 및 하부 전극(LEL) 전력의 효과를 나타낸다. 발명자들은, 하부 전극(LEL)에 연결된 RF 전력은, HfO2 에칭 속도를 조정하는데 이용될 수 있음을, 즉 HfO2 에칭 속도가 LEL 전력에 따라 증가될 수 있음을 관찰하였다. 부가적으로, 발명자들은, 비교적 높은 BCl3 유량을 이용함에 따라, LEL RF 전력이 HfO2와 폴리실리콘 사이의 비교적 높은 에칭 선택도를 제공하도록 조정될 수 있음을 관찰하였다. 예를 들어, UEL 전력=200W; p=10mTorr; BCl3의 유량=100sccm; 및 T=200℃의 공정 조건을 이용하는 경우에, 대략 10W로부터 대략 50W까지의 LEL 전력의 변동은, 대략 22W의 LEL 전력까지 폴리실리콘에 대한 증착 조건에 영향을 준다(도 8a 참조). 대안적으로, BCl3의 유량을 100sccm으로부터 190sccm까지 증가시키고 LEL 전력을 대략 10W로부터 대략 50W 까지 변경하는 데 대하여, 본 발명자들은 폴리실리콘에 대한 증착 조건이 대략 30W의 LEL 전력까지 영향을 준다는 것을 관찰하였다(도 8b 참조). 따라서, BCl3의 유량을 증가시킴으로써, 본 발명자들은, 폴리실리콘에 대한 증착 조건을 유지하면서 더 높은 LEL 전력에서 HfO2의 에칭 속도를 더 높게 달성하도 록 동작시킬 수 있다.
또 다른 일례에 따르면, 도 8c, 도 8d 및 도 8e는 HfO2, 폴리실리콘 및 SiO2 에칭 속도에 대한 첨가 가스의 효과(BCl3에 대한 효과)를 나타낸다. 본 발명자들은, UEL 전력=200W; LEL 전력=25W; p=10mTorr; BCl3의 유량=190sccm; 및 T=200℃의 공정 조건을 이용하는 경우에, BCl3의 흐름에 CH4를 첨가하면, 폴리실리콘 및 SiO2에 대한 증착 조건을 유지하면서 HfO2의 에칭에 영향을 줄 수 있음을 관찰하였다(도 8c 참조). 부가적으로, 본 발명자들은, UEL 전력=200W; LEL 전력=25W; p=10mTorr; BCl3의 유량=190sccm; 및 T=200℃의 공정 조건을 이용하는 경우에, BCl3의 흐름에 O2를 첨가하면, 폴리실리콘 및 SiO2에 대한 증착 조건을 유지하면서 HfO2의 에칭에 영향을 줄 수 있다(도 8d 참조). 또한 부가적으로, 본 발명자들은, UEL 전력=200W; LEL 전력=25W; p=10mTorr; BCl3의 유량=190sccm; 및 T=200℃의 공정 조건을 이용하는 경우에, BCl3의 흐름에 CO를 첨가하면, 폴리실리콘 및 SiO2에 대한 증착 조건을 유지하면서 HfO2와 SiO2 사이의 에칭 선택도를 증가시키는데 영향을 줄 수 있다는 점을 관찰하였다(도 8e 참조).
또 다른 일례에 따르면, 도 8f 및 도 8g는, HfO2, 폴리실리콘 및 SiO2 에칭 속도에 대한 기판 온도의 효과를 나타낸다. 본 발명자들은, 첨가 가스를 포함한 일부 공정 조건들하에서, 기판 온도가 대략 75℃로부터 대략 200℃로 변경되면, 폴 리실리콘 및 SiO2에 대한 증착 조건을 유지하면서 HfO2 에칭 속도가 증가됨을 관찰하였다. 부가적으로, 본 발명자들은 첨가 가스를 제외한 일부 공정 조건들 하에서, 기판 온도가 대략 75℃로부터 대략 200℃로 변경되면, 폴리실리콘의 증착 조건을 유지하고 HfO2와 SiO2 사이의 대략 동일한 에칭 선택도를 유지하면서 HfO2 에칭 속도가 증가됨을 관찰하였다. 예를 들어, UEL 전력=200W; LEL 전력=50W; p=10mTorr; BCl3의 유량=177sccm; 및 CH4의 유량=13sccm의 공정 조건을 이용하는 경우에, 기판 온도가 대략 75℃로부터 대략 200℃로 변경되면, 폴리실리콘 및 SiO2에 대한 증착 조건을 유지하면서 HfO2 에칭 속도의 증가(대략 분당 20 옹스트롬에서 대략 분당 30 옹스트롬까지)에 영향을 준다(도 8g 참조). 부가적으로, 예를 들어, UEL 전력=200W; LEL 전력=50W; p=10mTorr; 및 BCl3의 유량=190sccm의 공정 조건을 이용하는 경우에, 기판 온도가 대략 75℃로부터 대략 200℃로 변동되면, HfO2와 SiO2 사이의 거의 동일한 에칭 선택도로 폴리실리콘에 대한 증착 조건을 유지하면서 HfO2 에칭 속도의 증가(대략 분당 45 옹스트롬에서 대략 분당 60 옹스트롬까지)에 영향을 준다(도 8f 참조).
도 9는 본 발명의 실시형태에 따른 플라즈마 처리 시스템에서 기판상의 하프늄 함유층을 에칭하는 방법의 흐름도를 나타낸다. 방법 400은, 단계 410에서, 상부에 하프늄 함유층을 가지는 기판을 플라즈마 처리 시스템에 배치하는 단계로 개시된다. 플라즈마 처리 시스템은 예를 들어 도 2 내지 도 7에 기술된 시스템들 중 어느 하나 및 이들의 조합을 포함할 수도 있다.
단계 420에서, 기판의 온도는 공정 온도까지 상승된다. 기판의 온도는 대략 30℃ 이상의 온도로 상승될 수 있다. 대안적으로, 기판의 온도는 대략 50℃ 이상의 온도로 상승될 수 있다. 대안적으로, 기판의 온도는 대략 75℃ 이상의 온도로 상승될 수 있다. 또한 대안적으로, 기판의 온도는, 대략 100℃ 이상 또는 심지어 200℃ 이상의 온도로 상승될 수 있다. 예를 들어, 기판 온도는 대략 50℃로부터 대략 250℃의 범위를 가질 수도 있고, 대략 50℃ 내지 대략 100℃의 범위를 가질 수 있다.
단계 430에서, BCl3 및 첨가 가스를 포함하는 공정 조성물을 도입한다. 상기 첨가 가스는 산소 함유 가스, 질소 함유 가스 또는 탄화수소 가스(CxHy로 특징화되며, 여기서 x 및 y는 1 이상의 정수) 또는 이들의 2개 이상의 조합을 포함할 수 있다. 예를 들어, 산소 함유 가스는, O2, NO, NO2, N2O, CO 또는 CO2 또는 이들의 2 개 이상을 포함할 수 있다. 부가적으로, 예를 들어, 질소 함유 가스는, N2 또는 NH3 또는 이들의 2 개 이상의 조합을 포함할 수 있다. 또한, 탄화수소 가스는, C2H4, CH4, C2H2, C2H6, C3H4, C3H6, C3H8, C4H6, C4H8, C4H10, C5H8, C5H10, C6H6, C6H10 또는 C6H12 또는 이들 중 2 개 이상을 포함할 수 있다. 공정 조성물은 희가스(예를 들어, He, NE, Ar, Kr, Xe)와 같은 불활성 가스를 더 포함할 수 있다.
단계 440에서, 플라즈마는 상기 플라즈마 처리 시스템에서 상기 공정 조성물 로부터 형성된다.
단계 450에서, 하프늄 함유층을 포함하는 기판은, 상기 하프늄 함유층을 패턴 에칭하기 위하여 단계 440에서 형성되는 플라즈마에 노출된다.
본 발명의 어떤 실시형태들만을 위에서 상세히 설명하였지만, 당업자는, 본 발명의 신규한 교시 및 이점을 크게 벗어나지 않고 상기 실시형태들에서 많은 변경들이 수행될 수 있음을 쉽게 이해할 수 있다. 따라서, 모든 이러한 변경들은 본 발명의 범위 내에 포함되도록 의도된다.

Claims (23)

  1. SiO2층, HfO2를 함유하는 하프늄 함유층 및 다결정 실리콘층을 포함하는 기판 상의 게이트 스택을 에칭하는 방법으로서,
    상기 게이트 스택을 가지는 상기 기판을 플라즈마 처리 시스템에 배치하는 단계로서, 상기 기판은 SiO2층, HfO2를 함유하는 하프늄 함유층 및 다결정 실리콘층을 포함하고, 내부에 패턴을 규정하는 마스크층이 상기 게이트 스택 위에 놓이는 것인, 기판 배치 단계;
    상기 기판의 온도를 30℃ 보다 높게 상승시키는 기판 온도 상승 단계;
    BCl3 및 첨가 가스를 포함하는 공정 조성물을 상기 플라즈마 처리 시스템에 도입하는 단계로서, 상기 첨가 가스는 산소 함유 가스, 질소 함유 가스 또는 탄화수소 가스[CxHy로 특징화되며, 여기서, x 및 y는 1 이상의 정수임] 또는 이들의 2 개 이상의 조합을 포함하는 것인 단계;
    BCl3 및 첨가 가스의 유량을, 상기 기판 상의 상기 하프늄 함유층과 상기 다결정 실리콘층 사이의 에칭 선택도가 10 대 1 이상이 되도록 하기 위해 미리 정해놓은 수준 및 상기 기판 상의 상기 하프늄 함유층과 상기 SiO2층 사이의 에칭 선택도가 10 대 1 이상이 되도록 하기 위해 동일한 미리 정해놓은 수준으로 조정하는 단계;
    상기 플라즈마 처리 시스템의 상기 공정 조성물로부터 플라즈마를 형성하는 단계; 및
    상기 다결정 실리콘층과 상기 SiO2층의 에칭을 억제하는 동시에 상기 하프늄 함유층에 상기 패턴을 에칭하기 위하여 상기 기판을 상기 플라즈마에 노출시키는 단계
    를 포함하는 기판 상의 게이트 스택의 에칭 방법.
  2. 제1항에 있어서, 상기 공정 조성물을 도입하는 단계는, 불활성 가스를 도입하는 단계를 더 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  3. 제2항에 있어서, 상기 불활성 가스를 도입하는 단계는, 희가스를 도입하는 단계를 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 첨가 가스를 도입하는 것은, O2, NO, NO2, N2O, CO 또는 CO2 또는 이들의 2 개 이상의 조합을 포함하는 산소 함유 가스를 도입하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  6. 제1항에 있어서, 상기 첨가 가스를 도입하는 것은, N2 또는 NH3 또는 이들의 2 개 이상의 조합을 포함하는 질소 함유 가스를 도입하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  7. 제1항에 있어서, 상기 첨가 가스를 도입하는 것은, C2H4, CH4, C2H2, C2H6, C3H4, C3H6, C3H8, C4H6, C4H8, C4H10, C5H8, C5H10, C6H6, C6H10 또는 C6H12 또는 이들 중 2 개 이상을 포함하는 탄화수소 가스를 도입하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  8. 제1항에 있어서, 상기 첨가 가스를 도입하는 것은, CH4를 도입하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  9. 제1항에 있어서, 상기 첨가 가스를 도입하는 것은, CH4 및 N2를 도입하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1항에 있어서, 상기 기판 온도 상승 단계는, 상기 온도를 50℃ 이상으로 상승시키는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  14. 삭제
  15. 제1항에 있어서, 상기 기판을 상기 플라즈마에 노출시키는 단계는, 상기 하프늄 함유층과 상기 다결정 실리콘층 사이의 에칭 선택도가 10 대 1 이상이 되도록 하는 것과, 상기 하프늄 함유층과 상기 SiO2층 사이의 에칭 선택도가 30 대 1 이상이 되도록 하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  16. 제1항에 있어서, 상기 플라즈마를 형성하는 단계는, 전력을 상기 플라즈마에 용량 결합하는 구성, 또는 상기 전력을 상기 플라즈마에 유도 결합하는 구성, 또는 상기 두 구성 2 이상의 조합을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  17. 제1항에 있어서, 상기 플라즈마를 형성하는 단계는, 상기 기판이 상부에 놓이는 기판 홀더에 고주파(RF) 전력을 연결하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  18. 제1항에 있어서, 상기 플라즈마를 형성하는 단계는, 상기 기판이 상부에 놓이는 기판 홀더의 반대쪽에 위치되는 전극에 고주파(RF) 전력을 연결하는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  19. SiO2층, HfO2를 함유하는 하프늄 함유층 및 다결정 실리콘층을 포함하는 기판 상의 게이트 스택을 에칭하기 위한 플라즈마 처리 시스템으로서,
    상기 하프늄 함유층을 에칭하기 위하여 내부에 플라즈마의 형성을 용이하게 하도록 구성되는 플라즈마 처리 챔버; 및
    상기 플라즈마 처리 챔버에 연결되며,
    상기 플라즈마 처리 챔버로 BCl3를 도입하는 단계;
    산소 함유 가스, 질소 함유 가스 또는 탄화수소 가스[CxHy로 특징화되며, 여기서, x 및 y는 1 이상의 정수임] 또는 이들의 2 개 이상의 조합을 포함하는 첨가 가스를 상기 플라즈마 처리 챔버로 도입하는 단계로, 이때 제어기가 미리 정해놓은 유량으로 BCl3 및 첨가 가스를 도입하는 단계; 및
    BCl3 및 첨가 가스의 유량을, 상기 기판 상의 상기 하프늄 함유층과 상기 다결정 실리콘층 사이의 에칭 선택도가 10 대 1 이상이 되도록 하기 위해 미리 정해놓은 수준 및 상기 기판 상의 상기 하프늄 함유층과 상기 SiO2층 사이의 에칭 선택도가 10 대 1 이상이 되도록 하기 위해 동일한 미리 정해놓은 수준으로 조정하는 단계
    를 포함하는 공정 레시피를 실행하도록 구성되는 제어기
    를 구비하는 것인 플라즈마 처리 시스템.
  20. 삭제
  21. 제1항에 있어서, 상기 기판 온도 상승 단계는, 상기 온도를 75℃ 이상으로 상승시키는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  22. 제1항에 있어서, 상기 기판 온도 상승 단계는, 상기 온도를 100℃ 이상으로 상승시키는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
  23. 제1항에 있어서, 상기 기판 온도 상승 단계는, 상기 온도를 200℃ 이상으로 상승시키는 것을 포함하는 것인 기판 상의 게이트 스택의 에칭 방법.
KR1020097006371A 2006-09-12 2007-09-12 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템 KR101411744B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/518,890 2006-09-12
US11/518,890 US8183161B2 (en) 2006-09-12 2006-09-12 Method and system for dry etching a hafnium containing material
PCT/US2007/078224 WO2008033886A2 (en) 2006-09-12 2007-09-12 Method and system for dry etching a hafnium containing material

Publications (2)

Publication Number Publication Date
KR20090067146A KR20090067146A (ko) 2009-06-24
KR101411744B1 true KR101411744B1 (ko) 2014-06-25

Family

ID=39170254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006371A KR101411744B1 (ko) 2006-09-12 2007-09-12 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템

Country Status (6)

Country Link
US (1) US8183161B2 (ko)
JP (1) JP5238704B2 (ko)
KR (1) KR101411744B1 (ko)
CN (1) CN101511969B (ko)
TW (1) TWI379359B (ko)
WO (1) WO2008033886A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283258B2 (en) * 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US8759228B2 (en) * 2007-10-09 2014-06-24 Micron Technology, Inc. Chemistry and compositions for manufacturing integrated circuits
US20100052077A1 (en) * 2008-08-27 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High-k metal gate structure including buffer layer
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
CN102237269B (zh) * 2010-04-21 2013-08-28 中国科学院微电子研究所 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法
CN102237268B (zh) * 2010-04-21 2013-08-28 中国科学院微电子研究所 一种插入式TiN金属栅叠层结构的制备和刻蚀方法
CN102280375B (zh) 2010-06-08 2013-10-16 中国科学院微电子研究所 一种先栅工艺中叠层金属栅结构的制备方法
CN102315115A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种HfSiAlON高K介质的干法刻蚀方法
JP5975418B2 (ja) * 2011-03-25 2016-08-23 日新イオン機器株式会社 イオン注入方法
CN102427036A (zh) * 2011-07-22 2012-04-25 上海华力微电子有限公司 对HfO2薄膜的高选择性干法刻蚀方法
US8735291B2 (en) 2011-08-25 2014-05-27 Tokyo Electron Limited Method for etching high-k dielectric using pulsed bias power
US8704332B2 (en) * 2012-06-13 2014-04-22 International Business Machines Corporation Metal oxide semiconductor field effect transistor (MOSFET) gate termination
US8871107B2 (en) * 2013-03-15 2014-10-28 International Business Machines Corporation Subtractive plasma etching of a blanket layer of metal or metal alloy
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
DE102014216195A1 (de) * 2014-08-14 2016-02-18 Robert Bosch Gmbh Vorrichtung zum anisotropen Ätzen eines Substrats und Verfahren zum Betreiben einer Vorrichtung zum anisotropen Ätzen eines Substrats
TW202322215A (zh) * 2019-06-11 2023-06-01 美商應用材料股份有限公司 使用氟及金屬鹵化物來蝕刻金屬氧化物
US11462414B2 (en) * 2021-03-08 2022-10-04 Tokyo Electron Limited Atomic layer etching of metal oxides

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050081781A1 (en) * 2003-10-17 2005-04-21 Taiwan Semiconductor Manufacturing Co. Fully dry, Si recess free process for removing high k dielectric layer
US20050164479A1 (en) * 2004-01-27 2005-07-28 Taiwan Semiconductor Manufacturing Co. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
JP2007073952A (ja) 2005-08-22 2007-03-22 Applied Materials Inc 高誘電率材料をエッチングする方法
JP2007235136A (ja) 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741396A (en) * 1994-04-29 1998-04-21 Texas Instruments Incorporated Isotropic nitride stripping
EP1203869B1 (de) * 2000-11-03 2002-08-21 Ford Global Technologies, Inc., A subsidiary of Ford Motor Company Regelungsanordnung und Verfahren zur Unterbrechung der Regeneration eines Partikelfilters eines Dieselmotors
US6424906B1 (en) * 2001-01-31 2002-07-23 Cummins, Inc. Closed-loop actuator control system having bumpless gain and anti-windup logic
US6408834B1 (en) * 2001-01-31 2002-06-25 Cummins, Inc. System for decoupling EGR flow and turbocharger swallowing capacity/efficiency control mechanisms
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
US7082753B2 (en) * 2001-12-03 2006-08-01 Catalytica Energy Systems, Inc. System and methods for improved emission control of internal combustion engines using pulsed fuel flow
US20060252265A1 (en) * 2002-03-06 2006-11-09 Guangxiang Jin Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US6858514B2 (en) * 2002-03-29 2005-02-22 Sharp Laboratories Of America, Inc. Low power flash memory cell and method
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
US20040014327A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US20060060565A9 (en) * 2002-09-16 2006-03-23 Applied Materials, Inc. Method of etching metals with high selectivity to hafnium-based dielectric materials
US7332135B2 (en) * 2002-10-22 2008-02-19 Ford Global Technologies, Llc Catalyst system for the reduction of NOx and NH3 emissions
US6732507B1 (en) * 2002-12-30 2004-05-11 Southwest Research Institute NOx aftertreatment system and method for internal combustion engines
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor
US7037849B2 (en) * 2003-06-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Process for patterning high-k dielectric material
JP2005045126A (ja) * 2003-07-24 2005-02-17 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005086080A (ja) * 2003-09-10 2005-03-31 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4836112B2 (ja) * 2004-12-24 2011-12-14 国立大学法人京都大学 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
JP4671729B2 (ja) * 2005-03-28 2011-04-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
EP1780779A3 (en) * 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050081781A1 (en) * 2003-10-17 2005-04-21 Taiwan Semiconductor Manufacturing Co. Fully dry, Si recess free process for removing high k dielectric layer
US20050164479A1 (en) * 2004-01-27 2005-07-28 Taiwan Semiconductor Manufacturing Co. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
JP2007073952A (ja) 2005-08-22 2007-03-22 Applied Materials Inc 高誘電率材料をエッチングする方法
JP2007235136A (ja) 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法

Also Published As

Publication number Publication date
TW200814201A (en) 2008-03-16
CN101511969A (zh) 2009-08-19
WO2008033886A3 (en) 2008-05-08
US20080064220A1 (en) 2008-03-13
TWI379359B (en) 2012-12-11
US8183161B2 (en) 2012-05-22
JP2010503996A (ja) 2010-02-04
KR20090067146A (ko) 2009-06-24
JP5238704B2 (ja) 2013-07-17
WO2008033886A2 (en) 2008-03-20
CN101511969B (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
KR101411744B1 (ko) 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템
US10290506B2 (en) Method for etching high-K dielectric using pulsed bias power
US7815814B2 (en) Method and system for dry etching a metal nitride
US8263496B1 (en) Etching method for preparing a stepped structure
JP4723503B2 (ja) 高ｋ誘電体材料をエッチングするための方法とシステム
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
US8282844B2 (en) Method for etching metal nitride with high selectivity to other materials
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
US8501628B2 (en) Differential metal gate etching process
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
JP5633928B2 (ja) 深溝ライナ除去方法
WO2006038974A2 (en) A method and system for forming a feature in a high-k layer
US20080217294A1 (en) Method and system for etching a hafnium containing material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6