JP4836112B2 - 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法 - Google Patents

半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法 Download PDF

Info

Publication number
JP4836112B2
JP4836112B2 JP2004374107A JP2004374107A JP4836112B2 JP 4836112 B2 JP4836112 B2 JP 4836112B2 JP 2004374107 A JP2004374107 A JP 2004374107A JP 2004374107 A JP2004374107 A JP 2004374107A JP 4836112 B2 JP4836112 B2 JP 4836112B2
Authority
JP
Japan
Prior art keywords
gas
etching
dielectric constant
silicon substrate
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004374107A
Other languages
English (en)
Other versions
JP2006179834A (ja
Inventor
高一 斧
智洋 北川
實 井上
正典 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University NUC
Taiyo Nippon Sanso Corp
Original Assignee
Kyoto University NUC
Taiyo Nippon Sanso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University NUC, Taiyo Nippon Sanso Corp filed Critical Kyoto University NUC
Priority to JP2004374107A priority Critical patent/JP4836112B2/ja
Priority to TW094145821A priority patent/TWI381438B/zh
Priority to US11/793,423 priority patent/US20080160777A1/en
Priority to EP05819632A priority patent/EP1840946A1/en
Priority to KR1020077015290A priority patent/KR100876215B1/ko
Priority to PCT/JP2005/023625 priority patent/WO2006068235A1/ja
Publication of JP2006179834A publication Critical patent/JP2006179834A/ja
Application granted granted Critical
Publication of JP4836112B2 publication Critical patent/JP4836112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Epidemiology (AREA)
  • Analytical Chemistry (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体処理装置のチャンバー内に生成した高誘電率酸化物からなる堆積物または付着物を除去する半導体処理装置のクリーニング方法およびシリコン基板上に成膜した高誘電率酸化物をエッチングする方法に関するものである。
従来からの電界効果トランジスタのゲート絶縁膜としては、二酸化ケイ素（ＳｉＯ２）、オキシ窒化ケイ素（ＳｉＯＮ）、または窒化ケイ素（Ｓｉ３Ｎ４）などが広く使用されてきた。しかしながら、デバイスの高性能化・高機能化により、デバイスの加工サイズの微細化が進み、それに伴いゲート絶縁膜の厚さを薄くして、一定のゲート容量を確保すると共に駆動電圧を低減して、トランジスタの高速化・高性能化・低消費電力化を図ろうとする試みがなされている。
現在、ゲート絶縁膜の膜厚は数ナノメートル以下になっており、絶縁性を保持する限界の膜厚になり、ゲートリーク電流増大といった重大な問題が生じている。このような問題の解決策として、従来からの酸化ケイ素よりも比誘電率の高い、高誘電率酸化物からなる膜をゲート絶縁膜に用いる試みがなされている。最近、開発された高誘電率酸化物からなる絶縁膜としては、ＨｆＯｚ、ＨｆＳｉｙＯｚ、ＨｆＡｌｙＯｚ、ＨｆＳｉＡｌｙＯｚなどのハフニウムを含むものを挙げることができる。
これらの高誘電率酸化物は、化学気相堆積（ＣＶＤ）法、原子層堆積（ＡＬＤ）法により基板上に成膜される。この高誘電率酸化物は、処理室（チャンバー）の所定箇所に配置されている基板上にのみ成膜されるのが望ましいが、実際にはチャンバー内壁面や基板を載置する基板ホルダ周辺等に付着・堆積してしまう問題があった。
その結果、この付着物・堆積物が、ガス流れ等による巻き上がりで剥離し、パーティクルとなって成膜中の基板上に付着し、デバイス製品の欠陥あるいは半導体処理装置の故障原因となるおそれがあった。
これを防止するため、半導体処理装置のチャンバー内を周期的にクリーニングする必要がある。チャンバーをクリーニングする方法としては、機械的なクリーニングがあるが、手間と時間がかかるだけでなくチャンバー内壁面に損傷を与えてしまう可能性があり好ましくない。
そこで、塩素系ガスを使いプラズマ処理または加熱処理により、チャンバーを開放することなく、チャンバー内に付着・堆積したハフニウム等の遷移金属、アルミニウム等の第１３族金属化合物を、化学的にドライクリーニングする方法が提案されている（例えば、特許文献１参照）。
この特許文献１では、ハロゲン系ガスをメインに使用してクリーニングする際に、過剰の酸素を与えると、金属塩化物を金属酸化物へ転化させてしまうので、好ましいクリーニングが行なえないことが記載されている。
また、ゲートスタックプロセスにおいては、ゲートスタック形成後、コンタクト形成のために、トランジスタのソース・ドレイン領域上の上記高誘電率酸化物からなるゲート絶縁膜をエッチングにより除去する必要がある。高誘電率酸化物の厚さは数ナノメートル以下であるため、エッチング速度は問題とはならず、むしろ高誘電率酸化物の下地であるシリコン基板とのエッチングの選択性が重要となる。
具体的には、高誘電率酸化物とシリコン基板との選択比（高誘電率酸化物／Ｓｉ）が１を超える高選択性のプロセスが求められている。ハロゲン系ガスのプラズマ処理によるエッチングが試みられているが、選択比が１を超えられないのが現状である。
特開２００４−１４６７８７号公報
しかしながら、特許文献１に係るクリーニング方法にあっては、チャンバー内壁を加熱処理するサーマルクリーニングの場合には、とりわけエッチング速度が小さく、また、バイアス電圧をかけないプラズマクリーニングやプラズマとサーマルの両方で操作するクリーニングの場合でも、エッチング速度を充分に大きくできない問題があった。
また、特許文献１では、過剰の酸素を防止するため、酸素欠乏条件でクリーニングすることを奨めている。しかしながら、本発明者らの研究によれば、ＢＣｌ３ガス単体でクリーニングすると、目的とする高誘電率酸化物は除去できても、ＢやＳｉ等を含んだ他の化合物などがチャンバー内に堆積することがわかっている。したがって、酸素欠乏条件下でクリーニングするのが最適であるとは言えない。
また、シリコン基板上に成膜した高誘電率酸化物をエッチングする場合、上述したように、高誘電率酸化物とシリコン基板との選択比が１を超えられない問題があり、シリコン基板のエッチングを可能な限り抑えた高誘電率酸化物のエッチング方法が求められている。
本発明は、上記従来技術の問題点に鑑み、半導体処理装置のチャンバー内に生成した高誘電率酸化物からなる堆積物・付着物を高速で除去でき、かつ他の化合物による堆積物の生成を防止した半導体処理装置のクリーニング方法を提供することを目的とする。
また、本発明は、シリコン基板上に成膜した高誘電率酸化物を、選択比が１を超える高い選択性をもってエッチング可能なシリコン基板のエッチング方法を提供することを目的とする。
かかる課題を解決するため、
請求項１にかかる発明は、半導体処理装置のチャンバー内に生成した高誘電率酸化物からなる堆積物または付着物を除去する半導体処理装置のクリーニング方法であって、酸素と、ＢＣｌ ３ とを混合させた混合ガスを、載置電極にバイアス電圧を印加しないプラズマ処理または加熱処理により活性化し、前記堆積物または付着物を除去することを特徴とする半導体処理装置のクリーニング方法である。
請求項２にかかる発明は、前記混合ガス中の酸素添加量が、１〜１０％であることを特徴とする請求項１記載の半導体処理装置のクリーニング方法である。
請求項３にかかる発明は、シリコン基板上に成膜した高誘電率酸化物をエッチングする方法であって、酸素と、ＢＣｌ ３ とを混合させた混合ガスを、載置電極にバイアス電圧を印加しないプラズマ処理または加熱処理により活性化し、前記高誘電率酸化物をエッチングすることを特徴とするシリコン基板のエッチング方法である。
請求項４にかかる発明は、前記混合ガス中の酸素添加量が、１〜１０％であることを特徴とする請求項８記載のシリコン基板のエッチング方法である。
本発明のクリーニング方法によれば、酸素原子供与性ガスまたは酸化性ガスをハロゲン系ガスに混合して使用することにより、半導体処理装置のチャンバー内に生成した高誘電率酸化物からなる堆積物・付着物を高速で除去することができ、かつ他の化合物による堆積物の生成を防止することができる。
また、本発明のエッチング方法によれば、酸素原子供与性ガスまたは酸化性ガスをハロゲン系ガスに混合して使用することにより、バイアス電圧を印加することなく、シリコン基板上に成膜した高誘電率酸化物を、選択比が１を超える高い選択性をもってエッチングすることができる。
［クリーニング方法］
本発明に係る半導体処理装置のクリーニング方法とは、半導体処理装置のチャンバー内に生成した高誘電率酸化物からなる堆積物または付着物を除去するものである。
このような高誘電率酸化物としては、ＨｆＯｚ、ＺｒＯｚ、ＡｌｙＯｚ、ＨｆＳｉｙＯｚ、ＨｆＡｌｙＯｚ、ＨｆＳｉＡｌｙＯｚ、ＺｒＳｉｙＯｚ、ＺｒＡｌｙＯｚ（ｙおよびｚは、０より大きい整数または少数）などのハフニウム、アルミニウム、ジルコニウムを含む酸化物が挙げられる。そのなかでも、ＨｆＯｚ、ＺｒＯｚ、ＡｌｙＯｚ、ＨｆＳｉｙＯｚ、ＨｆＡｌｙＯｚ、ＺｒＳｉｙＯｚ、およびＺｒＡｌｙＯｚ（ｙおよびｚは、０より大きい整数または少数）からなる群から選択される一種以上の酸化物であるのが好ましい。ここで、ｙおよびｚは、０より大きい整数または少数であり、上記高誘電率酸化物には、化学量論的組成のものだけでなく、非化学量論的組成のものも含まれる。
また、上記高誘電率酸化物が、さらに分子内に窒素を含有するものであってもよい。例えば、ＨｆＯｂＮｃ、ＨｆＳｉａＯｂＮｃ、ＨｆＡｌａＯｂＮｃ（ａ、ｂ、およびｃは、０より大きい整数または少数）などが挙げられる。
半導体処理装置のチャンバー内に生成した堆積物または付着物とは、これらの高誘電率酸化物を含有するものであり、さらにＳｉやＣを含有する場合もある。
また、本発明に係る半導体処理装置のクリーニング方法とは、酸素原子供与性ガスまたは酸化性ガスのいずれかと、ハロゲン系ガスとを混合させたガスを、プラズマ処理または加熱処理により活性化し、上記堆積物または付着物を除去するものである。
このようなハロゲン系ガスとしては、高誘電率酸化物を揮発性の高い化合物に転化させやすいという性質を持つ点から、ＢＣｌ３、ＨＣｌ、Ｃｌ２、ＳｉＣｌ４、ＨＢｒ、ＢＢｒ３、ＳｉＢｒ４、およびＢｒ２からなる群から選択される一種以上のガスであるのが好ましい。そのなかでも、還元性あるいは酸素を引き抜く性質を持つ点から、ＢＣｌ３がより好ましい。ハロゲン系ガスを用いることにより、上記高誘電率酸化物からなる堆積物または付着物を、ハロゲン化物（ＨｆＣｌ４、ＨｆＢｒ４、ＡｌＣｌ３、ＡｌＢｒ３、ＺｒＣｌ４、ＺｒＢｒ４、ＳｉＣｌ４、ＳｉＢｒ４など）に転化させることができ、これらのハロゲン化物は揮発性が高いため、チャンバー内からこれらを容易に除去することができる。
また、酸素原子供与性ガスとしては、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＯｘ、ＳＯｘ、およびＮＯｘ（ｘは１以上の整数）からなる群から選択される一種以上のガスであるのが好ましい。そのなかでも、酸素ラジカルを生成しやすいという点から、Ｏ２がより好ましい。また、酸化性ガスとしては、ＮＦ３および／またはＮ２Ｏであるのが好ましい。
本発明では、上記酸素原子供与性ガスまたは酸化性ガスのいずれかと、ハロゲン系ガスとを混合させたガスを用いる。混合割合は、混合ガス全体に対して、酸素原子供与性ガスまたは酸化性ガスを、１〜５０％添加するのが好ましい。また、この混合ガスを、アルゴンやヘリウム等の希ガスで希釈して使用してもよい。
クリーニングガスとして一般的なハロゲン系ガスに、酸化性の性質を有する酸素原子供与性ガスまたは酸化性ガスを混合して用いることにより、高誘電率酸化物からなる堆積物・付着物を容易に除去できると共に、ＢやＳｉ等を含んだ他の化合物のチャンバー内への堆積を防止することができる。
また、この混合ガスに、さらにフッ素系ガスを添加するのが好ましい。フッ素系ガスをさらに添加することにより、Ｓｉを含有する高誘電率酸化物からなる堆積物・付着物のクリーニングをより効率的に行うことができる。このようなフッ素系ガスとしては、ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ６、ＣｌＦ３、Ｆ２、ＳＦ６、ＣＯＦ２からなる群から選択される一種以上のガスであるのがより好ましい。また、フッ素系ガスを添加する割合は、フッ素系ガスと混合ガスとの総量に対して、１〜５０％であるのが好ましい。
この混合ガスを活性化するには、半導体処理装置のチャンバー内に混合ガスを導入する前に、高周波（ＲＦ）またはマイクロ波源によるプラズマ処理を行い、この混合ガスを励起させる方法がある。また、チャンバー内にプラズマを発生させて、混合ガスを励起させてもよい。あるいは、混合ガスを加熱処理して励起させることができる。プラズマ発生源として、電子サイクロトロン共鳴（ＥＣＲ）、誘導結合型プラズマ（ＩＣＰ）、ヘリコン波励起プラズマ（ＨＷＰ）、電磁結合型プラズマ（ＴＣＰ）、表面波励起プラズマ（ＳＷＰ）、容量結合型プラズマ（ＣＣＰ）等一般的に使用されている手段を用いて、プラズマを発生させることができる。
また、本発明における半導体処理装置とは、高誘電率酸化物を成膜するものであり、化学気相堆積（ＣＶＤ）法、原子層堆積（ＡＬＤ）法のいずれかの成膜法に用いられる装置または高誘電率酸化物をエッチングするエッチング装置であるのが好ましい。化学気相堆積法とは、気相中で化学反応を利用して薄膜を形成する方法である。具体的には、半導体処理装置のチャンバー内を排気してから、基板ホルダにシリコン基板を載置し、ヒーターでこの基板を４５０〜６００℃に加熱する。次いで、原料ガスであるＨｆ（ＤＰＭ）４、Ｈｆ（ＭＭＰ）４などのＨｆ原料と、ＡｒとＯ２の混合ガスをチャンバー内に導入し、シリコン基板上に膜厚２〜３ｎｍのＨｆＯ２等の高誘電率酸化物を成膜する。成膜圧力は所定の値になるようにゲート弁を用いて調整する。
また、原子層堆積法とは、基板上に原料化合物の分子をモノレイヤごとに表面への吸着、反応による成膜、系内のリセットを繰り返し行うことによって、高膜質かつ段差被覆性の高い膜を形成させる方法である。具体的には、基板温度が熱ＣＶＤ法の場合よりもやや低くなり、３５０〜５００℃にシリコン基板を加熱する。原料ガスとして、加水分解性の有機金属化合物（例えばアミン系の［（ＣＨ３）２Ｎ］４Ｈｆ、塩化物系のＨｆＣｌ４など）を使用し、水（Ｈ２Ｏ）と有機金属化合物とを交互にチャンバー内に供給して、一原子層ずつ成膜する。
図１は、本発明における半導体処理装置の一例であるマイクロ波プラズマ装置を示す概略図である。この半導体処理装置は、マイクロ波を発振するマグネトロン１と、発振したマイクロ波をチャンバー３へと導入する導波管２と、クリーニングまたはエッチングを行うチャンバー３と、原料ガス及びクリーニングガス・エッチングガスを供給するガス供給装置７と、ガスを排気する真空排気装置９と、磁界を発生させるためチャンバー３の外側に設けられたソレノイドコイル６とから概略構成されている。この半導体処理装置では、クリーニングとエッチングの両方が行えるようになっている。
チャンバー３内には、高誘電率酸化物を成膜する下地となるシリコン基板８を載置する載置電極４が収容されている。この載置電極４には、シリコン基板８にバイアス電圧を印加するための高周波電源１０が接続されている。また、ソレノイドコイル６には、直流電流を供給するための磁界発生用直流電源５が接続されている。
マグネトロン１から発振した２．４５ＧＨｚのマイクロ波は、導波管２を伝播しチャンバー３内に導かれる。チャンバー３の外側に設けられたソレノイドコイル６に、磁界発生用直流電源５から直流電流が供給されると、チャンバー３内に発生した８７５Ｇの磁界とマイクロ波電界によって、ガス供給装置７から供給したクリーニングガスまたはエッチングガスがプラズマ化される。このプラズマ化したガスにより、チャンバー３内に生成した高誘電率酸化物からなる堆積物・付着物のクリーニング、あるいはシリコン基板８上に成膜した高誘電率酸化物のエッチングを行うことができる。
具体的には、チャンバー３内を真空排気し、酸素原子供与性ガスまたは酸化性ガスと、ハロゲン系ガスとを混合させたガスを導入する。チャンバー３内の真空度は、０．５〜２Ｐａ（３．８〜１５ｍＴｏｒｒ）であるのが好ましい。また、混合ガスの流量は、１０〜５０ｓｃｃｍであるのが好ましい。次いで、６００Ｗ、２４０ｍＡのマイクロ波電力をマグネトロン１に印加してマイクロ波を発振し、プラズマを発生させる。クリーニングの場合、載置電極４には、高周波電源１０から電力を供給しない。また、この時、載置電極４とチャンバー３の内壁温度は室温〜３５０℃にするのが好ましい。
本発明のクリーニング方法によれば、酸素原子供与性ガスまたは酸化性ガスをハロゲン系ガスに混合して使用することにより、半導体処理装置のチャンバー内に生成した高誘電率酸化物からなる堆積物・付着物を高速で除去することができ、かつ他の化合物による堆積物の生成を防止することができる。また、クリーニングの速度が向上することにより、クリーニング時間が短縮でき、生産効率を向上させることができる。
また、一例として、化学気相堆積（ＣＶＤ）法の成膜法に用いられる装置、原子層堆積（ＡＬＤ）法の成膜法に用いられる装置について記載したが、これ以外にも高誘電率酸化物をエッチングするエッチング装置内に堆積・蓄積した高誘電率酸化物を上記と同様のクリーニング方法により高速で除去することができる。
［エッチング方法］
本発明に係るシリコン基板のエッチング方法とは、酸素原子供与性ガスまたは酸化性ガスのいずれかと、ハロゲン系ガスとを混合させたガスを、プラズマ処理または加熱処理により活性化し、シリコン基板上に成膜した高誘電率酸化物をエッチングするものである。
高誘電率酸化物、混合ガス、プラズマ処理、加熱処理、これらを行う半導体処理装置については、上記クリーニング方法と同様であるので、その説明は省略する。クリーニング方法と異なるのは、エッチングの対象となるのがシリコン基板上に成膜した高誘電率酸化物である点である。
また、一般的に、エッチングを行う場合には、基板を載せた載置電極にバイアス電圧を印加して、プラズマ等により発生したイオンを加速して方向性を持たせて、これを基板上にたたきつける。この点が、クリーニングとは異なる。しかしながら、本発明に係るエッチング方法にあっては、バイアス電圧を印加する必要がない。ハロゲン系ガスに酸化性の性質を有する酸素原子供与性ガスまたは酸化性ガスを混合して用いることにより、バイアス電圧を印加することなく、高誘電率酸化物のエッチングを高速で行うことができる。
具体的なエッチングの方法も、上記クリーニング方法と同様に行うことができる。この際、シリコン基板を２５０〜３００℃に加熱することにより、エッチング速度をより向上させることができる。
また、本発明に係るエッチング方法では、高誘電率酸化物のみが選択的にエッチングされ、シリコン基板はエッチングされない。そのため、高誘電率酸化物とシリコン基板との選択比が１を超える高い値となり、下地のシリコン基板に一切ダメージを与えないエッチングを行うことができる。
以下、実施例により、本発明をさらに詳しく説明する。本発明は、下記実施例に何ら制限されるものではない。
［実験例１］
図１に示した半導体処理装置を用いて、シリコン基板上に成膜した厚さ１００ｎｍのＨｆＯ２膜のエッチングを行った。プラズマを発生させるには、２．４５ＧＨｚのマイクロ波と８７５Ｇの磁界を用いた。載置電極には、高周波電源から電力を供給せずに、シリコン基板をプラズマに暴露した。エッチングガスにはＢＣｌ３とＯ２との混合ガスを用い、Ｏ２の添加量を、０％、１０％、２０％と変化させた。エッチングの条件を表１に示す。プラズマ暴露前後のＨｆＯ２膜の膜厚の差を段差計で測定し、エッチング速度を求めた。混合ガス中の酸素添加量を変化させた時のＨｆＯ２膜のエッチング速度との関係を図２のグラフに示す。
Figure 0004836112
図２のグラフの結果から、酸素添加量が０％であるＢＣｌ３ガス単体を流した場合には、エッチングは起らず、エッチングガスに起因すると見られる堆積が観察された。しかし、酸素添加量が１０％、２０％の場合には、堆積物は生じず、良好なエッチング速度でエッチングされていることがわかった。
［実験例２］
混合ガス中の酸素添加量を０％または１０％とし、チャンバー内の真空度を５、６、８、１０、１２ｍＴｏｒｒと変化させた以外は、実験例１と同様にしてエッチングを行い、ＨｆＯ２膜の膜厚の差を測定し、エッチング速度を求めた。エッチングの条件を表２に示す。混合ガス中の酸素添加量及び真空度を変化させた時のＨｆＯ２膜のエッチング速度との関係を図３のグラフに示す。
Figure 0004836112
図３のグラフの結果から、酸素添加量が０％であるＢＣｌ３ガス単体を流した場合（実線）には、真空度が５ｍＴｏｒｒ及び６ｍＴｏｒｒでは堆積が見られた。そして真空度が８ｍＴｏｒｒ以上になるとエッチングが観察された。しかし、酸素添加量が１０％の場合（点線）では、堆積は一切観察されず、１０ｍＴｏｒｒ以下の真空度では、ＢＣｌ３ガス単体を流した場合よりもエッチング速度は大きいことがわかった。
［実験例３］
混合ガス中の酸素添加量を１０％とし、チャンバー内の真空度を５、１０、１２ｍＴｏｒｒに変化させた以外は、実験例２と同様にしてエッチングを行い、ＨｆＯ２膜とシリコン基板の膜厚の差を測定し、エッチング速度を求めた。混合ガス中の真空度を変化させた時のＨｆＯ２膜及びシリコン基板のエッチング速度との関係を図４のグラフに示す。
図４のグラフの結果から、シリコン基板のエッチングは観察されず、また堆積もなかった。ＨｆＯ２膜については、良好なエッチング速度でエッチングされ、堆積は見られなかった。この場合の選択比は１を越える値であった。
以上の結果から、本発明のエッチング方法によれば、酸素原子供与性ガスまたは酸化性ガスをハロゲン系ガスに混合して使用することにより、バイアス電圧を印加することなく、シリコン基板上に成膜した高誘電率酸化物を、選択比が１を超える高い選択性をもってエッチングできることが確認された。
本発明における半導体処理装置の一例であるマイクロ波プラズマ装置を示す概略図である。 混合ガス中の酸素添加量を変化させた時のＨｆＯ２膜のエッチング速度との関係を示すグラフである。 混合ガス中の酸素添加量及び真空度を変化させた時のＨｆＯ２膜のエッチング速度との関係を示すグラフである。 混合ガス中の真空度を変化させた時のＨｆＯ２膜及びシリコン基板のエッチング速度との関係を示すグラフである。
符号の説明
３ チャンバー
８ シリコン基板


Claims (4)

  1. 半導体処理装置のチャンバー内に生成した高誘電率酸化物からなる堆積物または付着物を除去する半導体処理装置のクリーニング方法であって、
    酸素と、ＢＣｌ ３ とを混合させた混合ガスを、載置電極にバイアス電圧を印加しないプラズマ処理または加熱処理により活性化し、前記堆積物または付着物を除去することを特徴とする半導体処理装置のクリーニング方法。
  2. 前記混合ガス中の酸素添加量が、１〜１０％であることを特徴とする請求項１記載の半導体処理装置のクリーニング方法。
  3. シリコン基板上に成膜した高誘電率酸化物をエッチングする方法であって、
    酸素と、ＢＣｌ ３ とを混合させた混合ガスを、載置電極にバイアス電圧を印加しないプラズマ処理または加熱処理により活性化し、前記高誘電率酸化物をエッチングすることを特徴とするシリコン基板のエッチング方法。
  4. 前記混合ガス中の酸素添加量が、１〜１０％であることを特徴とする請求項３記載のシリコン基板のエッチング方法。
JP2004374107A 2004-12-24 2004-12-24 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法 Expired - Fee Related JP4836112B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004374107A JP4836112B2 (ja) 2004-12-24 2004-12-24 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
TW094145821A TWI381438B (zh) 2004-12-24 2005-12-22 半導體處理裝置之清潔方法及矽基板之蝕刻方法
US11/793,423 US20080160777A1 (en) 2004-12-24 2005-12-22 Cleaning Method For Processing Chamber Of Semiconductor Substrates And Etching Method For Silicon Substrates Technical Field
EP05819632A EP1840946A1 (en) 2004-12-24 2005-12-22 Method for cleaning of semiconductor processing apparatus and method for ethching silicon substrate
KR1020077015290A KR100876215B1 (ko) 2004-12-24 2005-12-22 반도체 처리장치의 클리닝 방법 및 실리콘기판의 식각 방법
PCT/JP2005/023625 WO2006068235A1 (ja) 2004-12-24 2005-12-22 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004374107A JP4836112B2 (ja) 2004-12-24 2004-12-24 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法

Publications (2)

Publication Number Publication Date
JP2006179834A JP2006179834A (ja) 2006-07-06
JP4836112B2 true JP4836112B2 (ja) 2011-12-14

Family

ID=36601832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004374107A Expired - Fee Related JP4836112B2 (ja) 2004-12-24 2004-12-24 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法

Country Status (6)

Country Link
US (1) US20080160777A1 (ja)
EP (1) EP1840946A1 (ja)
JP (1) JP4836112B2 (ja)
KR (1) KR100876215B1 (ja)
TW (1) TWI381438B (ja)
WO (1) WO2006068235A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060171A (ja) * 2006-08-29 2008-03-13 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法
US8183161B2 (en) * 2006-09-12 2012-05-22 Tokyo Electron Limited Method and system for dry etching a hafnium containing material
WO2008135948A1 (en) * 2007-05-03 2008-11-13 L'air Liquide-Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of cleaning stannane distribution system
JP2008288281A (ja) * 2007-05-15 2008-11-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
JP5110987B2 (ja) * 2007-07-05 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびコンピュータ読み取り可能な記録媒体
JP5297615B2 (ja) * 2007-09-07 2013-09-25 株式会社日立ハイテクノロジーズ ドライエッチング方法
US20100186774A1 (en) * 2007-09-19 2010-07-29 Hironobu Miya Cleaning method and substrate processing apparatus
JP2009123795A (ja) * 2007-11-13 2009-06-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP4994197B2 (ja) * 2007-11-16 2012-08-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5011148B2 (ja) * 2008-02-06 2012-08-29 大陽日酸株式会社 半導体装置の製造方法、クリーニング方法及び基板処理装置
JP2009188257A (ja) * 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
KR20100006009A (ko) * 2008-07-08 2010-01-18 주성엔지니어링(주) 반도체 제조 장치
WO2011093263A1 (ja) 2010-02-01 2011-08-04 セントラル硝子株式会社 ドライエッチング剤及びそれを用いたドライエッチング方法
US8784676B2 (en) * 2012-02-03 2014-07-22 Lam Research Corporation Waferless auto conditioning
US9441290B2 (en) * 2013-05-29 2016-09-13 Varian Semiconductor Equipment Associates, Inc. System and method of improving implant quality in a plasma-based implant system
JP6422262B2 (ja) 2013-10-24 2018-11-14 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN104841662B (zh) * 2014-02-19 2017-04-05 宇宙电路板设备(深圳)有限公司 一种湿制程设备清洗方法及装置
CN116779435A (zh) 2016-12-09 2023-09-19 Asm Ip 控股有限公司 热原子层蚀刻工艺
US10283319B2 (en) 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
US20180347037A1 (en) * 2017-06-05 2018-12-06 Applied Materials, Inc. Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
US20180350571A1 (en) * 2017-06-05 2018-12-06 Applied Materials, Inc. Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
US12076763B2 (en) * 2017-06-05 2024-09-03 Applied Materials, Inc. Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
KR102757328B1 (ko) * 2017-09-11 2025-01-21 어플라이드 머티어리얼스, 인코포레이티드 반응성 가스 전구체를 사용한 프로세싱 챔버로부터의 하이-k 막들의 선택적 인-시튜 세정
CN111014336B (zh) * 2018-10-10 2025-07-25 江苏昆仑光源材料有限公司 一种生产高纯纳米级氧化亚铜包裹层杜美丝的放丝系统
EP4099365A4 (en) 2020-01-30 2023-08-16 Resonac Corporation ETCHING PROCESS
US11572622B2 (en) * 2020-09-14 2023-02-07 Applied Materials, Inc. Systems and methods for cleaning low-k deposition chambers
CN115083877B (zh) * 2021-03-11 2024-08-23 中国科学院微电子研究所 改善多晶硅膜层干法刻蚀速率稳定性的方法及刻蚀腔室

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367600B2 (ja) * 1998-06-08 2003-01-14 シャープ株式会社 誘電体薄膜素子の製造方法
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
JP2002057149A (ja) * 2000-08-08 2002-02-22 Tokyo Electron Ltd 処理装置及びそのクリーニング方法
CN1317423C (zh) * 2000-11-14 2007-05-23 积水化学工业株式会社 常压等离子体处理方法及其装置
US20040014327A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
JP4283017B2 (ja) * 2003-03-25 2009-06-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100876215B1 (ko) 2008-12-31
TWI381438B (zh) 2013-01-01
JP2006179834A (ja) 2006-07-06
TW200625442A (en) 2006-07-16
EP1840946A1 (en) 2007-10-03
WO2006068235A1 (ja) 2006-06-29
KR20070086917A (ko) 2007-08-27
US20080160777A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4836112B2 (ja) 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
KR101106882B1 (ko) 높은―ｋ 물질 게이트 구조물을 고온 에칭하는 방법
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
JP2004146787A (ja) 高誘電率材料のエッチング方法及び高誘電率材料の堆積チャンバーのクリーニング方法
JP2009033202A (ja) 蒸着チェンバーから誘電率が大きな材料を除去する方法
US20170338119A1 (en) Two-step fluorine radical etch of hafnium oxide
CN109219866B (zh) 蚀刻方法
JP4147017B2 (ja) マイクロ波プラズマ基板処理装置
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料
JP5297615B2 (ja) ドライエッチング方法
Nakamura et al. Plasma etching of high-k and metal gate materials
CN119234297A (zh) 蚀刻方法和等离子体处理装置
JP2008060171A (ja) 半導体処理装置のクリーニング方法
CN101339903A (zh) 用于高温蚀刻高-k材料栅结构的方法
CN112420508B (zh) 蚀刻方法及基板处理装置
JP5642427B2 (ja) プラズマ処理方法
JP2008515220A (ja) Ｈｉｇｈ−ｋ層内に形態を形成する方法及びシステム
JPH053178A (ja) 半導体装置の製造方法
JP7296602B2 (ja) ＳｉＣ基板の製造方法
CN119256389A (zh) 蚀刻方法和等离子体处理装置
KR100851454B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
CN115020220B (zh) 硅氧化物膜层表面氟元素处理方法、刻蚀方法
TW505971B (en) New methodologies and apparatus of etching substrates in a chamber for reducing process sensitivity to the chamber condition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4836112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees