TWI381438B - 半導體處理裝置之清潔方法及矽基板之蝕刻方法 - Google Patents

半導體處理裝置之清潔方法及矽基板之蝕刻方法 Download PDF

Info

Publication number
TWI381438B
TWI381438B TW094145821A TW94145821A TWI381438B TW I381438 B TWI381438 B TW I381438B TW 094145821 A TW094145821 A TW 094145821A TW 94145821 A TW94145821 A TW 94145821A TW I381438 B TWI381438 B TW I381438B
Authority
TW
Taiwan
Prior art keywords
gas
dielectric constant
high dielectric
processing apparatus
cleaning
Prior art date
Application number
TW094145821A
Other languages
English (en)
Other versions
TW200625442A (en
Inventor
Kouichi Ono
Tomohiro Kitagawa
Minoru Inoue
Masanori Oosawa
Original Assignee
Univ Kyoto
Taiyo Nippon Sanso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Kyoto, Taiyo Nippon Sanso Corp filed Critical Univ Kyoto
Publication of TW200625442A publication Critical patent/TW200625442A/zh
Application granted granted Critical
Publication of TWI381438B publication Critical patent/TWI381438B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853Hygiene
    • H01J37/32862In situ cleaning of vessels and/or internal parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Epidemiology (AREA)
  • Analytical Chemistry (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

半導體處理裝置之清潔方法及矽基板之蝕刻方法
本發明係關於,除去半導體處理裝置的處理室內所生成之由高介電常數氧化物所組成之堆積物或是附著物之半導體處理裝置之清潔方法,以及對矽基板上所成膜之高介電常數氧化物進行蝕刻之方法。
本申請案,係根據在2004年12月24日於日本提出申請之日本特願2004-374107號,而主張優先權,並在此援用該內容。
以往,做為場效電晶體(Field Effect Transistor,FET)之閘極絕緣膜,係廣泛使用二氧化矽(SiO2 )、氮氧化矽(SiON)或是氮化矽(Si3 O4 )等。然而,由於裝置的高性能化.高機能化,使得裝置的加工尺寸更進一步的達到精細化,伴隨於此,目前正積極進行使閘極絕緣膜的膜厚變得更薄,在確保一定的閘極電容與降低驅動電壓下,而嘗試進行電晶體的高速化.高性能化.低消耗電力化。
目前,閘極絕緣膜的膜厚為數奈米以下,已達到可保持絕緣性之界限的膜厚,卻有產生閘極漏電電流增大之嚴重問題。關於此問題之解決對策,係嘗試採用相對於介電常數較以往的氧化矽還高之由高介電常數氧化物所組成的膜,來做為閘極絕緣膜。最近,關於由所開發之高介電常數氧化物所組成的絕緣膜,可列舉如HfOz 、HfSiy Oz 、HfAly Oz 、HfSiAly Oz 等之含鉿化合物。
這些高介電常數氧化物,係於基板上藉由化學氣相沉積法(CVD:Chemical Vapor Deposition)、原子層沉積法(ALD:Atomic Layer Deposition)成膜。此高介電常數氧化物,係期望僅僅於處理室(Chamber)的預定場所上所配置之基板上形成,但實際上卻會產生堆積.附著於處理室內壁面,以及用來裝載基板之基板支撐器周邊等之問題。
結果為,這些附著物.堆積物會因氣體流動等所造成的捲起而產生剝離,成為粒狀物而附著於成膜中的基板上,因而導致裝置產品的缺陷或者成為引起半導體處理裝置故障的原因。
為了防止此情形,必須週期性的對半導體處理裝置的處理室內進行清潔。關於對處理室進行清潔之方法,例如有機械性的清潔,但是此方法不僅手續繁雜且費時間,並且可能會對處理室內壁面造成損傷,因而並不理想。
因此有人提出,採用氯系列氣體並藉由電漿處理或是加熱處理,在不開放處理室之下,對附著.堆積於處理室內之鉿等過渡金屬、鋁等之第13族金屬化合物,進行化學性乾式清潔之方法(例如參照專利文獻1)。
於此專利文獻1中,係揭示,在採用以鹵素系列氣體為主進行清潔之際,若供應過剩的氧氣時,因金屬氯化物會轉化為金屬氧化物,因而無法進行理想的清潔。
此外,在閘極堆疊製程當中,於形成閘極堆疊之後,為了形成接觸,必須藉由蝕刻將電晶體的源極.汲極區上之由上述高介電常數氧化物所組成的閘極絕緣膜加以去除。由於高介電常數氧化物的膜厚為數奈米以下,因此,蝕刻速度不再是問題,反而是與高介電常數氧化物之底層的矽基板的蝕刻選擇性,乃成為極重要之問題。
具體而言,其係要求,高介電常數氧化物與矽基板之間的選擇性(高介電常數氧化物/Si)為超過1之高選擇性的製程。由鹵素氣體之電漿處理雖嘗試過蝕刻,但目前選擇比並未超過1。
[專利文獻1]日本特開2004-146787號公報
然而,於專利文獻1之清潔方法當中,在對處理室內壁進行加熱處理之熱清潔的情況下,蝕刻速度較小,此外即使在未施加偏壓電壓之電漿清潔,或是以電漿處理與熱處理兩者來進行操作清潔之情形,也有無法充分增大蝕刻速度之問題。
此外,於專利文獻1當中,為了防止過剩的氧氣,係建議在缺乏氧氣的條件下進行清潔。然而,根據本發明人的研究,若以BCl3 氣體單體來進行清潔時,即使可去除目的之高介電常數氧化物,但已知包含B(硼)及Si(矽)等其他化合物等亦會於處理室內產生堆積。因此,在氧氣缺乏的條件下進行清潔者,並非是最適當的方法。
此外,在對矽基板上所成膜之高介電常數氧化物進行蝕刻的情況,如上述般,會產生高介電常數氧化物與矽基板之間的選擇性未超過1之問題,因此要求,可盡量抑制對矽基板蝕刻之高介電常數氧化物之蝕刻方法。
本發明係鑑於上述以往技術的問題點而創作之發明,目的在於提供一種,可高速的除去半導體處理裝置的處理室內所生成之由高介電常數氧化物所組成之堆積物.附著物,並且防止其他化合物所導致之堆積物生成之半導體處理裝置之清潔方法。
此外,本發明之目的在於提供一種,可在具有選擇比超過1之高選擇性下,對矽基板上成膜之高介電常數氧化物進行蝕刻之矽基板蝕刻方法。
為了解決相關課題,本發明之第一態樣為一種半導體處理裝置之清潔方法,係除去半導體處理裝置的處理室內所生成之由高介電常數氧化物所組成之堆積物或是附著物,其特徵為:藉由電漿處理或是加熱處理,活化氧原子供應性氣體或是氧化性氣體當中任一項與鹵素系列氣體混合之後的氣體,而去除上述堆積物或是附著物。
本發明之第二態樣為申請專利範圍第1項所記載之半導體處理裝置之清潔方法,其中,上述鹵素系列氣體,係由BCl3 、HCl、Cl2 、SiCl4 、HBr、BBr3 、SiBr4 及Br2 所成之族群中選擇一種以上的氣體。
本發明之第三態樣為申請專利範圍第1項或第2項所記載之半導體處理裝置之清潔方法,其中,上述氧原子供應性氣體,係從O2 、O3 、H2 O、H2 O2 、COx 、SOx 、及NOx (x為1以上的整數)所成之族群中選擇一種以上的氣體。
本發明之第四態樣為上述第一態樣至第三態樣中之任一態樣所記載之半導體處理裝置之清潔方法,其中,上述氧化性氣體,為NF3 及/或N2 O。
本發明之第五態樣為上述第一態樣至第四態樣中之任一態樣所記載之半導體處理裝置之清潔方法,其中,上述高介電常數氧化物,係從HfOz 、ZrOz 、Aly Oz 、HfSiy Oz 、HfAly Oz 、ZrSiy OZ 及ZrAly Oz (y及z為較0還大之整數或是小數)所成之族群中選擇一種以上的氧化物。
本發明之第六態樣為一種半導體處理裝置之清潔方法,其中,上述第五態樣之高介電常數氧化物,更於分子內含有氮。
本發明之第七態樣為上述第一態樣至第六態樣中之任一態樣所記載之半導體處理裝置之清潔方法,其中,氧原子供應性氣體或是氧化性氣體當中任一項與鹵素系列氣體混合之後的氣體中,更添加氟系列氣體而組成。
本發明之第八態樣為上述第七態樣所記載之半導體處理裝置之清潔方法,其中,上述氟系列氣體,係由CF4、C2 F6 、C3 F8 、C4 F6 、ClF3 、F2 、SF6 、COF2 所成之族群當中選擇一種以上的氣體。
本發明之第九態樣為上述第一態樣至第八態樣中之任一態樣記載之半導體處理裝置之清潔方法,其中,上述半導體處理裝置為,於化學氣相沉積法(CVD:Chemical Vapor Deposition)、原子層沉積法(ALD:Atomic Layer Deposition)當中任一種成膜法中所採用之裝置,或是對高介電常數氧化物進行蝕刻之蝕刻裝置。
本發明之第十態樣為一種矽基板之蝕刻方法,係對矽基板上成膜之高介電常數氧化物進行蝕刻的方法,其特徵為:藉由電漿處理或是加熱處理,活化氧原子供應性氣體或是氧化性氣體當中任一項與鹵素系列氣體混合之後的氣體,而對上述高介電常數氧化物進行蝕刻。
根據本發明之清潔方法,係將氧原子供應性氣體或是氧化性氣體,混合於鹵素系列氣體後使用,藉此,可高速的去除半導體處理裝置的處理室內所生成之由高介電常數氧化物所組成之堆積物.附著物,並且可以防止由其他化合物所導致之堆積物生成。
此外,根據本發明之蝕刻方法,係將氧原子供應性氣體或是氧化性氣體,混合於鹵素系列氣體後使用,藉此,可不需施加偏壓電壓,在具有選擇比超過1之高選擇性下,對矽基板上成膜之高介電常數氧化物進行蝕刻。
[清潔方法]
本發明之半導體處理裝置之清潔方法,係去除半導體處理裝置的處理室內所生成之由高介電常數氧化物所組成之堆積物或是附著物。
關於如此的高介電常數氧化物,例如有HfOz 、ZrOz 、Aly Oz 、HfSiy Oz 、HfAly OZ 、HfSiAly Oz 、ZrSiy Oz 及ZrAly Oz (y及z為較0還大之整數或是小數)等之包含鉿、鋁、鋯之氧化物。在這當中,以選自由HfOz 、ZrOz 、Aly Oz 、HfSiy Oz 、HfAly Oz 、ZrSiy Oz 及ZrAly Oz (y及z為較0還大之整數或是小數)所成族群當中一種以上的氧化物為佳。在此,y及z為較0還大之整數或是小數,上述高介電常數氧化物,不僅包含計量化學性的組成,亦包含非計量化學性的組成。
此外,上述高介電常數氧化物,亦可於分子內更含有氮。例如有,HfOb Nc 、HfSia Ob Nc 、HfAla Ob Nc (a、b及c為較0還大之整數或是小數)等。
半導體處理裝置的處理室內所生成之堆積物或是附著物,係包含這些高介電常數氧化物,此外,亦有更包含有Si及C之情形。
此外,本發明之半導體處理裝置之清潔方法,係藉由電漿處理或是加熱處理,活化氧原子供應性氣體或是氧化性氣體中任一項氣體與鹵素系列氣體混合之後的氣體,而去除上述堆積物或是附著物。
關於如此的鹵素系列氣體,就具有容易將高介電常數氧化物轉化成揮發性較高的化合物性質之觀點來看,以選自由BCl3 、HCl、Cl2 、SiCl4 、HBr、BBr3 、SiBr4 及Br2 所成族群當中一種以上的氣體為佳。在這當中,就具有還原性或是將氧去除之性質的觀點來看,以BCl3 更為理想。藉由採用鹵素系列氣體,可將由上述高介電常數氧化物所組成之堆積物或是附著物,轉化成鹵素化合物(HfCl4 、HfBr4 、AlCl3 、AlBr3 、ZrCl4 、ZrBr4 、SiCl4 、SiBr4 等),由於這些鹵素化合物的揮發性較高,因此可容易地從處理室當中去除。
此外,關於氧原子供應性氣體,較理想為選自由O2 、O3 、H2 O、H2 O2 、COx 、SOx 、及NOx (x為1以上的整數)所成族群當中之一種以上的氣體。在這當中,就容易生成氧自由基之方面來看,以O2 較為理想。此外,關於氧化性氣體,較理想為NF3 及/或N2 O。
於本發明中,係採用將氧原子供應性氣體或是氧化性氣體中任一項氣體與鹵素系列氣體混合之後的氣體。較理想的混合比例為,相當於混合氣體全體,以添加有1至50%之氧原子供應性氣體或是氧化性氣體為宜。此外,亦可以氬或是氦等稀有氣體,稀釋此混合氣體後加以使用。
將具有氧化性質之氧原子供應性氣體或是氧化性氣體,混合於做為清潔氣體之一般的鹵素系列氣體內而使用,藉此,可將由高介電常數氧化物所組成之堆積物.附著物加以去除,並且可以防止包含B及Si等之其他化合物在處理室內堆積。
此外,較理想為在混合氣體中添加氟系列氣體。藉由在混合氣體中再添加氟系列氣體,可更有效率的進行由含有Si之高介電常數氧化物所組成之堆積物.附著物之清潔。關於如此的氟系列氣體,較理想為選自由CF4、C2 F6 、C3 F8 、C4 F6 、ClF3 、F2 、SF6 、COF2 所成之族群中之一種以上氣體。此外,添加氟系列氣體之比例較理想為,相當於氟系列氣體與混合氣體的總量之1至50%。
關於活化此混合氣體之方法,例如有在將混合氣體導入於半導體處理裝置的處理室內之前,先進行藉由射頻(RF)或是微波源之電漿處理,以激勵此混合氣體之方法。此外,亦可於處理室內產生電漿來激勵混合氣體。或者是進行加熱處理來激勵混合氣體。關於電漿產生源,可採用電子迴旋共振(ECR:Electron Cyclotron Resonance)、感應耦合電漿(ICP:Inductively Coupled Plasma)、螺旋波電漿(HWP:Helicon Wave Plasma)、變壓耦合電漿(TCP:Transformer Coupled Plasma)、表面波電漿(SWP:Surface Wave Plasma)、電容耦合電漿(CCP:Capacitance Coupled Plasma)等一般所使用的手段,來產生電漿。
此外,本發明之半導體處理裝置,較理想為,在對高介電常數氧化物進行成膜之化學氣相沉積法(CVD:Chemical Vapor Deposition)、原子層沉積法(ALD:Atomic Layer Deposition)當中任一種成膜法中所採用之裝置,或是對高介電常數氧化物進行蝕刻之蝕刻裝置。所謂的化學氣相沉積法,是指在氣相中利用化學反應來形成薄膜之方法。具體而言,在對半導體處理裝置的處理室內進行排氣之後,將矽基板裝載於基板支撐器上,以加熱器將此基板加熱至450至600℃。接下來將做為原料氣體之Hf(DPM)4 、Hf(MMP)4 等之Hf原料,及Ar與O2 之混合氣體導入於處理室內,於矽基板上形成膜厚約2至3nm的HfO2 等之高介電常數氧化物。並採用閘閥,將成膜壓力調整為預定值。
此外,所謂的原子層沉積法,是指重複進行原料化合物的分子在基板上的每一單層上之表面吸附、及藉由反應所進行之成膜、及系統內的重設(reset),藉此而形成具有優良膜質以及段差覆蓋性高的膜之方法。具體而言,係對矽基板進行加熱,至基板溫度較熱CVD法的情況稍微低之350至500℃。關於原料氣體,係使用加水分解性的有機金屬化合物(例如胺系列的[(CH3 )2 N]4 Hf、氯化物系列的HfCl4 等),將水(H2 O)及有機金屬化合物交互供應至處理室內,以每一層原子層來依序成膜。
第1圖係顯示本發明之半導體處理裝置的一例之微波電漿裝置之概略圖。此半導體處理裝置,係概略由振盪出微波之磁控儀1,及將振盪後的微波導入至處理室3的導波管2,及進行清潔或是蝕刻之處理室3,及將原料氣體及清潔氣體.蝕刻氣體加以供應之氣體供應裝置7,及排除氣體之真空排氣裝置9,及用來產生磁場之設置於處理室3外側之螺管線圈6所構成。在此半導體處理裝置當中,係可進行清潔及蝕刻兩者。
於處理室3內,係收納有用來將矽基板8加以裝載之裝載電極4,該矽基板8係成為形成有高介電常數氧化物的膜之底層。在此裝載電極4上,係連接有用來施加偏壓電壓於矽基板8之高頻電源10。此外,於螺管線圈6上,係連接有用來供應直流電流以產生磁場用的直流電源5。
從磁控儀1所振盪出之2.45GHz微波,係在導波管2內傳播而導入至處理室3內。一旦從產生磁場用直流電源5,將直流電流供應至處理室3的外側上所設置之螺管線圈6上的話,則由於在處理室3內所產生的875G的磁場及微波電場,而使得從氣體供應裝置7所供應之清潔氣體或是蝕刻氣體產生電漿化。藉由此電漿化的氣體,可對處理室3內所生成之由高介電常數氧化物所組成之堆積物.附著物進行清潔,或是對矽基板8上成膜之高介電常數氧化物進行蝕刻。
具體而言,對處理室3內進行真空排氣,並導入氧原子供應性氣體或是氧化性氣體與鹵素系列氣體混合之後的氣體。處理室3內的真空度,較理想為0.5至2Pa(3.8至15mTorr)。此外,混合氣體的流量,較理想為10至50sccm。接下來,將600W、240mA的微波電力施加於磁控儀1,振盪出微波而產生電漿。在進行清潔的情況下,並不從高頻電源10將電力供應至裝載電極4上。此外,此時,裝載電極4及處理室3的內壁溫度,較理想為設定在室溫至350℃。
根據本發明之清潔方法,係將氧原子供應性氣體或是氧化性氣體,混合於鹵素系列氣體來使用,藉此,可高速的去除半導體處理裝置的處理室內所生成之由高介電常數氧化物所組成之堆積物.附著物,並且可以防止其他化合物所導致之堆積物的生成。此外,可提升清潔的速度,藉此可縮短清潔的時間,並提升生產效率。
此外,關於例子之一,雖已記載於化學氣相沉積法(CVD)之成膜法中所採用之裝置,以及於原子層沉積法(ALD)之成膜法中所採用之裝置,但除此之外,亦可藉由與上述相同之清潔方法,高速的去除堆積.累積於蝕刻裝置之高介電常數氧化物,而該蝕刻裝置係用來對高介電常數氧化物進行蝕刻。
[蝕刻方法]
本發明之矽基板的蝕刻方法,係藉由電漿處理或是加熱處理,活化氧原子供應性氣體或是氧化性氣體中任一項與鹵素系列氣體混合之後的氣體,而蝕刻對矽基板上成膜之高介電常數氧化物。
關於高介電常數氧化物、混合氣體、電漿處理、加熱處理、及進行這些處理之半導體處理裝置,因與上述清潔方法相同,因此省略該說明。與清潔方法不同之處在於,蝕刻的對象為矽基板上所成膜之高介電常數氧化物。
此外,一般在進行蝕刻的情況,係對裝載有基板之裝載電極上施加偏壓電壓,使因電漿等所產生的離子加速,並使具備方向性,然後將該離子打在基板上。就此點係與清潔有所不同。然而,在本發明之蝕刻方法中,並不需要施加偏壓電壓。將具有氧化性質之氧原子供應性氣體或是氧化性氣體與鹵素系列氣體混合而使用,藉此,可不需施加偏壓電壓,而可高速的進行高介電常數氧化物之蝕刻。
具體的蝕刻方法,可進行與上述清潔方法相同之方法。此時,係將矽基板加熱至250至300℃,更可提升蝕刻速度。
此外,在本發明之蝕刻方法中,係僅僅選擇性的對高介電常數氧化物進行蝕刻,而不會對矽基板進行蝕刻。因此,高介電常數氧化物與矽基板之間的選擇比為超過1之值,因此可在不會對做為底層的矽基板產生任何損傷而進行蝕刻。
[實施例]
以下藉由實施例,來更詳細的說明本發明。但是本發明並不受限於下列實施例。
[實驗例1]
採用第1圖所示之半導體處理裝置,對矽基板上所成膜之厚度為100nm之HfO2 膜進行蝕刻。於產生電漿之際,係採用2.45GHz的微波及875G的磁場。於裝載電極上,並未從高頻電源供應電力,而是使矽基板暴露於電漿中。蝕刻氣體係採用BCl3 與O2 的混合氣體,並使O2 的添加量各設定為0%、10%、20%。蝕刻條件如第1表所示。
以段差計來測定電漿暴露前後之HfO2 膜的膜厚差,而求取蝕刻速度。於改變混合氣體中的氧氣添加量時,與HfO2 膜的蝕刻速度關係,係如第2圖的圖表所示。
從第2圖的圖表結果可觀察出,在氧氣添加量為0%之BCl3 單體流通情況,並未引起蝕刻,此可視為起因於蝕刻氣體之堆積。然而,在10%、20%的情況下,未產生堆積物,可在良好的蝕刻速度下進行蝕刻。
[實驗例2]
除了設定混合氣體中的氧氣添加量為0%或是10%,且處理室內的真空度各設定為5、6、8、10、12mTorr之變化外,其他與實驗例1相同來進行蝕刻,測定HfO2 膜的膜厚差,而求取蝕刻速度。蝕刻條件如第2表所示。於改變混合氣體中的氧氣添加量及真空度之際,與HfO2 膜的蝕刻速度之間的關係,係如第3圖的圖表所示。
從第3圖的圖表結果可觀察出,在氧氣添加量為0%之BCl3 氣體單體流通的情況(實線)中,於真空度為5mTorr及6mTorr下,看到堆積,而在真空度為8mTorr以上,可觀察出蝕刻。然而,在氧氣添加量為10%的情況(虛線)下,未觀察出堆積,而得知在10mTorr以下的真空度,蝕刻速度係大於將BCl3 氣體單體流通的情況。
[實驗例3]
除了設定混合氣體中的氧氣添加量為10%,且處理室內的真空度各設定為5、10、12mTorr之外,其他與實驗例2相同進行蝕刻,測定HfO2 膜與矽基板的膜厚差,而求取蝕刻速度。於改變混合氣體中的真空度時,與HfO2 膜與矽基板的蝕刻速度之間的關係,係如第4圖的圖表所示。
從第4圖的圖表結果可知,未觀察出矽基板的蝕刻,此外,亦未產生堆積。關於HfO2 膜,係以良好的蝕刻速度來進行蝕刻,並未觀察出堆積。此情況下的選擇比超過1之值。
從上述結果可確認出,根據本發明之蝕刻方法,係將氧原子供應性氣體或是氧化性氣體與鹵素系列氣體混合後使用,藉此,可不需施加偏壓電壓,在具有選擇比超過1之高選擇性下,對矽基板上成膜之高介電常數氧化物進行蝕刻。
產業上之可利用性
本發明係適用於,可高速的去除半導體處理裝置的處理室內所生成之由高介電常數氧化物所組成之堆積物.附著物,並且可以防止其他化合物所導致之堆積物生成之半導體處理裝置的清潔。
1...磁控儀
2...導波管
3...處理室
4...裝載電極
5...磁場產生用直流電源
6...螺管線圈
7...氣體供應裝置
8...矽基板
9...真空排氣裝置
10...高頻電源
第1圖係顯示本發明之半導體處理裝置的一例之微波電漿裝置之概略圖。
第2圖係顯示在改變混合氣體中的氧氣添加量時之與HfO2 膜的蝕刻速度間的關係圖表。
第3圖係顯示在改變混合氣體中的氧氣添加量及真空度時之與HfO2 膜的蝕刻速度間的關係圖表。
第4圖係顯示在改變混合氣體中的真空度時之與HfO2 膜及矽基板的蝕刻速度間的關係圖表。
1...磁控儀
2...導波管
3...處理室
4...裝載電極
5...磁場產生用直流電源
6...螺管線圈
7...氣體供應裝置
8...矽基板
9...真空排氣裝置
10...高頻電源

Claims (7)

  1. 一種半導體處理裝置之清潔方法,係去除半導體處理裝置的處理室內所生成之包含高介電常數氧化物之堆積物或是附著物,其特徵為:藉由在裝載電極不施加偏壓電壓之電漿處理或是加熱處理,使氧氣與BCl3 混合後之氣體活化,而除去上述堆積物或是附著物。
  2. 如申請專利範圍第1項之半導體處理裝置之清潔方法,其中,上述高介電常數氧化物係選自HfOz 、ZrOz 、Aly Oz 、HfSiy Oz 、HfAly Oz 、ZrSiy Oz 及ZrAly Oz (y及z為比0大之整數或是小數)所組成之族群中之一種以上氧化物。
  3. 如申請專利範圍第2項之半導體處理裝置之清潔方法,其中,上述高介電常數氧化物在分子內復含有氮。
  4. 如申請專利範圍第1項之半導體處理裝置之清潔方法,其中,於氧氣與BCl3 混合後之氣體中,復添加氟系列氣體。
  5. 如申請專利範圍第4項之半導體處理裝置之清潔方法,其中,上述氟系列氣體,係選自CF4、C2 F6 、C3 F8 、C4 F6 、ClF3 、F2 、SF6 、COF2 所組成之族群中之一種以上的氣體。
  6. 如申請專利範圍第1項之半導體處理裝置之清潔方法,其中,上述半導體處理裝置為化學氣相沉積法(CVD:Chemical Vapor Deposition)及原子層沉積法(ALD:Atomic Layer Deposition)中之任一種成 膜法所採用之裝置,或是對高介電常數氧化物進行蝕刻之蝕刻裝置。
  7. 一種矽基板之蝕刻方法,係對矽基板上成膜之高介電常數氧化物進行蝕刻的方法,其特徵為:藉由在裝載電極不施加偏壓電壓之電漿處理或是加熱處理,使氧氣與BCl3 混合後之氣體活化,而對上述高介電常數氧化物進行蝕刻。
TW094145821A 2004-12-24 2005-12-22 半導體處理裝置之清潔方法及矽基板之蝕刻方法 TWI381438B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004374107A JP4836112B2 (ja) 2004-12-24 2004-12-24 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法

Publications (2)

Publication Number Publication Date
TW200625442A TW200625442A (en) 2006-07-16
TWI381438B true TWI381438B (zh) 2013-01-01

Family

ID=36601832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094145821A TWI381438B (zh) 2004-12-24 2005-12-22 半導體處理裝置之清潔方法及矽基板之蝕刻方法

Country Status (6)

Country Link
US (1) US20080160777A1 (zh)
EP (1) EP1840946A1 (zh)
JP (1) JP4836112B2 (zh)
KR (1) KR100876215B1 (zh)
TW (1) TWI381438B (zh)
WO (1) WO2006068235A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576912B (zh) * 2012-02-03 2017-04-01 蘭姆研究公司 減少蝕刻腔室內污染的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060171A (ja) * 2006-08-29 2008-03-13 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法
US8183161B2 (en) * 2006-09-12 2012-05-22 Tokyo Electron Limited Method and system for dry etching a hafnium containing material
WO2008135948A1 (en) * 2007-05-03 2008-11-13 L'air Liquide-Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of cleaning stannane distribution system
JP2008288281A (ja) * 2007-05-15 2008-11-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
JP5110987B2 (ja) * 2007-07-05 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびコンピュータ読み取り可能な記録媒体
JP5297615B2 (ja) * 2007-09-07 2013-09-25 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR20100071961A (ko) * 2007-09-19 2010-06-29 가부시키가이샤 히다치 고쿠사이 덴키 클리닝 방법 및 기판 처리 장치
JP2009123795A (ja) * 2007-11-13 2009-06-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP4994197B2 (ja) 2007-11-16 2012-08-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5011148B2 (ja) * 2008-02-06 2012-08-29 大陽日酸株式会社 半導体装置の製造方法、クリーニング方法及び基板処理装置
JP2009188257A (ja) * 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
KR20100006009A (ko) * 2008-07-08 2010-01-18 주성엔지니어링(주) 반도체 제조 장치
KR101422155B1 (ko) 2010-02-01 2014-07-22 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭제 및 그것을 사용한 드라이 에칭 방법
US9441290B2 (en) * 2013-05-29 2016-09-13 Varian Semiconductor Equipment Associates, Inc. System and method of improving implant quality in a plasma-based implant system
JP6422262B2 (ja) 2013-10-24 2018-11-14 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN104841662B (zh) * 2014-02-19 2017-04-05 宇宙电路板设备(深圳)有限公司 一种湿制程设备清洗方法及装置
US20180347037A1 (en) * 2017-06-05 2018-12-06 Applied Materials, Inc. Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
US20180345330A1 (en) * 2017-06-05 2018-12-06 Applied Materials, Inc. Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
US20180350571A1 (en) * 2017-06-05 2018-12-06 Applied Materials, Inc. Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
WO2019051364A1 (en) * 2017-09-11 2019-03-14 Applied Materials, Inc. IN SITU SELECTIVE CLEANING OF HIGH K FILMS FROM A PROCESSING CHAMBER USING A REACTIVE GAS PRECURSOR
JPWO2021153219A1 (zh) * 2020-01-30 2021-08-05
US11572622B2 (en) 2020-09-14 2023-02-07 Applied Materials, Inc. Systems and methods for cleaning low-k deposition chambers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523810B (en) * 2000-08-08 2003-03-11 Tokyo Electron Ltd Process apparatus and cleaning method
TW526278B (en) * 2000-03-24 2003-04-01 Tokyo Electron Ltd Plasma processing apparatus having an evacuating arrangement to evacuate gas from a gas-introducing part of a process chamber
TW531801B (en) * 2000-11-14 2003-05-11 Sekisui Chemical Co Ltd Normal plasma processing method and processing device
JP2004146787A (ja) * 2002-07-18 2004-05-20 Air Products & Chemicals Inc 高誘電率材料のエッチング方法及び高誘電率材料の堆積チャンバーのクリーニング方法
US20040129671A1 (en) * 2002-07-18 2004-07-08 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367600B2 (ja) * 1998-06-08 2003-01-14 シャープ株式会社 誘電体薄膜素子の製造方法
JP4283017B2 (ja) * 2003-03-25 2009-06-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW526278B (en) * 2000-03-24 2003-04-01 Tokyo Electron Ltd Plasma processing apparatus having an evacuating arrangement to evacuate gas from a gas-introducing part of a process chamber
TW523810B (en) * 2000-08-08 2003-03-11 Tokyo Electron Ltd Process apparatus and cleaning method
TW531801B (en) * 2000-11-14 2003-05-11 Sekisui Chemical Co Ltd Normal plasma processing method and processing device
JP2004146787A (ja) * 2002-07-18 2004-05-20 Air Products & Chemicals Inc 高誘電率材料のエッチング方法及び高誘電率材料の堆積チャンバーのクリーニング方法
US20040129671A1 (en) * 2002-07-18 2004-07-08 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576912B (zh) * 2012-02-03 2017-04-01 蘭姆研究公司 減少蝕刻腔室內污染的方法

Also Published As

Publication number Publication date
TW200625442A (en) 2006-07-16
KR100876215B1 (ko) 2008-12-31
JP4836112B2 (ja) 2011-12-14
US20080160777A1 (en) 2008-07-03
EP1840946A1 (en) 2007-10-03
WO2006068235A1 (ja) 2006-06-29
JP2006179834A (ja) 2006-07-06
KR20070086917A (ko) 2007-08-27

Similar Documents

Publication Publication Date Title
TWI381438B (zh) 半導體處理裝置之清潔方法及矽基板之蝕刻方法
KR100656770B1 (ko) 고유전율 물질의 에칭 방법 및 고유전율 물질용 증착챔버의 세정 방법
JP5006938B2 (ja) 表面処理装置およびその基板処理方法
KR100667723B1 (ko) 고유전율 물질의 에칭 방법 및 고유전율 물질용 증착챔버의 세정 방법
US6869542B2 (en) Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
JP2005159364A (ja) 蒸着チェンバーから誘電率が大きな材料を除去する方法
JP6630649B2 (ja) プラズマ処理方法
US9533332B2 (en) Methods for in-situ chamber clean utilized in an etching processing chamber
JP2007158250A (ja) プラズマエッチング方法
TWI785095B (zh) 被處理體之處理方法
JP2006339523A (ja) 半導体処理装置のクリーニング方法および高誘電率酸化膜のエッチング方法
TWI792002B (zh) 使用氟及金屬鹵化物來蝕刻金屬氧化物
JPH0779103B2 (ja) エツチング方法
JP2005039015A (ja) プラズマ処理方法および装置
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
JP2008060171A (ja) 半導体処理装置のクリーニング方法
KR20180032153A (ko) 플라스마 처리 방법
Nakamura et al. Plasma etching of high-k and metal gate materials
JP2012243958A (ja) プラズマ処理方法
JP5642427B2 (ja) プラズマ処理方法
WO2005071722A1 (en) Selective etch of films with high dielectric constant
JPH053178A (ja) 半導体装置の製造方法
KR100851454B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
WO2023166987A1 (ja) ハードマスク、基板処理方法、およびハードマスクの除去方法
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees