CN116457919A - 用于半导体图案化应用的氧化锡及碳化锡材料 - Google Patents

用于半导体图案化应用的氧化锡及碳化锡材料 Download PDF

Info

Publication number
CN116457919A
CN116457919A CN202180077490.3A CN202180077490A CN116457919A CN 116457919 A CN116457919 A CN 116457919A CN 202180077490 A CN202180077490 A CN 202180077490A CN 116457919 A CN116457919 A CN 116457919A
Authority
CN
China
Prior art keywords
layer
hard mask
patterned
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077490.3A
Other languages
English (en)
Inventor
林永振
郎纪一
黃和湧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116457919A publication Critical patent/CN116457919A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

提供了一种使用锡基材料作为心轴、硬掩模及衬垫材料来图案化半导体材料的方法及设备。本揭示案的一或更多个实施方式在多种图案化应用期间使用氧化锡及/或碳化锡材料作为硬掩模材料、心轴材料及/或衬垫材料。氧化锡或碳化锡材料相对于其他高选择性材料如金属氧化物(例如TiO2、ZrO2、HfO2、Al2O3)更容易剥离，以避免影响关键尺寸及产生缺陷。此外，氧化锡及碳化锡具有低折射率、低k值，并且在663纳米以下是透明的以用于光刻覆盖。

Description

用于半导体图案化应用的氧化锡及碳化锡材料
技术领域
本文描述的实施方式大体涉及膜堆叠及蚀刻工艺，用于以高选择性及对图案化工艺的良好轮廓控制来蚀刻膜堆叠。
背景技术
极大规模集成(very large scale integration；VLSI)及超大规模集成(ultralarge scale integration；ULSI)半导体元件的生产涉及可靠地生产亚微米及更小的特征。然而，随着电路技术的持续小型化，电路特征(如互连)的大小及间距的尺寸对处理能力提出了更多要求。为了进一步增大元件及互连密度，该技术核心的多级互连涉及高深宽比特征的精确成像及放置，高深宽比特征诸如通孔及其他互连结构。此外，亦寻求形成亚微米尺寸的特征及互连，同时减少中间材料(如抗蚀剂及硬掩模材料)的浪费。
随着特征尺寸变得越来越小，对更高深宽比(定义为特征深度与特征宽度之比)的需求稳步增长至10：1甚至更高。开发能够可靠地形成具有如此高深宽比的特征的膜堆叠及蚀刻工艺是一个重大挑战。光刻曝光及显影工艺的不准确控制或低分辨率可能导致用于将特征转移到膜堆叠中的各个层的关键尺寸不良，从而产生不可接受的线宽粗糙度(linewidth roughness；LWR)。大的线宽粗糙度(LWR)及不当的扭曲轮廓会导致不准确的特征转移到膜堆叠，从而最终导致元件失效及良率损失。
此外，在蚀刻此种膜堆叠期间，在蚀刻工艺中产生的副产物或其他材料的再沉积或累积会积聚在正在被蚀刻的特征的顶部及/或侧壁上，从而不利地阻塞了正在材料层中形成的特征的开口。为膜堆叠选择的不同材料会导致在膜堆叠中再沉积的副产物的不同量或分布。此外，由于被蚀刻特征的开口因材料的累积再沉积而变窄及/或密封，反应性蚀刻剂被阻止到达特征的下表面，因此限制了可获得的深宽比。此外，再沉积材料或副产物的累积会随机及/或不规则地粘附到正在被蚀刻的特征的顶表面及/或侧壁上，所得的不规则轮廓及再沉积材料的生长会改变反应性蚀刻剂的流动路径，导致在材料层中形成的特征的弯曲或扭曲轮廓。不准确的轮廓或结构尺寸会导致元件结构崩溃，最终导致元件失效及低产品良率。此外，对膜堆叠中包含的材料的不良蚀刻选择性会不利地导致不准确的轮廓控制，从而最终导致元件失效。
因此，本领域需要一种合适的膜堆叠及蚀刻方法，用于在膜堆叠中蚀刻具有目标轮廓及小尺寸的特征。
发明内容
本文描述的实施方式大体涉及膜堆叠及蚀刻工艺，用于以高选择性及对图案化工艺的良好轮廓控制来蚀刻膜堆叠。
在一个方面中，提供了在基板上形成特征的方法。该方法包括在基板上形成心轴(mandrel)层，其中心轴层是碳化锡层或氧化锡层。该方法进一步包括图案化心轴层。该方法进一步包括在图案化的心轴层上保形地形成间隔物层。该方法进一步包括图案化间隔物层。
实施方式可包括以下一或更多者。图案化的心轴层被选择性地从图案化的间隔物层移除。在基板上形成心轴层包括使用物理气相沉积(physical vapor deposition PVD)工艺、化学气相沉积(chemical vapor deposition；CVD)工艺或原子层沉积(atomic layerdeposition；ALD)工艺沉积心轴层。图案化心轴层包括供应包含含卤素气体及氧气的第一气体混合物，并在第一气体混合物中施加第一射频源功率设定。含卤素气体选自Cl2气体、HBr气体或其组合。第一气体混合物进一步包括选自N2、O2、COS、SO2或其组合的钝化气体。间隔物层包括不同于心轴层材料的材料，并且选自氧化硅、氮化硅、金属氧化物或多晶硅。心轴上形成有硬掩模层。硬掩模层包括选自多晶硅、纳米晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、非晶碳、类金刚石碳、氮化钛、氧化钛、氮氧化钛、氮化钽、氧化钽、氮氧化钽或任何其他合适的材料或上述材料的组合的材料。基板包括氧化硅、氮化硅、氧化铪、氧化铝、氧化锆、氧化钛或上述材料的组合。
在另一方面中，提供了在基板上形成特征的方法。该方法包括在基板之上形成的膜堆叠上形成硬掩模层，其中硬掩模层包括氧化锡或碳化锡。该方法进一步包括向基板供应第一蚀刻气体混合物；及蚀刻硬掩模层以形成图案化的硬掩模层。
实施方式可包括以下一或更多者。该方法进一步包括向基板供应第二蚀刻气体混合物，并蚀刻由图案化硬掩模层暴露的膜堆叠。膜堆叠包括多个介电层。膜堆叠包括氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO)层。膜堆叠包括硅及硅锗的交替层。选择性地移除硬掩模层。第一蚀刻气体混合物包括含卤素气体。含卤素气体选自Cl2气体、HBr气体或上述材料的组合。第一蚀刻气体混合物进一步包括选自N2、O2、COS、SO2或上述材料的组合的钝化气体。
在又一方面中，提供在基板上形成特征的方法。该方法包括在基板之上形成的膜堆叠上形成图案化的硬掩模层，其中图案化的硬掩模层包括碳。该方法进一步包括向基板供应第一蚀刻气体混合物。该方法进一步包括蚀刻由硬掩模层暴露的膜堆叠以形成图案化的膜堆叠。该方法进一步包括在图案化的硬掩模层及图案化的膜堆叠上形成衬垫层，其中衬垫层包括氧化锡或碳化锡。
实施方式可包括以下各者中一或更多者。衬垫层通过ALD工艺形成。将衬垫层暴露于湿化学品或干等离子体以移除衬垫层。图案化的硬掩模层包括非晶碳、类金刚石碳或上述材料的组合。膜堆叠包括多个介电层。膜堆叠包括氧化物-氮化物-氧化物(ONO)层。膜堆叠包括硅及硅锗的交替层。
在另一方面中，一种非暂时性计算机可读介质上储存有指令，当由处理器执行时，这些指令使得该工艺执行上述设备及/或方法的操作。
附图说明
为能够详细理解本揭示案的上述特征，可通过参考实施方式对以上简要概述的实施方式进行更特定的描述，其中一些实施方式在附图中示出。然而，应当注意，附图仅示出了本揭示案的典型实施方式，因此不应被认为是对其范围的限制，因为本揭示案可允许其他同等有效的实施方式。
图1示出了根据本揭示案的一或更多个实施方式的可用于执行蚀刻工艺的等离子体处理腔室的一个实例的截面图。
图2示出了根据本揭示案的一或更多个实施方式的用于执行高深宽比特征图案化工艺的方法的流程图。
图3A-3D示出了根据本揭示案的一或更多个实施方式的高深宽比特征图案化工艺的各个阶段。
图4示出了根据本揭示案的一或更多个实施方式的用于执行高深宽比特征图案化工艺的另一种方法的流程图。
图5A-5D示出了根据本揭示案的一或更多个实施方式的高深宽比特征图案化工艺的各个阶段。
图6示出了根据本揭示案的一或更多个实施方式的用于执行高深宽比特征图案化工艺的另一种方法的流程图。
图7A-7D示出了根据本揭示案的一或更多个实施方式的高深宽比特征图案化工艺的各个阶段。
为了便于理解，尽可能使用相同的附图标记来表示附图中共用的相同元件。可设想，一个实施方式的元件及特征可有益地结合到其他实施方式中，而无需进一步叙述。
具体实施方式
以下揭示内容描述了高深宽比特征的形成。在以下描述及图1-7D中阐述了某些细节，以提供对本揭示案的各种实施方式的透彻理解。在以下揭示内容中没有阐述描述通常与高深宽比特征的形成相关联的众所熟知的结构及系统的其他细节，以避免不必要地模糊各种实施方式的描述。此外，本文描述的设备描述是说明性的，并且不应该被理解或解释为限制本文描述的实施方式的范围。
附图中示出的许多细节、操作、尺寸、角度及其他特征仅仅是特定实施方式的说明。因此，在不脱离本揭示案的精神或范围的情况下，其他实施方式可具有其他细节、部件、尺寸、角度及特征。此外，本揭示案的进一步实施方式可在没有下文描述的数个细节的情况下实施。
本文描述的实施方式一般涉及膜堆叠及蚀刻工艺，用于以高选择性及对图案化工艺的良好轮廓控制来蚀刻膜堆叠。本揭示案的一或更多个实施方式通过使用氧化锡(例如，SnO、SnO2)或碳化锡(例如，SnC)材料在高深宽比特征中有利地提供了改进的材料选择性。本揭示案的一或更多个实施方式在各种图案化应用期间使用氧化锡及/或碳化锡材料作为硬掩模材料、心轴材料及/或衬垫材料。由于氧化锡及碳化锡的高杨氏模数及非挥发性蚀刻副产物(例如，SnF4)，因此本揭示案的一些实施方式改善了在用于存储器应用的材料(例如，氧化硅或氮化硅)的电容器蚀刻期间的碳、高密度碳及类金刚石碳材料的不良选择性。氧化锡或碳化锡材料相对于如金属氧化物的其他高选择性材料(例如TiO2、ZrO2、HfO2、Al2O3)更容易剥离，以避免影响关键尺寸及产生缺陷。由于有可能提供比碳更高的选择性，因此氧化锡及碳化锡材料可用于存储器应用中的深蚀刻硬掩模。此外，氧化锡及碳化锡具有低折射率、k值，并且在663纳米以下是透明的以用于光刻覆盖(overlay)。此外，碳、锡及SnOx(空气中的氧化)可通过干等离子体蚀刻或湿蚀刻剂轻松移除，此有助于为多重图案化提供精确的关键尺寸控制。锡及氧化锡可在腔室清洁期间轻松移除，以减少生产工艺中的缺陷，并亦提高腔室生产率。
尽管其中可实施本文描述的实施方式的特定设备不受限制，但是在加州圣克拉拉的应用材料公司销售的蚀刻系统中实施这些实施方式是特别有益的。此外，其他可用的蚀刻系统亦可受益于本文描述的实施方式。
本文所用的“基板”是指材料的表面，或在制造工艺中在其上进行膜处理的表面或材料的一部分。例如，取决于应用而定，可在其上执行处理的基板表面包括诸如硅、氧化硅、氮化硅、应变硅、绝缘体上硅(silicon on insulator；SOI)、掺碳氧化硅、非晶硅、掺杂硅、掺杂非晶硅、多晶硅、掺杂多晶硅、锗、砷化镓、玻璃、蓝宝石之类的材料，及诸如金属、金属氮化物、金属合金及其他导电材料之类的任何其他材料。基板包括但不限于半导体晶片。除了直接在基板本身的表面上进行膜处理之外，在本揭示案中，所揭示的任何膜处理步骤亦可在基板上形成的下层上进行，如下文更详细揭示的，并且术语“基板表面”意在包括如上下文所示的此种下层。因此，例如，当膜/层或部分膜/层已经沉积到基板表面上时，新沉积的膜/层的暴露表面即成为基板表面。
基板可为硅晶片，例如200毫米晶片、300毫米晶片或450毫米晶片，包括其上沉积有一或更多层材料，如介电、导电或半导电材料的晶片。图案化的基板可具有“特征”，如通孔、开口或接触孔，这些特征的特性在于一或更多个狭窄及/或可再入的(re-entrant)开口、特征内的缩窄及高深宽比。特征可形成在上述层中的一或更多者中。特征的一个实例是半导体基板或基板上的层中的孔或通孔。另一个实例是基板或层中的沟槽。在一些实施方式中，该特征可具有下层，如阻挡层或粘合层。下层的非限制性实例包括介电层及导电层，例如氧化硅、氮化硅、碳化硅、金属氧化物、金属氮化物、金属碳化物及金属层。
在一些实施方式中，通过执行所揭示的实施方式制造的基板类型可取决于在执行所揭示的实施方式之前基板上的特征的深宽比。深宽比是特征深度与特征关键尺寸(例如宽度/直径)的比较。在一些实施方式中，基板上的特征可具有至少约2∶1、至少约3∶1、至少约4∶1、至少约6∶1、至少约10∶1、至少约20∶1或更高的深宽比。该特征亦可具有靠近开口的尺寸，例如开口直径或线宽在约5纳米到500纳米之间，例如在约25纳米到约300纳米之间。
本揭示案的一或更多个实施方式大体提供可在存储器结构中实施的结构，该结构包括通过图案化介电材料形成的高深宽比结构。举例而言，根据本揭示案的实施方式形成的高深宽比特征可为存储器型半导体元件，如NAND型存储器元件。
图1是等离子体处理腔室100的一个实例的简化剖视图，该等离子体处理腔室100适合图案化材料层及形成安置在等离子体处理腔室100中的基板102上的材料层。等离子体处理腔室100适于执行本文所述的蚀刻工艺。可调适以受益于本揭示案的等离子体处理腔室100的一个实例是处理腔室，其可从位于加利福尼亚州圣克拉拉的应用材料公司获得。可设想，包括来自其他制造商的处理腔室的其他处理腔室可适于实施本揭示案的实施方式。
等离子体处理腔室100包括其中限定有处理容积101的腔室主体105。腔室主体105具有侧壁112及底部118，这些侧壁及底部耦接至地面126。侧壁112具有衬垫115，以保护侧壁112并延长等离子体处理腔室100的维护周期之间的时间。腔室主体105及等离子体处理腔室100的相关部件的尺寸不受限制，并且可成比例地大于要于其中处理的基板102的尺寸。基板尺寸的实例包括200毫米直径、250毫米直径、300毫米直径及450毫米直径等。
腔室主体105支撑腔室盖组件110以封闭处理容积101。腔室主体105可由铝或其他合适的材料制成。穿过腔室主体105的侧壁112形成基板进出端口113，便于基板102移送进出等离子体处理腔室100。基板进出端口113可耦接到基板处理系统(未示出)的移送腔室及/或其他腔室。
泵送端口145限定在腔室主体105中，并连接至处理容积101。泵送装置(未示出)通过泵送端口145耦接至处理容积101，以排空及控制处理容积101的压力。泵送装置可包括一或更多个泵及节流阀。
气体面板160通过气体管线167耦接到腔室主体105，以将处理气体供应到处理容积101中。气体面板160可包括一或更多个处理气体源161、162、163、164，并且可额外包括惰性气体、非反应性气体及反应性气体。可由气体面板160提供的处理气体的实例包括但不限于含氧气体，包括O2、H2O、H2O2、O3、N2O、NO2；含卤素气体，包括Cl2、HCl、HF、F2、Br2、HCl、HBr、SF6、NF3；钝化气体，包括氮气(N2)、硫化羰(COS)及二氧化硫(SO2)；及惰性气体，包括氩气、氦气。此外，处理气体可包括含氮、氯、氟、氧及氢的气体，如BCl3、C2F4、C4F8、C4F6、CHF3、CH2F2、CH3F、NF3、NH3、CO2、SO2、CO、N2、NO2、N2O及H2等。
阀166控制来自源161、162、163、164的处理气体从气体面板160的流动，并由系统控制器165管理。从气体面板160供应到腔室主体105的气流可包括气体的组合。
腔室盖组件110可包括喷嘴114。喷嘴114具有一或更多个端口，用于将处理气体从气体面板160的源161、162、164、163引入处理容积101。在处理气体被引入等离子体处理腔室100之后，气体被激发以形成等离子体。诸如一或更多个电感线圈的天线148可邻近等离子体处理腔室100设置。天线电源142可通过匹配电路141向天线148供电，以将能量(如射频能)电感耦合到处理气体，从而在等离子体处理腔室100的处理容积101中维持由处理气体形成的等离子体。替代地，或者除了天线电源142之外，可使用基板102下方及/或基板102上方的处理电极将射频功率电容耦合到处理气体，以在处理容积101内维持等离子体。天线电源142的操作可由控制器控制，如系统控制器165，其亦控制等离子体处理腔室100中其他部件的操作。
基板支撑基座135安置在处理容积101中，以在处理期间支撑基板102。基板支撑基座135可包括静电卡盘(electrostatic chuck；ESC)122，用于在处理期间保持基板102。静电卡盘122利用静电吸力将基板102保持在基板支撑基座135上。静电卡盘122由与匹配电路124整合的射频电源125供电。静电卡盘122包括嵌入介电体内的电极121。电极121耦接到射频电源125，并向静电卡盘122及位于其上的基板102提供偏压，该偏压吸引由处理容积101中的处理气体形成的等离子体离子。在基板102的处理期间，射频电源125可循环开启及关闭，或者脉冲。静电卡盘122具有隔离器128，用于降低静电卡盘122的侧壁对等离子体的吸引力，以延长静电卡盘122的维护寿命周期。此外，基板支撑基座135可具有阴极衬垫136，以保护基板支撑基座135的侧壁免受等离子体气体的影响，并延长等离子体处理腔室100的维护间隔时间。
此外，电极121耦接到电源150。电源150向电极121提供约200伏到约2,000伏的夹持电压。电源150亦可包括系统控制器，例如系统控制器165，用于通过将直流电流引导到电极121来控制电极121的操作，以夹紧及松开基板102。
静电卡盘122可包括安置在其中并连接至电源(未示出)以用于加热基板的加热器，而支撑静电卡盘122的冷却基座129可包括用于循环传热流体的导管，以保持静电卡盘122及安置在其上的基板102的温度。静电卡盘122被配置为在基板102上正在制造的元件的热预算所规定的温度范围内操作。例如，静电卡盘122可被配置为将基板102保持在-50摄氏度至约250摄氏度的温度，例如从约25摄氏度至约150摄氏度。
提供冷却基座129来帮助控制基板102的温度。为了减轻工艺漂移及缩短时间，在基板102处于等离子体处理腔室100中的整个时间内，基板102的温度可通过冷却基座129保持基本恒定。在一个实施方式中，基板102的温度在整个蚀刻工艺中保持在-50摄氏度至约250摄氏度，例如从约25摄氏度至约150摄氏度。
盖环130设置在静电卡盘122上并沿着基板支撑基座135的周边。盖环130被配置成将蚀刻气体限制在基板102的暴露顶表面的目标部分，同时遮蔽基板支撑基座135的顶表面以与等离子体处理腔室100内部的等离子体环境隔开。升降销(未示出)选择性地移动穿过基板支撑基座135，以将基板102提升到基板支撑基座135上方，从而有助于移送机器人(未示出)或其他合适的移送机构接近基板102。
系统控制器165可用于控制工艺顺序，调节从气体面板160进入等离子体处理腔室100的气流及其他处理参数。当由中央处理器执行时，软件程序将中央处理器转换成控制等离子体处理腔室100的专用计算机(控制器)，从而根据本揭示案执行工艺。软件程序亦可由与等离子体处理腔室100并置的第二控制器(未示出)储存及/或执行。
图2示出了根据本揭示案的一或更多个实施方式的方法200的流程图，该方法200用于利用锡基心轴材料执行高深宽比特征图案化工艺。图3A-3D示出了膜堆叠300在根据方法200的高深宽比特征图案化工艺的不同阶段的截面图。心轴材料包括氧化锡(例如SnO、SnO2)或碳化锡(例如SnC)材料。方法200可用于根据需要形成具有目标关键尺寸及轮廓的特征，如接触结构、栅极结构、NAND结构或用于逻辑或存储器元件的互连结构。或者，方法200可有益地用于图案化其他类型的结构。
方法200从操作210开始，提供具有设置在图案化的心轴层320上的图案化的硬掩模层330的膜堆叠300，该膜堆叠300设置在基板310上，如图3A所示。图案化的硬掩模层330可使用具有限定的开口的图案化光刻胶层(未示出)来图案化，所述开口暴露硬掩模层的一部分用于蚀刻。
在操作220期间，图案化的硬掩模层330随后用于形成图案化的心轴层320。操作220的心轴图案化工艺可在等离子体处理腔室中执行，例如图1所示的等离子体处理腔室100。通过供应第一气体混合物来执行心轴图案化工艺，该第一气体混合物以比图案化的硬掩模层330的材料更高的速率选择性地移除心轴层的材料，以形成图案化的心轴层320的侧壁324。在心轴图案化工艺期间供应的第一气体混合物包括用于蚀刻碳化锡或氧化锡材料的反应性蚀刻剂。
第一气体混合物可包括含卤素气体。含卤素气体可选自由HBr、氯气(Cl2)、含碳及氟的气体(如CF4、CHF3、C4F8)或上述材料的组合组成的群组。第一气体混合物可进一步包括含氧气体或H2。含氧气体可选自由O2、H2O、H2O2、O3、N2O、NO2、CO或上述材料的组合组成的群组。第一气体混合物可进一步包括钝化气体。钝化气体可选自由氮气(N2)、二氧化硫(SO2)、硫化羰(COS)或上述材料的组合组成的群组。第一气体混合物被配置为从心轴层移除材料，以形成图案化的心轴层320的侧壁324。不受理论的约束，但相信包含钝化气体有助于达成侧壁324的垂直蚀刻轮廓。在一个特定实例中，第一气体混合物包括O2/HBr与氯气(Cl2)中的至少一种/N2、COS及SO2中的至少一种。
当第一气体混合物被供应到等离子体处理腔室，例如图1所示的等离子体处理腔室100中时，调节数个处理参数。在一个实施方式中，调节存在第一气体混合物时的腔室压力。在一个实例中，蚀刻腔室中的处理压力被调节为从约1毫托到约80毫托，例如从约3毫托到约60毫托。可施加射频源及偏压功率来维持由第一气体混合物形成的等离子体。例如，从约100瓦到约3000瓦的射频源功率(从约200瓦到约1500瓦；从约200瓦到约1,000瓦；或者从约500瓦到约3,000瓦)可应用于电感耦合天线源，以维持等离子体处理腔室内的等离子体。供应第一气体混合物的同时可施加约小于1500瓦的射频偏压功率(从约40瓦到400瓦；从约150瓦到约400瓦；或者从约500瓦到约1,500瓦)。第一气体混合物可以约50sccm到约1,000sccm的速率流入腔室。基板的温度可保持在约-50摄氏度至约250摄氏度，例如约-20摄氏度至约80摄氏度。
当供应第一气体混合物时，可改变射频源及偏压功率范围，以便于主要移除心轴层的某些部分。例如，当供应第一气体混合物时，根据需要，射频源功率可例如从第一射频源功率设定上调至第二射频源功率设定，而射频偏压功率可例如从第一射频偏压功率设定下调至第二射频偏压功率设定。在一个实例中，在第一射频源及偏压功率设定已经执行了从约5秒到约20秒的一时间段之后，第一射频源及偏压功率设定可转换到第二射频源及偏压功率设定，以继续图案化工艺。在一个实例中，第二射频源功率设定比第一射频源功率设定高从约30％至约80％。第二偏压功率设定可比第一偏压功率设定低从约30％到约70％。
在一个特定实例中，第一射频源功率设定为从约500瓦到约600瓦，而第一射频偏压功率设定为从约50瓦到约150瓦。第二射频源功率设定为约700瓦至约900瓦，而第二射频偏压功率设定为约20瓦至约100瓦。
在一些实施方式中，图案化的硬掩模层330可为选自由多晶硅、纳米晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、非晶碳、类金刚石碳、氮化钛、氧化钛、氮氧化钛、氮化钽、氧化钽、氮氧化钽或任何其他合适的材料组成的群组的第一类介电层。在一个特定实例中，被选用以形成图案化的硬掩模层330的第一类介电层是含碳层，如非晶碳、类金刚石碳、SiOC或类似物。在心轴材料是氧化锡的一些实施方式中，硬掩模层330可包括碳基膜(例如旋涂碳膜、非晶碳膜、碳基光刻胶、极紫外(extreme ultraviolet；“EUV”)光刻胶材料、介电材料(例如SiO、SiN、SiON、SiOCN或SiOC)及含硅膜(例如硅或多晶硅膜)。在心轴材料是碳化锡的一些实施方式中，硬掩模层330包括图案化的电介质(例如，SiO、SiN、SiON、SiOCN或SiOC)或含硅膜(例如，硅或多晶硅膜)。
图案化的心轴层320包括不同于图案化的硬掩模层330的材料。图案化的心轴层320是含锡材料。在一个实例中，图案化的心轴层320是氧化锡层(例如，SnOx、SnO或SnO2)。在另一实例中，图案化的心轴层320是碳化锡层(例如，Sn-C或包含Sn-Sn、Sn-C及/或C-C键结的Sn(C))。不受理论的约束，然而相信Sn-C的强键结有助于保持图案化的心轴层320的侧壁324的垂直轮廓。图案化的心轴层320可通过任何合适的沉积工艺形成，如物理气相沉积、化学气相沉积、原子层沉积或其他合适的沉积技术。图案化的心轴层320用于图案化随后沉积的间隔物材料。在一个实例中，图案化的心轴层320的厚度在约5纳米与约200纳米之间，例如从约40纳米到约100纳米。
在一些实施方式中，如图3B所示，在形成图案化的心轴层320之后，移除图案化的硬掩模层330。在一些实施方式中，图案化的硬掩模层330保留在图案化的心轴层320上，并且可稍后被移除。在一些实施方式中，图案化的硬掩模层330在图案化图案化的心轴层320时被消耗。
在一些实施方式中，基板310可包括用于形成接触层的介电层、双镶嵌结构或任何合适的材料。介电层的合适实例包括含碳的氧化硅(SiOC)、正硅酸四乙酯(TEOS)、热氧化硅、聚合物材料，如聚酰胺、SOG、USG、氧化硅、氮化硅(例如SiNx)、氮氧化硅(SiON)、碳化硅(SiC)、氮化硅碳(SiCN)、碳氧化硅、氮化硼(BN)、高k电介质，包括例如氧化铪(例如HfOx、HfO2)、氧化铝(例如AlxOy、Al2O3)、氧化锆(ZrO2)、氧化钛或上述材料的组合。在一个实例中，基板310包括氧化硅、氮化硅、氧化铪、氧化铝、氧化锆、氧化钛或上述材料的组合。
在操作230，在基板310及图案化的心轴层320之上形成间隔物层340，如图3B所示。间隔物层340由不同于图案化的心轴层320及基板310的材料形成。在一些实施方式中，间隔物层340包括不同于图案化的心轴层320的材料的材料，并且选自氧化硅、氮化硅、金属氧化物或多晶硅。在一个实例中，间隔物层340是掺杂的含硅层，如硼掺杂的硅材料、磷掺杂的硅、或其他合适的第III族、第IV族或第V族掺杂的硅材料。在一个实例中，间隔物层340是硼掺杂的硅层。
在一些实施方式中，间隔物层340通过化学气相沉积工艺形成。注意，间隔物层340可通过任何合适的沉积工艺形成，如等离子体增强化学气相沉积、原子层沉积、次常压化学气相沉积、高密度等离子体化学气相沉积、旋涂或其他合适的沉积技术。在一个实例中，间隔物层340具有从约5纳米到约25纳米的厚度。
在一个实例中，间隔物层340保形地形成在图案化的心轴层320上，保形地衬于图案化的心轴层320的顶表面322及侧壁324上。相信间隔物层340可在随后的图案化工艺期间提供良好的蚀刻选择性，使得在图案化工艺之后可根据需要获得间隔物层340的良好轮廓。
在操作240，图案化间隔物层340，如图3C所示。操作240的间隔物图案化工艺可在等离子体处理腔室中执行，例如图1所示的等离子体处理腔室100。通过供应第二气体混合物来执行图案化工艺，该第二气体混合物能够以目标方向性选择性地移除间隔物层340的部分，使得间隔物层340的某些部分(例如，侧壁342)可保留在基板310上且具有目标轮廓，以形成间隔物结构350。在一个实例中，在间隔物图案化工艺期间供应的第二气体混合物可包括用于从间隔物层340各向异性蚀刻含硅材料的反应性蚀刻剂，特别是用于各向异性蚀刻掺杂的含硅材料。
在一些实施方式中，第二气体混合物包括含卤素气体，该气体选自HBr、氯气(Cl2)、三氯化硼(BCl3)、三氟化氮(NF3)、六氟化硫气体(SF6)、含碳及氟的气体，如CF4、CHF3、C4F8或上述材料的组合的群组。在一个实例中，第二气体混合物包括用于蚀刻间隔物层340的HBr及氯气(Cl2)。第二气体混合物被配置为移除间隔物层340的顶部及底部，而不会显著侵蚀间隔物层340的侧壁342。在一个实例中，间隔物层340的蚀刻导致了间隔物结构350的基本上方形的顶表面。
当第二气体混合物被供应到等离子体处理腔室中时，调节数个处理参数。在一个实施方式中，调节存在第二气体混合物时的腔室压力。在一个实例中，等离子体处理腔室中的处理压力被调节为从约1毫托至约80毫托，例如从约3毫托到约60毫托。可施加射频源及偏压功率来维持由第二气体混合物形成的等离子体。例如，从约100瓦到约3000瓦的射频源功率(从约200瓦到约1500瓦；从约200瓦到约1,000瓦；或者从约500瓦到约3,000瓦)可施加至电感耦合天线源，以维持等离子体处理腔室内的等离子体。供应第二气体混合物期间，可施加约小于1500瓦的射频偏压功率(从约40瓦到400瓦；从约150瓦到约400瓦；或者从约500瓦到约1,500瓦)。第二气体混合物可以约50sccm至约1,000sccm的速率流入腔室。基板的温度可保持在约-50摄氏度至约250摄氏度，例如约-20摄氏度至约80摄氏度。
在供应第二气体混合物时，可改变射频源及偏压功率范围，以便于主要移除间隔物层340的某些部分。例如，当供应第二气体混合物时，可根据需要将射频源功率例如从第一射频源功率设定上调至第二射频源功率设定，而将射频偏压功率下调(例如，从第一射频偏压功率设定下调至第二射频偏压功率设定)。在一个实例中，在第一射频源及偏压功率设定已经执行了约5秒到约20秒之间的一时间段之后，第一射频源及偏压功率设定可转换到第二射频源及偏压功率设定，以继续间隔物图案化工艺。在一个实例中，第二射频源功率设定比第一射频源功率设定高约30％至约80％。第二偏压功率设定比第一偏压功率设定低约30％到约70％。
在一个实例中，第一射频源功率设定为约500瓦至约600瓦，而第一射频偏压功率设定为约50瓦至约150瓦。第二射频源功率设定为约700瓦至约900瓦，而第二射频偏压功率设定为约20瓦至约100瓦。
在操作250，移除图案化的心轴层320以形成如图3D所示的间隔物结构350。可基于用于形成图案化的心轴层320及间隔物层340的材料来选择用于移除图案化的心轴层320的蚀刻化学物质。
在一个实例中，间隔物图案化工艺可包括一或更多个处理阶段。例如，在供应第二气体混合物以主要移除间隔物层340的顶部及底部之后，供应第三气体混合物以主要移除图案化的心轴层320。第三气体混合物可包括O2、H2、H2/N2、Cl2、HBr、H2O、H2O2或上述材料的组合及/或载气，如N2、He、Ar等。第三气体混合物可包括含氧气体混合物及/或载气，如N2、He、Ar等。在一个实例中，亦可根据需要使用含碳及氟的气体，如CH2F2、CF4等。在一个实例中，第二气体混合物包括O2及N2或O2、N2及CH2F2。
当第三气体混合物被供应到等离子体处理腔室中时，可调节数个处理参数。在一个实施方式中，调节存在第三气体混合物时的腔室压力。在一个实例中，等离子体处理腔室中的处理压力被调节为从约1毫托至约80毫托，例如从约3毫托到约60毫托。可施加射频源及偏压功率来维持由第三气体混合物形成的等离子体。例如，从约100瓦到约3000瓦的射频源功率(从约200瓦到约1500瓦；从约200瓦到约1,000瓦；或者从约500瓦到约3,000瓦)可被施加到电感耦合天线源，以维持等离子体处理腔室内的等离子体。在供应第三气体混合物的同时可施加约小于1500瓦的射频偏压功率(从约40瓦到400瓦；从约150瓦到约400瓦；或者从约500瓦到约1,500瓦)。第三气体混合物可以约50sccm至约1,000sccm的速率流入腔室。基板的温度可保持在约-50摄氏度至约250摄氏度，例如约-20摄氏度至约80摄氏度。间隔物结构350可经受进一步的处理。
使用锡基心轴的实施方式可包括以下潜在优点中一或更多者。由于锡-碳的强键结，因此锡-碳心轴即使在小尺寸(例如小于10纳米)下亦能保持垂直轮廓。碳、锡或SnOx(空气中的氧化)可通过干等离子体蚀刻或湿蚀刻剂轻松移除，此为多重图案化提供了精确的关键尺寸控制。
图4示出了用于蚀刻具有锡基硬掩模层530的膜堆叠500的另一种方法400的流程图。图5A-5D示出了膜堆叠500在根据方法400的高深宽比特征图案化工艺的不同阶段的截面图。方法400可用于根据需要形成具有目标关键尺寸及轮廓的特征，如接触结构、栅极结构、NAND结构、或逻辑或存储器元件的互连结构。或者，方法400可有利地用于蚀刻其他类型的结构。
方法400从操作410开始，提供具有硬掩模层530的膜堆叠500，硬掩模层530设置在基板510上的多个层520上，如图5A所示。
硬掩模层530包括如本文所述的氧化锡(SnO、SnO2)或碳化锡(SnC)。在一些实施方式中，多个层520包括多个介电层。在一个实例中，多个介电层包括交替的氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO)层。在另一实施方式中，多个层520包括交替的硅及硅锗层。
在一些实施方式中，硬掩模层530具有设置在其上的图案化光刻胶层540，如图5A所示。图案化光刻胶层540可为能够经历化学扩增反应的正性光刻胶及/或负性光刻胶。在一个实例中，图案化光刻胶层540是适用于EUV光刻工艺的聚合物有机材料。在一或更多个实例中，图案化光刻胶层540包括选自锡、钽、铟、镓、锆、锌、上述材料的任何合金或上述材料的任何组合中的至少一种金属元素。图案化光刻胶层540中包括的金属元素可根据需要改变在光刻曝光工艺期间的光吸收效率。
图案化光刻胶层540设置在硬掩模层530上。在一些实施方式中，硬掩模层530设置在额外层上，例如底部抗反射涂布(bottom anti-reflective coating；BARC)层及/或有机层(未示出)。有机层可包括有机材料或有机材料与无机材料的混合物。
将在膜堆叠500中形成的硬掩模层530包括氧化锡或碳化锡材料。硬掩模层530可包括单层或多层。在图5A所示的实例中，硬掩模层530是包含氧化锡、碳化锡或该两者的组合，或由其形成的单层。在一或更多个实例中，硬掩模层530的厚度为约10埃至约500埃，例如约20埃至约200埃，例如约50埃至约100埃。
硬掩模层530可通过任何合适的沉积技术形成。在一些实施方式中，硬掩模层530通过化学气相沉积、原子层沉积、物理气相沉积或其他合适的沉积工艺形成。
在一些实施方式中，通过化学气相沉积或物理气相沉积工艺形成硬掩模层530，在硬掩模层530的等离子体沉积工艺期间，可使用具有相对较高原子量的载气及/或惰性气体，如Xe或Kr。在硬掩模层530的形成期间受控制的基板温度可被控制为从约-50摄氏度到约250摄氏度。不受理论的约束，但相信在形成硬掩模层530时，相对低的基板温度控制，例如低于250摄氏度，可有助于以相对低的沉积速率形成硬掩模层530，从而使得膜表面具有相对光滑的表面。
基板510可为半导体基板、硅晶片、玻璃基板等中的任何一者。基板510可为诸如晶体硅(例如，Si<100>或Si<111>)、氧化硅、应变硅、硅锗、锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片及图案化或未图案化的晶片绝缘体上硅(silicon on insulator；SOI)、碳掺杂的氧化硅、氮化硅、掺杂的硅、锗、砷化镓、玻璃或蓝宝石的材料。基板510可具有各种尺寸，如200毫米、300毫米、450毫米或其他直径，亦可为矩形或正方形面板。除非另有说明，否则本文所述的实例在直径为200毫米、300毫米或450毫米的基板上进行。
在操作420期间，执行蚀刻工艺以图案化硬掩模层530，从而形成图案化的硬掩模层550，如图5B所示。可使用具有限定的开口542的图案化光刻胶层540来图案化硬掩模层530，开口542暴露硬掩模层530的表面的一部分以用于蚀刻。图案化的硬掩模层550具有限定的开口或特征552，从而暴露多个层520的表面的一部分。由于由图案化光刻胶层540限定的开口542的尺寸较小，例如小于100纳米，所以仔细选择用于蚀刻硬掩模层530的气体混合物及处理参数，以在不损坏下方多个层520的情况下以良好的轮廓控制蚀刻硬掩模层530。
在一或更多个实例中，通过将第一蚀刻气体混合物供应到等离子体处理腔室中，同时将基板支撑基座135的温度保持为从室温(例如，约23摄氏度)到最高约150摄氏度，来执行操作420的蚀刻工艺。
在一些实施方式中，第一蚀刻气体混合物包括至少一种含卤素气体。含卤素气体可包括含氟气体、含氯气体、含溴气体或上述材料的组合。含卤素气体的合适实例包括SF6、SiCl4、Si2Cl6、NF3、HBr、Br2、CHF3、CH2F2、CF4、C2F、C4F6、C3F8、HCl、C4F8、Cl2、HF、CCl4、CHCl3、CH2Cl2及CH3Cl。在一些实例中，含硅气体亦可在第一蚀刻气体混合物中供应。含硅气体的合适实例包括SiCl4、Si2Cl6、SiH4、Si2H6等。此外，特定而言，含氯气体的实例包括HCl、Cl2、CCl4、CHCl3、CH2Cl2、CH3Cl、SiCl4、Si2Cl6等，而含溴气体的实例包括HBr、Br2等。亦可根据需要在第一蚀刻气体混合物中供应反应气体，如含氧气体或含氮气体，例如O2、N2、N2O、NO2、O3、H2O或类似物。
在一些实施方式中，用于蚀刻硬掩模层530的含卤素气体包括含氯气体或含溴气体。当将第一蚀刻气体混合物供应到等离子体处理腔室中时，可将惰性气体供应到蚀刻气体混合物中，以根据需要协助轮廓控制。气体混合物中供应的惰性气体的实例包括Ar、He、Ne、Kr、Xe或类似物。
在一个实例中，用于蚀刻硬掩模层530，如氧化锡或碳化锡，的第一蚀刻气体混合物包括HBr、Cl2、Ar、He或上述材料的组合。
在操作420期间，亦调节第一蚀刻气体混合物的腔室压力。在一些实施方式中，等离子体处理腔室中的处理压力被调节为从约2毫托至约100毫托，例如从约3毫托到约20毫托，例如约6毫托。根据需要，在第一蚀刻气体混合物存在的情况下，可施加射频源或偏压功率来维持由连续模式或脉冲模式形成的等离子体。例如，频率为约13.56兆赫的射频源功率可以约200瓦至约1,000瓦，如约500瓦的能量水平施加到电感耦合天线源，以维持等离子体处理腔室内的等离子体。此外，频率为约2兆赫至约13.56兆赫的射频偏压功率可以小于500瓦的功率施加，如约0瓦至约450瓦，如约150瓦。
在一些实施方式中，在操作420的蚀刻期间，射频偏压功率及射频源功率可在等离子体处理腔室中脉冲化。射频偏压功率及射频源功率可同步或不同步地脉冲进入等离子体处理腔室。在一些实例中，射频偏压功率及射频源功率被非同步地脉冲到等离子体处理腔室中。例如，可在脉冲输送射频偏压功率之前，将射频源功率脉冲到处理腔室。例如，射频偏压功率可处于与射频源功率同步的脉冲模式，或者相对于射频源功率具有时间延迟。在一些实例中，射频源功率及射频偏压功率在每个工作周期的约5％与约75％之间脉冲输送。例如在每个时间单位之间的每个工作周期是从约0.1毫秒(ms)到约10毫秒。
在一个实例中，在操作220供应的第一蚀刻气体混合物包括以约0sccm至约50sccm的速率供应到腔室中的O2气体。第一蚀刻气体混合物进一步包括含卤素气体，如HBr，其以从约25sccm到约250sccm，如约100sccm的流率供应。在一个实例中，含卤素气体包括含氟气体。氟基蚀刻化学物质形成SnF4，其是非挥发性的，以提高电介质蚀刻期间的选择性。SnF4或SnO2可通过氢等离子体移除，以形成SnH4或基于卤素的等离子体(例如Cl2/HBr)。
在硬掩模层530中形成特征552之后，可执行去浮渣或剥离工艺以移除剩余的图案化光刻胶层540。
在操作430，可执行进一步的蚀刻或图案化，以继续将特征552转移到多个层520中，从而形成图案化的多个层560，这些层中形成有特征562，如图5C所示。在一些实施方式中，使用操作420的第一气体混合物来执行操作430的蚀刻或图案化。在其他实施方式中，使用第二气体混合物来执行操作430的蚀刻或图案化，该第二气体混合物不同于在操作420期间使用的第一气体混合物。可基于用于形成图案化的硬掩模550的材料类型及用于形成多个层520的材料类型来选择第二气体混合物。
在操作440，可执行硬掩模移除工艺，以从图案化的多个层560移除图案化的硬掩模550，如图5D所示。操作440的剥离工艺可相对于氧化硅及氮化硅非常有选择性，此可导致图案化的多个层520的关键尺寸没有变化。
使用锡基硬掩模的实施方式可包括以下潜在优点中一或更多者。氟基蚀刻化学物质形成非挥发性的SnF4，以提高电介质蚀刻期间的选择性。SnF4或SnO2可通过H2等离子体移除以形成SnH4或基于卤素的等离子体(例如Cl2/HBr)。锡基硬掩模膜的剥离工艺相对于氧化硅及氮化硅具有很高的选择性(ONO结构后蚀刻，没有关键尺寸变化)。亦可通过湿化学物质(例如HCl、HNO3或H2SO4)选择性移除锡的氧化。
图6示出了根据本揭示案的一或更多个实施方式的利用锡基衬垫材料执行高深宽比特征图案化工艺的方法600的流程图。图7A-7D示出了膜堆叠700在根据方法600的高深宽比特征图案化工艺的不同阶段的截面图。方法600可用于根据需要形成具有目标关键尺寸及轮廓的特征，如接触结构、栅极结构、NAND结构、或用于逻辑或存储器元件的互连结构。或者，方法600可有利地用于蚀刻其他类型的结构。
方法600从操作610开始，提供具有设置在多个层720上的图案化硬掩模层730的膜堆叠700，多个层720设置在基板710上，如图7A所示。图案化的硬掩模层730可使用具有限定的开口的图案化光刻胶层(未示出)来图案化，开口暴露硬掩模层的一部分用于蚀刻。图案化的硬掩模层730具有限定的开口或特征732，从而暴露多个层720的表面的一部分。
在一个实例中，图案化的硬掩模层730可为第一类介电层，其选自由多晶硅、纳米晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、非晶碳、类金刚石碳、氮化钛、氧化钛、氮氧化钛、氮化钽、氧化钽、氮氧化钽或任何其他合适的材料组成的群组。在一个特定实例中，被选用以形成图案化的硬掩模层730的第一类介电层是含碳层，如非晶碳、类金刚石碳、SiOC或类似物。
图案化的硬掩模层730可使用任何合适的图案化工艺形成。
在操作620，可执行进一步的蚀刻或图案化，以继续将特征732转移到多个层720中，从而形成其中形成有特征742的图案化的多个层740，如图7B所示。特征742从图案化的多个层740的顶表面744延伸一特征深度至特征742的底表面746。特征742具有由至少一个侧壁748限定的宽度。
可执行任何合适的蚀刻或图案化工艺来形成图案化的多个层740。操作620的蚀刻或图案化可使用气体混合物来执行，该气体混合物基于用于形成图案化的硬掩模层730的材料类型及用于形成多个层720的材料类型来选择。在一些实施方式中，使用类似于操作420的第一气体混合物及蚀刻条件的气体混合物及蚀刻条件来执行操作620的蚀刻或图案化。在其他实施方式中，使用气体混合物及处理条件来执行操作620的蚀刻或图案化，该气体混合物及处理条件不同于在操作420期间使用的第一气体混合物及蚀刻条件。
在操作630，在图案化的硬掩模层730(若存在)及图案化的多个层740上形成衬垫层760，如图7C所示。衬垫层760是锡基衬垫层。衬垫层760包括氧化锡、碳化锡或上述材料的组合。衬垫层760可被视为另一间隔物层(例如，间隔物上的间隔物方案)，其有助于减小限定在其间的开口742的尺寸，并根据需要缩小尺寸。衬垫层760可通过化学气相沉积、原子层沉积或任何其他合适的沉积技术形成。在一个实例中，衬垫层760是通过原子层沉积工艺形成的氧化锡层或碳化锡层。注意，如图7C所示的衬垫层760保形地形成在图案化的硬掩模层730及图案化的多个层740上，保形地衬于图案化的硬掩模层730的顶表面734及图案化的多个层740的侧壁748。衬垫层760进一步减小了限定在侧壁748之间的特征742的尺寸，其可进一步用作掩模层，以根据需要以减小的小尺寸将特征转移到图案化的多个层740的下层或未图案化的部分。在一个实例中，衬垫层760具有从约1纳米到约10纳米的厚度，例如从约2纳米到约5纳米。
在操作640，执行另一图案化工艺以将特征742转移到图案化的多个层740的下层或未图案化的部分，以根据需要形成如图7D所示的减小的小尺寸的特征752。在操作640期间，可移除衬垫层760的一部分，例如，在图案化的硬掩模层730的顶表面734上形成的衬垫层760。衬垫层760及图案化的多个层740的未图案化部分经历各向异性蚀刻或图案化，直到形成特征752。操作640的图案化工艺可类似于在操作240执行的图案化工艺。在一些实施方式中，操作640导致基板710的顶表面被暴露。
使用锡基衬垫的实施方式可包括以下潜在优点中一或更多者。锡基衬垫可减少或防止介电通孔在关键尺寸上弯曲。锡基衬垫可在湿等离子体或干等离子体中轻松移除，而不会损坏特征的关键尺寸。
本说明书中描述的实施方式及所有功能操作可在数字电子电路系统中实施，或者在计算机软件、固件或硬体中实施，包括本说明书中揭示的结构装置及其结构等同物，或者上述各者的组合。本文描述的实施方式可被实施为一或更多个非暂时性计算机程序产品，如有形地包含在机器可读储存装置中的一或更多个计算机程序，用于由数据处理设备(例如，可编程处理器、计算机或多个处理器或计算机)执行或控制其操作。
本说明书中描述的工艺及逻辑流程可由一或更多个可编程处理器执行，这些处理器执行一或更多个计算机程序，以通过对输入数据进行操作并产生输出来执行功能。这些工艺及逻辑流程亦可由专用逻辑电路系统来执行，并且设备亦可被实施为专用逻辑电路系统，例如，现场可编程门阵列(field programmable gate array；FPGA)或特殊应用集成电路(application specific integrated circuit；ASIC)。
术语“数据处理设备”包括用于处理数据的所有设备、装置及机器，包括例如可编程处理器、计算机或多个处理器或计算机。除了硬件之外，该装置可包括为所论述的计算机程序创建执行环境的代码，例如，构成处理器固件、协议栈、数据库管理系统、操作系统或上述各者中的一或更多者的组合的代码。举例而言，适合执行计算机程序的处理器包括通用及专用微处理器，及任何类型的数字计算机的任何一或更多个处理器。
适于储存计算机程序指令及数据的计算机可读介质包括所有形式的非易失性存储器、介质及存储器装置，包括例如半导体存储器装置，例如EPROM、EEPROM及快闪存储器元件；磁盘，例如内部硬盘或可移除式磁盘；磁光盘；及CD ROM与DVD-ROM盘。处理器及存储器可由专用逻辑电路系统来补充或并入其中。
当介绍本揭示案的元件或其示例性方面或实施方式时，冠词“一(a)”、“一(an)”、“该(the)”及“所述(said)”意欲表示存在这些元件中的一或更多者。
术语“包括”、“包含”及“具有”意欲为包含性的，并且意味着除了所列元件之外，亦可有额外元件。
尽管前述内容针对本揭示案的实施方式，但是在不脱离本揭示案的基本范围的情况下，可设想本揭示案的其他及进一步的实施方式，并且本揭示案的范围由所附权利要求书确定。

Claims (20)

1.一种在基板上形成特征的方法，包括：
在基板上形成心轴层，其中所述心轴层是碳化锡层或氧化锡层；
图案化所述心轴层；
在图案化的所述心轴层上保形地形成间隔物层；及
图案化所述间隔物层。
2.如权利要求1所述的方法，进一步包括：
从图案化的所述间隔物层选择性地移除图案化的所述心轴层。
3.如权利要求1所述的方法，其中图案化所述心轴层的步骤包括：
供应包含含卤素气体及氧气的第一气体混合物；及
在所述第一气体混合物中施加第一射频源功率设定。
4.如权利要求1所述的方法，其中所述间隔物层包括与所述心轴层的材料不同的材料，并且选自氧化硅、氮化硅、金属氧化物或多晶硅。
5.如权利要求1所述的方法，其中所述心轴层具有形成在其上的硬掩模层。
6.如权利要求5所述的方法，其中所述硬掩模层包括选自多晶硅、纳米晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、非晶碳、类金刚石碳、氮化钛、氧化钛、氮氧化钛、氮化钽、氧化钽、氮氧化钽或任何其他合适的材料或上述材料的组合的材料。
7.如权利要求1所述的方法，其中所述基板包括氧化硅、氮化硅、氧化铪、氧化铝、氧化锆、氧化钛或上述材料的组合。
8.一种在基板上形成特征的方法，包括：
在基板之上形成的膜堆叠上形成硬掩模层，其中所述硬掩模层包括氧化锡或碳化锡；
向所述基板供应第一蚀刻气体混合物；及
蚀刻所述硬掩模层以形成图案化的硬掩模层。
9.如权利要求8所述的方法，进一步包括：
向所述基板供应第二蚀刻气体混合物；及
蚀刻由所述图案化的硬掩模层暴露的所述膜堆叠。
10.如权利要求9所述的方法，进一步包括：
选择性地移除所述硬掩模层。
11.如权利要求8所述的方法，其中所述第一蚀刻气体混合物包括含卤素气体。
12.如权利要求3或11所述的方法，其中所述含卤素气体选自Cl2气体、HBr气体或上述材料的组合。
13.如权利要求9所述的方法，其中所述第一蚀刻气体混合物进一步包括选自N2、O2、COS、SO2或上述材料的组合的钝化气体。
14.一种在基板上形成特征的方法，包括：
在基板之上形成的膜堆叠上形成图案化的硬掩模层，其中所述图案化的硬掩模层包含碳；
向所述基板供应第一蚀刻气体混合物；
蚀刻由所述硬掩模层暴露的所述膜堆叠以形成图案化的膜堆叠；及
在所述图案化的硬掩模层及所述图案化的膜堆叠上形成衬垫层，其中所述衬垫层包括氧化锡或碳化锡。
15.如权利要求14所述的方法，其中所述衬垫层通过原子层沉积工艺形成。
16.如权利要求14所述的方法，进一步包括：
将所述衬垫层暴露于湿化学物质或干等离子体以移除所述衬垫层。
17.如权利要求14所述的方法，其中所述图案化的硬掩模层包括非晶碳、类金刚石碳或上述材料的组合。
18.如权利要求9或14所述的方法，其中所述膜堆叠包括多个介电层。
19.如权利要求18所述的方法，其中所述膜堆叠包括氧化物-氮化物-氧化物(ONO)层。
20.如权利要求18所述的方法，其中所述膜堆叠包括硅和硅锗的交替层。
CN202180077490.3A 2020-12-15 2021-11-23 用于半导体图案化应用的氧化锡及碳化锡材料 Pending CN116457919A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063125576P 2020-12-15 2020-12-15
US63/125,576 2020-12-15
PCT/US2021/060531 WO2022132413A1 (en) 2020-12-15 2021-11-23 Tin oxide and tin carbide materials for semiconductor patterning applications

Publications (1)

Publication Number Publication Date
CN116457919A true CN116457919A (zh) 2023-07-18

Family

ID=81941646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077490.3A Pending CN116457919A (zh) 2020-12-15 2021-11-23 用于半导体图案化应用的氧化锡及碳化锡材料

Country Status (6)

Country Link
US (1) US20220189786A1 (zh)
JP (1) JP2023552977A (zh)
KR (1) KR20220085728A (zh)
CN (1) CN116457919A (zh)
TW (1) TW202242953A (zh)
WO (1) WO2022132413A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
US10546748B2 (en) * 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN111771264A (zh) * 2018-01-30 2020-10-13 朗姆研究公司 在图案化中的氧化锡心轴
US10790154B2 (en) * 2018-02-07 2020-09-29 Tokyo Electron Limited Method of line cut by multi-color patterning technique
WO2020176181A1 (en) * 2019-02-25 2020-09-03 Applied Materials, Inc. A film stack for lithography applications
US11315787B2 (en) * 2019-04-17 2022-04-26 Applied Materials, Inc. Multiple spacer patterning schemes
US11776811B2 (en) * 2020-05-12 2023-10-03 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
WO2022005716A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications

Also Published As

Publication number Publication date
US20220189786A1 (en) 2022-06-16
WO2022132413A1 (en) 2022-06-23
KR20220085728A (ko) 2022-06-22
TW202242953A (zh) 2022-11-01
JP2023552977A (ja) 2023-12-20

Similar Documents

Publication Publication Date Title
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
TWI838003B (zh) 半導體裝置製造中之氧化錫膜
US10157750B2 (en) Plasma processing method and plasma processing apparatus
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US9287124B2 (en) Method of etching a boron doped carbon hardmask
US20170053810A1 (en) Atomic layer etching of tungsten and other metals
EP3038142A1 (en) Selective nitride etch
JP2016139792A (ja) 異方性タングステンエッチングのための方法および装置
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
US11658043B2 (en) Selective anisotropic metal etch
TW202004902A (zh) 基板處理方法及基板處理裝置
CN111819669B (zh) 形成气隙的系统及方法
TWI809086B (zh) 蝕刻方法及電漿處理裝置
US20220189786A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
US11201063B2 (en) Substrate processing method and substrate processing apparatus
CN118103950A (zh) 选择性硅沉积
CN118613900A (zh) 用于等离子体蚀刻的侧壁钝化
TW202420413A (zh) 使用氮化硼遮罩之碳硬遮罩開口

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination